CN108073674A - 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 - Google Patents

集成电路芯片中的系统缺陷的故障标识数据库的早期开发 Download PDF

Info

Publication number
CN108073674A
CN108073674A CN201710780283.XA CN201710780283A CN108073674A CN 108073674 A CN108073674 A CN 108073674A CN 201710780283 A CN201710780283 A CN 201710780283A CN 108073674 A CN108073674 A CN 108073674A
Authority
CN
China
Prior art keywords
failure identification
chip
system defect
unqualified
identification database
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710780283.XA
Other languages
English (en)
Other versions
CN108073674B (zh
Inventor
R·德西内尼
A·奇特图拉
Y·潘
S·费尔南德斯
T·赫尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN108073674A publication Critical patent/CN108073674A/zh
Application granted granted Critical
Publication of CN108073674B publication Critical patent/CN108073674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • General Factory Administration (AREA)

Abstract

本发明揭示一种集成电路芯片中的系统缺陷的故障标识数据库的早期开发，其方法提供故障标识数据库的生产前运行开发，该数据库储存针对系统缺陷的故障标识及相应根本原因。随后可获取该数据库中的该故障标识并将其用于各种目的。可评估该些故障标识并基于该评估的结果，可采取措施以防止在生产运行期间发生特定的系统缺陷以及/或者允许在生产运行期间早期检测特定的系统缺陷。而且，在生产运行之后，接着可开发源于不合格生产芯片的新的故障标识并将其与该故障标识数据库中的该故障标识比较。标识匹配可表示特定的生产芯片与特定的原型芯片具有由相同的根本原因引起的相同的系统缺陷，且基于这样的标识匹配，可执行在线先进制程控制(APC)。

Description

集成电路芯片中的系统缺陷的故障标识数据库的早期开发
技术领域
本发明涉及集成电路(integrated circuit；IC)芯片中的良率限制设计系统，尤其涉及针对集成电路中的系统缺陷的故障标识数据库的早期(例如生产前)开发以及该数据库的各种用途。
背景技术
更具体地说，在集成电路(IC)芯片制造中，满足良率目标对于避免浪费、确保盈利能力等是重要的。出于此揭示的目的，良率是指通过最终测试的具有给定设计的生产芯片的数目与在给定生产批次中制造的生产芯片的总数目之比。此外，出于此揭示的目的，生产芯片是指制造后意图销售芯片或纳入芯片于产品中的芯片，合格生产芯片是指符合所要求的性能参数从而可销售或纳入产品中的芯片，以及不合格生产芯片是指不能满足所要求的性能参数的芯片。不过，满足良率目标可能随着早期生产运行期间的新设计而变得困难，原因在于无法识别由不完全符合制程设计套件(process design kit；PDK)规格的以前从未见过的布局拓扑结构及/或晶圆代工厂导致的系统缺陷。
发明内容
鉴于上述，本文中揭示一种方法，其提供故障标识数据库的早期开发，尤其生产前运行开发，该数据库储存针对原型芯片上所发现的系统缺陷的故障标识以及这些系统缺陷的相应根本原因。随后可获取该故障标识数据库中的该故障标识并将其用于各种目的。例如，可评估该些故障标识并基于该评估的结果，可采取措施以防止在生产运行期间发生特定的系统缺陷(例如，可作设计及/或制程规格调整)、以及/或者可采取措施以允许在生产运行期间早期检测特定的系统缺陷(例如，可执行在线特定层级检查)。而且，在生产运行之后，接着可开发源于不合格生产芯片的新的故障标识并将其与该故障标识数据库中的该故障标识比较。在此情况下，标识匹配可表示特定的生产芯片与特定的原型芯片具有由相同的根本原因引起的相同的系统缺陷，且基于这样的标识匹配，可执行在线(in-line)先进制程控制(advanced process control；APC)。
一般来说，本文中所揭示的方法包括：在初始生产运行中制造生产芯片之前，开发故障标识数据库。此故障标识数据库可储存与系统缺陷关联的故障标识及相应根本原因，该系统缺陷可为先前识别于依据特定设计制造的不合格原型芯片上的系统缺陷，且该些系统缺陷的该相应根本原因可为在考虑用以形成至少一些的原型芯片的不同制程规格的情况下先前确定的根本原因。这样的故障标识数据库可用以预防及/或检测后续依据该相同的特定设计并使用特定制程规格组(也就是针对所有芯片使用相同的制程规格)制造的生产芯片中的特定系统缺陷。
更具体地说，本文中所揭示的方法包括：在初始生产运行中制造生产芯片之前，开发故障标识数据库。为开发此故障标识数据库，可依据特定设计制造原型芯片，并使用不同的制程规格来形成至少一些的原型芯片。接着，可处置该原型芯片(也就是，可电性测试该原型芯片，并基于该测试结果将其分成合格原型芯片与不合格原型芯片的群组)。而且，在该处置过程期间，可识别具有系统缺陷的不合格芯片。接着，针对该系统缺陷可开发故障标识，其中，各故障标识表示与特定不合格原型芯片的特定系统缺陷关联的测试结果。此外，可假定针对该系统缺陷的相应根本原因。具体地说，各特定不合格原型芯片的各特定系统缺陷的各根本原因可基于该测试结果以及基于包含该特定不合格原型芯片的该特定系统缺陷的一个或多个设计层级的形成期间所使用的该特定制程规格假定。接着，具有其相应根本原因的该故障标识可储存于该故障标识数据库中。该方法还包括使用该故障标识数据库以预防及/或检测后续依据该特定设计并使用特定制程规格组(也就是，针对所有芯片使用相同的制程规格)制造的生产芯片中的特定系统缺陷。
更具体地说，本文中所揭示的方法包括：在初始生产运行中制造生产芯片之前开发故障标识数据库。此故障标识数据库可通过依据特定设计制造原型芯片来开发。此外，在制造该原型芯片期间，可执行至少一种光刻学习技术(例如，聚焦曝光矩阵(focusexposure matrix；FEM)开发、制程窗口认证(process window qualification；PWQ)以及/或者制程窗口居中(process window centering；PWC))，以针对多个选择设计层级的每一个使用不同的光刻制程规格来形成至少一些的原型芯片。接着，可处置该原型芯片(也就是，可电性测试该原型芯片，并基于该测试结果将其分成合格原型芯片及不合格原型芯片的群组)。而且，在处置期间，可识别具有系统缺陷的不合格芯片。接着，针对该系统缺陷可开发故障标识，其中，各故障标识表示与特定不合格原型芯片的特定系统缺陷关联的测试结果。此外，可假定针对该系统缺陷的相应根本原因。具体地说，特定不合格原型芯片的各特定系统缺陷的各根本原因可基于该测试结果并也基于包含该特定不合格原型芯片的该特定系统缺陷的一个或多个特定设计层级的形成期间所使用的该特定光刻制程规格假定。接着，具有其相应根本原因的该故障标识可储存于该故障标识数据库中。该方法还包括使用该故障标识数据库以预防及/或检测后续依据该特定设计并使用特定制程规格组(也就是，针对所有芯片使用相同的制程规格)制造的生产芯片中的特定系统缺陷。
附图说明
通过参照附图自下面的详细说明将更好地理解本发明，该些附图并非按比例绘制，且其中：
图1是说明提供故障标识数据库的生产前运行开发并使用这样的故障标识数据库的方法的流程图；
图2是说明依据图1的方法开发并使用的示例故障标识数据库的表格；
图3是说明经制造用于聚焦曝光矩阵(FEM)开发的示例半导体晶圆的图；
图4是说明经制造用于制程窗口认证(PWQ)的示例半导体晶圆的图；
图5A及5B是说明经制造用于制程窗口居中(PWC)的示例半导体晶圆的图；以及
图6是说明用以实施所揭示的方法的态样的示例电脑系统的示意图。
具体实施方式
如上所述，在集成电路(IC)芯片制造中，满足良率目标对于避免浪费、确保盈利能力等是重要的。出于此揭示的目的，良率是指通过最终测试的具有给定设计的生产芯片的数目与在给定生产批次中制造的生产芯片的总数目之比。此外，出于此揭示的目的，生产芯片是指制造后意图销售芯片或纳入芯片于产品中的芯片，合格生产芯片是指符合所要求的性能参数从而可销售或纳入产品中的芯片，以及不合格生产芯片是指不能满足所要求的性能参数的芯片。不过，满足良率目标可能随着早期生产运行期间的新设计而变得困难，原因在于无法识别由不完全符合制程设计套件(PDK)规格的以前从未见过的布局拓扑结构及/或晶圆代工厂导致的系统缺陷。
当前使用各种技术以试图在新设计的初始生产运行期间减轻低良率的风险。例如，在原型生产运行期间可执行光刻学习方法，例如聚焦曝光矩阵(FEM)及/或制程窗口认证(PWQ)。在FEM中，在晶圆上以阵列形成原型芯片，该阵列中的各原型芯片通过使用聚焦与剂量(也被称为曝光)规格的不同组合形成。在此情况下，对原型芯片上的选择位点进行在线光学检查，尤其关键尺寸测量及扫描电子显微镜(scanning electron microscope；SEM)成像以确定关键尺寸(critical dimension；CD)及图案可印刷性。在PWQ中，在半导体晶圆上形成原型芯片，尤其，形成于给定晶圆上的原型芯片伴随聚焦(focus)、剂量(dose)或叠对(overlay)规格的变化形成。在此情况下，执行在线光学检查，尤其明视场检查(brightfield inspection；BFI)，以检测系统缺陷(也就是制程变化诱发的缺陷，尤其可归因于制程变化的缺陷)。在考虑来自FEM的所检测的CD及图案可印刷性以及来自PWQ的所检测的系统缺陷的情况下，可对将要在初始生产运行期间使用的光刻制程规格设立限制，以避免缺陷。
遗憾的是，在线光学检查例如明视场检查(BFI)可能不是足够敏感以检测所有缺陷。如此，在该原型芯片的在线光学检查期间可能漏掉一些缺陷，尤其一些系统缺陷，从而经设立以用于该初始生产运行期间的该光刻制程规格不是最优的。因此，当在电性晶圆分类(electrical wafer sort；EWS)(也被称为晶圆级芯片处置)测试并分类晶圆时、或者当在最终测试(final test；FT)(也被称为模块级芯片处置)测试并分类单独芯片封装时，来自该初始生产运行的大量生产芯片可能仍不合格。因此，该初始生产运行的良率可能较低。
鉴于上述，本文中揭示一种方法，其提供故障标识数据库的早期开发，尤其生产前运行开发，该数据库储存针对原型芯片上所发现的系统缺陷的故障标识以及这些系统缺陷的相应根本原因。随后可获取该故障标识数据库中的该故障标识并将其用于各种目的。例如，可评估该些故障标识并基于该评估的结果，可采取措施以防止在生产运行期间发生特定的系统缺陷(例如，可作设计及/或制程规格调整)、以及/或者可采取措施以允许在生产运行期间早期检测特定的系统缺陷(例如，可执行在线特定层级检查)。而且，在生产运行期间，可开发源于不合格生产芯片的新的故障标识并将其与该故障标识数据库中的该故障标识比较。在此情况下，标识匹配可表示特定的生产芯片与特定的原型芯片具有由相同的根本原因引起的相同的系统缺陷，且基于这样的标识匹配，可执行在线先进制程控制(APC)。
尤其，图1是说明本文中所揭示的方法的流程图。该方法可包括针对集成电路(IC)芯片开发特定设计(102)。具体地说，可开发针对集成电路(IC)芯片的初始设计。此初始设计可由高级描述(high-level description)表示，其阐明该IC芯片的要求。此高级描述可以例如为VHDL或Verilog的硬件描述语言(hardware description language；HDL)储存于存储器(memory)。在该初始设计的开发之后，接着可执行物理设计制程，以生成该IC芯片的设计布局。这些物理设计制程可包括但不限于逻辑合成、平面规划、功率规划及输入/输出引脚布置、库(library)元件布置、时钟树(clock tree)合成以及线路规划。这样的物理设计制程为现有技术所熟知，因此，此说明书省略这些制程的细节，以使读者关注所揭示方法的显著态样。该IC芯片的设计布局可储存于存储器中并随后用于半导体晶圆(其上将形成该IC芯片的多个实例)的设计布局的开发。
该方法还可包括开发故障标识数据库并在执行初始生产运行之前(也就是在制造意图销售或纳入产品中的任何生产芯片之前)这样做(104)。如图2中所示，该故障标识数据库200可储存针对系统缺陷的故障标识210。各故障标识210可包括：特定不合格原型芯片的识别器211；测试结果213，其保证故障处置并由此标示特定不合格原型芯片的特定系统缺陷的发生；以及可能包含特定系统缺陷并由此引起该故障的可疑组件212(例如网、单元、特征等)的标示。另外，该故障标识数据库200还可储存针对系统缺陷的相应根本原因220。
为在图1的制程104开发故障标识数据库200，可执行原型运行(105)。也就是说，原型芯片可依据该特定设计在一个或多个晶圆上制造，但不意图销售或纳入产品中。在此原型运行期间，可选择在该特定设计内的将要图案化的一个或多个设计层级。所选择的设计层级可包括所有设计层级(例如从该半导体装置层级至最终金属层级)或选择这些设计层级的其中几个。在任何情况下，在用以图案化所选设计层级中的特征的光刻制程规格中可作芯片间(chip-to-chip)修改。例如，在该原型芯片的所选设计层级的制程期间可使用至少一种光刻学习技术，从而对于所选设计层级的其中任何给定之一，光刻制程规格的不同组合将用于至少一些的原型芯片。该光刻学习技术可包括例如聚焦曝光矩阵(FEM)开发、制程窗口认证(PWQ)、制程窗口居中(PWC)、以及/或者针对不同原型芯片上的同一设计层级使用不同的制程规格的任何其它合适的光刻学习技术。
更具体地说，对于FEM开发，依据特定设计，尤其依据针对芯片及晶圆的先前确定的设计布局(例如，如图3中所示)，在半导体晶圆上以由列(column)与行(row)组成的阵列制造原型芯片。不过，在各所选设计层级，针对形成于该半导体晶圆上的原型芯片中的不同芯片，通过使用聚焦与剂量规格的不同组合来图案化沉积于该半导体晶圆上的光阻层。具体地说，针对给定行中的所有原型芯片使用相同的剂量，针对给定列中的所有原型芯片使用相同的聚焦，逐行梯级(step)变更剂量且逐列梯级变更聚焦。例如，可具有名义剂量(nominal dose)减3梯级(-3D)、名义剂量减2梯级(-2D)、名义剂量减1梯级(-1D)、名义剂量(ND)、名义剂量+1梯级(1D)、名义剂量加2梯级(2D)、名义剂量加3梯级(3D)等的行，其中，梯级是指给定的剂量单位数。类似地，可具有名义聚焦(nominal focus)减3梯级(-3F)、名义聚焦减2梯级(-2F)、名义聚焦减1梯级(-1F)、名义聚焦(NF)、名义聚焦加1梯级(1F)、名义聚焦加2梯级(2F)、名义聚焦加3梯级(3F)等的列，其中，梯级是指给定的聚焦单位数。在FEM的情况下，通常对该原型芯片上的选择位点进行在线光学检查，尤其关键尺寸测量及扫描电子显微镜(SEM)成像，以确定关键尺寸(CD)及图案可印刷性。
对于PWQ，依据特定设计，尤其依据针对芯片及晶圆的先前确定的设计布局(例如，如图4中所示)，在半导体晶圆上以列与行制造原型芯片。不过，在各所选设计层级，针对形成于该半导体晶圆上的至少一些的原型芯片，通过使用聚焦与剂量规格的不同组合来图案化沉积于该半导体晶圆上的光阻层。具体地说，针对该半导体晶圆上的各种原型芯片使用名义聚焦与名义剂量(nominal focus and nominal dose；NFND)的组合，以及针对该半导体晶圆上的其它原型芯片使用聚焦与剂量规格的额外组合(例如，-3F-2D、-3F-1D、-3F1D、-3F2D等)。在PWQ的情况下，通常对该半导体晶圆上的所有原型芯片进行在线光学检查，尤其明视场(BF)检查，以检测缺陷。
对于PWC，依据特定设计，尤其依据针对芯片及晶圆的先前确定的设计布局(例如，如图5A及5B中所示)，在两个半导体晶圆上以行制造原型芯片。不过，在各所选设计层级，针对形成于该半导体晶圆上的至少一些的原型芯片，通过使用聚焦与剂量规格的不同组合来图案化沉积于该半导体晶圆上的光阻层。具体地说，在第一半导体晶圆上，针对所有原型芯片可使用名义聚焦规格(NF)，并逐行梯级变更剂量规格(例如，如图5A中所示)，且在第二半导体晶圆上，针对所有原型芯片可使用名义剂量规格(ND)，并逐行梯级变更聚焦规格(例如，如图5B中所示)。在PWC的情况下，通常对该半导体晶圆上的所有原型芯片进行在线光学检查，尤其明视场(BF)检查，以检测缺陷。
包含通过使用光刻学习技术(例如FEM、PWQ及PWC)形成的原型芯片的半导体晶圆通常在最终设计层级的光学检查之后废弃。不过，在本文中所揭示的方法中，没有废弃在制程105中所制造的原型芯片，而是执行处置(106)。具体地说，(在最终测试)对该原型芯片进行电性测试，并基于该测试的结果，将该原型芯片分成合格原型芯片及不合格原型芯片的群组。而且，基于该电性测试的结果(包括关于在测试期间所记录的故障的性质的任何诊断信息)，可进一步将该不合格原型芯片分成具有随机缺陷的不合格原型芯片以及具有系统缺陷的不合格原型芯片(也就是，其中引起故障的缺陷可能是系统性的不合格原型芯片)。用以测试芯片并将芯片分成所述群组的技术为现有技术所熟知，因此，本说明书省略这些技术的细节，以使读者关注所揭示方法的显著态样。
接着，可针对该不合格原型芯片的各系统缺陷开发故障标识(107)。具体地说，可编辑与各特定不合格原型芯片的各特定系统缺陷关联的测试结果。这些测试结果可包括例如光学检查的结果(例如，在光学检查期间所撷取的图像)，尤其在光学检查期间记录的任何物理属性。该些物理属性可为例如特征的形状及尺寸(例如，金属沟槽形状、宽度、深度；过孔形状、直径、深度；间距等)。这些测试结果还可包括电性测试的结果(也就是最终测试的结果)，尤其在测试中呈现的并标示故障的任何电性属性(例如电阻、电流、电压，以及/或者任何其它电性属性)。这些测试结果还可包括关于在测试期间所记录的故障的性质的任何诊断信息。此外，可基于该测试结果执行诊断分析，以识别疑似包含特定系统缺陷的芯片上(on-chip)组件(例如网、单元、特征等)。也就是说，可执行该诊断分析以(通常)识别特定系统缺陷的位置并由此识别相关的特定设计层级。如图2中所示及如上所述，各故障标识210可包括：特定不合格原型芯片的识别器211；测试结果213(例如，在光学检查期间所记录的物理属性以及/或者在最终测试期间所记录的电性属性)；以及可疑组件212的标示(例如，特定系统缺陷的通常位置的标示)。出于说明目的，识别器211及可疑组件212显于图2的表格中的不同列中；不过，应当理解，作为替代，可使用单个识别器来识别特定的不合格原型芯片以及该芯片上的可疑组件两者。
此外，可确定(尤其假定)所识别系统缺陷的相应根本原因(108)。出于此揭示的目的，系统缺陷的“根本原因”是指故障标识的解释。具体地说，该根本原因可标示缺陷的类型(也被称为缺陷类别)，例如短路、空洞(void)，或任何其它缺陷。该根本原因还可标示在该可疑组件内该缺陷发生的点。例如，给定不合格原型芯片的给定系统缺陷的根本原因可被识别为金属短路(也就是相邻金属线之间的可疑组件内的短路)；过孔-金属短路(也就是过孔与上方或下方金属线之间的可疑组件内的短路)；在节点或子网之间的可疑组件内的短路；过孔开口(也就是在可疑组件内的过孔的导电材料中的空洞)；金属开口(也就是在可疑组件内的金属线的导电材料中的空洞)等。特定不合格原型芯片的特定系统缺陷的根本原因不仅可基于测试结果(包括在光学检查期间所记录的物理属性及/或在最终测试期间所记录的电性属性)以及基于疑似包含特定系统缺陷的组件(也就是在特定系统缺陷的通常位置上)假定，而且可基于在形成相关的特定设计层级期间所使用的设计布局及特定光刻制程规格(例如特定聚焦、特定剂量等)假定。也就是说，一些缺陷例如短路或空洞可由图案化特征相互太靠近、图案化特征相隔太远、图案化特征太小、图案化特征太大、叠对等引起。此类图案化问题可归因于在特定设计层级所使用的光刻制程规格、或者在一个或多个特定设计层级所使用的特定光刻制程规格的组合。如此，用于可疑组件所处的特定设计层级上的设计布局及特定光刻制程规格的知识可用以假定所形成的缺陷是否为短路、空洞等，以及缺陷发生的地点(例如，在金属线之间、在过孔与金属线之间、在过孔内、在金属线内等)。接着，故障标识210及其相应根本原因220可储存于故障标识数据库200中，如上所述及如图2的表格中所示(109)。
在开发故障标识数据库200以后，依据该特定设计并使用特定光刻制程规格组，可在生产批次中制造生产芯片(也就是意图销售或纳入产品中的芯片)，以在芯片之间，在同一设计层级使用光刻制程规格的同一特定组合(112)。应当注意，在制程112制造生产芯片之前、期间及/或之后，可获取故障标识数据库200中的故障标识210并将其用于各种目的。
例如，在制造该生产芯片之前，可获取故障标识数据库200中的故障标识210并使用该故障标识以防止在该生产芯片中发生一个或多个特定系统缺陷。具体地说，在制造该生产芯片之前可获取并评估故障标识数据库200中的故障标识210，并基于该评估的结果，采取措施以防止与该故障标识数据库中的至少一个特定故障标识对应的至少一个特定系统缺陷发生于该生产芯片中。这些措施可包括，针对任何特定系统缺陷，调整该特定设计(也就是执行可制造性设计(design for manufacturing；DFM))以及/或者调整该特定光刻制程规格组，尤其调整在特定设计层级(其中，特定系统缺陷可能发生)所使用的光刻制程规格的特定组合(113)。
另外，在制造生产芯片之前可评估故障标识210，并基于该评估的结果，在制造该生产芯片期间采取措施，以允许早期检测与该故障标识数据库中的至少一个特定故障标识对应的至少一个特定系统缺陷。这些措施可包括在制造该生产芯片期间执行特定层级检查或弱点检查，以检测特定系统缺陷(114)。也就是说，可早期检查特定系统缺陷的潜在位置(也被称为弱点)，尤其该特定系统缺陷可能发生的设计层级(例如在形成该设计层级期间以及/或者直接在完成该设计层级之后)，以确保检测到发生的任何此类缺陷。此类特定层级或弱点检查可适用于通过调整该特定设计(也就是通过DFM)以及/或者通过调整用于该设计层级的该特定光刻制程规格组来防止该特定系统缺陷是不可行的情况以及早期检测此类缺陷的发生是可取的情况(例如，考虑该相关特定系统缺陷的严重性质)。如果在该特定层级检查期间检测到该特定系统缺陷，则可例如对该相关设计层级重工(rework)以及/或者废弃该半导体晶圆以防止进一步的浪费。
此外，可开发针对出现于不合格生产芯片上的系统缺陷的新的故障标识并将其与该故障标识数据库中的该故障标识比较(115)。更具体地说，可以与上述处置原型芯片类似的方式处置生产批次中的生产芯片。也就是说，可电性测试该生产芯片，并基于该测试的结果，将其分成合格生产芯片与不合格生产芯片的群组。而且，基于该电性测试的结果(包括关于在测试期间所记录的故障的性质的任何诊断信息)，可进一步将该不合格生产芯片分成具有随机缺陷的不合格生产芯片以及具有系统缺陷的不合格生产芯片。如所述那样测试芯片并将芯片分成群组的技术为现有技术所熟知，因此，本说明书省略这些技术的细节，以使读者关注所揭示方法的显著态样。接着，可开发针对出现于该不合格生产芯片上的系统缺陷的新的故障标识。具体地说，对于各不合格生产芯片，可编辑与系统缺陷关联的测试结果。这些测试结果可包括：光学检查的结果(例如，在光学检查期间所撷取的图像)，尤其在光学检查期间所记录的任何物理属性(例如形状、尺寸等)；电性测试的结果，尤其在最终测试呈现的任何电性属性；以及/或者关于在测试期间所记录的故障的性质的任何诊断信息。此外，可基于该测试结果执行诊断分析，以识别疑似包含系统缺陷的芯片上组件(例如网、单元、特征等)。也就是说，可执行该诊断分析以(通常)识别系统缺陷的位置并由此识别相关的设计层级。与该不合格原型芯片的该故障标识类似，各不合格生产芯片的各系统缺陷的各新的故障标识可包括：该不合格生产芯片的识别器；该测试结果；以及该可疑组件的标示(也就是该系统缺陷的通常位置)。
接着，可将出现于该不合格生产芯片上的该系统缺陷的该新的故障标识与该故障标识数据库中的该故障标识比较以找到标识匹配。当如上定义的该可疑组件(也就是通常位置)及该测试结果相同时，新的故障标识(与不合格生产芯片关联)与故障标识(位于该故障标识数据库中并与不合格原型芯片关联)被视为匹配。这样的标识匹配将表示给定不合格生产芯片与给定不合格原型芯片具有相同的系统缺陷以及由此具有相同的根本原因。例如，标识匹配可表示在同一特定位置的短路或同一特定位置的空洞。这样的标识匹配可表示例如工具上的控制设置是不正确的或已漂移且在线先进制程控制(APC)是必要的。例如，当在特定设计层级使用特定光刻设置时，已知在特定位置会发生短路。这样，发生于不合格生产芯片上的该特定位置的短路可表示没有使用最优光刻设置来制造该不合格生产芯片。如此，如果找到标识匹配，则可执行包括例如工具设置调整的在线先进制程控制(APC)或其它合适的APC，以防止在后续制造生产芯片中发生该相关系统缺陷。
如上所述，在制程108中可初始假定图2的故障标识数据库200中所阐述的系统缺陷的根本原因220。与关联合格原型芯片的光刻制程规格相比，考虑与具有系统缺陷的不合格原型芯片关联的光刻制程规格中的已知变化，所假定的根本原因将较为准确，因此，可执行在制程112至114所采取的措施，而不必等待完全的根本原因故障分析的结果。不过，可选择地，仍可在至少一些的原型芯片上执行根本原因故障分析，以确认在制程108假定并储存于故障标识数据库中的系统缺陷的相应根本原因(110)。在此情况下，如必要，可更新故障标识数据库200以反映更准确的相应根本原因，并可接着以与上述关于制程112至115相同的方式在后续生产运行之前、期间以及/或者之后使用。
通过使用电脑系统及电脑程序(program)产品可实施所揭示方法的态样。该电脑程序产品可包括电脑可读储存媒体，其上具有电脑可读程序指令以使处理器执行本发明的态样。
该电脑可读储存媒体可为有形装置，其可保持并储存指令以供指令执行装置使用。该电脑可读储存媒体可为例如但不限于电子储存装置、磁储存装置、光储存装置、电磁储存装置、半导体储存装置，或上述任何合适的组合。该电脑可读储存媒体的更具体的例子的非详尽无遗的列表包括以下：便携式电脑磁盘、硬盘、随机存取存储器(random accessmemory；RAM)、只读存储器(read-only memory；ROM)、可擦除可编程只读存储器(erasableprogrammable read-only memory；EPROM或闪速存储器)、静态随机存取存储器(SRAM)、便携式压缩光盘只读存储器(compact disc read-only memory；CD-ROM)、数字多功能光盘(digital versatile disk；DVD)、存储棒(memory stick)、软盘、机械编码装置例如打孔卡或凹槽中的突起结构(其上记录指令)，以及上述任何组合。本文中所使用的电脑可读储存媒体在本质上不被解释为暂时信号，例如无线电波或其它自由传播的电磁波、经过波导或其它传输媒体传播的电磁波(例如通过光纤线缆的光脉冲)、或通过导线传输的电性信号。
本文中所述的电脑可读程序指令可自电脑可读储存媒体下载至相应计算/处理装置或通过网络(例如因特网、局域网、广域网以及/或者无线网络)下载至外部电脑或外部储存装置。该网络可包含铜传输线缆、传输光纤、无线传输、路由器、防火墙、开关、网关(gateway)电脑以及/或者边缘服务器。各计算/处理装置中的网络适配卡或网络接口(interface)自该网络接收电脑可读程序指令并转发该电脑可读程序指令以储存于相应电脑/处理装置内的电脑可读储存媒体中。
用以执行本发明的操作的电脑可读程序指令可为汇编(assembler)指令、指令集架构(instruction-set-architecture；ISA)指令、机器指令、机器依赖指令、微代码(microcode)、固件(firmware)指令、状态设置数据，或以一种或多种编程语言的任何组合的原始代码(source code)或目的代码(object code)，该编程语言包括面向目的的编程语言例如Smalltalk、C++等，以及传统的程序性编程语言，例如“C”编程语言或类似编程语言。该电脑可读程序指令可完全执行于用户的电脑上，部分执行于用户的电脑上，作为独立软件包，部分执行于用户的电脑上并部分执行于远程电脑上或者完全执行于该远程电脑或服务器上。在后一种情况下，该远程电脑可通过任何类型的网络与该用户的电脑连接，包括局域网(local area network；LAN)或广域网(wide area network；WAN)，或者可与外部电脑建立连接(例如使用因特网服务提供商(Internet Service Provider)通过因特网(Internet))。在一些实施例中，包括例如可编程逻辑电路、现场可编程门阵列(field-programmable gate array；FPGA)或可编程逻辑阵列(programmable logic array；PLA)的电子电路可通过使用该电脑可读程序指令的状态信息执行该电脑可读程序指令，以个性化该电子电路，从而执行本发明的态样。
本文中参照流程图及/或方块图来说明所揭示方法的态样。应当理解，该流程图及/或方块图的至少一些方块可通过电脑程序指令实施。
可向通用电脑、专用电脑或其它可编程数据处理装置的处理器提供这些电脑可读程序指令以产生机器，从而使该些指令(通过该电脑或其它可编程数据处理装置的处理器执行)创建用以实施该流程图及/或方块图中所指定的功能/动作的方式。这些电脑程序指令也可储存于电脑可读媒体中，其可引导电脑、可编程数据处理装置以及/或者其它装置以特定方式作用，以使其中储存有电脑指令的该电脑可读媒体成为包括实施该流程图和/或方块图中所指定的功能/动作的态样的指令的制造物品。
该些电脑可读程序指令也可被加载至电脑、其它可编程数据处理装置或其它装置上，以在该电脑、其它可编程数据处理装置或其它装置上执行一系列操作步骤，从而产生电脑实施过程，以使执行于该电脑、其它可编程数据处理装置或其它装置上的该些指令实施该流程图及/或方块图中所指定的功能/动作。
附图中的流程图及方块图显示依据本发明的各种实施例的系统、方法及电脑程序产品的可能实施的架构、功能及操作。在此方面，该流程图或方块图中的各方块可表示模块、片断或部分指令，其具有一个或多个可执行指令以实施指定的逻辑功能。在一些替代实施中，方块中所示的功能可在附图中所示的顺序之外发生。例如，连续显示的两个方块实际上可基本同时执行，或者有时可以相反顺序执行该些方块，取决于所涉及的功能。还应当注意，该方块图和/或流程图的各方块以及该方块图和/或流程图中的方块的组合可通过基于专用硬件的系统实施，该系统执行指定功能或动作或执行专用硬件与电脑指令的组合。
图6中显示用以实施所揭示方法的态样的代表性硬件环境(也就是，电脑系统)。此示意图显示依据本文中的实施例的信息处理/电脑系统的硬件配置。该系统包括至少一个处理器或中央处理单元(central processing unit；CPU)10。CPU 10通过系统总线(bus)12与各种装置例如随机存取存储器(RAM)14、只读存储器(ROM)16以及输入/输出(I/O)适配器18互连。I/O适配器18可连接周边装置，例如磁盘单元11及磁带驱动器13，或者可由该系统读取的其它程序储存装置。该系统可读取该程序储存装置上的发明指令并遵循这些指令来执行本文中的实施例的方法。该系统还包括用户接口适配器19，其将键盘15、鼠标17、扬声器24、麦克风22以及/或者其它用户接口装置例如触屏装置(未显示)与总线12连接，以收集用户输入。此外，通信适配器20将总线12与数据处理网络25连接，且显示适配器21将总线12与显示装置23连接，该显示装置可实施为输出装置，例如监控器、打印机或发送器。
应当理解，本文中所使用的术语是出于说明所揭示方法的目的，并非意图限制。例如，除非上下文中另外明确指出，否则这里所使用的单数形式“一个”以及“该”也意图包括复数形式。另外，本文中所使用的术语“包括”表明所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件，和/或其群组。另外，本文中所使用的术语例如“右”、“左”、“垂直”、“水平”、“顶部”、“底部”、“上方”、“下方”、“正上方”、“正下方”、“平行”、“垂直”等意图说明当它们以附图中取向并显示时的相对位置(除非另外指出)，且术语如“接触”、“在...上”、“直接接触”、“毗邻”、“紧邻”等意图表示至少一个元件物理接触另一个元件(没有其它元件隔开所述元件)。下面的权利要求中的所有方式或步骤加功能元素的相应结构、材料、动作及等同意图包括执行该功能的任何结构、材料或动作结合具体请求保护的其它请求保护的元素。
对本发明的各种实施例所作的说明是出于示例目的，而非意图详尽无遗或限于所揭示的实施例。许多修改及变更将对于本领域的普通技术人员显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释所述实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所揭示的实施例。
因此，上面揭示一种方法，其提供故障标识数据库的早期开发，尤其生产前运行开发，该数据库储存原型芯片上所发现的系统缺陷的故障标识以及这些系统缺陷的相应根本原因。随后可获取该故障标识数据库中的该故障标识并将其用于各种目的。例如，可评估该些故障标识并基于该评估的结果，可采取措施以防止在生产运行期间发生特定的系统缺陷(例如，可作设计及/或制程规格调整)以及/或者可采取措施以允许在生产运行期间早期检测特定的系统缺陷(例如，可执行在线特定层级检查)。而且，在生产运行之后，可接着开发源于不合格生产芯片的新的故障标识并将其与该故障标识数据库中的该故障标识比较。在此情况下，标识匹配可表示特定的生产芯片与特定的原型芯片具有由相同的根本原因引起的相同的系统缺陷，且基于这样的标识匹配，可执行在线先进制程控制(APC)。

Claims (20)

1.一种方法，包括：
开发故障标识数据库，该故障标识数据库储存与系统缺陷关联的故障标识及相应根本原因，该系统缺陷被先前识别于依据特定设计制造的不合格原型芯片上且该相应根本原因在考虑用以形成至少一些的原型芯片的不同制程规格的情况下确定；以及
使用该故障标识数据库以任何预防及检测后续依据该特定设计并使用特定制程规格组制造的生产芯片中的特定系统缺陷。
2.如权利要求1所述的方法，所述使用该故障标识数据库包括评估该故障标识数据库中的该故障标识，以及基于该评估的结果，调整任何该特定设计及该特定制程规格组中的该制程规格，以防止在该生产芯片中发生与该故障标识数据库中的至少一个特定故障标识对应的至少一个特定系统缺陷。
3.如权利要求1所述的方法，所述使用该故障标识数据库包括评估该故障标识，以及基于该评估的结果，在制造该生产芯片期间执行至少一个特定层级检查，以检测与该故障标识数据库中的至少一个特定故障标识对应的至少一个特定系统缺陷。
4.如权利要求1所述的方法，所述使用该故障标识数据库包括：
在所述开发该故障标识数据库以后，制造该生产芯片；
识别不合格生产芯片；
针对该不合格生产芯片的系统缺陷开发新的故障标识；以及
比较该新的故障标识与该故障标识数据库中的该故障标识以找到标识匹配，各标识匹配表示给定的不合格生产芯片与给定的不合格原型芯片具有由相同的根本原因引起的相同的系统缺陷。
5.如权利要求4所述的方法，还包括基于该标识匹配执行在线先进制程控制。
6.如权利要求1所述的方法，还包括：执行根本原因分析，以确认至少一些的该系统缺陷的该相应根本原因。
7.如权利要求1所述的方法，该特定制程规格组中的该制程规格包括光刻制程规格。
8.一种方法，包括：
开发故障标识数据库，所述开发包括：
依据特定设计制造原型芯片，并使用不同的制程规格来形成至少一些的该原型芯片；
识别具有系统缺陷的不合格原型芯片；
针对该系统缺陷开发故障标识，各故障标识表示与特定不合格原型芯片的特定系统缺陷关联的测试结果；
针对该系统缺陷假定相应根本原因，该特定系统缺陷具有基于该测试结果以及基于用以形成该特定不合格原型芯片的特定制程规格假定的根本原因；
在该故障标识数据库中储存具有该相应根本原因的该故障标识；以及
使用该故障标识数据库以任何预防及检测后续依据该特定设计并使用特定制程规格组制造的生产芯片中的特定系统缺陷。
9.如权利要求8所述的方法，所述使用该故障标识数据库包括评估该故障标识数据库中的该故障标识，以及基于该评估的结果，调整任何该特定设计及该特定制程规格组中的该制程规格，以防止在该生产芯片中发生与该故障标识数据库中的至少一个特定故障标识对应的至少一个特定系统缺陷。
10.如权利要求8所述的方法，所述使用该故障标识数据库包括评估该故障标识，以及基于该评估的结果，在制造该生产芯片期间执行至少一个特定层级检查，以检测与该故障标识数据库中的至少一个特定故障标识对应的至少一个特定系统缺陷。
11.如权利要求8所述的方法，所述使用该故障标识数据库包括：
在所述开发该故障标识数据库以后，制造该生产芯片；
识别不合格生产芯片；
针对该不合格生产芯片的系统缺陷开发新的故障标识；以及
比较该新的故障标识与该故障标识数据库中的该故障标识以找到标识匹配，各标识匹配表示给定的不合格生产芯片与给定的不合格原型芯片具有由相同的根本原因引起的相同的系统缺陷。
12.如权利要求11所述的方法，还包括基于该标识匹配执行在线先进制程控制。
13.如权利要求8所述的方法，还包括：执行根本原因分析，以确认该系统缺陷的该相应根本原因。
14.如权利要求8所述的方法，该特定制程规格组中的该制程规格包括光刻制程规格。
15.一种方法，包括：
开发故障标识数据库，所述开发包括：
依据特定设计制造原型芯片，并在所述制造该原型芯片期间，执行至少一种光刻学习技术，以针对多个选择设计层级的每一个使用不同的光刻制程规格来形成至少一些的该原型芯片，该至少一种光刻学习技术包括聚焦曝光矩阵开发、制程窗口认证以及制程窗口居中；
识别具有系统缺陷的不合格原型芯片；
针对该系统缺陷开发故障标识，各故障标识表示与特定不合格原型芯片的特定系统缺陷关联的测试结果；
针对该系统缺陷假定相应根本原因，该特定系统缺陷具有基于该测试结果以及基于在位于该特定不合格原型芯片上并包含该特定系统缺陷的特定设计层级的形成期间所使用的特定光刻制程规格假定的根本原因；
在该故障标识数据库中储存具有该相应根本原因的该故障标识；以及
使用该故障标识数据库以任何预防及检测后续依据该特定设计并使用特定制程规格组制造的生产芯片中的特定系统缺陷。
16.如权利要求15所述的方法，所述使用该故障标识数据库包括评估该故障标识数据库中的该故障标识，以及基于该评估的结果，调整任何该特定设计及该特定制程规格组中的该制程规格，以防止在该生产芯片中发生与该故障标识数据库中的至少一个特定故障标识对应的至少一个特定系统缺陷。
17.如权利要求15所述的方法，所述使用该故障标识数据库包括评估该故障标识，以及基于该评估的结果，在制造该生产芯片期间执行至少一个特定层级检查，以检测与该故障标识数据库中的至少一个特定故障标识对应的至少一个特定系统缺陷。
18.如权利要求15所述的方法，所述使用该故障标识数据库包括：
在所述开发该故障标识数据库以后，制造该生产芯片；
识别不合格生产芯片；
针对该不合格生产芯片的系统缺陷开发新的故障标识；以及
比较该新的故障标识与该故障标识数据库中的该故障标识以找到标识匹配，各标识匹配表示给定的不合格生产芯片与给定的不合格原型芯片具有由相同的根本原因引起的相同的系统缺陷。
19.如权利要求18所述的方法，还包括基于该标识匹配执行在线先进制程控制。
20.如权利要求15所述的方法，还包括：执行根本原因分析，以确认该系统缺陷的该相应根本原因。
CN201710780283.XA 2016-11-18 2017-09-01 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 Active CN108073674B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/355,256 US10191112B2 (en) 2016-11-18 2016-11-18 Early development of a database of fail signatures for systematic defects in integrated circuit (IC) chips
US15/355,256 2016-11-18

Publications (2)

Publication Number Publication Date
CN108073674A true CN108073674A (zh) 2018-05-25
CN108073674B CN108073674B (zh) 2021-10-26

Family

ID=62144774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710780283.XA Active CN108073674B (zh) 2016-11-18 2017-09-01 集成电路芯片中的系统缺陷的故障标识数据库的早期开发

Country Status (3)

Country Link
US (1) US10191112B2 (zh)
CN (1) CN108073674B (zh)
TW (1) TWI676041B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710616A (zh) * 2020-06-22 2020-09-25 全芯智造技术有限公司 用于预测芯片的良率的方法和设备以及计算机可读介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111198924B (zh) * 2018-11-19 2022-11-25 长鑫存储技术有限公司 产品失效知识库建立方法与失效分析方法、装置、介质
US11861286B2 (en) * 2020-06-30 2024-01-02 Synopsys, Inc. Segregating defects based on computer-aided design (CAD) identifiers associated with the defects

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1342318A (zh) * 1998-11-13 2002-03-27 依莱克特罗格莱斯有限公司 用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统
US20060066338A1 (en) * 2004-09-06 2006-03-30 Janusz Rajski Fault dictionaries for integrated circuit yield and quality analysis methods and systems
US20100332172A1 (en) * 2006-03-31 2010-12-30 Bruce Kaufman Secure test-for-yield chip diagnostics management system and method
US20130061184A1 (en) * 2011-09-02 2013-03-07 International Business Machines Corporation Automated lithographic hot spot detection employing unsupervised topological image categorization
CN103000548A (zh) * 2012-11-30 2013-03-27 北京时代民芯科技有限公司 一种利用fpga芯片进行集成电路制造工艺缺陷检测的方法
US20130173041A1 (en) * 2011-12-28 2013-07-04 Elitetech Technology Co.,Ltd. Integrated interfacing system and method for intelligent defect yield solutions
CN103674590A (zh) * 2013-11-09 2014-03-26 皖江新兴产业技术发展中心 半导体芯片全自动封装设备自动报警系统实现方法
CN105335599A (zh) * 2014-08-07 2016-02-17 上海通用汽车有限公司 一种汽车故障诊断率的检测方法及系统
CN105740140A (zh) * 2014-12-10 2016-07-06 中兴通讯股份有限公司 软件系统故障诊断方法、服务器及系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515384A (en) 1994-03-01 1996-05-07 International Business Machines Corporation Method and system of fault diagnosis of application specific electronic circuits
JP3111931B2 (ja) 1997-06-11 2000-11-27 日本電気株式会社 検査結果解析装置及び解析方法並びに解析プログラムを記録した記録媒体
US7796801B2 (en) 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US6880136B2 (en) * 2002-07-09 2005-04-12 International Business Machines Corporation Method to detect systematic defects in VLSI manufacturing
KR101056142B1 (ko) 2004-01-29 2011-08-10 케이엘에이-텐코 코포레이션 레티클 설계 데이터의 결함을 검출하기 위한 컴퓨터로구현되는 방법
US7509551B2 (en) 2005-08-01 2009-03-24 Bernd Koenemann Direct logic diagnostics with signature-based fault dictionaries
US7853848B2 (en) * 2007-10-22 2010-12-14 International Business Machines Corporation System and method for signature-based systematic condition detection and analysis
WO2012036666A1 (en) 2010-09-13 2012-03-22 Verigy (Singapore) Pte. Ltd. Systems, methods and apparatus that employ statistical analysis of structural test information to identify yield loss mechanisms
US20120259574A1 (en) * 2011-04-05 2012-10-11 Chenmin Hu Designed-based yield management system
US8903668B2 (en) 2011-04-11 2014-12-02 GM Global Technology Operations LLC Alternator speed estimation using spectrum analysis
US9329033B2 (en) 2012-09-05 2016-05-03 Kla-Tencor Corporation Method for estimating and correcting misregistration target inaccuracy
US9400865B2 (en) * 2014-06-13 2016-07-26 Kla-Tencor Corp. Extracting comprehensive design guidance for in-line process control tools and methods
US10101388B2 (en) * 2015-12-15 2018-10-16 International Business Machines Corporation Method for enhanced semiconductor product diagnostic fail signature detection

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1342318A (zh) * 1998-11-13 2002-03-27 依莱克特罗格莱斯有限公司 用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统
US20060066338A1 (en) * 2004-09-06 2006-03-30 Janusz Rajski Fault dictionaries for integrated circuit yield and quality analysis methods and systems
TW200622275A (en) * 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
US20100332172A1 (en) * 2006-03-31 2010-12-30 Bruce Kaufman Secure test-for-yield chip diagnostics management system and method
US20130061184A1 (en) * 2011-09-02 2013-03-07 International Business Machines Corporation Automated lithographic hot spot detection employing unsupervised topological image categorization
US20130173041A1 (en) * 2011-12-28 2013-07-04 Elitetech Technology Co.,Ltd. Integrated interfacing system and method for intelligent defect yield solutions
CN103000548A (zh) * 2012-11-30 2013-03-27 北京时代民芯科技有限公司 一种利用fpga芯片进行集成电路制造工艺缺陷检测的方法
CN103674590A (zh) * 2013-11-09 2014-03-26 皖江新兴产业技术发展中心 半导体芯片全自动封装设备自动报警系统实现方法
CN105335599A (zh) * 2014-08-07 2016-02-17 上海通用汽车有限公司 一种汽车故障诊断率的检测方法及系统
CN105740140A (zh) * 2014-12-10 2016-07-06 中兴通讯股份有限公司 软件系统故障诊断方法、服务器及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710616A (zh) * 2020-06-22 2020-09-25 全芯智造技术有限公司 用于预测芯片的良率的方法和设备以及计算机可读介质
CN111710616B (zh) * 2020-06-22 2023-05-23 全芯智造技术有限公司 用于预测芯片的良率的方法和设备以及计算机可读介质

Also Published As

Publication number Publication date
CN108073674B (zh) 2021-10-26
US10191112B2 (en) 2019-01-29
TWI676041B (zh) 2019-11-01
US20180143248A1 (en) 2018-05-24
TW201833573A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
TWI694343B (zh) 基於製作風險評定之半導體製作製程控制
US7760929B2 (en) Grouping systematic defects with feedback from electrical inspection
JP5405453B2 (ja) 設計データ領域での検査データの位置を決める方法と装置
KR101682838B1 (ko) 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
US8194968B2 (en) Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions
US9430606B2 (en) Failure analysis and inline defect characterization
CN106407490A (zh) 在芯片设计布局中发现未知问题图案的系统与方法
CN108073674A (zh) 集成电路芯片中的系统缺陷的故障标识数据库的早期开发
CN103855050A (zh) 晶圆良率监测方法
JP4190748B2 (ja) 半導体不良解析用のｃａｄツール及び半導体不良解析方法
CN106415778B (zh) 提取线上过程控制工具的全面设计导引及其方法
Schuermyer et al. Identifying systematic critical features using silicon diagnosis data
JP4283487B2 (ja) 半導体の不良解析方法及びそのシステム
US20240241498A1 (en) Module for predicting semiconductor physical defects and method thereof
US11899065B2 (en) System and method to weight defects with co-located modeled faults
JP2004087820A (ja) 検査条件データ管理方法及びシステム並びにプログラム、検査装置
TW202430901A (zh) 半導體物理瑕疵的預測模組及方法
Sharma et al. Machine Learning Inside the Cell to Solve Complex FinFET Defect Mechanisms with Volume Scan Diagnosis
JP2008116336A (ja) 複数の論理回路に対する故障診断方法
JP2009204623A (ja) 複数の論理回路に対する故障診断方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210407

Address after: Hsinchu City, Taiwan, China

Applicant after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GF

GR01 Patent grant
GR01 Patent grant