TWI694343B - 基於製作風險評定之半導體製作製程控制 - Google Patents
基於製作風險評定之半導體製作製程控制 Download PDFInfo
- Publication number
- TWI694343B TWI694343B TW107112256A TW107112256A TWI694343B TW I694343 B TWI694343 B TW I694343B TW 107112256 A TW107112256 A TW 107112256A TW 107112256 A TW107112256 A TW 107112256A TW I694343 B TWI694343 B TW I694343B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit layout
- pattern
- predetermined circuit
- patterns
- risk assessment
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- Geometry (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本發明揭示以圖案為中心之製程控制。將一半導體晶片之一佈局分解成複數個既定電路佈局圖案。針對該複數個既定電路佈局圖案,判定對應於複數個源中之各別源之複數組對應製作風險評定。針對一既定電路佈局圖案判定一組製作風險評定包括:至少部分地基於對該既定電路佈局圖案之模擬、對該既定電路佈局圖案之統計分析及對與一所印刷電路佈局圖案相關聯之經驗資料之評估而判定製作風險評定。至少部分地基於該等組之製作風險評定而應用一評分公式以獲得該複數個既定電路佈局圖案中之各別既定電路佈局圖案之複數個總體製作風險評定。基於該複數個既定電路佈局圖案之製作風險評定、該等對應總體製作風險評定或以上兩者而對該複數個既定電路佈局圖案進行排名。輸出至少一部分排名資訊以促進對半導體製作製程之影響或控制。
Description
隨著微晶片製作不斷使用愈來愈小之幾何圖形,製程漂移及製程變異之效應被極大地放大。隨著印刷幾何圖形正變得愈小,需要改良製程控制。
101:步驟
102:步驟
150:製程控制系統/系統/平台
160:中央核心
161:佈局分解引擎
162:圖案排名引擎
163:圖案分解與排名資料庫/全晶片圖案分解與排名資料庫
164:分析與輸出引擎
170:預測源/預測排名源
171:模擬模型
172:機器學習模型
173:其他統計與計算模型/統計與計算模型
180:經驗源/經驗排名源
181:晶圓檢驗與再檢視裝備
182:晶圓電性及參數測試裝備
183:其他晶圓及製造工具診斷資料
190:影像分析引擎/晶圓影像分析引擎
191:輪廓提取及後續輪廓與參考設計對準
192:搜尋參考設計的對準至影像輪廓之部分以確定任何所關注特徵之存在
193:晶粒對資料庫缺陷偵測
194:輪廓量測
202:裝置
204:所關注特徵
208:略微擴大之所關注圖案
300:表
302:行
304:行
306:行
308:行
310:間隙
402至412:步驟
414:資料庫/真實矽圖案追蹤資料庫
416:全晶片圖案分解與排名資料庫/圖案分解與排名資料庫/資料庫
600:程序
602:步驟
604:步驟
606:步驟
608:步驟
610:步驟
612:步驟
700:程序
702:步驟
704:步驟
706:步驟
708:步驟
710:步驟
712:步驟
714:步驟
716:步驟
800:程序
802:步驟
804:步驟
806:步驟
808:步驟
810:步驟
812:步驟
900:程序
902:步驟
904:步驟
906:步驟
908:步驟
910:步驟
912:步驟
914:步驟
1000:程序
1002:步驟
1004:步驟
1006:步驟
1008:步驟
1100:程序
1102:步驟
1104:步驟
1106:步驟
1108:步驟
1110:步驟
1112:步驟
1200:程序
1202:步驟
1204:步驟
1206:步驟
1208:步驟
1210:步驟
1212:步驟
1214:步驟
1216:步驟
1300:程序
1302:步驟
1304:步驟
1306:步驟
1308:步驟
1310:步驟
在以下詳細說明及附圖中揭示本發明之各種實施例。
圖1A圖解說明以圖案為中心之製程控制之一概述之一實施例。
圖1B圖解說明用於執行以圖案為中心之製程控制之一系統之一實施例。
圖2圖解說明基於幾何規則而將一設計佈局分解成圖案之一實例。
圖3圖解說明獨特組分圖案之一排名之一實例性實施例。
圖4圖解說明晶粒對資料庫缺陷偵測及量測之一實例性實施例。
圖5圖解說明用以做出關於圖案之一預測之機器學習之一實例性應用之一實例性實施例。
圖6圖解說明形成最佳化視場(FOV)之一實例性實施例。
圖7圖解說明一熱點圖案庫之一實施例。
圖8圖解說明用於晶圓中OPC驗證之一程序之一實例性實施例。
圖9圖解說明用於檢查OPC均一性及穩健性之一程序之一實例性實施例。
圖10圖解說明用於在OPC模擬中識別遺漏弱圖案之一程序之一實例性實施例。
圖11圖解說明用於識別個別OPC弱圖案之製程窗之一程序之一實例性實施例。
圖12圖解說明用於先行性地評定一新裝置之製造或良率風險因素之一程序之一實例性實施例。
圖13係圖解說明一圖案為中心之製程控制程序之一實施例之一流程圖。
本申請案主張2017年4月12日提出申請之標題為「PATTERN CENTRIC PROCESS CONTROL」之美國臨時專利申請案第62/484,801號之優先權,該美國臨時專利申請案出於所有目的以引用方式併入本文中。
可以眾多方式實施本發明,包含如一程序;一設備;一系統;一物質組成;包含於一電腦可讀儲存媒體上之一電腦程式產品;及/或一處理器,諸如經組態以執行耦合至一處理器之一記憶體上所儲存及/或由該記憶體提供之指令之一處理器。在本說明書中,此等實施方案或本發明可採取之任何其他形式可被稱為技術。通常,可在本發明之範疇內更改所揭示程序之步驟次序。除非另有陳述,否則被闡述為經組態以執行一任務之一
組件(諸如,一處理器或一記憶體)可被實施為:暫時地經組態以在一給定時間處執行任務之一通用組件;或經製造以執行該任務之一專門組件。如本文中所使用,術語「處理器」係指經組態以處理諸如電腦程式指令等資料之一或多個裝置、電路及/或處理核心。
下文提供本發明之一或多項實施例之一詳細說明以及圖解說明本發明之原理之附圖。結合此等實施例闡述本發明,但本發明並不限於任何實施例。本發明之範疇僅受申請專利範圍限制且本發明囊括眾多替代方案、修改及等效形式。在以下說明中,陳述眾多具體細節以便提供對本發明之一透徹理解。此等細節係出於舉例目的而提供,且可在無某些或所有此等具體細節之情況下根據申請專利範圍實踐本發明。出於清晰目的,未詳細闡述與本發明相關的技術領域中已知之技術材料以避免不必要地模糊本發明。
微晶片製作可包含對矽晶圓執行的一系列複雜製程及診斷步驟。一完整製作循環-其中一裸晶圓經受此等製程及診斷步驟且作為具有複數個圖案化晶粒之一已完全製作成晶圓而出現-可花費數月。可構成微晶片電路之電晶體、互連件及其他離散元件係在愈來愈小之幾何圖形下被製造。截至2017年,最高水準係10nm(奈米)之線寬度及線空間。由於所有實體製程皆會經受漂移及變化,因此明顯需要對製程加以控制。在整個微晶片製作歷史上已採用了各種製程控制方法,但此等方法通常依賴於特殊測試圖案及/或測試晶圓。雖然已嘗試基於實際印刷晶圓及實際印刷圖案(而非測試晶圓或測試圖案)來執行製程控制,但此等嘗試所取得之成效係有限的。
隨著微晶片製作不斷使用愈來愈小之幾何圖形-舉例而言,僅在過
去幾年中便自28nm衍變至22nm至14nm以至10nm-製程漂移及製程變異之效應被極大地放大。舉例而言,在28nm下,致使一28nm空間縮小至20nm(減小8nm)之一漂移比致使一10nm空間縮小達相同量且產生一淨2nm空間之一類似漂移更可忍受。因此,在更小之印刷幾何圖形下,製程控制正變得愈來愈重要。
微晶片製作係藉由以下步驟實現:將電路之示意圖(或實體佈局)轉印至一矽晶圓表面上,在該表面上以極小幾何比例印刷示意圖。示意圖(實體佈局)由電路線及電路線之間的空間組成。當被印刷至晶圓表面上時,此等電路線之寬度可僅幾奈米寬(其中1奈米係十億分之1米)。待印刷之實體佈局在本文中亦被稱為「既定圖案」或「參考圖案」或「設計意圖」。然而,由於此等微小幾何圖形之製造涉及眾多因素,因此實際印刷圖案可能與既定圖案不同。實體佈局文件表示參考設計或全既定設計。在一理想情況中,實際印刷圖案應看起來與既定圖案完全相同。但真實情況達不到理想狀態,且現代晶圓上廠所面臨之諸多問題及挑戰涉及到既定圖案與實際印刷圖案之間的差別。舉例而言,所印刷電路佈局圖案將很少與既定圖案相似。此等差別可能既有細微差別亦有顯著差別,且既係隨機性的亦係系統性的。既定圖案與所印刷電路佈局圖案之間的誤差程度或差異程度可使電路之電效能降級,可導致實際良率損失,且可造成發半導體裝置生產之延遲。若控制此等微小印刷圖案之製作中所涉及之製造製程時能更全面方地(例如,更好地理解並識別既定圖案與所印刷電路佈局圖案不匹配之原因,且修正或以其他方式解決此等原因)考量實際印刷圖案,則將係有益的(例如,達成良率提高活動)。
本文中所闡述之某些實施例係用於製程控制之一技術,該技術係基
於(舉例而言)與測試晶圓及測試圖案相對而言之產品晶圓(例如,非測試晶圓,包含生產晶圓、R&D晶圓等)及產品圖案。如此,在某些實施例中,本文中所闡述之實例性製程控制技術監測真實矽晶圓(亦即,用於生產積體電路產品之產品晶圓)且可受益於大批量產品晶圓及極大多樣性的印刷於彼等晶圓上之圖案。相比而言,測試晶圓通常係小批量晶圓,其係不定期生產的且僅用於測試目的並不用於生產最終產品。且相比而言,測試圖案通常採用小多樣性之結構且不可能涵蓋在一積體電路之一既定設計中所使用之廣泛多樣性之圖案。在一項實施例中,本文中所闡述之實例性製程控制技術被稱為「以圖案為中心之製程控制」(或PCPC),此乃因使用了產品晶圓及產品圖案。在某些實施例中,以圖案為中心之製程控制不僅用於漂移及變化監測,而亦包含對熱點或弱圖案之識別及追蹤。在某些實施例中,熱點及弱圖案係這樣一種圖案:其由於若干因素(除了漂移及變化之外)而體現一個一般性製作薄弱環節。
本文中所闡述之實例性以圖案為中心之製程控制(PCPC)技術可具備廣泛基礎,考慮到了諸如以下實體及操作:舉例而言微晶片實體設計佈局文件(例如,GDS/OASIS)、OPC模擬(光學接近校正)、晶圓檢驗、SEM再檢視、電子束檢驗、晶粒對資料庫(D2DB)缺陷偵測及量測、真實矽圖案品質資料庫、圖案分解與排名資料庫、晶圓中OPC驗證及機器學習。
在某些實施例中,既然本文中闡述一以圖案為中心之製程控制方法,製程控制開始於將一微晶片設計或實體佈局文件(例如,GDS/OASIS)分解成一組組分圖案(在本文中亦被稱為「佈局分解」,下文更詳細地闡述)。在某些實施例中,分解製程本身並非任意的,而是可由一組幾何規則或試探法管控,幾何規則或試探法可係規定好的或由一使
用者自定。該等規則可基於關於何者構成佈局文件中之最關鍵及/或重要特徵(例如,可衝擊或影響良率之幾何圖形之彼等特徵或類型)之常識性假定,且基於已有之任何特定信息(例如,透過試驗性製作執行、模擬、先前知識等)。在某些實施例中,將可位於距組分圖案一使用者規定距離內之任何額外圖案添加為組分圖案。此具有引入或同化組分圖案之最接近「鄰近區」之效應。鄰近區亦可用作判定影響主圖案之任何製作相關問題是否可實際上受到環繞主圖案之鄰近區衝擊的一因素。
因此透過分解所獲得之組分圖案可係眾多的(例如,數百萬計或數十億計),且該等圖案中之諸多圖案可能看起來完全相同(例如,由於一微晶片設計可含有大數目個重複結構)。在某些實施例中,組分圖案彼此比較以判定哪些圖案係獨特的且哪些圖案係重複圖案。舉例而言,此舉可藉由一圖案分群演算法實現:該圖案分群演算法將所有重複圖案一起分群至其自己之小組中,藉此在某些實施例中提供一獨特圖案清單以及每一小組之頻率。某些獨特圖案可具有眾多例項(例如,數千計或甚至數百萬計之重複例項)。在某些實施例中,每一例項在實體佈局文件(例如,GDS/OASIS)中之位置被保存。一獨特組分圖案之一重複例項可呈與組分圖案相同之定向,或其可呈一旋轉及/或翻轉定向。舉例而言,對於一L形組分圖案而言,可將一重複例項旋轉90度或270度或沿著x軸翻轉或沿著y軸翻轉等。在某些實施例中,一獨特組分圖案及其所有重複例項-在任何旋轉或翻轉定向中-被分群在一起且被視為一單個獨特組分圖案,且保存每一例項之定向資訊。在其他實施例中,重複例項之經旋轉及/或經翻轉定向被置於單獨群組中,其中每一群組容納一或多個特定定向,且每一群組表示一不同獨特組分圖案。隨後,基於多個資料源而為組分圖案中
之每一者指派關鍵度得分(或排名),如下文更詳細地闡述。總體而言,組分圖案組及其排名被稱為圖案分解與排名資料庫。圖案分解與排名資料庫支援本文中所闡述之以圖案為中心之製程控制技術。
圖案分解與排名資料庫具有前饋及後饋應用兩者以及製程監測應用。此等應用之各種實例在下文加以更詳細闡述。
一組數百萬計或數十億計之獨特組分圖案可具有很小之實際價值,此乃因以一種一致方式或始終良好方式製作此等圖案可具有或可不具有任何困難。在某些實施例中,為了採用前饋及後饋應用,對此等圖案進行排名以判定哪些對故障更敏感(亦即,弱圖案或熱點圖案)。然後,可將前饋應用(諸如,檢驗及診斷操作)更有效地指向最可疑圖案。反之,可顯著增強後饋應用(諸如,模擬模型、機器學習模型及取決於經驗資料之其他計算模型的微調)。除了前饋及後饋應用之外,一第三類型之應用係製程監測。製程監測判定在一時間週期內產品晶圓上之圖案是否係以一種一致或始終良好方式被印刷,使得可具體地識別弱圖案、製程漂移及製程變異。
在某些實施例中,任何開始降級之圖案指示正在發生一製程漂移或變化。此等漂移或變化可係天然存在的(亦即,隨機漂移或由製造工具之一或多個組件之自然磨損引起之漂移)或可指示製造工具存在系統性問題。識別此等漂移及變化有助於確保製作製程之長期穩定性。
在某些實施例中,製程監測亦用於識別真實弱圖案且在圖案分解與排名資料庫中對彼等圖案之關鍵度進行排名。製程監測係特別有益的,此乃因其基於真實經驗資料而非基於模擬分析或統計分析,或者除了模擬或統計分析之外亦基於真實經驗資料。
以圖案為中心之製程控制技術/機制之一實例如下:
˙如上文所闡述,將一微晶片設計之實體佈局(例如,GDS/OASIS文件)分解成(舉例而言)一組獨特組分圖案。在某些實施例中,分解並非係任意地進行,而是可基於一組幾何規則。在某些實施例中,將可位於距組分圖案一使用者規定距離內之任何額外圖案添加為組分圖案。此具有引入或同化組分圖案之最接近「鄰近區」之效應。鄰近區亦可用作判定影響主圖案之任何製作相關問題是否可實際上受到環繞主圖案之鄰近區衝擊的一因素。
˙在各種實施例中,使用模擬、統計/計算及經驗技術來對組分圖案之關鍵度進行排名。隨著新經驗資料到來或隨著可獲得模擬或統計/計算方法之改良而更新排名。一組組分圖案及其排名形成圖案分解與排名資料庫。
˙以一前饋方式使用排名資訊以驅動(舉例而言)工廠中之晶圓檢驗(例如光學、電子束等)及晶圓成像(例如,SEM、電子束等)工具。
˙藉由(舉例而言)將彼等影像之內容對準至微晶片實體佈局(例如,GDS/OASIS)之對應區域來分析晶圓之高解析度影像(例如,SEM、電子束等),以便(舉例而言)藉由比較影像中之特徵與參考佈局中之同一特徵來偵測偏差(或缺陷)。另外,在某些實施例中,量測影像中之慎選特徵且亦將某些或所有相關聯資訊(例如,影像、輪廓、對應參考佈局、量測等)儲存於圖案分解與排名資料庫中。使用所有的所偵測到偏差、所進行量測、所提取輪廓及因此自高解析度影像之分析獲取之其他資訊來計算影像內之所關注圖案及特徵之經驗排名得分,且將排名資訊儲存至圖案分解與排名資料庫中。在某些實施例中,不將此等資訊儲存於圖案分解與排名資料庫中及/或除了將此等資訊儲存於圖案分解與排名資料庫中之外,亦將
資訊儲存於一單獨資料儲存裝置中(在本文中亦被稱為一真實矽圖案品質資料庫)。
˙比較圖案分解與排名資料庫中所含有之資訊與(舉例而言)一OPC驗證報告(或舉例而言,藉由使某些獨特組分圖案或所有獨特組分圖案經受一按需OPC模擬以便獲得一全面模擬結果)以在各種實施例中識別圖案之OPC模擬與實際印刷圖案之間的主要及次要差別。此舉在本文中被稱為「晶圓中OPC驗證」。
˙在某些實施例中,由於實際印刷晶圓之高解析度影像(SEM影像、電子束影像等)不可涵蓋整個晶圓或甚至一單個晶粒內所含有之所有圖案,因此經驗資料集合之涵蓋範圍可係有限的。舉例而言,經驗資料集合不可提供全涵蓋範圍-亦即,一組獨特組分圖案中之諸多或大多數圖案不可能具有被來自產品晶圓(例如非測試晶圓,諸如生產晶圓及/或R&D晶圓)之資料進行排名或評判之選項,此乃因直至彼時間點處為止系統所處理之任何影像中皆未偵測到彼等圖案。然而,將某種形式之經驗排名指派給此等圖案之一實例性技術如下。在某些實施例中,採用機器學習技術。舉例而言,在某些實施例中,使用可受高解析度影像限制、由其提供之真實情況資料(例如,來自對實際印刷/所製作晶圓之檢驗、影像及量測之資料)來訓練一機器以對良好圖案與不良圖案進行區分。在某些實施例中,此可係容易執行的,此乃因來自微晶片設計文件之參考圖案資訊以及來自高解析度影像文件之實際印刷圖案資訊係可獲取的。在某些實施例中,一旦已提供了一足夠訓練集合,機器便可開始對任何新圖案做出預測。在某些實施例中,機器可因此瀏覽(舉例而言)透過分解微晶片佈局文件而獲得的整個清單之獨特組分圖案且預測弱圖案。雖然預測可能並非100%準
確,但在某些實施例中,其可足以產生晶圓上位置之一清單,藉由使彼等位置經受(舉例而言)光學、SEM或電子束檢驗來保證更嚴密考查。下文闡述與用以改良基於經驗資料之獨特分解圖案排名之涵蓋範圍之機器學習有關的進一步細節。
圖1A圖解說明以圖案為中心之製程控制之一概述之一實施例。圖1A之實例中圖解說明以圖案為中心之製程控制之基礎廣泛性質之一實例。如圖1A之實例中所展示,在101處,執行設計佈局圖案分解及標誌特徵提取。在某些實施例中,步驟101包含準備具有圖案排名歷史之一全晶片圖案分解與排名資料庫(下文更詳細地闡述)。步驟101進一步包含基於所提取標誌特徵而進行圖案分群及風險排名。
在102處,對所分解圖案執行光學接近校正(OPC)驗證及輪廓模擬。在此實例中,步驟102處所執行之處理係基於模擬之圖案排名預測之一實例,將在下文對此做出更詳細闡述。舉例而言,通常在製作循環中之ADI(顯影後檢驗)及AEI(蝕刻後檢驗)操作處執行OPC模擬,此會在此等製程步驟處產生基於模擬之弱點之一清單。在某些實施例中,可將所有此等OPC模擬結果與全組組分圖案(藉由分解全晶片而產生之圖案)進行交叉對照,以便將一基於模擬之風險得分指派給經交叉對照圖案。在其他實施例中,可以一按需方式對藉由分解全晶片產生之任何或所有組分圖案執行OPC模擬。在此情形中,可直接獲得該等組分圖案中之每一者之一基於模擬之風險得分。在某些實施例中,對所分解圖案執行此等ADI及AEI模擬以達成風險及敏感度排名。
在103處,執行明場缺陷檢驗。明場檢驗之結果係得到一缺陷座標清單以及每一缺陷之屬性或性質。對缺陷清單與圖案分解與排名資料庫中之
一組組分圖案進行交叉對照。使用已被指派給相匹配組分圖案中之任一者之風險排名因素來選擇一子組最相關檢驗缺陷,隨後將在一高解析度成像工具(諸如,一掃描電子顯微鏡(SEM))上對該子組最相關檢驗缺陷進行成像。此選擇一子組相關結果之方法係SEM再檢視工具(其相對低之速度實際上禁止對每單個所偵測缺陷進行成像)之一智慧型取樣方案。藉由晶粒對資料庫(在本文中亦被稱為「D2DB」)技術分析藉由SEM再檢視工具產生的所選(或所取樣)缺陷之高解析度影像以精確地識別「軟」缺陷及「硬」缺陷兩者。此等缺陷亦稱為有缺陷圖案(硬缺陷)及弱圖案(軟缺陷)。除了識別軟缺陷及硬缺陷之外,該等影像亦用於量測影像之所有部分或選定部分的線寬度、線空間及其他屬性。比較量測與參考設計之相匹配部分以便判定自既定圖案之變化量或偏差量。在某些實施例中,明場檢驗係視情況執行的。在其他實施例中,除了明場檢驗之外及/或替代明場檢驗,亦可使用電子束檢驗。由於電子束檢驗之速度相對較低(但解析度更高),因此產生一組最佳電子束所關注區(ROI)。此等係晶片或晶圓上將受到電子束檢驗工具檢驗之區。可藉由審查指派給圖案分解與排名資料庫中之組分圖案中之每一者的風險因素而產生電子束所關注區。在某些實施例中,具有中等風險因素至高風險因素之組分圖案可用於產生電子束所關注區。
在104處,基於在103處所判定之所關注區而執行局部區域電子束檢驗。電子束檢驗工具在所關注區內產生一缺陷清單及/或高解析度影像。隨後,使用晶粒對資料庫技術來分析此等高解析度電子束影像以精確地識別軟缺陷(弱點)及硬缺陷(有缺陷圖案)兩者。除了識別軟缺陷及硬缺陷之外,該等影像亦用於量測影像之所有部分或選定部分的線寬度、線空間及
其他屬性。比較量測與參考設計之相匹配部分以便判定自既定圖案之變化量或偏差量。另外,印刷於晶圓上之總體圖案之某些部分可在X方向及/或Y方向上稍有移位。藉由將所印刷圖案之SEM影像、電子束影像及其他高解析度影像與參考設計之相匹配部分或對應部分疊對,可計算此等X移位及/或Y移位。此等移位通常被稱為邊緣放置誤差或EPE。
在105處,依據對來自製程層之大數目個高解析度影像之分析而自動地更新圖案分解與排名資料庫中之排名資訊。依據以下各項賦予圖案分解與排名資料庫內所含有之圖案排名或關鍵度得分:(a)基於模擬之方法,諸如OPC;(b)統計及幾何方法,諸如設計標誌特徵;(c)其他計算方法;及(d)來自高解析度影像之經驗結果或實際結果、電子測試資料、參數資料及自實體晶圓產生之其他診斷資料。前三種類型之排名技術統稱為「預測」排名技術。分析來自實體晶圓之任何診斷資料或製程資料(諸如,高解析度影像)可產生第四類排名-經驗類。當已處理了適合數目個高解析度影像時,可產生製程變異帶(PVB)以用於圖案分解與排名資料庫中之圖案。在一項實施例中,藉由堆疊多次出現之同一圖案之輪廓來產生一製程變異帶。每一圖案每次出現時之輪廓係自藉由SEM、電子束或其他具備適合能力之工具產生之高解析度影像提取。一圖案之PVB提供該圖案之保真度(或缺少保真度)之一清晰且全面的視覺指示。統計資料亦可自PVB提取,但鑒於統計資料造成資訊減少或壓縮,因此一PVB會保存資訊。圖案分解與排名資料庫亦可用於晶圓中OPC驗證,該晶圓中OPC驗證包含將OPC所預測之弱圖案清單與圖案分解與排名資料庫中之圖案之經驗排名進行交叉對照。若OPC預測圖案A係弱的,且圖案分解與排名資料庫中相同圖案之經驗資料結論一致,則可斷定OPC模型做出了一良好預測。然而,
若某些圖案之OPC預測與圖案分解與排名資料庫中之經驗結果不一致,則提供一指導性回饋迴路以微調或以其他方式重新校準OPC模擬模型。此外,圖案分解與排名資料庫提供追溯熱點歷史之能力-亦即,判定第一次被看到係在何時、出現於哪一製程層、是否隨時間變化而變得弱、是否隨時間變化而仍保持穩定、在做出一遮罩修正或製程修正時是否有所改良等。圖案分解與排名資料庫之另一應用係,判定微影製程窗(或簡稱為製程窗),此有助於判定將晶片實體佈局中之圖案轉印至晶圓表面上之微影工具之理想焦點及曝光設定。甚至在最佳焦點及曝光設定下,某些圖案可顯現出比其他圖案更大之一可變異程度。識別此等潛在「製程窗限制因素」允許OPC及製程團隊更快地探索出解決方案。作為圖案分解與排名資料庫之又一應用,可藉由利用圖案分解與排名資料庫中所有可用資訊來評定一新晶片(亦被稱為一裝置)之製作或良率風險。更具體而言,首先,使用與用於圖案分解與排名資料庫中之圖案的方法相同之方法來將新晶片之佈局分解成一組組分圖案。接下來,比較新組分圖案與圖案分解與排名資料庫中已有之圖案。當發現一相匹配對時,將來自圖案分解與排名資料庫之所有相匹配圖案之風險排名資訊應用於新設計。當將所有相匹配圖案之風險排名資訊製成表格之後,可計算新裝置之一總體風險估計。此外,由於新裝置可含有新的獨特圖案,而圖案分解與排名資料庫中尚不存在此等新的獨特圖案之風險資訊,因此可使用預測技術來計算新圖案之一風險估計。下文在106中對此加以進一步闡述。當完成對新裝置之組分圖案之此等風險評定時,可使用具有中等風險得分至高風險得分之圖案(舉例而言)來產生所關注區(ROI)以供後續進行明場檢驗、電子束檢驗或其他的檢驗及再檢視操作。
在106處,應用預測技術來估計至少兩類圖案之風險:(1)尚不可獲取其高解析度資料或其他經驗資料之當前生產中晶片之組分圖案,及(2)即將投入生產之新晶片之獨特從未見過組分圖案。在某些實施例中,預測技術包括一或多個機器學習演算法,包含但不限於支援向量機(SVM)、K最近鄰法、卷積神經網路及深度學習。在某些實施例中,預測技術包括模擬、統計技術以及其他計算技術及基於模型之技術。預測技術可依賴於圖案分解與排名資料庫中所存有的所有或任何子組之圖案及排名資訊。此等技術「研究」此資訊以判定什麼因素可致使一圖案係弱的及什麼因素可致使一圖案係強的。資料庫隨時間變化而累積之資訊愈多,預測模型愈得以改良。對於新裝置而言-舉例而言被稱為新下線產品(New Tape Outs)或NTO-使用圖案分解與排名資料庫來評定已知圖案之風險且將預測風險評定用於獨特從未見過圖案允許(舉例而言)產生更智慧型所關注區(ROI)以供隨後達成晶圓檢驗及再檢視目的。
下文闡述關於以圖案為中心之製程控制之各種態樣之其他細節。
圖1B圖解說明用於執行以圖案為中心之製程控制之一系統之一實施例。以圖案為中心之製程控制系統150在本文中亦被稱為「系統」。如此實例中所展示,以圖案為中心之製程控制系統150包含中央核心160,中央核心160進一步包含:佈局分解引擎161、一用於預測及經驗源之圖案排名引擎162、圖案分解與排名資料庫163及一分析與輸出引擎164,分析與輸出引擎164將應用及服務提供至終端使用者且使中央核心與外部組件介接。外部組件中之一者係一組預測源170,其提供可用於對圖案分解與排名資料庫中之圖案進行排名之資訊。預測源包含模擬模型171,諸如光學接近校正(OPC)模擬、機器學習模型172(例如,支援向量機、深度學習
等)及其他統計與計算模型173,諸如幾何設計標誌特徵之計算。中央核心160中所存有之資訊係經由分析與輸出引擎164分析並輸出(前饋)至晶圓檢驗與再檢視裝備181及晶圓電性及參數測試裝備182。經驗源180所產生之結果被複製至分析與輸出引擎164,分析與輸出引擎164將經驗資訊用於製程監測且用於更新圖案分解與排名資料庫163中之經驗排名資訊。另外,分析與輸出引擎164亦將圖案排名資訊(諸如自經驗源180發出之排名資料)自圖案分解與排名資料庫163發送回至預測源170以便用於彼等源中之模型、演算法及其他參數,以藉由利用圖案分解與排名資料庫163中之連續更新資訊而被微調。此係後饋迴路。分析與輸出引擎164亦可經組態以將資訊輸出至廠房控制系統(諸如,半成品或WIP管理系統)、終端使用者報告(諸如,HTML頁面、Excel文件、PPT報告等)及其他工廠自動化、計算、分析、可視化、報告及資料庫系統。最後,來自晶圓檢驗與再檢視工具181之最關鍵經驗資料類型係高解析度影像。該影像係系統之一重要部分,以致於一影像分析引擎190對其進行專門分析。
佈局分解引擎161經組態以將一半導體晶片之一佈局分解成既定電路佈局圖案(在本文中亦被稱為「所分解電路佈局圖案」、「既定電路佈局圖案」或「獨特組分圖案」),該等圖案用於填充入圖案分解與排名資料庫163。下文闡述關於佈局分解之其他細節。
圖案排名引擎162經組態以判定圖案分解與排名資料庫163中之獨特組分圖案之製作風險評定(或者得分或排名)。在某些實施例中,製作風險評定用於評定既定電路佈局圖案或所分解電路佈局圖案(例如,自佈局分解所識別之關鍵及/或重要圖案)之可製造性。舉例而言,評定用於判定哪些電路佈局圖案最具良率相關性或最不具良率相關性(亦即,哪些圖案最
難製造,且哪些圖案較容易製造)。
圖案排名引擎162經組態以基於來自各種源(舉例而言,包含預測源170及經驗源180)之資訊而對圖案進行排名。預測排名源170包含模擬模型171,作為一項實例,模擬模型171使用光學接近校正(OPC)模擬來預測既定電路佈局圖案之製作風險評定。如此實例中所展示,預測源170進一步包含機器學習模型172,作為一項實例,機器學習模型172使用支援向量機(SVM)或卷積神經網路(CNN)來預測圖案之良率風險。預測源170亦包含統計與計算模型173,作為一項實例,統計與計算模型173產生既定電路佈局圖案之設計標誌特徵且使用所產生設計標誌特徵來預測既定電路佈局圖案之製作風險評定。經驗排名源180包含晶圓檢驗與再檢視工具181,作為一項實例,晶圓檢驗與再檢視工具181包含用於高解析度再檢視及成像工具的光學與電子束檢驗工具及掃描電子顯微鏡(SEM)。經驗源180亦包含電性及參數測試裝備182,作為一項實例,經驗源180包括來自於自動化測試程式產生(ATPG)診斷功能之瑕疵點候選者。經驗源180可包含其他晶圓及製造工具診斷資料183。
在各種實施例中,來自晶圓檢驗與再檢視工具181之經驗資料包含晶圓上缺陷座標之一清單、每一缺陷之一組光學屬性以及至少某些缺陷之一或多個高解析度影像。該等高解析度影像用於提取經驗排名資訊。影像分析引擎190經組態以處理此等高解析度影像。影像分析引擎190對每一高解析度影像執行若干個功能,諸如輪廓提取及後續輪廓與參考設計對準,191。然後,藉由使用一幾何搜尋引擎來搜尋參考設計的對準至影像輪廓之部分以確定任何所關注特徵之存在,192。所關注特徵係被視為關鍵或重要且因此應被分析並追蹤之彼等圖案元素。然後,使因此所識別之所關
注特徵經受一晶粒對資料庫(D2DB)缺陷偵測,193,從而得出若干種缺陷類型中之任一者之存在,諸如但不限於完全或部分線斷裂、完全或部分線橋接、線端拉回、額外或外來圖案及遺漏圖案。亦以數種方式中之任一者量測所關注特徵之輪廓,諸如線寬度及線邊緣粗略量測194。將來自影像分析引擎190之所有結果傳回至中央核心160,在中央核心160處資料最終被擷取且存檔於圖案分解與排名資料庫163中。
上文所闡述之引擎可被實施為在一或多個處理器上執行之軟體組件;實施為硬體,諸如經設計以執行特定功能之可程式化邏輯裝置及/或特殊應用積體電路;或實施為軟件與硬件之一組合。在某些實施例中,引擎可體現為可儲存於一非揮發性儲存媒體(諸如光碟、快閃儲存裝置、硬碟驅動器、行動硬碟等)中之一種形式之軟體產品,包含使一電腦裝置(諸如個人電腦、伺服器、網路裝備)實施本申請案之實施例中所闡述之方法之若干個指令。引擎可被實施於一單個裝置上或跨越多個裝置而分佈。引擎之功能可彼此合併至一起或進一步分裂成多個子引擎。
在某些實施例中,一組獨特組分圖案支援以圖案為中心之製程控制系統,舉例而言,該組獨特組分圖案係透過微晶片實體佈局文件(例如,GDS/OASIS)之一基於幾何規則之分解(例如,圖1A之步驟101)而形成。此基於幾何規則之分解在本文中亦被稱為「設計佈局圖案分解」、「實體佈局分解」及「全晶片佈局分解」。在某些實施例中,使用系統150之佈局分解引擎161來執行設計佈局分解。
作為一項實例,全晶片佈局分解如下執行。對實體佈局文件應用一或多個幾何規則或試探法以提取滿足(舉例而言)規則中所定義之準則之圖
案(例如,「既定電路佈局圖案」或「組分佈局圖案」或「所分解圖案」)。在某些實施例中,幾何規則經規定以識別特定類型之幾何圖形或關鍵特徵及重要特徵-亦即,可能衝擊良率之彼等特徵,或其他所關注特徵。在某些實施例中,對佈局文件執行之試探規則定義關鍵特徵及重要特徵。關鍵特徵包含可係「邊際」或弱特徵之彼等幾何特徵,該等「邊際」或弱特徵可具有一較高故障概率或缺陷概率(未被適當製作或導致所印刷圖案係一完全缺陷或部分缺陷之概率)。作為一項實例,U形圖案通常係有問題圖案,特定而言當存在中斷U形狀之「內部」之一線時。重要特徵包含可能已或可能尚未被預測或模擬或以其他方式具體地預期到顯示出一故障但仍應被監測或追蹤之彼等特徵。可基於歷史經驗資料、模擬(例如,光學接近校正(OPC)模擬)、自過去的經驗形成之人類直覺或其他預測技術而判定用於識別所關注特徵之試探規則。
在某些實施例中,圖案之最大大小可受限制。舉例而言,可位於距關鍵特徵及重要特徵一使用者規定距離內之任何額外圖案被添加為組分圖案。此具有引入或同化關鍵特徵或重要特徵之最接近「鄰近區」之效應。鄰近區可用作判定影響主圖案之任何製作相關問題是否可實際上受到環繞主圖案之鄰近區衝擊的一因素。因此所提取之組分圖案可係眾多的(例如,數百萬計或數十億計),但並非所有組分圖案皆可係獨特的。在某些實施例中,大多數組分圖案將具有眾多相同孿生圖案,該等相同孿生圖案位於實體佈局之不同部分中。在某些實施例中,圖案分群經執行以將所有孿生圖案分群至其自己的群組中。在某些實施例中,圖案分群致使將資料減少至一組獨特組分圖案。甚至此組可係大的,其含有(舉例而言)數百萬個成員。在某些實施例中,此圖案分群程序並不摒棄關於孿生圖案(或圖
案之重複例項)之任何資訊。相反,在某些實施例中,一獨特圖案清單以及每一獨特圖案之每一重複例項之位置得以維持。一組分圖案之一孿生圖案或重複例項可呈現出與組分圖案相同之定向,或其可呈現出一旋轉及/或翻轉定向。舉例而言,對於一L形組分圖案而言,一孿生圖案或重複例項可旋轉90度或270度或者沿著x軸翻轉或沿著y軸翻轉等。在某些實施例中,一獨特組分圖案及其所有重複例項-呈任何旋轉或翻轉定向-被分群在一起且被視為一單個獨特組分圖案,且每一例項之定向資訊被保存。在其他實施例中,重複例項之經旋轉及/或經翻轉定向被置於單獨群組中,其中每一群組容納一或多個特定定向,且每一群組表示一不同獨特組分圖案。在某些實施例中,針對電路佈局之每一層(例如,擴散層、多晶矽層、接觸層、金屬1、通孔1、金屬2、通孔2等)或電路佈局層之任何組合執行佈局變成圖案之分解(例如,關鍵特徵及重要特徵以及鄰近圖案)。
在將晶片之全電路佈局或實體設計處置完畢之後,將獨特組分電路佈局圖案置於一資料庫中,諸如系統150之圖案分解與排名資料庫163。
在某些實施例中,上文所闡述之全晶片佈局分解係(舉例而言)在實體晶圓開始其製造歷程之前被執行以將實體佈局文件分解成一組獨特圖案的一種預處理形式。然後,使用獨特所識別圖案來預填充圖案分解與排名資料庫。在全晶片佈局分解之一項實例性實施例中,使用特徵識別規則(諸如上文所闡述之幾何規則)以識別所關注特徵來全面地拂掠/評估一整個佈局。藉由提取或擷取位於所識別特徵之中心點之一特定附近區或鄰近區或半徑(例如,圓形或方形半徑)內之區域而產生針對一所關注特徵之每次出現/每一位置之參考圖案(亦即,既定電路佈局圖案或所分解電路佈局圖
案)。
半徑之使用允許將所關注特徵之最接近鄰近區考慮在內。舉例而言,此允許考量接近效應。舉例而言,以梳形圖案作為所關注特徵。梳形圖案(呈具有兩個或兩個以上指狀物之一發梳形狀)通常具有一較高故障傾向。然而,在設計中並非位於別處之所有梳形圖案或甚至梳形圖案之孿生複本皆具有相同故障概率,其中一梳形圖案出現故障之傾向可由梳形之鄰近區中之圖案決定或在不同程度上取決於梳形之鄰近區中之圖案。舉例而言,諸多故障可由於光學接近效應,其中與一特徵之光學接近性可導致故障,諸如橋接。亦即,接近於一所關注特徵之其他圖案將對如何製作該特徵施加不同影響。半徑之使用引入接近圖案或鄰近圖案,此乃因該等圖案可對所關注特徵之缺陷率具有一定影響。
在某些實施例中,界定於一所關注特徵之中心周圍之(方形)半徑(形成環繞所關注特徵之一方框)係由使用者界定,從而致使所關注特徵之附近區中之特定量鄰近區被提取為所分解圖案。因此,即使識別到相同所關注特徵(例如,相同梳形),但若任何兩個位置中之所關注特徵之鄰近區(在所界定半徑內)係不同的,則將提取兩個不同電路佈局圖案(且作為不同項目或獨特圖案而儲存於圖案分解與排名資料庫163中)。
在某些實施例中,半徑係在提取環繞任何所關注特徵之區時所應用之一單個全域半徑。在其他實施例中,半徑係依據試探規則而界定。舉例而言,可針對尖端至邊緣規則、梳形圖案規則等規定不同半徑(舉例而言,其中用於識別梳形圖案/特徵之規則之半徑不同於用於識別尖端至邊緣圖案/特徵之規則之半徑)。
如上文所闡述,圖案分群經執行以在自半導體晶片之佈局所提取之
圖案當中判定獨特圖案。舉例而言,所有所識別圖案經群組或經去重以僅識別獨特或相異圖案。作為一項實例,假定在實體地分解一整個設計之後,會識別到關鍵特徵及重要特徵之數百萬次出現。用於搜尋設計之每一規則可形成眾多匹配。舉例而言,假定在執行尖端至邊緣規則之後,會識別到數百萬個尖端至邊緣特徵。當圍繞尖端至邊緣特徵中之每一者而擴大半徑時,會出現環繞或囊括所識別特徵中之每一者之數百萬個圖案。對所產生圖案執行圖案分群以識別獨特或相異圖案。舉例而言,所產生圖案彼此比較,且將被判定為相同之圖案分群在一起。舉例而言,所提取之數百萬個尖端至邊緣圖案可最終僅形成兩千個群組,此指示在設計中僅存在尖端至邊緣特徵之兩千個獨特圖案。可基於幾何圖形而對圖案進行匹配來做出該比較。
因此,圖案之重複例項可經識別且分群在一起以判定獨特且相異圖案。然後,將獨特且相異圖案添加至圖案分解與排名資料庫。經填充圖案分解與排名資料庫可用於追蹤所製作晶圓/裝置中之圖案。在某些實施例中,替代地,更新一單獨真實矽圖案品質資料庫,且藉由交叉對照一真實矽圖案品質資料庫來執行圖案追蹤,如下文更詳細地闡述。
以下係用於執行佈局分解之製程之另一實例。在某些實施例中,藉由佈局分解引擎161執行下文所闡述製程。獲得一參考實體設計。如上文所闡述,參考設計實例包含實體佈局文件,諸如圖形資料系統(GDS)及開放藝術品系統交換標準(OASIS)文件。
在所獲得參考設計中識別所關注特徵。舉例而言,可對所獲得參考設計執行其中規定幾何規則(諸如「最小線寬度」或「最小線空間」或其他關鍵特徵及重要特徵)之一基於幾何規則之圖案搜尋引擎以在所獲得參
考設計中識別所關注特徵(例如,各種類型或形狀之幾何圖形)。
針對每一所識別所關注特徵而提取一圖案。舉例而言,如上文所闡述,自所獲得參考設計提取以一所識別所關注特徵為中心之一環繞圖案(例如,在所識別所關注特徵之一特定半徑內)。半徑可係一方形半徑(在所關注特徵周圍形成一方形)或一圓形半徑。在某些實施例中,半徑係由使用者界定。亦可逐幾何規則地界定半徑。
自參考設計所提取之圖案經評估以判定獨特圖案。在某些實施例中,藉由對自參考設計所提取之圖案執行圖案分群來判定獨特圖案。舉例而言,所提取之相同參考圖案可被小組化、被分群或被叢聚在一起,其中每一群組對應於一獨特圖案。
將依據自半導體晶片之參考設計或佈局所提取之圖案而判定之獨特圖案添加至圖案分解與排名資料庫163以作為待排名之參考或既定電路佈局圖案。舉例而言,添加獨特圖案以作為圖案分解與排名資料庫中之新項目。作為一項實例,每一獨特圖案與圖案分解與排名資料庫中之一參考圖案表中之一對應列相關聯。
在將獨特組分圖案安置於圖案分解與排名資料庫中之後,然後可對獨特組分圖案進行排名,如下文更詳細地闡述。然後,經排名之圖案分解與排名資料庫可進一步用於促進半導體電路佈局圖案印刷及處理之監測、檢驗及控制,下文亦將提供該等操作之實例。
圖2圖解說明基於幾何規則的一設計佈局成為組分圖案之一實例性分解。在圖2之實例中,展示一裝置202之一層之佈局。對晶片佈局執行上文所闡述之圖案分解,使得使用(舉例而言)一基於幾何規則之引擎搜尋整個晶片以得出一組所關注特徵(諸如,密集細線、尖端至尖端特徵、尖端
至邊緣特徵、L形彎曲部等)之存在。可對用於每一類型之所關注特徵之搜尋規則施加各種約束,(諸如)從而搜尋尖端至尖端特徵,其中尖端之寬度小於一所規定量,且尖端之間的間隙或空間亦小於一所規定量。搜尋結果可網羅大數目個所關注特徵204。在某些實施例中,將環繞所關注特徵之少量使用者規定鄰近區添加至每一所關注特徵,從而致使一略微擴大之所關注圖案208。此等所關注圖案中之諸多圖案可彼此相同但位於晶片佈局之不同部分中。在某些實施例中,一組「原始」所關注圖案被減少至一小組獨特所關注圖案。在某些實施例中,圖案分群經執行以判定一組獨特所關注圖案,其結果係建立(舉例而言)表206。注意,當使用者規定之延伸係零時,所關注圖案與所關注特徵相同。表206中之每一列皆係一獨特圖案,且關於該圖案之特定資訊亦保存於表中,諸如發現中央所關注特徵之幾何規則之名稱及或身份識別(ID)、圖案群組之ID及所關注圖案之出現數目。舉例而言,表206中之列2表示以一所關注密集細線特徵為中心之較大所關注圖案之一個特定變異。在此實例中,發現此特定變異在所選層X處之全晶片佈局上具有14,000次出現。所有此資訊被添加至圖案分解與排名資料庫163。在某些實施例中,每一所關注圖案每次出現(包含所關注圖案之重複出現)之位置亦儲存於圖案分解與排名資料庫中。
一旦使用上文所闡述之佈局分解建立圖案分解與排名資料庫,然後便使用各種資訊源來對圖案分解與排名資料庫中之既定電路佈局圖案進行排名。下文闡述與對圖案分解與排名資料庫163中之既定電路佈局圖案進行排名之實施例有關之細節。在某些實施例中,對既定電路佈局圖案進行排名包含判定所分解圖案中之每一者的製作風險評定。在某些實施例中,
製作風險評定用於對既定電路佈局圖案之良率顯著性進行排名。在某些實施例中,每一既定電路佈局圖案被指派一組對應製作風險評定,其中該組中之個別製作風險評定中之每一者係依據自一特定資訊源獲得之資訊而判定。各種資訊源包含:預測源,諸如統計、計算、模擬及機器學習方法;及經驗源,諸如晶圓檢驗結果、影像、功能與參數測試結果、製程工具資料及自所印刷電路佈局圖案獲得之其他診斷資料。各種資料源可用於判斷組分佈局圖案之良率餘裕或製程餘裕以及組分佈局圖案之優劣。
在某些實施例中,對既定電路佈局圖案之製作風險評定進行排名或判定之每一資訊源與一對應可靠度及一對應涵蓋範圍相關聯。在某些實施例中,可靠度係指基於來自源之資訊而做出之製作風險評定之準確度。涵蓋範圍係指可使用來自源之資訊進行其製作風險評定之組分佈局圖案之百分比(亦即,被源涵蓋的晶片設計中之圖案之百分比)。舉例而言,當用於一電路佈局圖案之經驗資料高度可靠時(此乃因其係所收集之關於一圖案之印刷版本之實際資料),經驗資料可僅可用於一小子組圖案(此乃因其可來自晶片之小部分之影像),且因此具有相對低涵蓋範圍。另一方面,基於預測技術(諸如,OPC模擬或設計標誌特徵)之排名可用於判定一裝置之所有組分佈局圖案之製作風險評定(高涵蓋範圍),但由於製作風險評定係基於預測技術,因此評定不如經驗技術可靠(預測模型將不如實際觀察到之現象可靠)。
在某些實施例中,每一類型之每一源排名被單獨儲存而非(舉例而言)一起集結成一單個統一排名。因此,在某些實施例中,每一獨特組分圖案可具有自設計標誌特徵導出之一排名、自模擬(諸如,OPC模擬)導出之另一排名及自經驗資料(諸如,SEM影像及晶圓檢驗)導出之另一排名。亦可
計算基於個別排名之總體排名或集結排名。下文提供與基於預測之排名及基於經驗資料之排名有關之更多細節。
如上文所闡述,在某些實施例中,可評定獨特組分圖案組中之每一圖案之關鍵度,在某些實施例中,該評定係藉由計算每一獨特圖案之一系列設計標誌特徵來執行。在某些實施例中,設計標誌特徵包含統計彙總;在各種實施例中,此等標誌特徵之實例包含(a)圖案複雜度、(b)圖案方向性、(c)圖案密度、(d)圖案均勻性等。在某些實施例中,由於對此等標誌特徵之計算僅需要微晶片實體佈局文件(例如,GDS/OASIS),因此其等可立即全部被計算。
在某些實施例中,基於針對每一獨特組分圖案計算之設計標誌特徵,然後可計算一基於設計標誌特徵之風險排名且將所述風險排名指派給每一獨特組分圖案。如下文更詳細地闡述,亦可指派額外排名。
圖3圖解說明獨特組分圖案之多源排名之一實例性實施例。舉例而言,表300之每一列表示或對應於使用上文所闡述之佈局分解技術判定之一獨特組分圖案。行304用於記錄依據行302中之獨特組分圖案中之每一者之設計標誌特徵進行之排名。如此實例中所展示,出於說明性目的,基於標誌特徵計算(基於統計分析之計算)之排名或製作風險評定被指派在一低(L)、中(M)或高(H)風險標度上,但亦可視情況使用一數值標度或任何其他標度。
在某些實施例中,既然已基於設計標誌特徵而計算一排名,因此可計算一第二類型之排名,舉例而言該第二類型之排名係基於光學接近校正(OPC)模擬(例如,如在圖1A之102處所展示)。在某些實施例中,OPC模擬用於將微影(及/或蝕刻)系統(暴露晶圓表面上之圖案)之光學器件模型化且將彼模型應用於實體佈局文件(例如,GDS/OASIS)。在某些實施例中,最終結果係對印刷圖案之一模擬化再現。模擬化再現可係一近似值,且在某些實施例中,可對圖案分解與排名資料庫163中之獨特組分圖案中之每一者個別地執行此模擬,從而形成對圖案之模擬化再現。在某些實施例中,此被稱為「按需OPC模擬」。在某些實施例中,模擬結果用於對組分圖案中之每一者進行排名,如(舉例而言)圖3之實例中的標注為「基於OPC排名」之行(行306)中所展示。
在某些實施例中,替代按需OPC模擬或除了按需OPC模擬之外亦使用其他技術;一實例性替代方法係標準OPC驗證報告(例如,由標準全晶片OPC模擬所產生)與圖案分解與排名資料庫163中之一組獨特組分圖案進行交叉對照且對兩者之間共有之圖案進行排名。標準OPC驗證報告可僅含有模擬模型預測為弱或關鍵圖案之一清單,該清單係晶片上所存在之總多樣性圖案之一子組。因此,對標準OPC驗證報告與圖案分解與排名資料庫中之全組獨特組分圖案進行交叉對照可不能夠為每一組分圖案而是僅能為組分圖案之一子組提供一基於OPC之得分。
OPC模擬作為一排名源具有高涵蓋範圍,此乃因其可在整個佈局文件上被執行(且可針對設計中之每一圖案計算基於OPC模擬之得分),但OPC模擬具有比經驗源低之可靠度,此乃因其係基於一預測模型(例如,其準確度取決於用於執行模擬之模型之準確度),且可能存在模擬不能預
測之某些印刷錯誤或弱。OPC模擬亦可標出假錯誤。
已基於兩個預測源實例(a)設計標誌特徵及(b)OPC模擬針對自對微晶片實體佈局文件(例如,GDS/OASIS)之基於規則之分解獲得之獨特組分圖案中之每一者而計算了排名,如上文所闡述;現在闡述用於排名之經驗技術(例如,如在圖1A之103處所展示)-其係基於(舉例而言)中之產品晶圓之排名技術。
舉例而言,在工廠中每天皆可有新晶圓產生。此等晶圓可包含開始數月長之歷程之裸晶圓,其透過工廠歷經複數個製程及診斷步驟。每一晶圓可含數百個微晶片。舉例而言,晶圓可以一打或兩打為一批被分群並處理。此等晶圓群組在其移動通過工廠時通常保持在一起,且被稱為批次。因此,一個批次可含有(舉例而言)一打或兩打個別晶圓。在某些實施例中,微晶片之示意圖被印刷於每一晶圓上。此圖(或實體佈局)通常由位於多個2維平面中、被精准彼此堆疊之圖案組成。在某些實施例中,此等平面被稱為設計層。製作一單個設計層通常會引出少量離散製程步驟。舉例而言,在某些實施例中,為了印刷Metal-1設計層,某些製程步驟可包含Metal-1曝光、Metal-1顯影、Metal-1蝕刻、Metal-1平坦化等。此等步驟中之每一者被稱為一製程步驟。在某些實施例中,本文中所闡述之以圖案為中心之製程控制技術確保此等2維堆疊平面中之每一者上之圖案被正確地印刷或在其中進行經驗觀察之相關聯製程步驟中之每一者之後(舉例而言,在Metal-1顯影之後、在Metal-1蝕刻之後、在Metal-1平坦化之後等)保有其保真度,且偏差被識別以便採取校正措施。
在某些實施例中,基於有效圖案之製程控制可取決於對圖案之持續監測,該等圖案來自與批次同樣多之晶圓且來自與實際上同樣多之設計層。典型工廠實施生產線監測解決方案,該解決方案對來自每一批次及數十個製程層之一個或兩個晶圓執行表面診斷掃描及或檢驗。此等檢驗可使用指示某些種類之異常之存在的快速光學或雷射散射技術來尋找表面缺陷,但在某些情形中,可感測器解析度可能不足以識別缺陷類型。在某些實施例中,為了識別缺陷類型,將一子組缺陷發送至諸如一掃描電子顯微鏡(SEM)等拍攝高解析度影像之一工具,但影像拍攝係在一相對低速度下進行。由於在任何製造線中時間皆係一昂貴品,因此一SEM工具之相對低速度意味著以此方式將對相對少(但經仔細選出)之缺陷進行成像。然而,由於此等影像已被例行地收集,因此本文中所闡述之PCPC技術可受益於對此等影像之輕易存取。此外,本文中所闡述之PCPC技術可提供激勵來提高SEM工具之利用(亦即顯著地拍攝更多影像以便增強良率學習及良率調適程序,此最終達成更快良率上升及經改良收益率)。
在某些實施例中,本文中所闡述之PCPC技術廣泛利用高解析度SEM(且此外,在某些實施例中,電子束)對產品晶圓進行成像,如圖4之實例中所圖解說明。
圖4圖解說明晶粒對資料庫(D2DB)缺陷偵測及量測之一實例性實施例。在某些實施例中,晶粒對資料庫缺陷偵測及量測係由系統150之晶圓影像分析引擎190執行。在某些實施例中,此係按以下方式達成:
˙將一特定製程或設計層處之一晶圓之高解析度影像輸入至系統,402。輸入可自動地或手動地進行。
˙在404處,對每一影像應用影像處理演算法以便提取(舉例而言)在
高解析度影像中可見之圖案之輪廓。在某些實施例中,高解析度影像可展示來自一個以上製程或設計層之圖案,在此情形中來自每一層之圖案呈現出不同色調或不同灰色陰影。因此,可藉由依賴於每一層所顯示出之不同灰階值或色調自影像單獨地提取高解析度影像中存在之層中之一或多者之輪廓。
˙在406處,可援引另一演算法來(舉例而言)對所提取輪廓與參考設計(例如,實體佈局)進行匹配。在某些實施例中,輪廓表示被印刷於晶圓上之實際圖案,且實體佈局表示設計者意圖印刷之既定圖案。在某些實施例中,既定圖案包含具有完全筆直邊緣之線及具有完全清晰角度(諸如90度、45度等)之彎曲部。然而,實際印刷圖案可顯示出具有粗糙邊緣之線及具有隅角修圓效應之彎曲部。因此,自真實影像提取之輪廓亦將顯示出線邊緣粗糙性及隅角修圓,此在本文中被稱為「抖動」效應。在某些實施例中,演算法實際印刷圖案之輪廓與既定圖案之(筆直邊緣及尖銳角度)進行匹配(抖動)。
在408處,在某些實施例中,在來自一影像之輪廓已與參考設計成功對準或匹配之後,搜尋參考設計之所匹配區段以得出任何所關注特徵之存在。所關注特徵包含可衝擊或影響良率(例如,在生產期間發生故障)或者可被視為必須被監測之彼等關鍵及/或重要特徵。所關注特徵可包含具有特定性質(例如,特定線寬度、最小空間等)之各種類型之幾何圖形。在某些實施例中,然後對此等所關注特徵執行缺陷偵測及量測。在某些實施例中,由於隨時間跨越多個批次及晶圓之圖案追蹤可包含隨時間分析相同或類似圖案,因此使用規則來仔細地選擇所關注圖案會提高相同或類似圖案將多次被PCPC系統看到之可能性。此等規則可與用於建立全晶片圖案分
解與排名資料庫163之規則相同。此外,自一缺陷或偏差視角來看,並非所有圖案皆可被視為關鍵或重要圖案。舉例而言,其等可係不發揮電功能之虛設或虛設填充結構以及其他大體非弱幾何圖形,諸如大區塊及特別寬之線。因此等資料錄入使圖案分解與排名資料庫雜亂可導致有限計算資源之低效使用,此乃因自一缺陷或偏差視角看,此等資料可係不關鍵或不重要的。在某些實施例中,因此,本文中所闡述之PCPC技術強調使用基於規則之選擇準則以僅選擇所關注特徵且避免「雜訊」(亦即非關鍵及非重要特徵)。
˙在410處,在某些實施例中,比較408所識別之每一所關注特徵之輪廓與既定圖案。在412處,識別諸如斷裂及橋接等缺陷且量測每一所關注特徵之使用者規定元素。在某些實施例中,若高解析度影像含有來自兩個或兩個以上設計層之圖案,則亦判定每一設計層之印刷圖案是否適當地堆疊於位於其下方之設計層頂部上。可在任何地方對經對準輪廓執行此等偵測及量測操作(在此情形中,輪廓之每一部分及設計之所匹配區段被視為所關注特徵),且亦可對經對準輪廓之選定位置執行此等操作。
˙在414處,在某些實施例中,由於已透過(舉例而言)輪廓提取、設計對準、所關注特徵識別、缺陷偵測及要素量測透徹地分析了某些或所有高解析度影像,因此可將相關資訊存儲於(舉例而言)用於追蹤真實矽(亦即,印刷對模擬)圖案之一資料庫414(在本文中亦被稱為「真實矽圖案追蹤資料庫」或「真實矽圖案品質資料庫」)中。在另一實施例中,相同資訊可被直接存儲至全晶片圖案分解與排名資料庫416中。在某些實施例中,真實矽圖案追蹤資料庫414僅包含自擷取自真實(實體)晶圓之影像所提取之圖案,而圖案分解與排名資料庫416將自開始便包含晶片之全組組
分圖案而不論是否已在任何實際影像中觀察到彼等圖案。然而,隨著影像隨時間推移由工廠擷取,使用圖4之方法提取來自彼等影像之經驗資料且將其插入至圖案分解與排名資料庫416之適當部分中。在各種實施例中,存儲至資料庫414或資料庫416中之資訊包含但不限於以下實例資訊:
。以每一所關注特徵為中心之設計佈局區段,該區段具有或不具有允許將鄰近區部分包含在內之一規定延伸。
。所提取輪廓的以每一所關注特徵為中心之區段,該區段具有或不具有允許將鄰近區部分包含在內之一規定延伸。
。被提取輪廓之全影像或以每一所關注特徵為中心之影像區段,該區段具有或不具有允許將鄰近區包含在內之一規定延伸。
。在所關注特徵中或在所關注特徵周圍執行之任何量測之值。
。對在所關注特徵中或在所關注特徵周圍之任何缺陷之偵測。
。被拍攝高解析度影像之批次、晶圓、製程步驟、設計層、微晶片裝置名稱等之身份識別。
˙因此,自影像提取之經驗資料包含:實際印刷圖案之輪廓、對輪廓之任何部分之量測、對輪廓與參考設計之間的偏差量測、在輪廓自身上偵測到的或藉由比較輪廓與其參考設計得出之各種類型之缺陷。執行對既定圖案與印刷圖案之輪廓的比較以偵測任何缺陷或異常。印刷圖案將不會與既定圖案完全相像,此乃因雖然既定圖案可顯示出完全筆直線及完全90度角,但此等「原本」特徵實際上不能被完美印刷。既定電路佈局圖案與所印刷電路佈局圖案之間的差異程度或相異程度會導致良率損失、參數(或信號)降級及裝置生產延遲。在某些實施例中,資料庫414及416擷取並追蹤工廠一致地印刷圖案且正確地印刷圖案之能力。以便達成此目的,在
某些實施例中,每當在一影像中發現圖案時,便針對彼圖案提取經驗資料並進行儲存。因此,相同圖案可隨時間而累積多個量測,所述量測取自同一晶片之不同部分、同一晶圓之不同部分、不同晶片、不同晶圓、不同日期等。彼等圖案之經驗資料之進行中收集提供追蹤或監測圖案之能力。資料庫414及416兩者皆經設計以適應每一圖案之經驗資料之多次及持續累積。
對所拍攝之實體晶圓影像之此分析用於將經驗型排名(例如,如在圖3之行308處所展示)賦予(舉例而言)自對微晶片實體佈局進行分解(例如,總佈局分解獲得之所分解圖案,如上文所闡述)而獲得之一組獨特組分圖案。隨時間流逝,由於收集到愈來愈多影像,可判定特定類型之幾何圖形或形狀之圖案之趨勢,諸如缺陷頻率或印刷形狀之一畸變。舉例而言,一種類型之形狀可具有一較高缺陷頻率,而另一類型或種類之形狀,即使其具有一最小線寬度且極其細,通常亦不會出現故障。因此,經驗資料可用於追蹤既定圖案以判定其印刷得好壞與否。
如上文所闡述,自對實體晶圓之診斷、檢驗或SEM再檢視提取之經驗資料用作一資訊源以判定製作風險評定且將所判定製作風險評定指派給既定電路佈局圖案或圖案分解與排名資料庫163中之組分電路佈局圖案。作為一項實例,可基於自含有組分圖案之SEM影像收集之經驗資料在一低風險、中等風險或高風險標度上為一組分圖案指派一製作風險評定。舉例而言,如上文所闡述,可提取既定圖案之印刷版本之例項之輪廓並比較該等輪廓與既定圖案或參考圖案。基於該比較,計算一圖案之所印刷例項與參考圖案之間的偏差(例如,藉由量測輪廓及參考圖案且判定偏差-舉例而言,特定特徵之關鍵尺寸之偏差)。可基於在既定圖案與印刷圖案例項
之間量測之偏差量而判定參考圖案之缺陷風險(製作風險評定)。作為一項實例,藉由判定印刷圖案例項距既定圖案之偏差量來將一印刷圖案之每一例項判定為良好、弱或有缺陷。基於圖案之多個所印刷例項之良好、弱及不良分類,可判定一製作風險評定。作為一項實例,若一組分佈局圖案存在四個所印刷例項,且該所有四個所印刷例項皆良好,則組分佈局圖案被分類或被評定為具有一低故障風險。另一方面,若發現所印刷例項中之一或多者弱,則組分佈局圖案被評定為具有一中等故障風險。若發現所印刷例項中之一或多者不良,則組分佈局圖案被評定為具有一高故障風險。隨著收集含有組分圖案之更多SEM影像,可更新基於高解析度影像之真實矽得分或經驗資料得分。
在某些實施例中,替代及/或使用低、中等、高風險製作風險評定,基於既定圖案與既定圖案之所印刷例項之間的偏差程度而將既定圖案標注為良好、弱或不良。在其他實施例中,替代及/或使用低、中等、高風險製作風險評定,在一適合數值範圍上為既定圖案指派一數值得分。
自真實所印/刷所製作晶圓收集經驗資料之一個實例性實際挑戰係涵蓋範圍可相對低或相對稀疏。舉例而言,SEM、電子束及任何其他類似工具所產生之一組高解析度影像不可能涵蓋印刷於晶圓上之全部多樣化圖案(舉例而言,導致圖3之行308處所展示之間隙,諸如間隙310)。舉例而言,由於SEM成像相對慢,因此工廠無法在一生產環境中(由於大量存貨被產生)承擔起對每一所偵測到缺陷皆拍攝影像(例如,可首先對晶圓執行之較快光學晶圓檢驗工具所報告之缺陷)。舉例而言,考慮到透過分解微晶片實體佈局文件獲得之一組獨特組分圖案可以數千萬計,但在一典型工
廠中,僅可對與特殊用途晶圓(諸如,經設計以最佳化一微影工具之聚焦及曝光條件)相比而言之標準晶圓拍攝小數目個SEM影像(例如,200至500)。甚至就特殊用途晶圓而言,SEM影像之數目可限於幾千個,此仍導致一相對小涵蓋面積,此乃因典型SEM影像涵蓋2微米×2微米或更小之一面積。但典型晶圓之直徑係300毫米,即300,000微米。晶圓之面積(圓周率乘以半徑之平方)係大約707億平方微米。然而,各自涵蓋2um×2um之一面積之10,000個SEM影像將僅涵蓋40,000平方微米。因此,此組影像中所存在之獨特圖案之數目可遠遠低於用於一全經驗排名所需之數千萬。舉例而言,可每小時對眾多晶圓進行成像,且在一天時間內拍攝之影像之數目可超過(舉例而言)150,000。此改良了總體涵蓋範圍,且隨著愈來愈多之影像被拍攝且隨後根據本文中所闡述之PCPC技術被處理,情況可每天繼續得以改良。然而,涵蓋範圍可仍然係一顯著不足之處。
在某些實施例中,為了利用高解析度成像(其係最可靠排名源但提供最小涵蓋範圍)來解決此一不足之處,採用機器學習技術(例如,支援向量機(SVM)、K最近鄰法、卷積神經網路、深度學習網路等)來填充不具有真實矽資料之彼等圖案中之間隙。舉例而言,如圖3之實例之「實際印刷圖案」行308中所展示,來自真實矽或所印刷矽或所製作矽之經驗資料可係不完整的-諸多獨特組分圖案可不具有來自真實矽之排名資訊,此乃因彼等圖案尚未在所審查高解析度影像中之任一者中被觀察到。然而,可存在若干個其他組分圖案之真實矽資料。此等組分圖案中之某些組分圖案可基於經驗資料而被指派一低風險排名(一製作風險評定之實例),而其他組分圖案可被指派一中等排名及高風險排名。在某些實施例中,通過使用機器學習來審查某些或所有高風險圖案,且判定何者使其不同(舉例而言)於
中等風險圖案及低風險圖案。在某些實施例中,審查高風險圖案及中等風險圖案兩者,且判定何者使其不同於僅低風險圖案。
在某些實施例中,舉例而言,若關於圖案之特定屬性可用於將該等圖案成功地分成低風險類別及高風險類別,則彼等屬性可用於缺少一經驗排名之其餘組分圖案。在某些實施例中,機器學習演算法關於此等其餘圖案中之每一者做出一預測。在某些實施例中,該預測可包含一弱指示(例如,「弱」或「非弱」),或其可更為複雜且亦預測弱程度。圖5之實例中圖解說明此類預測之一實例。亦可評定機器學習演算法預測之可靠度。
圖5圖解說明用以做出關於圖案之一預測之機器學習之一實例性應用之一實例性實施例。繼續圖3之實例,在圖案分解與排名資料庫163中存在缺少一經驗排名之某些獨特組分圖案。如上文所闡述,對於缺少一經驗排名之圖案而言,機器學習用於關於此等圖案中之每一者做出一預測,500。如此實例中所展示且如上文所闡述,替代為具有經驗資料之彼等獨特圖案指派一低、中或高排名,而是基於以機器學習為基礎而做出的一個二進制評定或分類而在弱或非弱之一不同標度上對預測進行評分。
機器學習可係一動態且持續之程序。舉例而言,隨著機器學習演算法接收更真實(經驗)之資料,演算法可重新調諧其自身以做出經改良預測。如此,在某些實施例中,可持續地修訂或更新圖5之實例中所展示之整組機器學習預測。
在某些實施例中,直至最小數目個組分圖案具有對應成像資訊(例如,以形成一訓練集合)或最小數目個影像(例如,SEM影像)已被收集才執行上文所闡述之機器學習。
以下係使用支援向量機(SVM)機器學習演算法之經驗排名源(亦即,
高解析度影像)之改良涵蓋範圍之一實例性實施例。在某些實施例中,使用系統150之機器學習模型172來實施本文中所闡述之機器學習。
首先,使用存在自SEM影像(或包含既定或參考圖案之任何其他所收集高解析度影像)獲得之對應真實矽經驗資料之既定或參考電路佈局圖案來將圖案分類為良好或不良。該分類可基於所計算的在既定圖案之所印刷例項之量測與既定圖案自身之尺寸之間的偏差。
分離被分類為良好之既定圖案與被分類為不良之既定圖案。在某些實施例中,對參考圖案之良好群組及不良群組中之每一者執行特徵提取。舉例而言,針對一組良好圖案,提取或以其他方式判定參考圖案之特定幾何性質。每一圖案之一組此等幾何性質在本文中被稱為一「特徵向量」。因此,提取每一「良好」參考圖案之一特徵向量(由一組幾何性質組成)。類似地,計算被分類為不良之參考圖案之特定幾何性質,且獲得每一「不良」圖案之(幾何性質之)一特徵向量。此等幾何特徵之實例包含但不限於:圖案密度、方向性、沿x軸之圖案複雜度、沿y軸之圖案複雜度等。在某些實施例中,特徵向量包含其他排名或係基於其他排名而產生,諸如所產生的一圖案之設計標誌特徵以及其OPC模擬得分。
假定在針對一圖案(良好或不良)所提取之特徵向量中存在N個特徵。在N維空間中描繪良好圖案及不良圖案兩者之所有特徵向量。然後,支援向量機演算法試圖在此空間中找到良好圖案之叢集且在此空間中找到不良圖案之叢集。在演算法試圖在多維空間(若對演算法而言並不需要特徵向量中之全部N個特徵,則其可少於N維)中找到與不良圖案叢集在空間上分離之良好圖案叢集時,該演算法可使用特徵向量中之離散特徵之任何組合。
然後,若支援向量機演算法判定良好特徵向量叢集與不良特徵向量叢集適當相異或充分相異,則演算法已成功地產生一可行預測模型。然而,若良好特徵向量叢集與不良特徵向量叢集發生顯著重疊或相交,則支援向量機演算法斷定無法形成一可行預測模型。在此情形中,可需要更多經驗資料,或可需要新特徵類型。換言之,基於叢集之邊界而判定良好特徵向量叢集與不良特徵向量叢集之間的重疊量。若叢集之間幾乎不存在重疊,則自圖案提取之特徵係慎選特徵,從而提供解析良好參考圖案與不良參考圖案之能力。另一方面,若叢集在很大程度上重疊,則用於將圖案叢集化之所提取特徵及性質不具有足以在良好圖案與不良圖案之間做出分離或區分之解析度。
若良好叢集與不良叢集之間存在顯著重疊,則此指示經選擇以將自參考圖案提取之特徵不能用於解析或預測參考圖案將是一良好圖案還是不良圖案。然後,機器學習演算法藉由依據特徵向量而選擇性摒棄一或多個離散特徵來反覆,直至出現良好圖案及不良圖案之充分相異叢集為止。然而,若無法獲得良好特徵向量及不良特徵向量之充分相異叢集,則不可做出預測,且機器學習演算法可傳回一「不確定」結果或任何其他適當回應。
一旦計算出良好特徵向量及不良特徵向量之適當相異叢集,便將該等叢集用作一個二進制分類因子以基於圖案之所提取特徵向量而預測無真實矽經驗資料之參考圖案預期是良好圖案還是不良圖案且預測彼等所提取特徵向量處於或相交於哪一叢集中。舉例而言,對於一未經指派圖案(不具有來自SEM影像之經驗資料之參考圖案)而言,自彼圖案提取與用於判定良好特徵向量/不良特徵向量之叢集相同之性質。若未經指派參考圖案
之所提取特徵向量最貼近於良好特徵向量叢集,則預測該圖案係一良好圖案。若未經指派圖案之所提取特徵最貼近於不良特徵向量叢集,則預測該圖案係一不良圖案(或一弱圖案)。在另一實施例中,一旦良好圖案及不良圖案之叢集已形成且被應用於所有未經指派圖案之特徵向量,便預測接近不良圖案叢集之彼等未經指派圖案係弱的,且預測其他所有圖案係非弱的。此實施例避免預測良好圖案,此乃因一旦做出此一預測,便可能將不會嚴密考查或監測此等圖案,在此情形中「良好」之一錯誤預測將阻止對一不良圖案之偵測。因此,將圖案標注為「非弱」意味著圖案可能良好或其可能不良,但預測模型並不具有充分依據來將其標注為一弱圖案。因此,現有經驗資料可用於對圖案分解與排名資料庫163中尚未被收集對應經驗資料之彼等組分圖案之製作風險評定做出預測。
如上文所闡述,機器學習程序係一持續且動態之程序,其隨著更多資料(例如,SEM影像)被收集而得以改良。此允許用於執行二進制分類的良好特徵向量及不良特徵向量之叢集被重新計算且隨著時間流逝而得以反覆改良。
如上文所闡述,在某些實施例中,高速晶圓檢驗工具(諸如,光學檢驗工具及雷射散射檢驗工具)用作擷取特定缺陷位置之高解析度影像之總程序中之一第一步驟。舉例而言,可首先使用高速晶圓檢驗工具來快速識別缺陷位置,然後藉由高解析度成像工具(例如,SEM或電子束工具)訪問一組所識別缺陷位置以擷取影像,繼而可使用將所擷取影像(如上文所闡述)來為獨特組分圖案提供基於經驗資料之排名。在某些實施例中,來自高速晶圓檢驗工具之資料亦可用作用於對所分解電路佈局圖案進行排名之
資訊源。此等工具具有比SEM/電子束工具低之解析度,此可使得基於此等工具之排名不可靠,但其操作得更快且具有較佳涵蓋範圍。
作為一項實例,假定使用來自一光學檢驗工具之資訊。光學檢驗工具掃描整個晶圓(其中所有晶粒及晶片皆在該晶圓上)之大百分比且試圖識別該晶圓上之缺陷。然而,雖然光學檢驗工具極快,但其相對於諸如SEM等高解析度成像工具而言具有低解析度(例如,光學檢驗工具可清晰解析之最小特徵顯著大於今天在前沿工廠中印刷之典型大小特徵)。雖然自光學檢驗工具拍攝之影像可係低解析度且模糊的,但其仍可用於找到高對比度缺陷(例如,雖然影像之背景可係一深灰色陰影,但缺陷可呈現出一明顯較淺之灰色陰影,因此顯示出一清晰對比度差異)。因此雖然晶圓檢驗工具無法清晰地看到缺陷,但其可偵測通常不應存在之一高對比度差異。
以下係使用來自晶圓檢驗工具之資訊來作為一資訊源以對既定電路佈局圖案或所分解電路佈局圖案進行排名之一實例。晶圓檢驗工具報告一所偵測缺陷之座標(例如,(X,Y)座標)。在半導體晶片之佈局上定位所報告座標(例如,藉由施加一座標變換公式,其可將檢驗工具所報告之晶圓座標變換成電路佈局文件內之座標)。自佈局突顯環繞缺陷座標之設計圖案之一區段。在某些實施例中,經突顯之佈局部分取決於晶圓檢驗工具之座標準確度。舉例而言,假定晶圓檢驗工具之座標準確度係50nm。則被突顯佈局部分係具有距所報告X,Y座標50nm之一方形半徑之方框,從而形成以所報告缺陷座標為中心之一100nm×100nm佈局區段。在另一實施例中,經突顯之佈局部分係以所報告X,Y座標為中心之方框,但具有等於所報告缺陷大小(或任何其他調整因素)與晶圓檢驗工具之座標準確度規格的總和之一方形半徑。
然後,在佈局之經突顯區段內識別所關注圖案(例如,使用上文所闡述之佈局分解中所使用之幾何試探規則)。在佈局之經突顯區段內可存在眾多所關注圖案。由於工具準確度使得無法直接識別含有缺陷之準確特徵或圖案(亦即,僅依據座標),因此在某些實施例中,為佈局之經突顯區段中之所有圖案指派相同製作風險評定。舉例而言,對於存在於佈局之經突顯區段中之每一所關注圖案而言,做出在所關注圖案上或在接近於所關注圖案處存在一缺陷之一例項的一記錄(亦即,藉由晶圓檢驗工具偵測到之缺陷與恰好在佈局之經突顯區段中之所關注圖案中之每一者關聯)。
因此,雖然晶圓檢驗工具之涵蓋範圍相對良好,但由於固有之機械不精確性,因此無法基於所報告座標而識別含有缺陷之準確圖案。在此情形中,由於無法將缺陷精確地關聯至一特定圖案,因此存在低關聯準確度。
以下係基於晶圓檢驗工具而進行評分之一實例。假定製作風險評定係預測一給定圖案在被印刷時將出現故障之可能性之一得分。在此實例中,得分係在0至100之一滑動標度上,其中0指示百分之零的故障概率,且100指示百分百之故障概率。假定基於晶圓檢驗結果,在一單個晶粒上,在被識別為具有缺陷之區中發現一特定所關注圖案五次。假定在此實例中,彼特定圖案之100個例項散佈於晶片上(可基於佈局之分解而對其計數)。因此,基於來自晶圓檢驗之經驗資料,可將一晶圓檢驗製作風險評定得分或排名5指派、歸屬至該特定圖案或以其他方式使其相關聯(舉例而言,指示一5%故障率)。在另一實例中,可藉由以下方式計算來自晶圓檢驗工具之製作風險評定:獲取在一組影像中發現一所關注圖案弱或有缺陷之次數且將其除以所關注圖案在同一組影像內被發現之總次數。
雖然由於電性測試及故障分析是在製造循環之最後執行(亦即,在一晶圓已完成其製造製程之後)因此其係用於對所分解電路佈局圖案進行排名之高度可靠或準確源,但其提供之資訊不夠及時,此意味著當前在生產線上、尤其係處於製造之中間階段至後期階段之大數目個晶圓可能已暴露出電性測試及故障分析操作所發現之任何問題之根源。雖然在製造製程中儘可能早地診斷問題以便最小化風險暴露且快速地實施校正或補救措施將係有益的,然而某些類型之問題僅可藉由電性測試或故障分析方法才能被覺察。此與真實矽輪廓(例如,自SEM及電子束高解析度影像提取之輪廓,如上文所闡述)形成對比,真實矽輪廓係高度準確的且亦在整個生產循環中被儘早且頻繁地執行。
舉例而言,在晶片被製作之後,對所製作晶片執行電功能性測試,其測試晶片是否基於一組輸入條件而正確地執行內部計算且傳回正確輸出結果。假定在電性測試或功能測試期間,發現了若干個問題。工廠中之測試部門應用各種技術來識別問題之根源且甚至將該等問題定位至電路佈局之特定部分。儘管晶圓已被製作出來且無法在此刻得到校正,但自電性測試及故障分析獲得之資訊對後續被製作材料而言具有較高價值(例如,來自生產線之下一晶圓)。
電性測試之涵蓋範圍相對較高。儘管不能個別地接通及關斷每一電晶體以測試其功能性,但利用各種測試方法來在最少測試時間中提供最佳測試涵蓋範圍(由於循環時間約束)。電性測試及故障分析資訊作為一製作風險評定源之可靠度係極高的,其係經驗性的且提供關於實際裝置之實際故障之資訊。
故障分析(或簡稱為FA)不同於電性測試。故障分析(FA)係追溯一組慎選電故障之根源之程序,通常藉由實體檢驗技術及甚至是實體解構技術(諸如,回剝)來進行以便識別實體故障機制。可在生產線最後、當晶圓已被電(功能)測試時執行FA。然而,替代等待晶圓被完全製造之後才可開始電性測試及FA,一工廠可使用印刷簡化電路設計佈局之「短循環(short loop)」晶圓。正常電路設計佈局可由5個、10個或更多個互連層組成(以將所有電晶體、電阻器、電容器及其他離散組件串接在一起),而短循環晶圓可僅含有1或2個互連層。因此,短循環晶圓可快速製造且可快速地用於電性測試及FA兩者。
使用來自電性測試及故障分析之資訊對既定電路佈局圖案進行評分或排名之一項實例如下。以「示意性」座標而非實體(x,y)位置來報告電(功能)故障。將此等示意性座標轉換成或以其他方式映射成實體座標,或者更頻繁地映射至設計佈局上之一組實體區中(舉例而言,通過邏輯位元映射)。為在設計佈局中、所轉換座標或區處之圖案指派一值,該值指示在彼圖案上或在彼圖案附近出現一缺陷(在此情形中,係電缺陷或功能缺陷)。舉例而言,先進電/功能測試工具(諸如ATPG(自動化測試程式產生)工具)可用於電(功能)測試及後續邏輯位元映射。將一大型但慎重考慮之0與1二進制序列集合應用於晶片。每一二進制序列被稱為一測試向量,且可由數十個或數百個二進制數位組成。每一測試向量通常經設計以對某些特定電路元件發揮作用。當已應用了所有測試向量且已獲得所有測試結果時,電性測試工具可彙集所有電瑕疵點之一清單,然後試圖將每一瑕疵點定位至晶片實體設計佈局之一特定實體區(邏輯位元映射)。以此方式,可將電瑕疵點映射至設計佈局內之實體區,藉此允許提取彼等實體區內之所
關注圖案且為該所提取圖案指派一排名。
因此,在某些實施例中,每一類型之資料源(例如,經驗源、統計源、模擬源,如上文所闡述)皆將一對應個別得分指派給一組分電路佈局圖案(亦即,對於圖案分解與排名資料庫163中之每一組分電路佈局圖案而言,每一源為彼圖案提供其自己之製作風險評定)。在某些實施例中,可將個別得分累計或匯總成組分圖案之一單個總得分。舉例而言,使用者可定義各種累計公式以將來自相異源之相異得分匯總成一單個總得分。舉例而言,一使用者可定義賦予源不同權重之一匯總公式,該公式給予基於模擬之得分(諸如,來自OPC模擬之得分)較少權重,且給予基於經驗之得分(諸如,來自矽輪廓(例如,自SEM影像獲得)之得分)及電性測試較多權重。亦可在一使用者規定公式中應用各種統計技術以累計個別源得分。
在對圖案分解與排名資料庫163之所分解圖案進行評分之後,可使用圖案分解與排名資料庫中之資訊實現各種應用,其實例在下文加以詳細闡述。
在某些實施例中,先前章節中所闡述之高解析度SEM影像之使用依賴於高速晶圓檢驗工具(諸如,光學檢驗工具及雷射散射檢驗工具)來首先找到可能缺陷之位置。舉例而言,然後在一組此等位置上拍攝SEM影像。此SEM再檢視方法之有效性依賴於晶圓檢驗工具及用於組態並操作彼工具之方案的有效性。舉例而言,光學及雷射散射工具可不能偵測特定類型之缺陷,諸如特別小缺陷、低對比度缺陷及在晶圓上之當前晶粒及其鄰近晶粒兩者上皆出現之缺陷。儘管此等工具可具有高速度之益處,但其缺點係
(舉例而言)與諸如SEM及電子束工具等工具相比具有較低缺陷敏感度。在缺陷敏感度取決於影像解析度這一意義上而言,SEM及電子束工具之效能就此而言可仍優於光學及雷射散射工具(亦即,高解析度成像工具(諸如,SEM及電子束)所產生之製作風險評定之可靠度高於自較低解析度檢驗工具(諸如,光學及雷射散射工具)而做出之製作風險評定)。
然而,SEM及電子束工具通常以更低速度操作且將更高能量發射至晶圓表面上,且因此可在兩種情形中做出折衷。舉例而言,雖然SEM及電子束工具可比高速晶圓檢驗工具提供更高品質之資訊,但其具有較低涵蓋範圍,此乃因SEM及電子束工具之較慢速度可僅允許足夠時間涵蓋半導體晶片之小部分。
在某些實施例中,由於本文中所闡述之PCPC技術可將一微晶片實體佈局分解成一組獨特組分圖案且對彼等圖案之關鍵度進行排名,因此可查詢組分圖案之資料庫以得到一最關鍵組分圖案清單。然後,可將一SEM或電子束工具(或任何其他工具,視情況而定)程式化以訪問(舉例而言)一或多個晶圓上之一或多個晶粒上之此等關鍵圖案之一代表性子組(或樣本)(例如,圖1A之104處所展示)。舉例而言,檢驗及度量工具可經自動程式化(例如,經由分析與輸出引擎164利用系統150對此等檢驗及度量工具進行系統整合或聯結)以訪問基於製作風險評定而被判定為最可能出現故障之圖案之位點。然後,可使用與圖1A之103有關之先前章節中所闡述之相同經驗排名技術來分析自此等訪問收集之影像。此提供對成像工具(諸如,SEM再檢視工具)之更高效利用,此乃因成像係瞄準晶圓之特定高風險區域。
另外,在某些實施例中,在若干用例(諸如邊緣放置誤差(EPE)量測
及關鍵尺寸均一性(CDU)追蹤)中,可重複地訪問一些特定位點。EPE、CDU及其他「度量」操作通常需要在同一晶粒上、同一同晶圓上及在其他晶圓上重複地量測同一圖案,以便更有效地追蹤圖案之空間及時間標誌特徵。此可包含規定(並標準化)將由SEM或電子束工具訪問並成像之所有位點之位置。
在某些實施例中,為了高效地驅動一SEM或電子束檢驗工具(例如)以使用最少影像來訪問最多位點-可最佳化彼等位點之選擇,舉例而言如圖6中所圖解說明。
圖6圖解說明形成諸如SEM及電子束等工具之最佳化視場(FOV)之一實例性實施例。一電子束檢驗工具可使用相對大視場(FOV),舉例而言20×20微米或更大。由於將被檢驗及/或成像之位置之數目與晶圓被綁定在SEM或電子束工具上之時間量成比例,因此主要挑戰係在最小數目個FOV內納入最大數目個所關注位點。在某些實施例中,FOV數目之極限可受可用於或可分配於工作之時間量管控。在某些實施例中,此被稱為「FOV最佳化問題」。在某些實施例中,本文中所闡述之PCPC技術實施FOV最佳化。
在某些實施例中,藉由分析與輸出引擎164執行圖6之程序600。在602處,接收一組獨特組分圖案及其排名(例如,藉由存取圖案分解與排名資料庫163)。
在604處,基於各種類型之排名而(自在602處所接收之圖案)選擇最關鍵圖案。在606處,(自在602處所接收之圖案)選擇滿足任何其他所關注準則之圖案(例如,應被成像以證明其等實際上係不關鍵的一小組隨機不關鍵圖案)。
在608處,若選擇或取樣方案產生太多位置(例如,超過一臨限值),則形成圖案之一子樣本。在610處,將儘可能多之子樣本納入至具有一所規定大小之至多N個FOV中。
在612處,將一系列所得FOV傳出至一檢驗及/或成像工具,諸如一SEM或電子束工具。
因此,使用一經排名圖案資料庫(如本文中所闡述),藉由將製作製程(例如,晶圓)之監測、檢驗及成像聚焦於一半導體晶片的出現問題的或具有最高故障可能性之部分(例如,圖案位置)上(例如,基於使用上文所闡述之技術對圖案進行之排名/評分)在一製作情境中會促進改良檢驗及度量工具之效率及有效性且會改良SEM再檢視時間(其具有眾多約束)。此外,將圖案排名為或識別為不良可用於驅動對未來晶圓之檢驗及度量。
使用本文中所闡述之圖案分解與排名資料庫,可評定一晶片實體佈局之圖案之製作故障關鍵度或風險。對於被識別出問題或缺陷之彼等圖案而言,根源分析之一第一步驟係判定問題最可能是由於一製程餘裕還是一設計餘裕。針對此等類型餘裕中之每一者採取不同校正措施。
舉例而言,當一既定或參考圖案被識別為一不良圖案時(例如,更可能遭受缺陷或導致良率問題之圖案),將執行之一個實例性下一步驟係判定該「不良」圖案係一設計餘裕還是一製程餘裕之結果。若圖案問題係由於一製程餘裕,則可需要對各種製程工具操作方案(例如,蝕刻方案、化學氣相沈積[CVD]方案、物理氣相沈積[PVD]方案等)或對一製程工具之硬體本身做出修正或修改(例如,進行一預防性保養操作、修補硬體、調整或修正氣體及化學物質進入及/或退出工具方面之問題等)。若圖案問題係
由於一設計餘裕,則可需要對印刷於倍縮光罩上之設計佈局圖案做出修訂(亦即,遮罩修訂),諸如改變OPC修整或改變實體佈局本身。(倍縮光罩或遮罩可被視為主模板。將待印刷於晶圓上之圖案蝕刻至倍縮光罩或遮罩之表面中以形成一參考「印刷板」。將印刷板(通常被稱為遮罩或倍縮光罩)上之圖案複製至每一晶圓之表面上。因此,遮罩或倍縮光罩上之一問題會衝擊按照彼遮罩或倍縮光罩被印刷之所有晶圓。)
圖案分解與排名資料庫可用於追蹤製程及遮罩修訂之有效性。舉例而言,對於被驗證為有問題之一圖案而言,可在處理或設計修訂之後重新評定該圖案(例如,使用經驗資料排名)以判定圖案製作風險是否已被改良。此外,由於對製程方案之修訂對所有圖案全域性發揮作用,而非對特定圖案局部性地發揮作用,因此可監測所分解圖案之製作風險評定以判定在修改之前及之後的製作風險評定。類似地,可在遮罩修訂之後監測晶片設計中之圖案之缺陷率之衝擊(例如,淨正或淨負)。因此,可在製程及/或遮罩修訂之前及之後追蹤半導體晶片之所分解圖案之製作效能之改變以判定彼等修訂對所分解圖案之衝擊。在某些實施例中,可經由一靈活圖形使用者介面(GUI)呈現此資訊(例如,圖案在修訂日期之前及之後的風險評定),其中使用者可查詢圖案分解與排名資料庫163以得到在一遮罩修訂之後、在一遮罩修訂之前、在一製程修訂之後、在一製程修訂之前的前N個最佳圖案及前M個最差圖案;最穩定圖案(例如,在任何修訂之後並未發生改變之圖案)、最不穩定圖案(例如,在修訂之後發生顯著改變且因此對修訂最敏感之圖案)等。
在某些實施例中,一組獨特組分圖案及其排名允許查詢最關鍵圖
案,在某些實施例中可將該等最關鍵圖案傳入至(舉例而言)一熱點圖案庫中,如圖7中所圖解說明。
圖7圖解說明用於產生一熱點圖案庫之一製程之一實例性實施例。在各種實施例中,可使用光學、雷射、SEM及電子束檢驗工具來監測並驗證熱點圖案之持續可印刷性。在某些實施例中,可工廠中之各種團隊(諸如,OPC團隊及製程團隊)採取直接校正措施。在某些實施例中,一旦已識別到一熱點圖案,便可將校正措施指派給任何適當部門。
在某些實施例中,藉由系統150之分析與輸出引擎164執行程序700。程序開始於702處,此時接收一組獨特組分圖案及其排名(例如,藉由存取圖案分解與排名資料庫154)。在704處,基於各種排名類型或排名源選擇(自在702處所接收之圖案)最關鍵圖案。在706處,亦選擇滿足任何其他所關注準則之圖案(來自在702處所接收之圖案);舉例而言,亦可選擇一小組隨機不關鍵圖案,此乃因工廠亦希望對該等隨機不關鍵圖案保持關注。在708處,使用在704及706處所選定之圖案來形成一熱點圖案庫。在710處,對在708處所形成之熱點圖案庫中之圖案執行監測及驗證。在各種實施例中,使用光學、雷射、SEM、電子束或任何其他適當檢驗操作來執行監測及驗證。在712處,基於在710所執行之處理,判定熱點圖案庫中之一圖案實際上是否係一經驗證熱點。在714處,將校正措施指派給任何適當部門。
在某些實施例中,工廠可使用其他技術來識別熱點圖案,且在716處可將此等熱點圖案傳入至熱點圖案庫中,其中該等熱點圖案可經受相同後續檢驗及校正操作。
在某些實施例中,典型工廠採用一種被稱為光學接近校正模擬或「OPC模擬之微影模型化技術。此技術可僅使用微晶片之實體佈局(例如,GDS/OASIS文件內所含有之資料)及微影及/或蝕刻製程之一模型來形成經印刷晶圓之一人為再現。在某些實施例中,在微晶片之實體佈局可用於OPC模擬之前,該佈局首先經歷某些修改。在某些實施例中,此等修改被稱為OPC修整且可涉及對圖案之慎重方法性更改。舉例而言,考慮一L形圖案。可能的情形係在印刷之後,圖案之內隅角被放大,而外隅角被被縮合。為了補償此等實體印刷效應,修改(修整)佈局圖案(例如,藉由使將在印刷期間縮小之隅角膨大,且使將在印刷期間膨大之隅角縮小),使得印刷圖案與既定圖案將更加近似。
在某些實施例中,OPC模擬一經完成,然後便可比較人為再現與原始(例如,未經修整)實體佈局以偵測差別及明顯弱圖案、熱點及其他異常。然而,該模擬模型可能並非100%準確,其可導致報告假誤差(阿爾發風險)且疏忽真實誤差(貝塔風險)。
因此在某些實施例中,使用實際印刷晶圓(例如,產品晶圓、測試晶圓等)來使OPC模擬之結果經受驗證。通常,OPC驗證係一種乏味且手動之程序。在某些實施例中,本文中所闡述之PCPC技術可用於將此任務自動化。OPC驗證可用於進一步提高OPC模擬模型之準確度。
在各種實施例中,本文中所闡述之PCPC技術囊括晶圓中OPC驗證之至少以下實例性應用:
圖8圖解說明用於晶圓中OPC驗證之一程序之一實例性實施例。在某些實施例中,該程序包含(舉例而言)藉由工廠之標準OPC模擬軟體來選擇
所識別弱圖案。在某些實施例中,將此等弱圖案之位置提供至一SEM、電子束或任何其他高解析度成像或檢驗工具,該等工具在此等位置處檢驗一或多個真實印刷晶圓並擷取高解析度影像。可藉由本文中所闡述之PCPC技術接收該等影像且在各種實施例中使該等影像經受先前(舉例而言)在圖4中所圖解說明之輪廓提取、晶粒對資料庫對準、缺陷偵測及量測操作。在某些實施例中,比較實際印刷圖案與所模擬(OPC)圖案以達成晶圓中OPC驗證。基於比較,可判定OPC模擬之準確度(例如,藉由比較對一圖案之所模擬輪廓之量測與對實際印刷輪廓之量測)。在某些實施例中,若OPC模擬所預測之弱圖案之數目極大,在大多數例項中可能如此,則使用此處理可使得對數十萬個(或更多)可疑弱圖案執行此類型之驗證變得可行。
一種替代實例性方法係,使用(舉例而言)可缺少高解析度成像能力但能夠以一相對快之速率執行缺陷偵測之一光學或雷射檢驗工具。在某些實施例中,可將可疑弱圖案之位置發送至此一檢驗工具,該檢驗工具將對真實所印刷/所製作晶圓執行檢驗且僅報告(舉例而言)含有一缺陷(例如,工具能夠偵測)之彼等位置。在某些實施例中,隨後,可使用諸如一SEM等一高解析度成像工具來對此等缺陷攜帶位置進行成像。然後,可使用本文中所闡述之PCPC技術來處理所得影像,該PCPC技術可比較(舉例而言)實際印刷圖案與所模擬(OPC)圖案以達成晶圓中OPC驗證。
作為檢查OPC模擬準確度之另一實例,直接比較自OPC模擬所得之OPC驗證報告與圖案分解與排名資料庫163中之組分圖案之經驗排名。
在某些實施例中,藉由系統150之分析與輸出引擎164執行圖8之程序800。程序開始於802處,此時自OPC模擬接收一OPC驗證報告。在804
處,選擇由OPC模擬識別為弱圖案之所有圖案。在806處,對可疑圖案(在804處所識別到之圖案)執行高解析度實體檢驗(例如,SEM、電子束等)。在808處,拍攝可疑圖案或檢驗工具發現其上存在一缺陷之圖案之高解析度影像。在810處,對在808處所拍攝之影像執行晶粒對資料庫對準、缺陷偵測及量測操作。在某些實施例中,藉由執行圖4之程序400之步驟402至412來執行步驟810。在812處,判定弱圖案實際上是被不良印刷還是正常印刷。
在某些實施例中,可比較OPC模擬得分與經驗資料得分/製作風險評定以判定OPC模擬之準確度(亦即,OPC模擬與各種圖案之預測製作故障之實際結果或經驗結果在多大程度上貼近)。然後,可藉由參照經驗資料而執行基準來評定並改良OPC模型之準確度。此係來自經驗資料之回饋用以改良模擬之一實例。
一微晶片實體佈局中之圖案可能並非全部皆彼此不同,而是諸多圖案可重複地出現在不同位置中,且每一此位置中之鄰近圖案可能相同或可能不同。任何圖案實際上如何印刷於晶圓上可能不僅受圖案本身之幾何形狀影響,而且在不同程度上受位於其最接近鄰近區中之圖案之幾何形狀及分佈影響。在某些實施例中,本文中所闡述之PCPC技術藉由使用(舉例而言)多個圖案之多個位置之高解析度影像來檢查OPC均一性及穩健性。在某些實施例中,對一給定圖案之所成像位置中之每一者而言,本文中所闡述之PCPC技術比較所印刷幾何形狀與OPC模擬幾何形狀及參考實體佈局,且然後(舉例而言)按照共同鄰近圖案將該等位置分群。舉例而言,此允許一使用者研究鄰近圖案之影響或效應且對OPC模擬模型做出任何適當
校正。
圖9圖解說明用於檢查OPC均一性及穩健性之一程序之一實例性實施例。在某些實施例中,藉由系統150之分析與輸出引擎164執行圖9之程序900。程序開始於902處,此時接收OPC模擬結果。在904處,自在902處所接收之OPC模擬結果提取一系列弱圖案。在906處,搜尋(微)晶片實體佈局以得到每一弱圖案之所有位置(其中可能在晶片中之各個地方皆存在弱圖案之例項)。在某些實施例中,可藉由將每一OPC弱圖案與圖案分解與排名資料庫163中之圖案進行交叉對照來實現906處所闡述之搜尋。如先前所闡述,此資料庫含有獨特組分圖案之一清單,而且含有重複出現之每一圖案之實體位置。因此,執行906之功能提供與參照圖案分解與排名資料庫163進行之一交叉對照操作及一查找操作相同之結果。此交叉對照及查找操作比跨越晶片之全實體佈局對每一OPC弱圖案執行強力搜尋快出若干數量級。在908處,將所有位置(或一子組所取樣位置)發送至適當檢驗及高解析度成像工具。在910處,作為回應而接收或獲得高解析度影像。在912處,使用晶粒對資料庫技術,諸如結合圖4所闡述之技術,比較所印刷圖案(例如,自在910處所獲得之影像提取之輪廓)與OPC模擬(例如,圖案之輪廓之模擬化再現)及參考實體佈局。在914處,按照共同鄰近圖案將圖案分群。此具有以下效應:確認OPC模擬所預測之弱圖案是否實際上弱、以及提供用於判定鄰近圖案是否(及確切而言哪些鄰近圖案)可能正在影響著結果的資訊。
圖10圖解說明用於在OPC模擬中識別遺漏之弱圖案之一程序之一實例性實施例。由於OPC模擬可能並非100%準確,因此OPC模擬可能未識
別出某些弱圖案。在某些實施例中,藉由建立圖案分解與排名資料庫163且使用經驗資料以對圖案進行評分,如先前所闡述,可查詢來自此資料庫之弱圖案且比較該等圖案與來自OPC模擬之弱圖案以判定(舉例而言)OPC模擬是否未識別出任何實際上被偵測為弱之圖案。然後,OPC團隊可採取適當校正措施;舉例而言,可相應地微調OPC模擬模型。
在某些實施例中,藉由系統150之分析與輸出引擎164執行圖10之程序1000。該程序分別開始於1002及1004處,此時基於經驗排名得分而自圖案分解與排名資料庫163查詢弱圖案且接收OPC模擬結果。在1006處,比較來自1004的實際上被偵測為弱之圖案與在1002處所接收之OPC模擬結果以判定OPC模擬是否適當地預測到了實際上被偵測為弱之圖案。在1008處,採取適當措施以對OPC模擬模型做出任何所需之校正或修改。
在某些實施例中,半導體晶圓製造中之標準初步步驟之一係被稱為製程窗認證(PWQ)之一操作。通常,一晶圓上可印刷有數百個個別微晶片或晶粒。在某些實施例中,印刷製程可與傳統軟片相機相似,其中將光暴露至含有光敏材料之照相軟片之表面上,且隨後藉由施加使光敏材料變得惰性且持久之化學物質來進行「顯影」。在某些實施例中,一良好品質影像可取決於焦平面及曝光持續時間兩者,其中軟片相機之焦點主要受鏡頭設定管控,且軟片相機之曝光主要受快門速度及光圈設定管控,上述設定共同判定軟片接收到之光量或曝光量。難以判定得到一相機影像之最佳焦點及曝光設定,且對於半導體晶圓之印刷而言可能同樣如此。舉例而言,在某些實施例中,為了找到一微影工具之最佳焦點及曝光設定,形成一PWQ晶圓,其中不同晶粒群組經受略微不同之焦點及曝光設定。然後,
藉由執行(舉例而言)一高敏感度檢驗之一晶圓檢驗工具來檢驗此實驗性晶圓。在某些實施例中,用於含有最少缺陷(或不含有致命性缺陷)之一組(或數組)晶粒之焦點及曝光設定被認為係最佳設定。此等設定可被稱為「微影製程窗」,此乃因其定義(舉例而言)可接受焦點及曝光設定之窗。
在某些實施例中,OPC模擬所識別到之弱圖案在不同焦點及曝光設定中可能有不同表現。在某些實施例中,使用本文中所闡述之PCPC技術,可在不同焦點及曝光設定中之每一者中對此等OPC弱圖案之行為執行一大規模評定,以識別(舉例而言)用於此等圖案中之每一者之最佳製程窗。
圖11圖解說明用於識別個別OPC弱圖案之製程窗之一程序之一實例性實施例。在某些實施例中,藉由系統150之分析與輸出引擎164執行圖11之程序1100。該程序開始於1102處,此時接收一OPC驗證報告(例如,作為OPC模擬之一結果)。在1104處,選擇由OPC模擬識別為弱圖案之所有圖案。在1106處,執行PWQ晶圓檢驗及高解析度影像擷取。在某些實施例中,將一PWQ檢驗之結果傳出至一文件,該文件不僅識別每一缺陷之座標,而且識別被應用於發現其上存在缺陷之晶粒之焦點及曝光設定。此允許藉由焦點及曝光變異追蹤缺陷。利用一焦點及曝光變異印刷之每一晶粒通常被稱為一經調變晶粒。且每一焦點及曝光變異通常被稱為一焦點及曝光調變。在1108處,對在1106處所拍攝之影像執行晶粒對資料庫對準、缺陷偵測及量測操作(例如,如圖4之404至412處所闡述)。在1110處,針對每一焦點/曝光調變,判定如何實際上印刷圖案。在1112處,藉由判定哪一聚焦/曝光調變產生每一圖案之最佳印刷結果,且哪一焦點/曝光調變在總體上產生所有圖案之最佳印刷結果來識別最佳製程窗。
圖案分解與排名資料庫163亦可用於為一新半導體晶片中之圖案提供一早期或先行性評定,然後再將晶片印刷於一晶圓上。舉例而言,假定接收一新半導體晶片之實體佈局。可使用先前所闡述之佈局分解技術來分解新晶片之實體佈局。然後,可將新晶片之所分解圖案與一或多個先前晶片的在圖案分解與排名資料庫中之經排名分解圖案進行交叉對照以找到相匹配或類似組分圖案。針對新設計中之彼等類似或相匹配圖案,來自先前設計之排名資訊可被指派給彼等所識別類似或相匹配圖案且用於為新晶片設計提供一初步良率評定。此允許針對新裝置執行早期或先行性良率估計。在另一實施例中,可將使用自現有設計收集之資訊而建立之機器學習模型應用於新設計之新圖案(例如,當前不在圖案分解與排名資料庫中),以便為彼等新的新穎圖案提供一預測風險評定。此允許評定新裝置之更多圖案,從而致使對新裝置之良率估計得以改良。
圖12圖解說明用於對一新裝置之組分圖案執行一先行性風險評定且計算新裝置之一總良率預測值或良率估計值之一程序之一實例性實施例。在某些實施例中,藉由系統150之分析與輸出引擎164執行圖12之程序1200。該程序開始於1202處,在1202處首先藉由應用(舉例而言)用於形成圖案分解與排名資料庫163之分解規則及技術來將一新裝置(亦被稱為一新下線產品或NTO)之實體佈局分解成一組獨特組分圖案。在1204處,比較新裝置之獨特組分圖案與已存在於圖案分解與排名資料庫1206中之圖案或將其等進行交叉對照。在1208處,給與已存在於圖案分解與排名資料庫中之圖案相匹配之新裝置圖案指派於1212處之一風險或排名得分,其中直接自圖案分解與排名資料庫獲取風險或排名得分。在某些實施例
中,在1214處,可使用模擬、統計、機器學習及其他計算技術(諸如,上文所闡述之技術)之任何組合來給1210處之新裝置的不與圖案分解與排名資料庫中任何已有圖案相匹配之圖案指派一預測風險或排名得分。隨後,在1216處,使用以1212及1214之方式指派之所有風險或排名得分來為新裝置計算一總體估計性風險因素。
因此,使用本文中所闡述之PCPC技術,可建構裝置之一組獨特組分圖案之一完整排名表。舉例而言,此允許更好地判斷出此等圖案中之哪一者最可能及最不可能係有問題圖案。在各種實施例中,然後工廠之製程控制及良率提高行動可更具針對性,可先行性地判斷已被製成之一新微晶片裝置之圖案,可評定對各種製作及遮罩製程做出之任何改變之衝擊,可監測製程漂移,且資料庫可面向一工廠可開發之種種其他應用開放。
圖13係圖解說明一圖案為中心之製程控制程序之一實施例之一流程圖。在某些實施例中,藉由圖1B之平台150執行程序1300。該程序開始於1302處,此時將一半導體晶片之一佈局分解成程既定電路佈局圖案(獨特組分圖案)。
在1304處,針對既定電路佈局圖案,判定對應於一組源中之各別源之數組對應製作風險評定。在某些實施例中,為一既定電路佈局圖案判定一組製作風險評定包含基於若干源而判定製作風險評定,該若干源包含對既定電路佈局圖案之模擬、對既定電路佈局圖案之統計分析及/或與一或多個所印刷電路佈局圖案(其可或可不直接對應於既定電路佈局圖案)相關聯之經驗資料之評估。因此,在某些實施例中,每一源提供圖案印刷將會出現故障中之可能性之一預測。因此,一單個圖案將具有多個個別源得
分,其中每一相異得分係依據一特定源進行的圖案印刷將會出現故障之可能性之一預測。作為一項實例,一單個所分解圖案可具有一基於經驗資料之得分(例如,基於實際印刷晶圓)、一基於模擬之得分(例如,基於OPC模擬)及一基於統計分析之得分(例如,基於設計標誌特徵)。
在某些實施例中,一製作風險評定係圖案將未能被適當印刷之一預測或可能性(例如,圖案缺陷率之一預測)。作為一項實例,製作風險評定係在0至100之一標度上之一得分,其指示或預測圖案將未能被適當印刷(例如,一圖案在被印刷時具有一5%故障率)之可能性。舉例而言,0指示圖案之故障可能性係0%,而100指示故障可能性係100%。
可使用其他標度或其他形式之製作風險評定。舉例而言,可判定低(L)故障風險、中等(M)故障風險或高(H)故障風險之一標度且將其指派給一圖案。在某些實施例中,不同類型之源可具有不同類型或形式之對應製作風險評定。
在某些實施例中,依據一給定預測或經驗源、部分地基於圖案之一缺陷被觀察到之次數而判定所預測故障可能性。舉例而言,當使用0至100標度時,可藉由將所偵測到之缺陷數目除以佈局中之圖案例項之總數目來判定故障可能性。在某些實施例中,除了得分之外,亦記錄所偵測到之缺陷之原始數目。藉由保留原始資料,可計算各種類型之統計並將其呈現給使用者。舉例而言,在一裝置之一製程開發循環之開始處或在製作循環之開始處,可存在更多缺陷。在此週期期間,圖案故障之頻率或比率或百分比可對優選出哪些圖案來關注更有用(例如,當諸多圖案具有缺陷時,首先關注或解決具有最高缺陷頻率之彼等圖案將係有益的)。隨著製程變成熟,可觀察到之缺陷變少,因此可使用一不同度量指標來選擇或優
選需要更即時注意之圖案。
作為針對一圖案而記錄之評分資訊之另一實例,可記錄指示偵測到圖案分解與排名資料庫163中之一所分解圖案之至少一個缺陷的一標記。舉例而言,雖然故障百分比可係顯著的,但圖案印刷導致甚至一次故障之事實亦可係顯著的。作為一項實例,若圖案位於一關鍵特徵周圍,其中兩個線之間存在一短路,則晶片將不能發揮功能。
然後,將依據每一排名源判定之個別製作風險評定指派給圖案分解與排名資料庫163中之圖案。舉例而言,將個別每一源之風險評定添加為系統150之圖案分解與排名資料庫163中之既定電路佈局圖案之記錄之一項目。在某些實施例中,圖案分解與排名資料庫中之每一列皆對應於一獨特既定電路佈局圖案。用於判定製作風險評定之每一資訊源皆在資料庫表中具有一對應行。其他資料結構可用於實施圖案分解與排名資料庫163。
在某些實施例中,每一排名源與一對應可靠度及一對應涵蓋範圍相關聯。對應可靠度指示藉由來自該源之資訊而判定之製作風險評定之準確度。對應涵蓋範圍指示可合理地預測依據特定源而被指派一風險或排名得分的一裝置之組分圖案(或既定電路佈局圖案)之百分比。因此,可根據對應可靠度及/或涵蓋範圍對每一源進行排名。舉例而言,當針對一既定電路佈局圖案產生一總體製作風險評定時,可靠度及涵蓋範圍可用於權衡該等源之個別製作風險評定。
基於統計分析對一既定電路佈局圖案進行排名之一項實例係判定並分析該既定電路佈局圖案之幾何設計標誌特徵。舉例而言,產生既定電路佈局圖案之一組設計標誌特徵。在各種實施例中,所產生的既定電路佈局圖案之該組設計標誌特徵包含圖案複雜度之統計彙總、圖案方向性(例
如,線主要在水平方向或垂直方向上)、圖案密度、圖案均勻性等。該組設計標誌特徵直接產生自半導體晶片之實體佈局。
既定電路佈局圖案之一製作風險評定係基於所產生之該組設計標誌特徵判定。基於所產生之該組設計標誌特徵而判定之製作風險評定被指派給既定電路佈局圖案(例如,添加為系統150之圖案分解與排名資料庫163中之既定電路佈局圖案之記錄之一項目)。
基於模擬技術而對一既定電路佈局圖案進行排名之一項實例包含執行光學接近校正(OPC)模擬。舉例而言,對既定電路佈局圖案執行OPC模擬(此可包含應用OPC修整,該OPC修整係對圖案做出的提高正確印刷圖案之能力之小修改)。既定電路佈局圖案之一製作風險評定係基於對既定電路佈局圖案執行之OPC模擬(其可包含OPC修整)之結果而判定。基於對既定電路佈局圖案執行之OPC模擬之結果而判定之製作風險評定被指派給既定電路佈局圖案(例如,添加為系統150之圖案分解與排名資料庫163中之既定電路佈局圖案之記錄之一項目)。
基於模擬而對既定電路佈局圖案進行排名之另一實例係對半導體晶片之整個實體佈局執行OPC模擬。藉由交叉對照自對半導體晶片之整個佈局執行之OPC模擬而產生之OPC驗證報告來判定自在1302處執行之佈局分解所提取之既定電路佈局圖案之製作風險評定。
基於所印刷電路佈局圖案之經驗資料而對一既定電路佈局圖案進行排名之一項實例包含使用自工廠中之實際晶圓獲得之量測資訊。
舉例而言,獲得與一所印刷電路佈局圖案相關聯之經驗資料。經驗資料可自影像(諸如,高解析度影像(例如,掃描電子顯微鏡(SEM)影像或電子束影像))及來自較低解析度(但較快)檢驗工具(諸如,光學檢驗工具
(或其他晶圓檢驗工具,諸如雷射散射檢驗工具))之缺陷資料提取。
在某些實施例中,判定所印刷電路佈局圖案對應於既定電路佈局圖案。舉例而言,假定獲得印刷晶圓之一部分之一SEM影像。如先前所闡述,可執行輪廓提取及對準。此外,亦可執行缺陷偵測及量測以判定既定電路佈局圖案與對應所印刷電路佈局圖案之間的偏差。
判定基於與所印刷電路佈局圖案相關聯之經驗資料而既定電路佈局圖案之一製作風險評定。基於與所印刷電路佈局圖案相關聯之經驗資料而判定之製作風險評定被指派給既定電路佈局圖案(例如,添加為系統150之圖案分解與排名資料庫163中之既定電路佈局圖案之記錄之一項目)。
在某些情形中,直接對應於既定電路佈局圖案之經驗資料可能不可用(或尚未獲得)。基於經驗資料之排名源之涵蓋範圍可進行如下改良。可藉由依據已存在的圖案分解與排名資料庫中之其他圖案之經驗資料而開發一風險評定預測模型,來判定當前缺少基於經驗資料之排名資訊之既定電路佈局圖案之製作風險評定。然後,將透過使用依據其他既定電路佈局圖案之經驗資料而建立之一模型所預測之製作風險評定指派給既定電路佈局圖案(其不具有直接經驗資料)。
在各種實施例中,使用機器學習(例如,支援向量機(SVM)、K最近鄰法、卷積神經網路、深度學習網路等)來執行預測。
基於SVM進行預測之一項實例如下。對於不具有來自對應所印刷電路佈局圖案之直接經驗資料之既定電路佈局圖案(亦即,一未經指派經驗得分之一圖案)而言,導出一對應特徵向量。比較所導出特徵向量與已知良好圖案之特徵向量叢集及已知不良圖案之特徵向量叢集以判定一未經指派經驗得分圖案之所導出特徵向量是包含於良好圖案特徵向量叢集中還是
包含於不良圖案特徵向量叢集中。
產生良好圖案及不良圖案特徵向量叢集之一項實例如下。存取自所印刷電路佈局圖案之經驗資料獲得之一組已知良好既定電路佈局圖案及一組已知不良既定電路佈局圖案。
以一組初始特徵參數開始,該組已知良好既定電路佈局圖案產生良好圖案特徵向量叢集,且自該組已知不良既定電路佈局圖案產生不良圖案特徵向量叢集。作為一項實例,既定電路佈局圖案之特徵向量係基於既定電路佈局圖案之設計標誌特徵及OPC模擬排名。
判定良好圖案特徵向量叢集與不良圖案特徵向量叢集之間的一重疊量。若所判定重疊量超出統計可信度所必需之一臨限值,則該兩組叢集被視為不能適當地區分良好圖案域不良圖案,且因此調整該組特徵參數(例如,初始特徵參數),且基於該組已調整特徵參數而反覆地重新產生良好圖案特徵向量叢集及不良圖案特徵向量叢集。隨著獲得額外經驗資料(例如,自對額外SEM影像之分析獲得),可進一步動態地或反覆地重新產生該等叢集。若良好圖案特徵向量叢集與不良圖案特徵向量叢集(在N維特徵向量空間中)充分不相交(最小重疊以至無重疊),則認為已建立一可行預測模型。然而,若良好圖案特徵向量叢集與不良圖案特徵向量叢集有相當大重疊(甚至在已發生特徵向量之反覆重新產生之後亦係如此),則斷定基於所規定特徵參數無法建立一可行預測模型。在此情形中,機器學習演算法傳回一適合誤差或警告。
在1306處,應用基於數組製作風險評定之一評分公式來獲得自半導體晶片佈局分解而來之既定電路佈局圖案中之各別圖案的總體製作風險評定。評分公式之實例包含累計或匯總在1304處針對各種排名源計算之個
別製作風險評定的公式。
在1308處,基於既定電路佈局圖案之離散製作風險評定(例如,在1304處判定)及/或對應總體製作風險評定(例如,在1306處判定)而對既定電路佈局圖案進行排名。
在1310處,輸出在1308處判定之排名資訊以促進對一半導體製作製程之影響或控制。
作為一項實例,輸出排名資訊以供顯示。舉例而言,經由一圖形使用者介面,使用者可查詢系統150之圖案分解與排名資料庫163之排名以執行資料採集。
一個實例性查詢類型係尋找圖案可印刷性趨勢。舉例而言,在各種實施例中,一使用者可查詢圖案分解與排名資料庫163以得到惡化圖案、改良中圖案及穩定圖案。使用者亦可搜尋與特定搜尋規則匹配之圖案趨勢,諸如具有特定特徵(例如,圖案/特徵(例如,尖端至尖端)之特定線寬度、特定類型等)之所有圖案之趨勢。
另一實例性查詢類型係得到最佳、最差及/或最穩定圖案。舉例而言,在各種實施例中,使用者可查詢圖案分解與排名資料庫163以得到最佳圖案、最差圖案、最穩定圖案、最不穩定圖案、最穩定良好圖案、最不穩定良好圖案、最穩定不良圖案及最不穩定不良圖案。
另一實例性查詢類型係執行圖案比較/分隔。舉例而言,可查詢圖案分解與排名資料庫以執行裝置對裝置比較(亦即,裝置分隔)、批次對批次比較(亦即,批次分隔)及日期範圍對日期範圍比較(例如,用於製程/遮罩修訂衝擊-日期分隔)。舉例而言,針對既定電路佈局圖案記錄之資訊(例如,自各種源獲得)可具有對應後設資料,諸如裝置識別符資訊、批次識
別符資訊及日期資訊,當執行一查詢時其可用作對圖案分解與排名資料庫163中之資料進行分段之維度。因此,舉例而言,可藉由審查、顯示並分析每一分段之趨勢而在兩個或兩個以上裝置、兩個或兩個以上批次、兩個或兩個以上日期範圍等之間比較可印刷性趨勢。
作為另一實例,將排名資訊輸出至設計驗證工具、度量工具、檢驗工具及成像工具。
作為另一實例,排名資訊用於執行晶圓中OPC驗證。舉例而言,如上文所闡述,所獲得的所印刷電路佈局圖案之經驗資料可用於證實OPC模擬之效能(藉由比較所印刷電路佈局圖案與系統150之圖案分解與排名資料庫163中之對應既定電路佈局圖案之模擬結果)。基於比較,可調整模擬中所使用之OPC模型以改良OPC模擬之效能及準確度。
作為另一實例,所判定之排名資訊可用於對一新半導體晶片執行一良率估計。作為一項實例,假定已設計出一新半導體晶片。可執行新半導體晶片之佈局分解(例如,使用在1302處所闡述之程序)。然後,可將新半導體晶片之既定電路佈局圖案與其資料已存在於圖案分解與排名資料庫中之任何先前半導體晶片之既定電路佈局圖案進行交叉對照。對於已存在於先前半導體晶片中的新半導體晶片中之彼等既定電路佈局圖案,自圖案分解與排名資料庫提取先前半導體晶片之既定電路佈局圖案之製作風險評定且將其指派給新半導體晶片中之相匹配既定電路佈局圖案。此使用歷史資訊建立對新半導體晶片之製作風險之一初步理解。
作為另一實例,所判定排名資訊可用於促進遮罩修訂並通知設計改變,諸如對OPC修整之改變。然後,可在圖案分解與排名資料庫中追蹤並查詢彼等修訂之衝擊(例如,以允許一使用者在修訂之前及之後查詢圖案
排名)。
如上文所闡述,建立一圖案分解與排名資料庫。(在某些實施例中,亦建立一真實矽圖案品質資料庫)。使用本文中所闡述之PCPC技術,建立實體佈局(設計意圖)及晶圓圖案化實物之間的一全面相關性。此外,對一全晶片實體佈局之既定電路佈局圖案之製作風險進行先行性地評定(或排名或評分)且基於實際圖案化歷史(經驗印刷圖案資料)且基於與其他資訊源之相關性(諸如,OPC模擬及設計標誌特徵)而持續地更新。此外,亦可基於實際晶圓影像而執行晶粒對資料庫(D2DB)缺陷偵測及度量以提供所關注圖案之排名。藉由使用本文中所闡述之PCPC技術,諸如藉由建立一經排名圖案分解與排名資料庫,可實現或促進各種應用,諸如提供更有效注意區域產生及再檢視取樣計劃,如上文所闡述。作為另一實例,亦可執行晶圓中OPC驗證及全模組熱點預防。因此,使用本文中所闡述之技術且使用一平台(諸如系統150),組合設計矽與真實矽以提供一整合式圖案化控制平台(促進半導體圖案之印刷)。
本文中所闡述之PCPC技術提供圖案化控制(例如,監測製作製程)方面之各種益處,諸如最大化現有工廠工具之使用、最大化現有資料之使用(例如,現有SEM影像、現有OPC模擬結果等)等。此外,將對手動互動及分析之需要最小化,而此本來係一項十分乏味且耗時之任務。
因此,使用本文中所闡述之圖案為中心之製程控制技術,藉由分解一半導體晶片之一佈局來建立一圖案分解與排名資料庫。使用來自各種排名源之資訊對藉由分解產生並被記錄在圖案分解與排名資料庫中之所分解或既定電路佈局圖案進行評分或排名。舉例而言,亦可使用機器學習來解決各種評分源之涵蓋範圍欠缺,如上文所闡述。然後,圖案分解與排名資
料庫中之經評分或經排名圖案可以各種方式用於影響或促進對半導體製作製程之經改良控制。此外,本文中所闡述之以圖案為中心之製程控制系統係供應商非參與型工具,其允許中心化開放資料庫,其中可使用預定義工作流程或可形成定製型工作流程(亦即,使用系統150所提供之服務之客戶可視其需要最佳化及修改以圖案為中心之製程控制程序)。
儘管已出於清晰理解之目的而詳細地闡述了前述實施例,但本發明並不限於所提供細節。存在實施本發明之諸多替代方式。所揭示實施例係說明性並非係限定性的。
1300:程序
Claims (39)
- 一種用於基於製作風險評定之半導體製作製程控制的系統,其包括:一處理器,其經組態以:將一半導體晶片之一佈局分解成複數個既定電路佈局圖案;針對該複數個既定電路佈局圖案判定對應於複數個源中之各別源之複數組對應製作風險評定,其中針對一既定電路佈局圖案判定一組製作風險評定包括至少部分地基於以下各項中之至少兩者或兩者以上而判定製作風險評定:對該既定電路佈局圖案之模擬、對該既定電路佈局圖案之統計分析及對與一所印刷電路佈局圖案相關聯之經驗資料之評估;針對該既定電路佈局圖案:針對該既定電路佈局圖案產生一組設計標誌特徵,其中針對該既定電路佈局圖案所產生之該組設計標誌特徵包括圖案複雜度、圖案方向性、圖案密度及圖案均勻性中之一或多者之統計彙總;至少部分地基於所產生之該組設計標誌特徵而判定該既定電路佈局圖案之一製作風險評定;且將至少部分地基於所產生之該組設計標誌特徵而判定之該製作風險評定指派給該既定電路佈局圖案;至少部分地基於該等組之製作風險評定而應用一評分公式以獲得該複數個既定電路佈局圖案中之各別既定電路佈局圖案之複數個 總體製作風險評定;基於該複數個既定電路佈局圖案之製作風險評定、該等對應總體製作風險評定或以上兩者而對該複數個既定電路佈局圖案進行排名;且輸出至少一部分排名資訊以促進對一半導體製作製程之影響或控制;及一記憶體,其耦合至該處理器且經組態以為該處理器提供指令。
- 如請求項1之系統,其中該組設計標誌特徵係自該半導體晶片之該佈局所產生。
- 如請求項1之系統,其中該處理器進一步經組態以針對該既定電路佈局圖案:對該既定電路佈局圖案執行光學接近校正(OPC)模擬;至少部分地基於對該既定電路佈局圖案執行之該OPC模擬之一結果而判定該既定電路佈局圖案之一製作風險評定;且將至少部分地基於對該既定電路佈局圖案執行之該OPC模擬之該結果而判定之該製作風險評定指派給該既定電路佈局圖案。
- 如請求項1之系統,其中該處理器進一步經組態以至少部分地基於該半導體晶片之該複數個既定電路佈局圖案之排名而調整一光學接近校正模型。
- 如請求項1之系統,其中該處理器進一步經組態以:對該半導體晶片之該佈局執行光學接近校正(OPC)模擬;且至少部分地藉由對一光學接近校正(OPC)驗證報告與該等既定電路佈局圖案中之至少某些既定電路佈局圖案進行交叉對照來判定該等既定電路佈局圖案中之該至少某些既定電路佈局圖案之製作風險評定。
- 如請求項1之系統,其中該處理器進一步經組態以針對該既定電路佈局圖案:獲得與該所印刷電路佈局圖案相關聯之該經驗資料;判定該所印刷電路佈局圖案對應於該既定電路佈局圖案;至少部分地基於與該所印刷電路佈局圖案相關聯之該經驗資料而判定該既定電路佈局圖案之一製作風險評定;且將至少部分地基於與已判定為對應於該既定電路佈局圖案之該所印刷電路佈局圖案相關聯之該經驗資料而判定之該製作風險評定指派給該既定電路佈局圖案。
- 如請求項1之系統,其中該處理器進一步經組態以針對不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之一既定電路佈局圖案:獲得該複數個既定電路佈局圖案之一子組之製作風險評定,其中該複數個既定電路佈局圖案之該子組之該等製作風險評定係至少部分地基於與對應於該複數個既定電路佈局圖案之該子組之所印刷電路佈局圖案相關聯之經驗資料; 至少部分地基於該複數個既定電路佈局圖案之該子組之該所獲得製作風險評定而預測該既定電路佈局圖案之一製作風險評定;且將至少部分地基於該複數個既定電路佈局圖案之該子組之該所獲得製作風險評定而預測之該製作風險評定指派給該既定電路佈局圖案。
- 如請求項7之系統,其中對該製作風險評定之該預測係至少部分地基於機器學習。
- 如請求項8之系統,其中對該製作風險評定之該預測係使用支援向量機(SVM)、K最近鄰法、卷積神經網路及深度學習網路中之至少一者來執行。
- 如請求項8之系統,其中對該製作風險評定之該預測包含:導出對應於不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之該既定電路佈局圖案的一特徵向量;及比較該所導出特徵向量與良好圖案特徵向量叢集及不良圖案特徵向量叢集,以判定該所導出特徵向量是被叢聚為該(等)良好圖案特徵向量叢集中之一者或該(等)不良圖案特徵向量叢集中之一者。
- 如請求項10之系統,其中該等良好圖案特徵向量叢集及該等不良圖案特徵向量叢集係至少部分地藉由以下步驟產生:存取自對應所印刷電路佈局圖案之經驗資料獲得之一組已知良好既定電路佈局圖案及一組已知不良既定電路佈局圖案; 以一組初始特徵參數開始,至少部分地基於該組初始特徵參數而自該組已知良好既定電路佈局圖案產生該良好圖案特徵向量叢集且自該組已知不良既定電路佈局圖案產生該不良圖案特徵向量叢集;判定該(等)良好圖案特徵向量叢集與該(等)不良圖案特徵向量叢集之間的一重疊量;及回應於該重疊量超出一解析度臨限值之一判定,調整該組初始特徵參數且基於該組已調整特徵參數而反覆地重新產生該(等)良好圖案特徵向量叢集及該(等)不良圖案特徵向量叢集。
- 如請求項1之系統,其中該處理器經組態以輸出該至少一部分排名資訊以供顯示。
- 如請求項1之系統,其中該處理器經組態以將該至少一部分排名資訊輸出至一設計驗證工具、一度量工具、一檢驗工具及一成像工具中之一或多者。
- 如請求項1之系統,其中每一源與一對應可靠度相關聯。
- 如請求項1之系統,其中每一源與一對應涵蓋範圍相關聯,該對應涵蓋範圍指示該複數個既定電路佈局圖案的被該源涵蓋之百分比。
- 如請求項1之系統,其中該處理器進一步經組態以根據一對應可靠度及涵蓋範圍中之至少一者對每一源進行排名。
- 如請求項1之系統,其中該半導體晶片包括一第一半導體晶片,且進一步包括至少部分地基於該第一半導體晶片之該複數個既定電路佈局圖案之排名而產生一第二半導體晶片之一良率估計或風險評定。
- 一種用於基於製作風險評定之半導體製作製程控制的方法,該方法包括:將一半導體晶片之一佈局分解成複數個既定電路佈局圖案;針對該複數個既定電路佈局圖案判定對應於複數個源中之各別源之複數組對應製作風險評定,其中針對一既定電路佈局圖案判定一組製作風險評定包括至少部分地基於以下各項中之至少兩者或兩者以上而判定製作風險評定:對該既定電路佈局圖案之模擬、對該既定電路佈局圖案之統計分析及對與一所印刷電路佈局圖案相關聯之經驗資料之評估;針對該既定電路佈局圖案:針對該既定電路佈局圖案產生一組設計標誌特徵,其中針對該既定電路佈局圖案所產生之該組設計標誌特徵包括圖案複雜度、圖案方向性、圖案密度及圖案均勻性中之一或多者之統計彙總;至少部分地基於所產生之該組設計標誌特徵而判定該既定電路佈局圖案之一製作風險評定;且將至少部分地基於所產生之該組設計標誌特徵而判定之該製作風險評定指派給該既定電路佈局圖案;至少部分地基於該等組之製作風險評定而應用一評分公式以獲得該 複數個既定電路佈局圖案中之各別既定電路佈局圖案之複數個總體製作風險評定;基於該複數個既定電路佈局圖案之製作風險評定、該等對應總體製作風險評定或以上兩者而對該複數個既定電路佈局圖案進行排名;及輸出至少一部分排名資訊以促進對一半導體製作製程之影響或控制。
- 一種體現於一非暫時性電腦可讀儲存媒體中且包括電腦指令之電腦程式產品,該等電腦指令用於:將一半導體晶片之一佈局分解成複數個既定電路佈局圖案;針對該複數個既定電路佈局圖案判定對應於複數個源中之各別源之複數組對應製作風險評定,其中針對一既定電路佈局圖案判定一組製作風險評定包括至少部分地基於以下各項中之至少兩者或兩者以上而判定製作風險評定:對該既定電路佈局圖案之模擬、對該既定電路佈局圖案之統計分析及對與一所印刷電路佈局圖案相關聯之經驗資料之評估;針對該既定電路佈局圖案:針對該既定電路佈局圖案產生一組設計標誌特徵,其中針對該既定電路佈局圖案所產生之該組設計標誌特徵包括圖案複雜度、圖案方向性、圖案密度及圖案均勻性中之一或多者之統計彙總;至少部分地基於所產生之該組設計標誌特徵而判定該既定電路佈局圖案之一製作風險評定;且將至少部分地基於所產生之該組設計標誌特徵而判定之該 製作風險評定指派給該既定電路佈局圖案;至少部分地基於該等組之製作風險評定而應用一評分公式以獲得該複數個既定電路佈局圖案中之各別既定電路佈局圖案之複數個總體製作風險評定;基於該複數個既定電路佈局圖案之製作風險評定、該等對應總體製作風險評定或以上兩者而對該複數個既定電路佈局圖案進行排名;及輸出至少一部分排名資訊以促進對一半導體製作製程之影響或控制。
- 一種用於基於製作風險評定之半導體製作製程控制之系統,該系統包括:一處理器,其經組態以:將一半導體晶片之一佈局分解成複數個既定電路佈局圖案;針對該複數個既定電路佈局圖案判定對應於複數個源中之各別源之複數組對應製作風險評定,其中針對一給定之既定電路佈局圖案判定一組製作風險評定包括至少部分地基於以下各項中之至少兩者或兩者以上而判定製作風險評定:對該給定之既定電路佈局圖案之模擬、對該給定之既定電路佈局圖案之統計分析及對與一或多個所印刷電路佈局圖案相關聯之經驗資料之評估;針對不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之一第一既定電路佈局圖案: 獲得該複數個既定電路佈局圖案之一子組之製作風險評定,其中該複數個既定電路佈局圖案之該子組之該等製作風險評定係至少部分地基於與對應於該複數個既定電路佈局圖案之該子組之所印刷電路佈局圖案相關聯之經驗資料;至少部分地基於該複數個既定電路佈局圖案之該子組之該所獲得製作風險評定而預測不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之該第一既定電路佈局圖案之一製作風險評定;且將至少部分地基於該複數個既定電路佈局圖案之該子組之該所獲得製作風險評定而預測之該製作風險評定指派給不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之該第一既定電路佈局圖案;至少部分地基於該等組之製作風險評定而應用一評分公式以獲得該複數個既定電路佈局圖案中之各別既定電路佈局圖案之複數個總體製作風險評定;基於該複數個既定電路佈局圖案之製作風險評定、該等對應總體製作風險評定或以上兩者而對該複數個既定電路佈局圖案進行排名;且輸出至少一部分排名資訊以促進對一半導體製作製程之影響或控制;及一記憶體,其耦合至該處理器且經組態以為該處理器提供指令。
- 如請求項20之系統,其中該處理器進一步經組態以針對一第二既定 電路佈局圖案:針對該既定電路佈局圖案產生一組設計標誌特徵;至少部分地基於所產生之該組設計標誌特徵而判定該第二既定電路佈局圖案之一製作風險評定;且將至少部分地基於所產生之該組設計標誌特徵而判定之該製作風險評定指派給該第二既定電路佈局圖案。
- 如請求項21之系統,其中針對該第二既定電路佈局圖案所產生之該組設計標誌特徵包括圖案複雜度、圖案方向性、圖案密度及圖案均勻性中之一或多者之統計彙總。
- 如請求項21之系統,其中該組設計標誌特徵係自該半導體晶片之該佈局所產生。
- 如請求項20之系統,其中該處理器進一步經組態以針對一第二既定電路佈局圖案:對該第二既定電路佈局圖案執行光學接近校正(OPC)模擬;至少部分地基於對該既定電路佈局圖案執行之該OPC模擬之一結果而判定該第二既定電路佈局圖案之一製作風險評定;且將至少部分地基於對該第二既定電路佈局圖案執行之該OPC模擬之該結果而判定之該製作風險評定指派給該第二既定電路佈局圖案。
- 如請求項20之系統,其中該處理器進一步經組態以至少部分地基於 該半導體晶片之該複數個既定電路佈局圖案之排名而調整一光學接近校正模型。
- 如請求項20之系統,其中該處理器進一步經組態以:對該半導體晶片之該佈局執行光學接近校正(OPC)模擬;且至少部分地藉由對一光學接近校正(OPC)驗證報告與該等既定電路佈局圖案中之至少某些既定電路佈局圖案進行交叉對照來判定該等既定電路佈局圖案中之該至少某些既定電路佈局圖案之製作風險評定。
- 如請求項20之系統,其中該處理器進一步經組態以針對一第二既定電路佈局圖案:獲得與一所印刷電路佈局圖案相關聯之經驗資料;判定該所印刷電路佈局圖案對應於該既定電路佈局圖案;至少部分地基於與該所印刷電路佈局圖案相關聯之該經驗資料而判定該第二既定電路佈局圖案之一製作風險評定;且將至少部分地基於與已判定為對應於該第二既定電路佈局圖案之該所印刷電路佈局圖案相關聯之該經驗資料而判定之該製作風險評定指派給該第二既定電路佈局圖案。
- 如請求項20之系統,其中對該製作風險評定之該預測係至少部分地基於機器學習。
- 如請求項28之系統,其中對該製作風險評定之該預測係使用支援向 量機(SVM)、K最近鄰法、卷積神經網路及深度學習網路中之至少一者來執行。
- 如請求項28之系統,其中對該製作風險評定之該預測包含:導出對應於不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之該既定電路佈局圖案的一特徵向量;及比較該所導出特徵向量與良好圖案特徵向量叢集及不良圖案特徵向量叢集,以判定該所導出特徵向量是被叢聚為該(等)良好圖案特徵向量叢集中之一者或該(等)不良圖案特徵向量叢集中之一者。
- 如請求項30之系統,其中該等良好圖案特徵向量叢集及該等不良圖案特徵向量叢集係至少部分地藉由以下步驟產生:存取自對應所印刷電路佈局圖案之經驗資料獲得之一組已知良好既定電路佈局圖案及一組已知不良既定電路佈局圖案;以一組初始特徵參數開始,至少部分地基於該組初始特徵參數而自該組已知良好既定電路佈局圖案產生該良好圖案特徵向量叢集且自該組已知不良既定電路佈局圖案產生該不良圖案特徵向量叢集;判定該(等)良好圖案特徵向量叢集與該(等)不良圖案特徵向量叢集之間的一重疊量;及回應於該重疊量超出一解析度臨限值之一判定,調整該組初始特徵參數且基於該組已調整特徵參數而反覆地重新產生該(等)良好圖案特徵向量叢集及該(等)不良圖案特徵向量叢集。
- 如請求項20之系統,其中該處理器經組態以輸出該至少一部分排名資訊以供顯示。
- 如請求項20之系統,其中該處理器經組態以將該至少一部分排名資訊輸出至一設計驗證工具、一度量工具、一檢驗工具及一成像工具中之一或多者。
- 如請求項20之系統,其中每一源與一對應可靠度相關聯。
- 如請求項20之系統,其中每一源與一對應涵蓋範圍相關聯,該對應涵蓋範圍指示該複數個既定電路佈局圖案的被該源涵蓋之百分比。
- 如請求項20之系統,其中該處理器進一步經組態以根據一對應可靠度及涵蓋範圍中之至少一者對每一源進行排名。
- 如請求項20之系統,其中該半導體晶片包括一第一半導體晶片,且進一步包括至少部分地基於該第一半導體晶片之該複數個既定電路佈局圖案之排名而產生一第二半導體晶片之一良率估計或風險評定。
- 一種用於基於製作風險評定之半導體製作製程控制的方法,該方法包括:將一半導體晶片之一佈局分解成複數個既定電路佈局圖案;針對該複數個既定電路佈局圖案判定對應於複數個源中之各別源之 複數組對應製作風險評定,其中針對一給定之既定電路佈局圖案判定一組製作風險評定包括至少部分地基於以下各項中之至少兩者或兩者以上而判定製作風險評定:對該給定之既定電路佈局圖案之模擬、對該給定之既定電路佈局圖案之統計分析及對與一或多個所印刷電路佈局圖案相關聯之經驗資料之評估;針對不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之一第一既定電路佈局圖案:獲得該複數個既定電路佈局圖案之一子組之製作風險評定,其中該複數個既定電路佈局圖案之該子組之該等製作風險評定係至少部分地基於與對應於該複數個既定電路佈局圖案之該子組之所印刷電路佈局圖案相關聯之經驗資料;至少部分地基於該複數個既定電路佈局圖案之該子組之該所獲得製作風險評定而預測不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之該第一既定電路佈局圖案之一製作風險評定;且將至少部分地基於該複數個既定電路佈局圖案之該子組之該所獲得製作風險評定而預測之該製作風險評定指派給不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之該第一既定電路佈局圖案之一製作風險評定;至少部分地基於該等組之製作風險評定而應用一評分公式以獲得該複數個既定電路佈局圖案中之各別既定電路佈局圖案之複數個總體製作風險評定;基於該複數個既定電路佈局圖案之製作風險評定、該等對應總體製 作風險評定或以上兩者而對該複數個既定電路佈局圖案進行排名;及輸出至少一部分排名資訊以促進對一半導體製作製程之影響或控制。
- 一種體現於一非暫時性電腦可讀儲存媒體中且包括電腦指令之電腦程式產品,該等電腦指令用於:將一半導體晶片之一佈局分解成複數個既定電路佈局圖案;針對該複數個既定電路佈局圖案判定對應於複數個源中之各別源之複數組對應製作風險評定,其中針對一給定之既定電路佈局圖案判定一組製作風險評定包括至少部分地基於以下各項中之至少兩者或兩者以上而判定製作風險評定:對該給定之既定電路佈局圖案之模擬、對該給定之既定電路佈局圖案之統計分析及對與一或多個所印刷電路佈局圖案相關聯之經驗資料之評估;針對不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之一第一既定電路佈局圖案:獲得該複數個既定電路佈局圖案之一子組之製作風險評定,其中該複數個既定電路佈局圖案之該子組之該等製作風險評定係至少部分地基於與對應於該複數個既定電路佈局圖案之該子組之所印刷電路佈局圖案相關聯之經驗資料;至少部分地基於該複數個既定電路佈局圖案之該子組之該所獲得製作風險評定而預測不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之該第一既定電路佈局圖案之一製作風險評定;且 將至少部分地基於該複數個既定電路佈局圖案之該子組之該所獲得製作風險評定而預測之該製作風險評定指派給不具有基於一對應所印刷電路佈局圖案之經驗資料之一製作風險評定之該第一既定電路佈局圖案;至少部分地基於該等組之製作風險評定而應用一評分公式以獲得該複數個既定電路佈局圖案中之各別既定電路佈局圖案之複數個總體製作風險評定;基於該複數個既定電路佈局圖案之製作風險評定、該等對應總體製作風險評定或以上兩者而對該複數個既定電路佈局圖案進行排名;及輸出至少一部分排名資訊以促進對一半導體製作製程之影響或控制。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762484801P | 2017-04-12 | 2017-04-12 | |
US62/484,801 | 2017-04-12 | ||
US15/944,080 | 2018-04-03 | ||
US15/944,080 US10546085B2 (en) | 2017-04-12 | 2018-04-03 | Pattern centric process control |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201842457A TW201842457A (zh) | 2018-12-01 |
TWI694343B true TWI694343B (zh) | 2020-05-21 |
Family
ID=63790110
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107112256A TWI694343B (zh) | 2017-04-12 | 2018-04-10 | 基於製作風險評定之半導體製作製程控制 |
TW111123905A TWI808815B (zh) | 2017-04-12 | 2018-04-10 | 半導體製作製程控制之系統及方法,以及電腦程式產品 |
TW109113131A TW202034204A (zh) | 2017-04-12 | 2018-04-10 | 基於製作風險評定之半導體製作製程控制 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111123905A TWI808815B (zh) | 2017-04-12 | 2018-04-10 | 半導體製作製程控制之系統及方法,以及電腦程式產品 |
TW109113131A TW202034204A (zh) | 2017-04-12 | 2018-04-10 | 基於製作風險評定之半導體製作製程控制 |
Country Status (2)
Country | Link |
---|---|
US (3) | US10546085B2 (zh) |
TW (3) | TWI694343B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI795944B (zh) * | 2019-02-21 | 2023-03-11 | 荷蘭商Asml荷蘭公司 | 訓練用以預測用於光罩之後光學接近校正(opc)之機器學習模型的方法、判定用於光罩之後opc影像之方法及判定對設計佈局之校正之方法 |
US11675953B2 (en) | 2020-07-10 | 2023-06-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hotspot avoidance method of manufacturing integrated circuits |
TWI846641B (zh) * | 2021-07-19 | 2024-06-21 | 美商薩思學會有限公司 | 有形地體現於非暫時性機器可讀儲存媒體中之電腦程式產品、電腦實施方法及運算器件 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI813595B (zh) * | 2017-11-03 | 2023-09-01 | 日商東京威力科創股份有限公司 | 功能微電子元件之良率提高 |
US10691864B2 (en) * | 2017-11-14 | 2020-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of post optical proximity correction (OPC) printing verification by machine learning |
US11023648B2 (en) * | 2017-12-12 | 2021-06-01 | Siemens Industry Software Inc. | Puzzle-based pattern analysis and classification |
US10606975B2 (en) * | 2018-05-31 | 2020-03-31 | International Business Machines Corporation | Coordinates-based generative adversarial networks for generating synthetic physical design layout patterns |
US10592635B2 (en) * | 2018-05-31 | 2020-03-17 | International Business Machines Corporation | Generating synthetic layout patterns by feedforward neural network based variational autoencoders |
US10706200B2 (en) | 2018-06-05 | 2020-07-07 | International Business Machines Corporation | Generative adversarial networks for generating physical design layout patterns of integrated multi-layers |
US10699055B2 (en) | 2018-06-12 | 2020-06-30 | International Business Machines Corporation | Generative adversarial networks for generating physical design layout patterns |
US11100272B2 (en) * | 2018-08-17 | 2021-08-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer-to-design image analysis (WDIA) system |
US10657214B2 (en) * | 2018-10-09 | 2020-05-19 | Applied Materials, Inc. | Predictive spatial digital design of experiment for advanced semiconductor process optimization and control |
US10705514B2 (en) | 2018-10-09 | 2020-07-07 | Applied Materials, Inc. | Adaptive chamber matching in advanced semiconductor process control |
US10930531B2 (en) * | 2018-10-09 | 2021-02-23 | Applied Materials, Inc. | Adaptive control of wafer-to-wafer variability in device performance in advanced semiconductor processes |
US10914785B2 (en) | 2018-11-13 | 2021-02-09 | Realtek Semiconductor Corporation | Testing method and testing system |
US10598730B1 (en) * | 2018-11-13 | 2020-03-24 | Realtek Semiconductor Corporation | Testing method and testing system |
KR102200496B1 (ko) * | 2018-12-06 | 2021-01-08 | 주식회사 엘지씨엔에스 | 딥러닝을 이용한 이미지 인식 방법 및 서버 |
CN113196173A (zh) * | 2018-12-14 | 2021-07-30 | Asml荷兰有限公司 | 用于对图像图案分组以确定图案化过程中晶片行为的设备和方法 |
KR102649132B1 (ko) * | 2018-12-31 | 2024-03-20 | 에이에스엠엘 네델란즈 비.브이. | E-빔 이미지 향상을 위한 완전 자동화 sem 샘플링 시스템 |
JP6885975B2 (ja) | 2019-01-31 | 2021-06-16 | ファナック株式会社 | ワイヤ断線予測装置 |
EP3705944A1 (en) * | 2019-03-06 | 2020-09-09 | ASML Netherlands B.V. | Extracting a feature from a data set |
US20220179321A1 (en) * | 2019-03-25 | 2022-06-09 | Asml Netherlands B.V. | Method for determining pattern in a patterning process |
US20210042644A1 (en) * | 2019-08-07 | 2021-02-11 | Carnegie Mellon University | Integrated circuit defect diagnosis using machine learning |
US11244440B2 (en) * | 2019-08-30 | 2022-02-08 | Intel Corporation | Ranking of objects with noisy measurements |
US11010529B2 (en) * | 2019-09-16 | 2021-05-18 | Taiwan Semiconductor Manufacturing Company Limited | Integrated circuit layout validation using machine learning |
US11415898B2 (en) * | 2019-10-14 | 2022-08-16 | Kla Corporation | Signal-domain adaptation for metrology |
US11816411B2 (en) * | 2020-01-29 | 2023-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for semiconductor wafer defect review |
US11302545B2 (en) * | 2020-03-20 | 2022-04-12 | Nanya Technology Corporation | System and method for controlling semiconductor manufacturing equipment |
KR20220040308A (ko) | 2020-09-23 | 2022-03-30 | 삼성전자주식회사 | 반도체 공정을 모델링하기 위한 시스템 및 방법 |
KR20220051868A (ko) | 2020-10-19 | 2022-04-27 | 삼성전자주식회사 | 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치 |
CN114861588B (zh) * | 2021-02-03 | 2024-03-19 | 上海寒武纪信息科技有限公司 | 用于芯片设计工具的参数配置方法及装置 |
US11475202B1 (en) * | 2021-05-18 | 2022-10-18 | United Microelectronics Corp. | Method of designing a semiconductor device |
CN115937059A (zh) * | 2021-08-10 | 2023-04-07 | 泰连服务有限公司 | 具有生成式训练模型的零件检查系统 |
US12076976B2 (en) * | 2021-08-26 | 2024-09-03 | Xerox Corporation | Optimized printing defect compensation using automatic job image repositioning |
WO2023046385A1 (en) * | 2021-09-22 | 2023-03-30 | Asml Netherlands B.V. | Pattern selection systems and methods |
CN116343202A (zh) * | 2021-12-17 | 2023-06-27 | 联华电子股份有限公司 | 半导体系统及其运作方法 |
WO2023131814A1 (en) * | 2022-01-06 | 2023-07-13 | Siemens Industry Software Inc. | Determining an assembling risk for an electronic component to be mounted to a printed circuit board |
WO2023156182A1 (en) * | 2022-02-21 | 2023-08-24 | Asml Netherlands B.V. | Field of view selection for metrology associated with semiconductor manufacturing |
TWI802417B (zh) * | 2022-05-19 | 2023-05-11 | 中華精測科技股份有限公司 | 少量抽樣下以統計模擬分析終端製程不良率方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080140330A1 (en) * | 2006-08-10 | 2008-06-12 | Natsuyo Morioka | Semiconductor device yield prediction system and method |
US20100131915A1 (en) * | 2008-11-25 | 2010-05-27 | Nec Electronics Corporation | Method, device, and program for predicting a manufacturing defect part of a semiconductor device |
TW201512873A (zh) * | 2013-06-29 | 2015-04-01 | Synopsys Inc | 故障分析期間之晶片截面識別和呈現 |
-
2018
- 2018-04-03 US US15/944,080 patent/US10546085B2/en active Active
- 2018-04-10 TW TW107112256A patent/TWI694343B/zh active
- 2018-04-10 TW TW111123905A patent/TWI808815B/zh active
- 2018-04-10 TW TW109113131A patent/TW202034204A/zh unknown
-
2019
- 2019-11-26 US US16/696,554 patent/US10997340B2/en active Active
-
2021
- 2021-04-05 US US17/222,132 patent/US11694009B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080140330A1 (en) * | 2006-08-10 | 2008-06-12 | Natsuyo Morioka | Semiconductor device yield prediction system and method |
US20100131915A1 (en) * | 2008-11-25 | 2010-05-27 | Nec Electronics Corporation | Method, device, and program for predicting a manufacturing defect part of a semiconductor device |
TW201512873A (zh) * | 2013-06-29 | 2015-04-01 | Synopsys Inc | 故障分析期間之晶片截面識別和呈現 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI795944B (zh) * | 2019-02-21 | 2023-03-11 | 荷蘭商Asml荷蘭公司 | 訓練用以預測用於光罩之後光學接近校正(opc)之機器學習模型的方法、判定用於光罩之後opc影像之方法及判定對設計佈局之校正之方法 |
US11675953B2 (en) | 2020-07-10 | 2023-06-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hotspot avoidance method of manufacturing integrated circuits |
TWI821701B (zh) * | 2020-07-10 | 2023-11-11 | 台灣積體電路製造股份有限公司 | 熱點預防方法與系統 |
TWI846641B (zh) * | 2021-07-19 | 2024-06-21 | 美商薩思學會有限公司 | 有形地體現於非暫時性機器可讀儲存媒體中之電腦程式產品、電腦實施方法及運算器件 |
Also Published As
Publication number | Publication date |
---|---|
TW202240457A (zh) | 2022-10-16 |
US20200097621A1 (en) | 2020-03-26 |
US20210326505A1 (en) | 2021-10-21 |
US20180300434A1 (en) | 2018-10-18 |
US11694009B2 (en) | 2023-07-04 |
US10546085B2 (en) | 2020-01-28 |
TWI808815B (zh) | 2023-07-11 |
TW202034204A (zh) | 2020-09-16 |
TW201842457A (zh) | 2018-12-01 |
US10997340B2 (en) | 2021-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI694343B (zh) | 基於製作風險評定之半導體製作製程控制 | |
TWI634485B (zh) | 在半導體裝置製造製程期間之圖案缺陷和強度檢測及追蹤 | |
JP6364036B2 (ja) | 検査データと組み合わせて設計データを使用するための方法 | |
TWI675306B (zh) | 在半導體元件的製造流程中利用自適應機器學習的自動缺陷篩選 | |
JP5405453B2 (ja) | 設計データ領域での検査データの位置を決める方法と装置 |