TWI821701B - 熱點預防方法與系統 - Google Patents

熱點預防方法與系統 Download PDF

Info

Publication number
TWI821701B
TWI821701B TW110124581A TW110124581A TWI821701B TW I821701 B TWI821701 B TW I821701B TW 110124581 A TW110124581 A TW 110124581A TW 110124581 A TW110124581 A TW 110124581A TW I821701 B TWI821701 B TW I821701B
Authority
TW
Taiwan
Prior art keywords
mentioned
hash values
hash
hotspot
image
Prior art date
Application number
TW110124581A
Other languages
English (en)
Other versions
TW202219811A (zh
Inventor
劉翼碩
夏致群
周信廷
蘇冠華
洪偉倫
陳志宏
陳科維
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202219811A publication Critical patent/TW202219811A/zh
Application granted granted Critical
Publication of TWI821701B publication Critical patent/TWI821701B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20021—Dividing image into blocks, subimages or windows
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Automation & Control Theory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Electrotherapy Devices (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本揭露提供熱點預防方法。從一積體電路的一佈局中裁剪複數影像。產生複數第一雜湊值。每一雜湊值是來自影像之一者。載入儲存在一熱點資料庫中的複數第二雜湊值。將每一第一雜湊值與每一第二雜湊值進行比較，以計算每一第一雜湊值與每一第二雜湊值之間的一相似度值。將相似度值與一預定臨界相似度值進行比較。相應於相似度值大於預定臨界相似度值的一結果，記錄具有結果的所對應的影像的一位置。位置是所對應的影像在佈局中的位置。

Description

熱點預防方法與系統
本發明實施例係有關於熱點預防方法，且特別係有關於使用熱點預防模型的熱點預防方法。
在積體電路的製造中，藉由從所製造的晶圓中進行物理測量，以在完成各個製程之後發現例如拓撲熱點的與製程相關的缺陷。 例如，為了找出與化學機械拋光（CMP）相關的缺陷，必須執行多個階段，包括電路設計階段、電路佈局階段、在實體晶圓上製造和執行CMP以及測量實體晶圓，以便發現拓撲缺陷。此製程通常需要三個月。
本發明實施例提供一種熱點預防方法。從一積體電路的一佈局中裁剪複數影像。產生複數第一雜湊值，其中每一雜湊值是來自影像之一者。載入儲存在一熱點資料庫中的複數第二雜湊值。將每一第一雜湊值與每一第二雜湊值進行比較，以計算每一第一雜湊值與每一第二雜湊值之間的一相似度值。將相似度值與一預定臨界相似度值進行比較。相應於相似度值大於預定臨界相似度值的一結果，記錄具有結果的所對應的影像的一位置，其中位置是所對應的影像在佈局中的位置。
再者，本發明實施例提供一種熱點預防方法。從一積體電路的一佈局中裁剪複數影像。產生複數雜湊值，其中每一雜湊值是來自影像之一者。搜索一熱點資料庫，以找到相似於雜湊值的複數相似雜湊值，其中熱點資料庫儲存索引到具有複數熱點的影像的雜湊值。在積體電路的佈局上標記與相似雜湊值相關聯的影像的複數位置。
再者，本發明實施例提供一種熱點預防系統。熱點預防系統包括資料庫，儲存在一有形媒體。資料庫包括複數條目。條目：一雜湊值；關聯於雜湊值的一影像，而影像包括一熱點；一配方，配置為減少熱點；以及熱點的一拓撲資訊。
以下揭露內容提供了許多用於實現在此所提供之標的不同部件的不同實施例或範例。以下描述組件和排列的具體範例以簡化本發明之實施例。當然，這些僅僅是範例，而不在於限制本發明之保護範圍。例如，在以下描述中，在第二部件上方或其上形成第一部件，可以包含第一部件和第二部件以直接接觸的方式形成的實施例，並且也可以包含在第一部件和第二部件之間形成額外的部件，使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明之實施例可在各個範例中重複參考標號及/或字母。此重複是為了簡單和清楚的目的，其本身並非用於指定所討論的各個實施例及/或配置之間的關係。
另外，在空間上的相關用語，例如“在---之下（beneath）”、“之下（below）”、 “低於（lower）”、 “在---之上（above）”、 “之上（upper）”或類似的用語，係用於說明顯示於圖中的某一特徵與另一特徵之間的關係。除了描繪於圖中的方向以外，這些相對用語包括使用或操作這些元件的不同方向。元件也有可能具有其他方向（轉90度或位於其他方向），且內文中關於空間的相對敘述可依據上述原則作類似的解釋。
根據一些實施例，提供了一種用於製造積體電路的避免熱點的方法。根據一些實施例，顯示了用於預測熱點並使用預測的熱點來找到最佳配方的系統和製程。本文中所論述的實施例是為了提供實例以便能夠製成或使用本揭露的標的，且此項技術中具有通常知識者將易於理解，可在保持處於不同實施例的預期範圍內的同時作出潤飾。在所有多個圖示及說明性實施例中，類似的元件符號用以指定類似的元件。雖然方法的實施例可被描述為按特定次序執行，然而亦可以任一邏輯次序執行其他方法實施例。
在整個揭露中，術語“熱點”是指在積體電路製造過程中所產生的缺陷，而不是與設計有關的缺陷。換句話說，術語“熱點”是指與製程有關的缺陷。熱點的一個例子是化學機械拋光（CMP）製程中所產生的缺陷，這將參考第1圖至第4圖進行詳細討論，而熱點還可以涉及其他類型的缺陷，包括但不限於：與蝕刻製程有關的缺陷（例如打算去除但在蝕刻製程中未能去除的部分）、與沉積製程有關的缺陷等。
第1圖至第4圖係顯示一些特徵的沉積、CMP製程以及作為CMP的結果的幾種可能的結果。應當理解，第1圖至第4圖係顯示用於形成金屬線的CMP製程的示範性結構，而實際的CMP製程可以應用於不同的結構、不同的材料等。參考第1圖，提供晶圓10。晶圓10包括基底層20，其可以包括，例如，矽基底以及上面的結構和層，並且未顯示細節。多個溝槽可以形成延伸至基底層20的介電層。然後進行沉積製程以沉積膠層 （glue layer）22以及在膠層22上沉積金屬材料24。根據本揭露的一些實施例，膠層22可包括或由鈦、氮化鈦、鉭、氮化鉭等形成。金屬材料24可以包括銅、鋁、銅等。由於基底層20中的溝槽的拓撲結構，所沉積的金屬材料24具有可反映基底層20的拓撲結構的非平面頂表面。執行CMP製程以去除金屬材料24的多餘部分，從而產生多個導電特徵26（包括26A和26B），其可以包括金屬線、導通孔、接觸插塞等，如第2、3或4圖所顯示。
由於各種因素，例如基底結構20的拓撲，舉例而言，溝槽的密度和寬度，以及CMP製程的配方，可以實現不同的結果，如第2、3及4圖所顯示。在整個揭露中，術語“配方”是指製程條件的集合，例如CMP製程中（子）步驟的數量、研磨漿（slurry）的類型、研磨漿的流速、晶圓對拋光墊（polishing pad）的下壓力（down force）、修整（dressing）、旋轉速度等。因此，配方包括固定的製程條件的集合。當某個配方的一或多個製程條件發生變化時，則視為產生另一個配方。第2圖係顯示要實現的理想情況。在第2圖中，所有得到的導電特徵26（包括26A和26B）的頂表面是共平面的，並與導電特徵26的寬度和圖案密度無關。
第3圖係顯示一種實際情況，這是不理想的，但仍然可以接受。由於圖案負載效應（loading effect），具有較高密度和/或較大寬度的金屬材料24的部分比具有較低密度和/或較小寬度的金屬材料24的部分被拋光得更多，從而導致碟狀效應（dishing effect）並產生凹陷。凹部的深度D1小於設計規格，因此不會產生熱點。例如，設計規格可能要求凹陷深度要小於約10 nm。由於所有凹陷的深度D1均小於規格，所以結果是可接受的，以及凹陷不是熱點。
第4圖係顯示在溝槽為寬和/或溝槽的圖案密度高的情況下產生熱點的情況。例如，寬溝槽的凹陷深度D2大於設計規格（例如10nm）。這些不合格的凹陷可能導致後續製程的問題，而根據特定的電路設計，該問題可能包括電路短路、電路斷路等。在整個描述中，不合規格的凹陷被作為示範例熱點以解釋本揭露的概念。另外，應當理解，第3及4圖係顯示CMP製程中的過度拋光，而不足拋光時，其中也可能發生某些部分的拋光較少（因此高於基底層20的頂面）的拋光，並且當產生的隆起（hump）超出規格時，也可能會產生熱點。熱點可能會導致產品良率下降，並且需要消除或至少降低到規格內。
第5圖係顯示根據本揭露之一些實施例所述的積體電路的設計和製造的示意性流程。首先提供電路設計（操作30），而該設計可以包括電路的示意圖。接著，準備電路的佈局（操作32）。根據佈局，使用根據本揭露的實施例提供的模型來預測熱點及其在佈局中的位置（操作34）。熱點預測的細節將顯示在第13圖的操作300。在隨後的段落中將詳細討論模型的產生、使用和改進。在整個描述中，該模型被稱為熱點預防模型。
在預測熱點之後，基於所預測的熱點來選擇可能導致熱點數量最少的配方（以下稱為所選配方）（操作36），從而藉由使用所選配方來執行CMP，使得熱點的數量被最小化，且嚴重性（例如第4圖所顯示的深度D1和D2）也被最小化。配方選擇的細節將顯示在第15圖的操作400。該配方隨後用於在晶圓上製造電路，並用於在實體晶圓上執行CMP製程（操作38）。應當理解，直到選擇了所選擇的配方的時間點，在實施該特定佈局的任何晶圓上可能都沒有執行任何CMP製程。在CMP製程之後，可以測試所產生的拋光晶圓（操作40）以驗證熱點的出現和位置。測試結果更可以用於改善熱點預防模型，而該改善操作包括在第18圖所顯示的操作500。
在隨後的段落中，將詳細描述用於建立和改進熱點資料庫的操作流程200（第6圖）、使用熱點資料庫在電路佈局上預測熱點的操作流程300（第13圖）以及建議所選擇配方的操作流程400（第15圖）。這些操作組合在一起提供了一種預測和消除（或至少最小化）熱點的解決方案，而不需要在實體晶圓上實際執行製程（例如CMP製程）。
參考第6圖，提供用於產生和改善熱點資料庫的操作流程200。參考操作202，提供了實施電路的晶片的訓練佈局。晶片佈局可以採用圖形資料系統（GDS）格式或是任何其他適用格式的形式。在整個描述中，佈局也可稱為GDS檔案。應當理解，訓練佈局可以專門用於產生資料熱點庫，而不用於產品的大量生產，或者可以是將在產品晶圓上實施的產品佈局。
然後，製造實驗晶圓以實施訓練GDS檔案。第8圖係顯示所對應的晶圓42的示意圖，其包括多個晶片（chip）44，並且在每個晶片44中實施了佈局（訓練GDS檔案）。在執行CMP製程之後，執行測試以測量晶圓42的表面型態（在第6圖的操作204），並識別出晶圓42中的熱點46。記錄晶圓42中熱點46的位置，如第6圖的操作208所顯示。由於在操作204中可能會發現多個熱點46，因此記錄了晶圓42中的多個位置。
接著，如第6圖的操作210所顯示，對於找到的每一熱點46，從佈局中裁剪影像，而該影像可以採用列（row）GDS檔案的形式。例如，第9圖係顯示所裁剪的影像的示範例。假設在位置48找到熱點46，則從列佈局資料中裁剪出圍繞熱點46的影像。影像可以是矩形，也可以是正方形。選擇所裁剪影像的長度L1和寬度W1，使得熱點46周圍的周圍環境足夠大，以包括其圖案和密度等可能導致熱點46的周圍特徵，但又不能太大而包括到不會影響熱點46產生的特徵。例如，長度L1和寬度W1可以在大約64μm和大約512μm之間的範圍內。由於在操作204中可能發現單一或多個熱點46，因此可以從晶圓42的佈局中裁剪出單一或多個影像。
參考第6圖的操作212，從所裁剪的影像產生雜湊值（hash value）。第7圖係顯示從影像產生雜湊值的示範例。由於無法索引且無法搜索影像，因此影像由雜湊值表示，其是影像的唯一數位表示。雜湊值和影像是一對一的關係，因此相同的影像將產生相同的雜湊值，而不同的影像將產生不同的雜湊值。此外，彼此相似的影像將產生相似的雜湊值，並且可以計算雜湊值的相似度。雜湊值的相似度也代表影像的相似度。例如，雜湊值的相似度可以在0到1之間，其中值0是表示彼此完全不同的影像，而值1是表示相同的影像。可以使用現有演算法和工具執行來自影像的雜湊值的產生以及雜湊值的相似度的計算。例如，感知雜湊（Perceptual hash，pHash）使用的離散餘弦變換（Discrete Cosine Transform，DCT）演算法是已知的可用演算法。
可以通過由二維矩陣表示的中間值來得到雜湊值，然後中間值被轉換為由一串的數字和字母表示的雜湊值。例如，第7圖係顯示三個示範例影像的影像A、影像B和影像C。未顯示出影像的細節。影像A是顯示一個人穿著厚衣物坐在雪地上且有棵樹在雪地裡。影像B相似於影像A，而不同之處在於其已與影像A進行了等化（equalize），並調整了顏色和對比度。影像C是顯示人臉的額頭上戴著護目鏡，而臉的周圍有火焰。在每一影像A，B和C的右側，提供了一個8×8的二維矩陣，而該矩陣是從所對應的影像和/或二維矩陣所產生。雜湊值（包括數字和字母）顯示在各個矩陣的右側。參考回第6圖，當在操作204中找到單一或多個熱點46時，裁剪單一或多個影像，並且在操作212中產生單一或多個雜湊值。
參考第6圖的操作214，通過分組演算法將多個雜湊值分成為一或多組，其中分組是根據雜湊值的相似度進行的，而具有相似的雜湊值會被分組在相同雜湊組。使用第10圖說明示例性分組演算法。第10圖係顯示在二維空間中的多個圓圈，用於可視地顯示出雜湊值，其中每一圓圈是代表從所裁剪影像所產生的雜湊值。在分組演算法中，多個雜湊值，其包括示例性的雜湊值H1至H13，被一個一個地處理。假設處理的順序是雜湊值的序列號（例如從1到13）。當處理雜湊值H1時，由於不存在其他雜湊值，且不存在先前產生的雜湊組，因此可產生第一雜湊組G1，且將雜湊值H1放入第一雜湊組G1中。最先放置的雜湊值H1被認為是第一雜湊組G1的中心。
接著，處理第二雜湊值H2。計算雜湊值H2與第一雜湊組G1的中心（中心為H1）之間的相似度值（similarity value）。假設相似度值大於預定臨界相似度值，則認為雜湊值H1和H2彼此相似，且雜湊值H2會屬於第一雜湊組G1。在整個描述中，具有相似度值大於預定臨界相似度值的兩個雜湊值會被稱為相似雜湊值。它們所對應的影像也稱為相似影像。雜湊值H2被加入至第一雜湊組G1中。根據一些實施例，臨界相似度值為0.9，而其他值可以被使用。
假設下一個處理的雜湊值是H3，則計算雜湊值H3與第一雜湊組G1的中心H1之間的相似度值。進一步假設相似度值是等於或小於預定臨界相似度值，則認為雜湊值H1和H3為不相似，且雜湊值H3不會屬於第一雜湊組G1。因此，將產生第二雜湊組G2，並將雜湊值H3放入第二雜湊組G2中。雜湊值H3是第二雜湊組G2的中心。
在後續的處理中，對剩餘的每一雜湊值H4至H13進行逐一處理，以計算它們與現有雜湊組（例如G1和G2）的中心的相似度，從而可以決定新處理的雜湊值是屬於哪個雜湊組，或者是否應產生新的雜湊組。第10圖係顯示雜湊值H12不相似於任何中心（例如H1和H3），從而產生另外的雜湊組G3，以及雜湊值H12將放置在雜湊組G3中。其他雜湊值H4-H11和H13在雜湊組G1或G2中。
參考第6圖的操作216，擷取每一雜湊組的中心，而這些中心可以是最先放入各雜湊組中的雜湊值。擷取出雜湊組的中心之後，丟棄非中心雜湊值，因為每一中心都相似於並且可以表示該組中的其他雜湊值。換句話說，由相同雜湊組中的所丟棄雜湊值表示的裁剪影像會相似於雜湊組的中心雜湊值所表示的裁剪影像。不同雜湊組的中心雜湊值的雜湊值會彼此不相似。否則，如果兩個中心雜湊值彼此相似，則兩個中心雜湊值將被放置在相同雜湊組，因此只有一個是中心，而另一個將被丟棄。
參考第6圖，在操作218中，為未被丟棄的每一雜湊值組成一個熱點資料庫（包括資料庫），而未被丟棄的雜湊值是雜湊組的中心。根據一些實施例，產生多個配方，如第6圖的操作206所顯示。參考第18圖，其討論多個配方的產生和改善。多個配方還可以包括已知能夠消除某些類型的影像的熱點的經驗配方。多個配方中的每一者都對應於如第18圖所顯示的測試GDS檔案，其具有其雜湊值。將雜湊組的未被丟棄的中心的雜湊值與（通過相似度值的計算）對應於配方的GDS檔案的雜湊值進行比較，以及其所對應的測試GDS檔案是最接近中心雜湊值的配方是與各自的中心雜湊值相關聯。每個中心雜湊值將與一個配方相關聯。
除了配方之外，從中產生所對應的中心雜湊值的裁剪影像是與中心雜湊值相關聯。還有，正如在後續段落中將要討論的，預期的拓撲資訊（例如熱點是在拋光不足還是在拋光之中，以及凹陷深度還是隆起高度）也與配方相關聯（將描述於第18圖）。預期的拓撲資訊也將在第18圖所顯示的操作中得到。因此，每一熱點資料庫條目（entry）都包括一雜湊值、相對應的裁剪影像、相對應的配方和相對應的拓撲資訊。產生多個熱點資料庫條目。熱點資料庫條目的索引可以是雜湊值。這些熱點資料庫條目被儲存在熱點資料庫222的資料庫中，如第6圖的操作220所顯示。
同樣如第6圖所顯示，通過操作流程200中的操作，可以建立和更新熱點預防模型223。熱點預防模型223合併了前面討論的GDS檔案和熱點之間的關係，並使用GDS檔案或是裁剪的影像（或其所對應的雜湊值）作為條目參數，並輸出熱點作為輸出參數。
第11和12圖係顯示示範性裁剪影像，其與雜湊值被儲存在熱點資料庫中。應當理解第11和12圖是示意性的，其顯示出一些大區域52的輪廓，而未顯示出一些較小區域的輪廓。再者，在每一區域52內，有例如平行帶（parallel strip）的多個圖案，且未顯示區域52中的圖案。所顯示之區域52中圖案的尺寸、形狀和密度可以彼此不同。形成熱點46周圍環境的不同圖案、圖案密度等是熱點的原因。例如，在第11圖中，區域50具有小的線寬，而其遠小於其周圍區域52的線寬。區域50也可以具有更高的圖案密度，而其遠高於其周圍區域52的圖案密度。這會導致出現熱點46。當在其他GDS檔案中找到具有類似環境的類似影像時，則可能會出現熱點。
第12圖係顯示儲存在熱點資料庫中的裁剪影像。相似地，顯示出一些大區域的輪廓的區域52，而未顯示出一些較小區域的輪廓。此外，在每一區域52內，存在未顯示的多個圖案，例如平行帶。所顯示之區域52的圖案的尺寸、形狀和密度可以彼此不同，從而導致個別的熱點46。
在先前的討論中，假設當操作流程200開始時，尚未產生熱點資料庫222，且先前也沒有產生雜湊組和中心雜湊值。因此，新的雜湊組將產生，並產生熱點資料庫。一旦熱點資料庫222產生，就可以使用新的訓練GDS檔案不斷改善熱點資料庫222，而新的訓練GDS檔案可以是大量生產的GDS檔案，或是特別用於訓練目的而不是用於生產的GDS檔案。在新的GDS檔案上重複第6圖中的操作202、204、208、210、212和214。因此，從實施了新的GDS檔案的新製造的晶圓中發現了多個新的熱點，並因此裁剪了多個新影像。然後從新裁剪的影像中產生多個新的雜湊值。然後，新產生的雜湊值被一一處理，並且計算它們與現有中心雜湊值（儲存在熱點資料庫222中）的相似度。可以理解的是，此時，所儲存的中心雜湊值在理論上仍是雜湊組的中心，只是每一雜湊組是一個只有一個雜湊值的單成員組（非中心成員已經被丟棄），其是先前處理的雜湊組的中心。計算與熱點資料庫222中所儲存的每一中心雜湊值的相似度，以決定新處理的雜湊值是否屬於現有雜湊組。如果它屬於現有雜湊組之一，則新處理的雜湊值及其所對應的裁剪影像、配方、拓撲資訊等將被丟棄，因為相似的熱點已經存在於熱點資料庫222中。如果新處理的雜湊值不相似於任何所儲存的中心雜湊值、新處理的雜湊值及其所對應的裁剪影像、配方、拓撲資訊，則將其儲存在新處理的雜湊值中作為新條目 。透過此操作，可以改善熱點資料庫222。
第13圖係顯示操作流程300，而該流程是使用熱點資料庫222來決定新GDS檔案（新佈局）中可能的熱點的操作流程。參考操作302，提供新的GDS檔案（佈局）。接著，在操作304，新的GDS檔案被裁剪為多個裁剪後的影像，而每一影像的大小為L2 x W2，如第14圖所顯示。例如，第14圖係顯示佈局55的設計，而佈局55被劃分為具有長度為L2和寬度為W2的多個影像56的陣列。根據一些實施例，長度L2是等於長度L1（第8圖），以及寬度W2等於寬度W1。根據其他實施例，長度L2可以大於或是小於長度L1（第8圖），而寬度W2可以大於或小於寬度W1。
參考操作306，對每一裁剪影像56進行處理以產生雜湊值。產生雜湊值的方法相似於參考第6圖中操作212所討論的方法，因此不再重複於此。
參考第13圖中的操作308，將儲存在熱點資料庫222的（中心）雜湊值載入至電腦和個別的軟體中。將每一新產生的雜湊值與來自熱點資料庫222的每一載入的雜湊值進行比較，以比較它們的相似度，如操作310所顯示。例如，當新產生的雜湊值和從熱點資料庫載入的雜湊值之一者是相似時，決定新產生的雜湊值和所對應的裁剪影像已經由儲存在熱點資料庫222中的相似雜湊值所表示（操作312）。更決定在各個裁剪影像中可能產生熱點。因此，在各個GDS檔案中標記所對應影像的位置（操作314）。例如，當裁剪的影像位於從第14圖中的佈局55所劃分的陣列的第2列（row）和第3行（column）時，將標記位置(2,3)。藉由將所有新產生的（裁剪影像的）雜湊值與資料庫中的所有雜湊值進行比較，將產生GDS檔案54（第14圖）中所有熱點（如果有）的列表，且每一熱點的所對應的位置都會標記在對應的GDS檔案中。標記的位置可能會在將來使用。例如，在CMP製程之後，檢查標記位置處的晶片的部分以判斷熱點是否已被成功消除或是至少被減少。
另一方面，如果新產生的雜湊值都不相似於從熱點資料庫載入的任何雜湊值，則判斷新產生的雜湊值和所對應的裁剪影像並未被熱點資料庫222中的任何熱點資料庫條目所表示（操作312）。換句話說，從GDS檔案中找不到雜湊值，以及該操作可以結束（操作316）。因此，可以在不考慮熱點的情況下製造佈局。
第15圖係顯示用於決定和建議配方的操作流程400，而該配方用於執行CMP製程，以消除或至少減少如第13圖所顯示的操作流程300中發現的熱點。參考操作402，擷取在操作流程300（第13圖）的操作314中所產生的熱點的列表。如果沒有發現熱點，則結束操作流程。如果找到一或多個熱點，則進行比較以在熱點資料庫222的熱點中找到相似於所找到的熱點。為了執行比較，將儲存在熱點資料庫222中的雜湊值首先載入至個別的工具和電腦中，並計算所找到的熱點的雜湊值以及儲存在熱點資料庫中所對應的雜湊值之間的相似度值（藉由計算相似度值），如操作406所顯示。根據GDS檔案中發現的熱點的總數，可以存在一或多個相似度值，而每一相似度值會對應於所發現的熱點之一者。根據所對應（熱點的雜湊值）的相似度值對熱點進行排序（操作406），相較於具有較低相似度值的熱點，具有較高相似度值的熱點會具有更高的優先級。
參考操作流程400的操作408，例如，藉由索引到在熱點資料庫222中所對應的儲存的中心雜湊值，從熱點資料庫222中找到GDS檔案、拓撲資訊以及對應於所排序的熱點的個別配方。分析拓撲資訊，並選擇找到的配方之一者（操作410）。根據一些實施例，所選擇的配方是對應於最高排序的雜湊值的配方。根據一些實施例，考慮其他因素，所選擇的配方是對應於未排序為最高的雜湊值之一者的配方。所選擇的配方因此可以用於在個別的實體晶圓上執行CMP製程。
第16圖係顯示第15圖中操作流程400中的操作406和410的圖形表示。如第16圖所顯示，找到的熱點的多個雜湊值（由其二維矩陣表示）產生對應於圖15中的操作404的產生的熱點。接者，更根據第15圖中的操作406，計算所找到的熱點與在熱點資料庫222中所對應的代表熱點之間的相似度值，並排序所找到的熱點（及它們的雜湊值）。如第16圖所顯示，重新排列所顯示之雜湊值的順序以顯示排序。第16圖更顯示對應於所排序的雜湊值的多個配方和GDS檔案。接著，選擇配方之一者（操作410），並且在該示範例中所選擇的配方是配方B。在其他實施例中，可以選擇具有最高排序的配方（配方A）。
第17圖係顯示用於CMP製程的示範例配方。每一配方可以包括在CMP製程中執行的（子）步驟，以及參數可使用在每一步驟中。在所顯示的示範例中，有四個步驟：步驟1、步驟2、步驟3和步驟4，而每一步驟都由多個參數所執行，且參數在步驟之間變化。例如，可能存在頭旋轉（head rotation）A、頭旋轉B、研磨漿流量（slurry flow）A（第一研磨漿的流速）、研磨漿流量B（第二研磨漿的流速）、下壓力（down force）（晶圓頭在拋光墊上）、修整開/關（無論墊片調節器（pad conditioner）是打開還是關閉）等。X軸是表示CMP製程的時間，而Y軸是表示參數及所對應的值。例如，對於每個值，在任何時候，當對應的條（bar）存在時，所對應的參數都會打開，並且如果該條較寬（在Y方向上），則對應的參數將具有較高的值。例如，研磨漿B在步驟1的初始階段具有較高的流速，然後在步驟1的其餘時間中關閉。在整個步驟2中，研磨漿B的流量相對較小，且在整個步驟3和整個步驟4中為關閉。在步驟1和步驟2中以較小的下壓力打開墊片調節器（藉由修整開/關來表示），並且在步驟3和步驟4中以相對較大的下壓力打開墊片整節器。在整個描述中，當配方被稱為調整時，它表示步驟、參數和參數值的組合的調整，這意味著當調整任何參數時，該配方都被視為調整。
第18圖係顯示用於改善配方以及用於訓練熱點預防模型223（第6圖）的操作的操作流程500。在整個描述中，熱點預防模型223可以替代地稱為機器學習（Machine-Learning，ML）模型，因為可以通過在操作流程500的改善操作中學習來改進模型。 改善的配方（配方A、B、C與D）可以使用為第6圖中操作206所儲存的配方。
參考第18圖，提供多個GDS（佈局）檔案A、B、C和D。 GDS檔案A、B、C和D可以彼此相同、彼此略有不同，或是可以彼此完全不同。每個配方改善操作都會通過迭代（iteration）來改進配方。例如，提供了GDS檔案A（操作502），並將其饋送到熱點預防模型223（第6圖），使得由熱點預防模型223產生並輸出可能發生的熱點。然後，建議配方A，並且在操作400（第15圖）中顯示所建議的（選擇的）配方A的形成。然後，所選擇的配方A用於在實施GDS檔案A的實體晶圓上執行CMP製程。然後在晶圓上執行測量以確定晶圓上的熱點和拓撲資訊，並產生晶圓結果（操作506）。在測量中，將檢查晶圓上在步驟314（第13圖）中被標記的位置，以決定在操作312（第13圖）中所發現的各個熱點是否已被消除或至少被減少。如果消除或至少減少了熱點，則決定該配方是有益的，並且可能會或可能不會得到進一步改善。如果熱點沒有減少甚至有惡化，則需要其他方法。
根據於晶圓結果，訓練資料508（可能包括測量結果）被反饋到熱點預防模型223，而熱點預防模型223被更新（操作510）。例如，當測量結果是指示找到一些新的熱點或某些預期的熱點不存在時，將會更新熱點預防模型223，使得熱點預防模型223輸出新發現的熱點，並且將不再輸出不存在的模型。
此外，基於測量結果，可以修改配方A，例如，用以消除剩餘的發現的熱點。然後可以製造另一個晶圓並且使用修改後的配方A來執行CMP，以及可以執行測量以決定熱點和拓撲資訊。這構造了一個迭代，並且迭代可以繼續進行直到結果令人滿意。
GDS檔案A、B、C、D可以彼此相同，並且初始配方A、B、C、D可以選擇為不同，使得可以在不同方向上改善配方，最終可以在修改的配方A，B，C和D中選擇出優化配方，而每個配方是以其自己的迭代進行修改。也可以使用彼此不同的GDS檔案A、B、C、D，使得產生的模型可以涵蓋不同的佈局，並且可以針對不同的佈局產生更多配方。
第19圖係顯示用於執行任務的工具600，其包括但不限於計算、決定和儲存熱點資料庫222。例如，可以使用包括硬體和軟體（電腦程式碼）的電腦（處理器）602來執行顯示在操作流程200、300、400和500中的操作。工具600的程式碼可以被實施為例如硬體驅動器、盤等的非暫時性儲存媒體上。可以實施在例如硬碟之類的儲存器中的熱點資料庫222是電性連接並信號連接至電腦602，以進行儲存和擷取。
本揭露的實施例具有一些有利特徵。藉由預測熱點並選擇配方以減少/消除預測的熱點，無需製造實體晶圓並測量實體晶圓去找到熱點。可以使用有望消除潛在熱點的配方來製造第一實體晶圓。製造週期可以大大減少，例如減少三分之一。
本揭露提供一種熱點預防方法。熱點預防方法包括從一積體電路的一佈局中裁剪複數影像。熱點預防方法更包括產生複數第一雜湊值，其中每一雜湊值是來自影像之一者。熱點預防方法更包括載入儲存在一熱點資料庫中的複數第二雜湊值。熱點預防方法更包括將每一第一雜湊值與每一第二雜湊值進行比較，以計算每一第一雜湊值與每一第二雜湊值之間的一相似度值。將相似度值與一預定臨界相似度值進行比較。熱點預防方法更包括相應於相似度值大於預定臨界相似度值的一結果，記錄具有結果的所對應的影像的一位置，其中位置是所對應的影像在佈局中的位置。
在一些實施例中，影像形成一陣列，以及位置包括陣列中所對應的影像的列號和行號。
在一些實施例中，熱點預防方法更包括在一晶圓上製造積體電路，其中在晶圓上執行一化學機械拋光製程。熱點預防方法更包括從位置找到複數熱點，其中熱點是由於化學機械拋光製程在晶圓所導致的缺陷。
在一些實施例中，裁剪影像更包括：將佈局劃分為具有影像的一陣列；以及裁剪陣列中的每一影像。
在一些實施例中，預定臨界相似度值為0.9。
在一些實施例中，熱點預防方法更包括從一附加積體電路的一附加佈局中裁剪複數附加影像。熱點預防方法更包括產生複數第三雜湊值，其中每一第三雜湊值是來自附加影像之一者。熱點預防方法更包括將每一第三雜湊值與儲存在熱點資料庫中的所有的複數雜湊值進行比較，以找到相似於第三雜湊值的一雜湊值組。熱點預防方法更包括將雜湊值組的雜湊值的複數相似度值進行排序。
在一些實施例中，熱點預防方法更包括選擇與雜湊值組的雜湊值之一者相關的一配方。
本揭露提供一種熱點預防方法。熱點預防方法包括從一積體電路的一佈局中裁剪複數影像。熱點預防方法更包括產生複數雜湊值，其中每一雜湊值是來自影像之一者。熱點預防方法更包括搜索一熱點資料庫，以找到相似於雜湊值的一相似雜湊值，其中熱點資料庫儲存索引到具有複數熱點的影像的雜湊值。熱點預防方法更包括在積體電路的佈局上標記與相似雜湊值相關聯的影像的複數位置。
在一些實施例中，熱點預防方法更包括在一晶圓上實施積體電路的佈局，其中實施包括使用一配方在晶圓上執行一化學機械拋光製程。熱點預防方法更包括檢查晶圓上的位置，以決定在位置的熱點。
在一些實施例中，熱點預防方法更包括根據已發現的相似雜湊值，決定配方。
在一些實施例中，相似雜湊值與熱點資料庫中的複數儲存配方相關聯，以及其中配方是選自儲存配方。
在一些實施例中，配方包括在化學機械拋光製程中所使用的一研磨漿的一第一持續時間和流速，以及在化學機械拋光製程中所使用的每一修整和下壓力的一第二持續時間和大小。
在一些實施例中，每一影像具有一正方形，而正方形的長度和寬度在大約64μm和大約256μm之間的範圍內。
在一些實施例中，熱點資料庫包括複數條目，而每一條目包括雜湊值、影像、配方和拓撲資訊。
在一些實施例中，熱點資料庫是由雜湊值所索引。
本揭露提供一種熱點預防系統。熱點預防系統包括資料庫，儲存在一有形媒體。資料庫包括複數條目。條目：一雜湊值；關聯於雜湊值的一影像，而影像包括一熱點；一配方，配置為減少熱點；以及熱點的一拓撲資訊。
在一些實施例中，熱點預防系統更包括一工具，包括一軟體。軟體被配置為從影像產生雜湊值。
在一些實施例中，儲存在資料庫中的條目中的任意一對雜湊值的相似度值是小於0.9。
在一些實施例中，熱點包括出現在影像中心的凹陷或隆起。
在一些實施例中，配方包括配置為減少熱點的製程條件。
雖然本發明已以較佳實施例發明如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10:晶圓 20:基底層 22:膠層 24:金屬材料 26,26A-26B:導電特徵 30-40:操作 42:晶圓 44:晶片 46:熱點 48:位置 50,52:區域 55:佈局 56:影像 200:操作流程 202-222:操作 223:熱點預防模型 300:操作流程 302-316:操作 400:操作流程 402-410:操作 500:操作流程 502-506:操作 600:工具 602:電腦 A-C:影像 G1-G3:雜湊組 H1-H13:雜湊值
第1圖至第4圖係顯示根據一些實施例所述之執行化學機械拋光製程的結構的剖面圖。 第5圖係顯示根據一些實施例所述之積體電路的設計和製造的示意性流程。 第6圖係顯示根據一些實施例所述之建立熱點資料庫的流程圖。 第7圖係顯示根據一些實施例所述之示範例影像和所產生的雜湊值。 第8圖係顯示根據一些實施例所述之具有熱點的示範例晶圓的示意圖。 第9圖係顯示根據一些實施例所述之示範例裁剪影像。 第10圖係顯示根據一些實施例所述之雜湊值的分組。 第11和12圖係顯示根據一些實施例所述之裁剪影像中具有不同圖案密度和線寬的代表區域。 第13圖係顯示根據一些實施例所述之使用熱點資料庫決定可能的熱點的流程圖。 第14圖係顯示根據一些實施例所述之將佈局裁剪為多個裁剪影像的示意圖。 第15圖係顯示根據一些實施例所述之尋找對應於熱點的配方的操作流程。 第16圖係顯示根據一些實施例所述之尋找配方的圖形表示。 第17圖係顯示根據一些實施例所述之示範例配方。 第18圖係顯示根據一些實施例所述之改善熱點預防模型和改進配方的操作。 第19圖係顯示根據一些實施例所述之執行任務的系統。
200:操作流程
202-222:操作
223:熱點預防模型

Claims (10)

  1. 一種熱點預防方法，包括：從一積體電路的一佈局中裁剪複數影像；產生複數第一雜湊值，其中每一上述雜湊值是來自上述影像之一者，以及每一上述雜湊值包括數字和字母；載入儲存在一熱點資料庫中的複數第二雜湊值；將每一上述第一雜湊值與每一上述第二雜湊值進行比較，其中上述比較包括計算每一上述第一雜湊值與每一上述第二雜湊值之間的一相似度值；將上述相似度值與一預定臨界相似度值進行比較；以及相應於上述相似度值大於上述預定臨界相似度值的一結果，記錄具有上述結果的所對應的上述影像的一位置，其中上述位置是所對應的上述影像在上述佈局中的位置。
  2. 如請求項1所述之熱點預防方法，其中裁剪上述影像更包括：將上述佈局劃分為具有上述影像的一陣列；以及裁剪上述陣列中的每一上述影像。
  3. 如請求項1所述之熱點預防方法，更包括：從一附加積體電路的一附加佈局中裁剪複數附加影像；產生複數第三雜湊值，其中每一上述第三雜湊值是來自上述附加影像之一者；將每一上述第三雜湊值與儲存在上述熱點資料庫中的所有的複數雜湊值進行比較，以找到相似於上述第三雜湊值的一雜湊值組；以及將上述雜湊值組的上述雜湊值的複數相似度值進行排序。
  4. 如請求項3所述之熱點預防方法，更包括：選擇與上述雜湊值組的上述雜湊值之一者相關的一配方。
  5. 一種熱點預防方法，包括：從一積體電路的一佈局中裁剪複數影像，以便將上述積體電路的上述佈局劃分成具有複數矩形區域的一陣列，其中每一上述矩形區域是對應於上述影像之一者；產生複數雜湊值，其中每一上述雜湊值是來自上述矩形區域之一者；搜索一熱點資料庫，以找到相似於上述雜湊值的複數相似雜湊值，其中上述熱點資料庫儲存索引到具有複數熱點的上述影像的上述雜湊值；以及在上述積體電路的上述佈局上標記與上述相似雜湊值相關聯的上述影像的複數位置。
  6. 如請求項5所述之熱點預防方法，更包括：在一晶圓上實施上述積體電路的上述佈局，其中上述實施包括使用一配方在上述晶圓上執行一化學機械拋光製程；以及檢查上述晶圓上的上述位置，以決定在上述位置的上述熱點。
  7. 如請求項6所述之熱點預防方法，更包括：根據已發現的上述相似雜湊值，決定上述配方。
  8. 如請求項6所述之熱點預防方法，其中上述配方包括在上述化學機械拋光製程中所使用的一研磨漿的一第一持續時間和流速，以及在上述化學機械拋光製程中所使用的每一修整和下壓力的一第二持續時間和大小。
  9. 一種熱點預防系統，包括：一資料庫，儲存在一有形媒體，其中上述資料庫包括複數條目，而每一上述條目包括：一雜湊值，包括數字和字母；一影像，關聯於上述雜湊值，其中上述影像包括一熱點；一配方，配置為減少上述熱點；以及 上述熱點的一拓撲資訊。
  10. 如請求項9所述之熱點預防系統，其中儲存在上述資料庫中的上述條目中的任意一對上述雜湊值的相似度值是小於0.9。
TW110124581A 2020-07-10 2021-07-05 熱點預防方法與系統 TWI821701B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/926,026 2020-07-10
US16/926,026 US11443095B2 (en) 2020-07-10 2020-07-10 Hotspot avoidance method for manufacturing integrated circuits

Publications (2)

Publication Number Publication Date
TW202219811A TW202219811A (zh) 2022-05-16
TWI821701B true TWI821701B (zh) 2023-11-11

Family

ID=77155507

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110124581A TWI821701B (zh) 2020-07-10 2021-07-05 熱點預防方法與系統

Country Status (7)

Country Link
US (3) US11443095B2 (zh)
EP (1) EP3936956A1 (zh)
JP (1) JP2022016403A (zh)
KR (1) KR102584046B1 (zh)
CN (1) CN113449484A (zh)
DE (1) DE102020118475A1 (zh)
TW (1) TWI821701B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11748868B2 (en) * 2020-09-08 2023-09-05 Kla Corporation Unsupervised pattern synonym detection using image hashing
US11942532B2 (en) * 2021-08-30 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140376801A1 (en) * 2013-06-19 2014-12-25 Kla-Tencor Corporation Detecting Defects on a Wafer with Run Time Use of Design Data
US20150069232A1 (en) * 2013-09-09 2015-03-12 Hermes-Microvision, Inc. Hot Spot Identification, Inspection, and Review
TW201842457A (zh) * 2017-04-12 2018-12-01 美商諳科半導體有限公司 以圖案為中心之製程控制
US20190333205A1 (en) * 2017-01-18 2019-10-31 Asml Netherlands B.V. Defect pattern grouping method and system

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870052B2 (ja) * 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
JP4574140B2 (ja) * 2003-08-27 2010-11-04 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いる研磨方法
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7685558B2 (en) * 2006-05-15 2010-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for detection and scoring of hot spots in a design layout
US8126255B2 (en) * 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
US8434037B2 (en) * 2008-11-26 2013-04-30 Texas Instruments Incorporated Sub-circuit pattern recognition in integrated circuit design
JP5537282B2 (ja) * 2009-09-28 2014-07-02 株式会社日立ハイテクノロジーズ 欠陥検査装置および欠陥検査方法
JP5515816B2 (ja) * 2010-02-09 2014-06-11 富士通株式会社 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム
FR2977182B1 (fr) * 2011-07-01 2013-07-12 Commissariat Energie Atomique Procede de fabrication d'un composant optique pour supprimer des defauts de surface
US8580635B2 (en) 2011-12-05 2013-11-12 International Business Machines Corporation Method of replacing silicon with metal in integrated circuit chip fabrication
US8434030B1 (en) * 2012-01-05 2013-04-30 United Microelectronics Corporation Integrated circuit design and fabrication method by way of detecting and scoring hotspots
US10074036B2 (en) 2014-10-21 2018-09-11 Kla-Tencor Corporation Critical dimension uniformity enhancement techniques and apparatus
US9846934B2 (en) * 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
US11443083B2 (en) 2016-05-12 2022-09-13 Asml Netherlands B.V. Identification of hot spots or defects by machine learning
TWI755453B (zh) * 2017-05-18 2022-02-21 美商克萊譚克公司 鑑定一光微影光罩合格性之方法及系統
US10573811B2 (en) * 2017-08-02 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls
KR20190073756A (ko) * 2017-12-19 2019-06-27 삼성전자주식회사 반도체 결함 분류 장치, 반도체의 결함을 분류하는 방법, 그리고 반도체 결함 분류 시스템
WO2019129569A1 (en) * 2017-12-31 2019-07-04 Asml Netherlands B.V. Methods and systems for defect inspection and review
US10872406B2 (en) * 2018-04-13 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hot spot defect detecting method and hot spot defect detecting system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140376801A1 (en) * 2013-06-19 2014-12-25 Kla-Tencor Corporation Detecting Defects on a Wafer with Run Time Use of Design Data
US20150069232A1 (en) * 2013-09-09 2015-03-12 Hermes-Microvision, Inc. Hot Spot Identification, Inspection, and Review
US20190333205A1 (en) * 2017-01-18 2019-10-31 Asml Netherlands B.V. Defect pattern grouping method and system
TW201842457A (zh) * 2017-04-12 2018-12-01 美商諳科半導體有限公司 以圖案為中心之製程控制
TWI694343B (zh) * 2017-04-12 2020-05-21 美商諳科半導體有限公司 基於製作風險評定之半導體製作製程控制

Also Published As

Publication number Publication date
JP2022016403A (ja) 2022-01-21
US11443095B2 (en) 2022-09-13
EP3936956A1 (en) 2022-01-12
US20230267264A1 (en) 2023-08-24
KR102584046B1 (ko) 2023-09-27
KR20220007485A (ko) 2022-01-18
US20220012400A1 (en) 2022-01-13
US11675953B2 (en) 2023-06-13
CN113449484A (zh) 2021-09-28
DE102020118475A1 (de) 2022-01-13
US20220382947A1 (en) 2022-12-01
TW202219811A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
US20230267264A1 (en) Hotspot Avoidance Method of Manufacturing Integrated Circuits
US7365830B2 (en) Wafer flatness evaluation method, wafer flatness evaluation apparatus carrying out the evaluation method, wafer manufacturing method using the evaluation method, wafer quality assurance method using the evaluation method, semiconductor device manufacturing method using the evaluation method and semiconductor device manufacturing method using a wafer evaluated by the evaluation method
TW483060B (en) Method of controlling wafer polishing time using sample-skip algorithm and wafer polishing using the same
KR102046192B1 (ko) 신규 웨이퍼 지오메트리 메트릭을 이용한 오버레이 및 반도체 처리 제어
US20080020676A1 (en) Run-To-Run Control Of Backside Pressure For CMP Radial Uniformity Optimization Based On Center-To-Edge Model
CN106997401B (zh) 提取芯片版图特征的方法、cmp仿真方法及系统
JP4561904B2 (ja) 膜厚予測方法、レイアウト設計方法、露光用マスクのマスクパターン設計方法、及び、半導体集積回路の作製方法
US8667433B2 (en) Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof
JP2022509511A (ja) マイクロ電子デバイスを製造するためのシステム及び方法
US7020866B2 (en) Mask data processor
JP2008098588A (ja) 半導体装置のレイアウト設計・検証におけるホットスポット抽出方法
US9435643B2 (en) Presumably defective portion decision apparatus, presumably defective portion decision method, fabrication method for semiconductor device and program
JP3553053B2 (ja) 残膜厚分布の推定方法、残膜厚分布の推定方法を利用したパターニング用マスクの設計方法、及び、残膜厚分布の推定方法を利用して設計されたパターニング用マスクを用いた半導体素子の製造方法
US8073661B2 (en) Shape prediction simulator, method and program
JP2007080942A (ja) 配線モデル化手法およびダミーパターンの生成方法
JP2002140655A (ja) 半導体ウエハの平坦化シミュレーション
Ghulghazaryan et al. Automated Linescan Analysis for CMP Modeling
JP2007005834A (ja) 研磨方法および研磨システム
CN117882171A (zh) 使用基于指纹的半导体制造工艺故障检测的方法和工艺
JP2013200916A (ja) 磁気ヘッド用スライダの検査方法、検査プログラムおよび磁気ヘッドの製造方法
CN112331561A (zh) 提高化学机械研磨良率的方法