KR102584046B1 - 집적 회로 제조를 위한 핫스팟 회피 방법 - Google Patents

집적 회로 제조를 위한 핫스팟 회피 방법 Download PDF

Info

Publication number
KR102584046B1
KR102584046B1 KR1020200129282A KR20200129282A KR102584046B1 KR 102584046 B1 KR102584046 B1 KR 102584046B1 KR 1020200129282 A KR1020200129282 A KR 1020200129282A KR 20200129282 A KR20200129282 A KR 20200129282A KR 102584046 B1 KR102584046 B1 KR 102584046B1
Authority
KR
South Korea
Prior art keywords
hash values
hotspot
hash
images
layout
Prior art date
Application number
KR1020200129282A
Other languages
English (en)
Other versions
KR20220007485A (ko
Inventor
이-슈오 리우
치-춘 시아
신 팅 초우
쿠안후아 스
윌리엄 웨이룬 홍
치 훙 첸
케이-웨이 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20220007485A publication Critical patent/KR20220007485A/ko
Application granted granted Critical
Publication of KR102584046B1 publication Critical patent/KR102584046B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20021—Dividing image into blocks, subimages or windows
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Automation & Control Theory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Electrotherapy Devices (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

방법은 집적 회로의 레이아웃으로부터 복수의 이미지를 크러핑하는(cropping) 단계, 복수의 이미지 중 하나로부터 각각 제1 복수의 해시 값을 생성하는 단계, 핫스팟 라이브러리에 저장된 제2 복수의 해시 값을 로딩하는 단계, 및 제1 복수의 해시 값 각각을 제2 복수의 해시 값 각각과 비교하는 단계를 포함한다. 비교하는 단계는 제1 복수의 해시 값 각각과 제2 복수의 해시 값 각각 사이의 유사도 값을 계산하는 단계를 포함한다. 또한 방법은 유사도 값을 미리 결정된 임계 유사도 값과 비교하는 단계, 및 유사도 값이 미리 결정된 임계 유사도 값보다 크다는 결과에 응답하여 그 결과를 가지는 대응하는 이미지의 위치를 기록하는 단계를 더 포함한다. 위치는 레이아웃에서 대응하는 이미지의 위치이다.

Description

집적 회로 제조를 위한 핫스팟 회피 방법 {A HOTSPOT AVOIDANCE METHOD FOR MANUFACTURING INTEGRATED CIRCUITS}
집적 회로 제조에서, 토폴로지 핫스팟과 같은 프로세스 관련 결함은 제조된 웨이퍼로부터 물리적인 측정에 의해, 각각의 프로세스가 완료된 후에 발견된다. 예를 들어, 화학적 기계적 연마(Chemical Mechanical Polish, CMP)와 관련된 결함을 찾으려면, 회로 설계 단계, 회로 레이아웃 단계, 물리적 웨이퍼를 제조하고 그에 대해 CMP를 수행하는 단계 및 물리적 웨이퍼 측정 단계를 포함한 여러 단계를 수행하여 토폴로지 결함을 찾아야 한다. 이 프로세스는 일반적으로 3개월이 걸린다.
본 개시의 양태는 첨부 도면과 함께 읽을 때 다음의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준 관행에 따라 다양한 특징들이 축척으로 그려지지 않는다는 점에 유의한다. 실제로, 다양한 특징의 치수는 논의의 명확성을 위해 임의로 증가 또는 감소될 수 있다.
도 1 내지 도 4는 일부 실시예에 따른 화학적 기계적 연마 프로세스가 수행된 구조 및 그 결과의 단면도를 도시한다.
도 5는 일부 실시예에 따른 집적 회로의 설계 및 제조에서의 개략적인 흐름을 도시한다.
도 6은 일부 실시예에 따른 핫스팟 라이브러리를 구성하기 위한 프로세스 흐름을 도시한다.
도 7은 일부 실시예에 따른 예시적인 이미지 및 생성된 해시 값을 도시한다.
도 8은 일부 실시예에 따른 핫스팟을 갖는 예시적인 웨이퍼의 개략도를 도시한다.
도 9는 일부 실시예에 따른 예시적인 크러핑된 이미지를 도시한다.
도 10은 일부 실시예에 따른 해시 값의 그룹화를 도시한다.
도 11 및 도 12는 일부 실시예에 따른 상이한 패턴 밀도 및 라인 폭을 갖는 크러핑된 이미지의 표현된 영역을 도시한다.
도 13은 일부 실시예에 따른 가능한 핫스팟을 결정하기 위해 핫스팟 라이브러리를 사용하는 프로세스 흐름을 도시한다.
도 14는 일부 실시예에 따른 레이아웃을 복수의 크러핑된 이미지로 크러핑하는 것을 도시한다.
도 15는 일부 실시예에 따른 핫스팟에 대응하는 레시피를 발견하기 위한 프로세스 흐름을 도시한다.
도 16은 일부 실시예에 따른 레시피의 발견의 그래픽 표현을 도시한다.
도 17은 일부 실시예에 따른 예시적인 레시피를 도시한다.
도 18은 일부 실시예에 따른 핫스팟 방지 모델의 개선 및 레시피의 개선의 프로세스를 도시한다.
도 19는 일부 실시예에 따른 작업을 수행하기 위한 시스템을 도시한다.
이어지는 개시는 본 발명의 상이한 피처들을 구현하기 위한 많은 상이한 실시예들 또는 예시들을 제공한다. 본 개시를 단순화하기 위해 컴포넌트들 및 배열들의 특정 예시들이 아래에서 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 제한적으로 의도되는 것은 아니다. 예를 들어, 이어지는 설명에서 제2 피처 위의 또는 제2 피처 상의 제1 피처의 형성은 제1 피처 및 제2 피처가 직접적으로 접촉하여 형성되는 실시예를 포함할 수 있으며, 또한 제1 피처 및 제2 피처가 직접적으로 접촉하지 않을 수 있도록 추가적인 피처가 제1 피처와 제2 피처 사이에 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 개시는 다양한 예시들에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명료화의 목적을 위한 것이며, 그 자체가 논의되는 다양한 실시예 및/또는 구성 사이의 관계에 영향을 주는 것은 아니다.
또한, “밑”, “아래”, “보다 아래”, “위”, “보다 위” 등과 같은 공간 상대적 용어는, 도면에 예시된 바와 같이, 다른 요소(들) 또는 피처(들)에 대한 하나의 요소 또는 피처의 관계를 설명하도록 설명의 용이성을 위해 본원에서 사용될 수 있다. 공간 상대적 용어들은 도면들에 도시된 배향에 더하여, 사용 중이거나 또는 동작 중인 디바이스의 상이한 배향들을 망라하도록 의도된 것이다. 장치는 이와 다르게 배향(90°또는 다른 배향으로 회전)될 수 있으며, 본원에서 사용되는 공간 상대적 기술어들이 그에 따라 유사하게 해석될 수 있다.
일부 실시예에 따라 집적 회로를 제조하기 위한 핫스팟 회피 방법(hotspot avoidance method)이 제공된다. 일부 실시예에 따라, 핫스팟을 예측하고 예측된 핫스팟을 이용해 최적의 레시피를 찾는 프로세스 및 시스템이 도시되어 있다. 일부 실시예의 일부 변형이 논의된다. 본 명세서에서 논의된 실시예는 본 개시의 발명 주제를 사용하거나 만들 수 있는 예시를 제공하기 위한 것이며, 당업자는 상이한 실시예의 고려되는 범위 내를 유지하면서 이루어질 수 있는 변형을 쉽게 이해할 것이다. 다양한 도면 및 예시적인 실시예에 걸쳐, 유사한 참조 번호는 유사한 요소를 지정하기 위해 사용된 것이다. 방법 실시예가 특정한 순서로 수행되는 것으로 논의될 수 있지만, 다른 방법 실시예는 임의의 논리적 순서로 수행될 수 있다.
설명 전체에서, “핫스팟”이라는 용어는 설계와 관련된 결함보다는 집적 회로 제조 프로세스에서 생성되는 결함을 지칭한다. 대안적으로 말하면, “핫스팟”이라는 용어는 프로세스-관련 결함을 지칭한다. 핫스팟의 예시는 도 1 내지 도 4를 참조하여 상세하게 논의되는 바와 같이, 화학적 기계적 연마(chemical mechanical polish, CMP) 프로세스에서 생성되는 결함이며, 핫스팟은 또한 제한되지는 않지만, 에칭 프로세스(etching process)와 관련된 결함(예를 들어, 제거하려고 하지만 에칭에서 제거되지 않은 부분), 퇴적 프로세스(deposition process)와 관련된 결함 등을 포함하는 다른 유형의 결함들을 지칭할 수도 있다.
도 1 내지 도 4는 일부 피처들의 퇴적, CMP 프로세스, 및 CMP의 결과로서 몇몇 가능한 결과들을 도시한다. 도 1 내지 도 4는 금속 라인의 형성을 위한 CMP 프로세스의 예시적인 구조를 도시하지만, 실제 CMP 프로세스는 상이한 구조, 상이한 재료 등에 적용될 수 있다는 것이 인식된다. 도 1을 참조하면, 웨이퍼(10)가 제공된다. 웨이퍼(10)는 예를 들어, 실리콘 기판과 상부 구조물 및 층을 포함할 수 있는 베이스 층(20)을 포함하며, 세부 사항은 도시되지 않았다. 베이스 층(20)의 유전체 층 내로 연장되는 복수의 트렌치(trenches)가 형성될 수 있다. 그 후 퇴적 프로세스가 이루어져서 접착 층(glue layer)(22) 및 접착 층(22) 위로 금속 재료(24)를 퇴적한다. 본 개시의 일부 실시예에 따르면, 접착 층(22)은 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물 등으로 형성되거나 이를 포함할 수 있다. 충전재(filling material; 24)는 구리, 알루미늄 구리 등을 포함할 수 있다. 베이스 층(20)의 트렌치의 토폴로지로 인하여, 퇴적된 금속 재료(24)는 베이스 층(20)의 토폴로지를 반영할 수 있는 비평면 상부 표면을 가진다. CMP 프로세스가 수행되어 금속 재료(24)의 과잉 부분을 제거하여, 도 2, 도3, 또는 도 4에 도시된 바와 같이, 금속 라인, 비아, 접촉 플러그 등을 포함할 수 있는 복수의 전도성 피처(26; 26A 및 26B 포함)를 유발한다.
도 2, 도 3, 및 도 4에 도시된 바와 같이, 베이스 구조물(20)의 토폴로지와 같은 다양한 요인들, 예를 들어, 트렌치의 밀도 및 폭, CMP 프로세스의 레시피로 인하여 상이한 결과가 달성될 수 있다. 설명 전체에서, “레시피”라는 용어는 CMP 프로세스에서의 (하위) 단계의 수, 슬러리(slurry)의 유형, 슬러리의 유속, 연마 패드에 대한 웨이퍼의 다운 포스(down force), 드레싱, 회전 속도 등과 같은 프로세스 조건의 집합을 지칭한다. 따라서 레시피에는 고정된 프로세스 조건의 집합이 포함된다. 레시피의 하나 이상의 프로세스 조건이 변경되면, 다른 레시피가 생성된 것으로 간주된다. 도 2는 달성될 이상적인 케이스를 도시한다. 도 2에서, 모든 결과적인 전도성 피처(26; 26A 및 26B 포함)의 상부 표면은 전도성 피처(26)의 패턴 밀도 및 폭에 관계없이 동일 평면에 있다.
도 3은 비 이상적이지만 여전히 수용 가능한 실제 케이스를 도시한다. 패턴-로딩 효과로 인해, 더 높은 밀도 및/또는 더 큰 폭을 갖는 금속 재료(24)의 부분은 더 낮은 밀도 및/또는 더 작은 폭을 갖는 금속 재료(24)의 부분보다 더 많이 연마되어, 디싱(dishing) 효과를 초래하고, 리세스(recesses)가 생성된다. 리세스의 깊이(D1)는 설계 사양보다 작으므로, 핫스팟이 생성되지 않는다. 예를 들어, 설계 사양은 디싱 깊이가 약 10nm보다 작을 것을 필요로 할 수 있다. 모든 리세스의 깊이(D1)가 사양보다 작기 때문에, 결과는 수용 가능하고, 리세스는 핫스팟이 아니다.
도 4는 트렌치가 넓고/넓거나 트렌치의 패턴 밀도가 높은 곳에서 핫스팟이 생성되는 케이스를 도시한다. 예를 들어, 넓은 트렌치의 리세스 깊이(D2)는 설계 사양(예를 들어, 10nm)보다 더 크다. 이러한 사양 외의 리세스는 후속 프로세스에 문제를 야기할 수 있으며, 이러한 문제는 구체적인 회로 설계에 따라 회로 단락, 회로 파괴 등을 포함할 수 있다. 설명 전체에서, 사양 외의 리세스는 본 개시의 개념을 설명하기 위한 예시적인 핫스팟으로서 사용된다. 또한, 도 3 및 도 4는 CMP 프로세스에서의 오버-연마(over-polishing)를 도시하지만, 일부 부분은 덜 연마되는(따라서 베이스 층(20)의 상부 표면보다 높음) 언더-연마(under-polishing) 또한 발생할 수 있고, 결과적인 험프(resulting humps)가 사양을 벗어나면 핫스팟이 생성될 수 있다는 것이 인식된다. 핫스팟은 생산 수율의 손실을 초래할 수 있으며, 사양 내에 있도록 제거되거나 최소한 감소되어야 한다.
도 5는 본 개시의 일부 실시예에 따른 집적 회로의 설계 및 제조에서의 개략적인 흐름을 도시한다. 회로 설계가 먼저 제공되고(프로세스 30), 설계는 회로도를 포함할 수 있다. 다음으로, 회로의 레이아웃이 준비된다(프로세스 32). 레이아웃으로부터, 레이아웃 내의 핫스팟들 및 그들의 위치가 본 개시의 실시예에 따라 제공된 모델을 사용하여 예측된다(프로세스 34). 핫스팟의 예측에 대한 세부 사항은 도 13의 프로세스 300으로 도시되어 있다. 모델의 생성, 사용 및 개선은 이후의 단락에서 상세하게 논의된다. 설명 전체에서, 모델은 핫스팟 방지 모델로서 지칭된다.
핫스팟이 예측된 후, 가장 적은 수의 핫스팟을 초래할 수 있는 레시피(이하, 선택된 레시피라고 칭함)가 예측된 핫스팟에 기초하여 선택되어(프로세스 36), 선택된 레시피를 사용하여 CMP를 수행함으로써 핫스팟의 수가 최소화되고, (도 4에 도시된 깊이 D1및 D2와 같은) 심각도가 최소화되도록 한다. 레시피의 선택에 대한 세부 사항은 도 15의 프로세스 400로서 도시된다. 그 후 레시피는 웨이퍼 상의 회로 제조에 사용되고, 물리적 웨이퍼 상에 CMP 프로세스(프로세스 38)를 수행하는데 사용된다. 선택된 레시피가 선정된 시점까지 이 특정 레이아웃을 구현하는 임의의 웨이퍼에 대해어떠한 CMP 프로세스도 수행되지 않을 수 있다는 것이 인식된다. CMP 프로세스 후에, 결과적인 연마된 웨이퍼는 핫스팟의 위치 및 발생을 검증하기 위해 테스트될 수 있다(프로세스 40). 테스트 결과는 또한 핫스팟 방지 모델을 개선하기 위해 사용될 수 있으며, 이 개선 프로세스는 도 18에 도시된 프로세스 500에 포함된다.
후속 단락에서, 핫스팟 라이브러리를 구성 및 개선하기 위한 프로세스 흐름 200(도 6), 핫스팟 라이브러리를 사용하여 회로 레이아웃 상의 핫스팟을 예측하는 프로세스 흐름 300(도 13), 및 선택된 레시피 제안을 위한 프로세스 흐름 400(도 15)에 대해 상세하게 설명된다. 이러한 프로세스 조합은 물리적 웨이퍼에 대해 실제로 프로세스(CMP 프로세스 등)를 수행하지 않고 핫스팟을 예측 및 제거(또는 적어도 최소화)하기 위한 솔루션을 제공한다.
도 6을 참조하면, 핫스팟 라이브러리를 생성 및 개선하기 위한 프로세스 흐름 200이 제공된다. 프로세스 202를 참조하면, 회로를 구현하는 칩의 트레이닝 레이아웃이 제공된다. 칩 레이아웃은 그래픽 데이터 시스템(GDS) 형식, 또는 임의의 기타 적용 가능한 형식일 수 있다. 설명 전체에서, 레이아웃은 대안적으로 GDS 파일로 지칭된다. 트레이닝 레이아웃은 핫스팟 라이브러리를 생성하기 위해 특별히 사용될 수 있고, 제품의 대량 생산에 사용되지 않거나, 생산 웨이퍼 상에 구현될 생산 레이아웃일 수 있음을 이해한다.
그 후 실험용 웨이퍼가 트레이닝 GDS를 구현하기 위해 제조된다. 도 8은 복수의 칩(44)을 포함하는 대응하는 웨이퍼(42)의 개략도를 도시하고 있으며, 칩(44) 각각에 레이아웃(트레이닝 GDS)이 구현되어 있다. CMP 프로세스가 수행된 후, 테스트가 수행되어 웨이퍼(42)의 표면 토폴로지를 측정하고(도 6의 프로세스 204), 웨이퍼(42)의 핫스팟(46)이 식별된다. 도 6의 프로세스 208로서 도시된 바와 같이, 웨이퍼(42)의 핫스팟(46)의 위치가 기록된다. 프로세스 204에서 발견된 복수의 핫스팟(46)이 있을 수 있기 때문에, 웨이퍼(42) 내의 복수의 위치가 기록된다. 다음으로, 도 3의 프로세스 210으로 도시된 바와 같이, 발견된 핫스팟(46) 각각에 대하여, 이미지는 행 GDS 파일의 형태일 수 있는 레이아웃으로부터 크러핑된다. 예를 들어, 도 9는 크러핑된 이미지의 예시를 도시한다. 핫스팟(46)이 위치(48)에서 발견된다고 가정하면, 핫스팟(46)을 둘러싸는 이미지는 행 레이아웃 데이터로부터 크러핑된다. 이미지는 직사각형일 수도 있고, 정사각형일 수도 있다. 크러핑된 이미지의 길이(L1) 및 폭(W1)은 핫스팟(46) 주위의 주변 환경이, 패턴 및 밀도가 핫스팟(46)을 초래할 수 있는 주변 피처들을 포함하기에 충분히 크지만, 핫스팟(46)의 생성에 영향을 미치지 않는 피처들을 포함할 만큼 너무 크지 않도록 선택된다. 예를 들어, 길이(L1) 및 폭(W1)은 약 64μm 내지 약 512μm의 범위에 있을 수 있다. 프로세스 204에서 단일 또는 복수의 핫스팟(46)이 발견될 수 있기 때문에, 단일 또는 복수의 이미지가 웨이퍼(42)의 레이아웃으로부터 크러핑될 수 있다.
도 6의 프로세스 212를 참조하면, 크러핑된 이미지로부터 해시 값이 생성된다. 도 7은 이미지로부터 해시 값을 생성하는 예시를 보여준다. 이미지가 색인될 수 없고 검색될 수 없기 때문에, 이미지는 이미지의 고유한 디지털 표현인 해시 값으로 표현된다. 해시 값과 이미지는 일대일 대응이므로, 동일한 이미지는 동일한 해시 값을 생성하고, 상이한 이미지는 상이한 해시 값을 생성할 것이다. 또한, 서로 유사한 이미지는 유사한 해시 값을 생성할 것이고, 해시 값의 유사도가 계산될 수 있다. 해시 값의 유사도는 또한 이미지의 유사도를 나타낸다. 예를 들어, 해시 값의 유사도는 0 내지 1의 범위일 수 있으며, 값 0은 이미지가 서로 완전히 상이하다는 것을 의미하고, 값 1은 이미지가 동일하다는 것을 의미한다. 이미지로부터 해시 값의 생성 및 해시 값의 유사도 계산은 기존 알고리즘 및 툴을 사용하여 수행될 수 있다. 예를 들어, 지각 해시(Perceptual hash, pHash)에 의해 사용되는 이산 코사인 변환(Discrete Cosine Transform, DCT) 알고리즘은 이용 가능한 알려진 알고리즘이다.
해시 값은 이차원 행렬에 의해 표현된 중간 값을 통해 획득될 수 있고, 이어서 이는 일련의 숫자 및 문자에 의해 표현되는 해시 값으로 변환된다. 예를 들어, 도 7은 세 개의 예시 이미지인 이미지 A, 이미지 B, 및 이미지 C를 도시한다. 이미지의 세부 사항은 도시되어 있지 않다. 이미지 A는 두꺼운 옷을 입고 나무가 있는 눈에 앉아있는 사람을 보여준다. 이미지 B는 이미지 A로부터 색깔과 대비가 조정된 채로 이퀄라이즈된 것을 제외하고 이미지 A와 유사하다. 이미지 C는 얼굴 주변에 화염과 함께, 이마에 고글을 쓴 사람의 얼굴을 보여준다. 이미지 A, B, 및 C 각각의 우측 상에는 8 x 8 2차원의 행렬이 제공되며, 이 행렬은 대응하는 이미지 및/또는 2차원 행렬로부터 생성된다. 숫자와 문자를 포함하는 해시 값은 각 행렬의 우측에 표시된다. 도 6을 다시 참조하면, 프로세스 204에서 단일 또는 복수의 핫스팟(46)이 발견되면, 단일 또는 복수의 이미지가 크러핑되고, 단일 또는 복수의 해시 값이 프로세스 212에서 생성된다.
도 6의 프로세스 214를 참조하면, 복수의 해시 값이 그룹화 알고리즘을 통해 하나 또는 복수의 그룹으로 그룹화되며, 그룹화는 해시 값의 유사도에 따르며, 유사한 해시 값들은 동일한 해시 그룹으로 그룹화된다. 예시적인 그룹화 알고리즘이 도 10을 사용하여 설명된다. 도 10은 해시 값을 시각적으로 설명하기 위해 2차원 공간에 도시된 복수의 원을 도시하고, 각각의 원은 크러핑된 이미지로부터 생성된 해시 값을 나타낸다. 그룹화 알고리즘에서, 예시로서 예시된 해시 값 H1 내지 H13을 포함하는 복수의 해시 값이 하나씩 처리된다. 처리의 순서는 해시 값의 시퀀스 번호(예를 들어, 1-13)인 것으로 가정된다. 해시 값 H1이 처리될 때, 다른 해시 값이 없고, 이전에 생성된 해시 그룹이 없기 때문에, 제1 해시 그룹 G1이 생성되고, 해시 값 H1이 제1 그룹 G1에 배치된다. 첫번째로 배치된 해시 값 H1은 제1 그룹 G1의 중심인 것으로 간주된다.
다음으로, 제2 해시 값 H2가 처리된다. 해시 값 H2와 그룹 G1의 중심인 중심 H1 사이에 유사도 값이 계산된다. 유사도 값이 미리 결정된 임계 유사도 값(predetermined threshold similarity value)보다 크다고 가정하면, 해시 값 H1과 H2가 서로 유사하고, 해시 값 H2가 해시 그룹 G1에 속하는 것으로 간주된다. 설명 전체에서, 유사도 값이 미리 결정된 임계 유사도 값보다 큰 2개의 해시 값은 유사한 해시 값으로 지칭된다. 그들의 대응하는 이미지 또한 유사한 이미지로 지칭된다. 해시 값 H2는 해시 그룹 G1에 추가된다. 일부 실시예에 따르면, 임계 유사도 값은 0.9이고, 다른 값들이 사용될 수도 있다.
다음에 처리된 해시 값이 H3이라고 가정하면, 해시 값 H3과 해시 그룹 G1의 중심 H1 사이의 유사도 값이 계산된다. 또한 유사도 값이 미리 결정된 임계 유사도 값과 같거나 작다고 가정하면, 해시 값 H1과 H3는 유사하지 않고, 해시 값 H3는 해시 그룹 G1에 속하지 않는 것으로 간주된다. 따라서, 제2 해시 그룹 G2가 생성되고, 해시 값 H3는 해시 그룹 G2에 배치된다. 해시 값 H3는 해시 그룹 G2의 중심이다.
후속 프로세스에서, 나머지 해시 값 H4 내지 H13 각각은 기존 해시 그룹 (예를 들어 G1 및 G2)의 중심과의 유사도를 계산하기 위해 하나씩 처리되어, 새롭게 처리된 해시 값이 어떤 해시 그룹에 속하는지, 또는 새로운 해시 그룹이 생성되어야 하는지가 결정될 수 있다. 도 10은 해시 값 H12가 임의의 중심(H1 및 H3 등)과 유사하지 않아, 추가적인 해시 그룹 G3이 생성되고, 해시 값 H12가 생성된 해시 그룹 G3에 배치되는 예시를 도시한다. 다른 해시 값 H4 내지 H11 및 H13은 해시 그룹 G1 또는 G2에 있다.
도 6의 프로세서 216을 참조하면, 각각의 해시 그룹의 중심이 검색되고, 중심들은 각각의 해시 그룹에 최초로 배치될 해시 값들일 수 있다. 해시 그룹의 중심들이 검색된 후, 비-중심 해시 값들이 폐기되는데, 이는 각각의 중심이 그의 그룹 내의 다른 해시 값들과 유사하고 그들을 표현할 수 있기 때문이다. 대안으로, 동일한 해시 그룹에서 폐기된 해시 값들에 의해 표현되는 크러핑된 이미지들은 해시 그룹의 중심 해시 값에 의해 표현되는 크러핑된 이미지와 유사하다. 상이한 해시 그룹들 내의 중심 해시 값들의 해시 값들은 서로 유사하지 않다. 이와 달리, 2개의 중심 해시 값이 서로 유사한 경우, 2개의 중심 해시 값은 동일한 해시 그룹에 배치될 것이고, 결과적으로 그들 중 하나만이 중심이었을 것이고, 다른 하나는 폐기되었을 것이다.
도 6을 참조하면, 프로세스 218에서, (데이터베이스를 포함하는) 핫스팟 라이브러리 엔트리는 폐기되지 않은 해시 값 각각에 대해 구성되며, 이 폐기되지 않은 해시 값은 해시 그룹의 중심이다. 일부 실시예에 따르면, 도 6의 프로세스 206에 도시된 바와 같이, 복수의 레시피가 생성된다. 복수의 레시피의 생성 및 개선은 도 18을 참조하여 논의된다. 복수의 레시피는 또한 특정 유형의 이미지에 대한 핫스팟을 제거할 수 있는 것으로 알려진 경험적 레시피를 포함할 수 있다. 복수의 레시피 각각은 도 18에 도시된 바와 같이, 자신의 해시 값을 갖는 테스트 GDS(testing GDS)에 대응한다. 해시 그룹의 폐기되지 않은 중심의 해시 값은 (유사도 값 계산을 통해) 레시피에 대응하는 GDS 파일의 해시 값과 비교되며, 대응하는 테스트 GDS가 중심 해시 값에 가장 가까운 레시피는 각각의 중심 해시 값과 관련된다. 중심 해시 값 각각은 레시피와 관련된다.
레시피에 더하여, 대응하는 중심 해시 값이 생성되는 크러핑된 이미지는 중심 해시 값과 관련된다. 또한, 후속 단락에서 논의되는 바와 같이, 예상되는 토폴로지 정보(핫스팟이 언더-연마인지 오버-연마인지, 리세스 깊이 또는 험프 높이 등) 또한 레시피와 관련된다(이는 도 18을 참조하여 논의될 것이다). 예상되는 토폴로지 정보는 또한 도 18에서 도시된 프로세스에서 얻어진다. 따라서, 핫스팟 라이브러리 엔트리 각각은 해시 값, 대응하는 크러핑된 이미지, 대응하는 레시피, 및 대응하는 토폴로지 정보를 포함한다. 생성된 복수의 핫스팟 라이브러리 엔트리가 있다. 핫스팟 라이브러리 엔트리의 인덱스는 해시 값일 수 있다. 이들 핫스팟 라이브러리 엔트리는 도 6의 프로세스 220에 도시된 바와 같이 핫스팟 라이브러리(220)의 데이터베이스에 저장된다.
도 6에 또한 도시된 바와 같이, 프로세스 흐름 200의 프로세스를 통해, 핫스팟 방지 모델(223)이 구성되고 업데이트될 수 있다. 핫스팟 방지 모델(223)은 전술한 바와 같이 GDS 파일과 핫스팟 사이의 관계를 통합하고, GDS 파일 또는 크러핑된 이미지(또는 그의 대응하는 해시 값)를 입력 파라미터로 사용하며, 출력 파라미터로서 핫스팟을 출력한다.
도 11 및 도 12는 해시 값과 함께 핫스팟 라이브러리에 저장된 예시적인 크러핑된 이미지를 개략적으로 도시한다. 도 11 및 도 12는 개략적이며, 일부 큰 영역(52)의 윤곽이 도시되어 있지만, 일부 작은 영역의 윤곽은 도시되어 있지 않다는 것을 이해한다. 또한, 각 영역의 내부에는, 평행 스트립과 같은 복수의 패턴이 있으며, 도시된 영역(52)의 패턴은 도시되어 있지 않다. 도시된 영역(52)에서의 패턴의 크기, 형상 및 밀도는 서로 상이할 수 있다. 핫스팟(46)을 둘러싸는 환경을 형성하는 상이한 패턴, 패턴 밀도 등이 핫스팟의 이유이다. 예를 들어, 도 11에서, 영역(50)은그의 주변 영역(52)의 선 폭보다 훨씬 작은 선 폭을 갖는다. 영역(50)은 또한 그의 주변 영역(52)의 패턴 밀도보다 훨씬 더 높은 패턴 밀도를 가질 수 있다. 이는 핫스팟(46)을 야기한다. 다른 GDS 파일에서 유사한 환경을 가진 유사한 이미지가 발견되면, 핫스팟이 발생할 수 있다고 예상된다.
도 12는 핫스팟 라이브러리에 저장된 크러핑된 이미지를 도시한다. 유사하게, 일부 큰 영역의 윤곽을 나타내는 영역(52)이 도시되어 있지만, 일부 작은 영역의 윤곽은 도시되어 있지 않다. 또한, 각 영역(52)의 내부에는, 도시되지 않은 평행 스트립과 같은 복수의 패턴이 있다. 도시된 영역(52)에서의 패턴의 크기, 형상, 및 밀도는 서로 상이하여, 각각의 핫스팟(46)으로 이어질 수 있다.
전술한 논의에서, 프로세스 흐름 200이 시작될 때, 핫스팟 라이브러리(222)는 생성되지 않았으며, 이전에 생성된 해시 그룹 및 중심 해시 값이 없는 것으로 가정된다. 따라서, 새로운 해시 그룹이 생성되고 핫스팟 라이브러리가 처음부터 생성될 것이다. 핫스팟 라이브러리(222)가 생성되면, 핫스팟 라이브러리(222)는 새로운 트레이닝 GDS 파일을 사용하여 지속적으로 개선될 수 있으며, 이는 대량 생산 GDS 파일 또는 특별히 트레이닝 목적을 위한 것이고 생산용은 아닌 GDS파일일 수 있다. 도 6의 프로세스 202, 204, 208, 210, 212, 및 214는 새로운 GDS 파일에 대해 반복될 것이다. 따라서, 새로운 GDS 파일을 구현하는 새롭게 제조된 웨이퍼로부터 복수의 새로운 핫스팟이 발견되고, 따라서 복수의 새로운 이미지가 크러핑된다. 그 후, 새롭게 크러핑된 이미지로부터 복수의 새로운 해시 값이 생성된다. 그 후 새롭게 생성된 해시 값이 하나씩 처리되고, 기존의 중심 해시 값(핫스팟 라이브러리(222)에 저장됨)과의 유사도가 계산된다. 이때, 저장된 중심 해시 값은, 각각의 해시 그룹이 이전에 처리된 해시 그룹의 중심인, 단 하나만 남은 해시 값을 가지는 단일-멤버 그룹(중심이 아닌 멤버는 이미 삭제됨)인 것을 제외하고, 이론적으로 여전히 해시 그룹의 중심이다. 핫스팟 라이브러리(222)에 저장된 중심 해시 값 각각에 대한 유사도가 계산되어 새롭게 처리된 해시 값이 기존 해시 그룹에 속하는지 여부가 결정된다. 만약 기존 그룹 중 하나에 속하는 경우, 유사한 핫스팟이 이미 핫스팟 라이브러리(222)에 존재하므로 새롭게 처리된 해시 값 및 이에 대응하는 크러핑된 이미지, 레시피, 토폴로지 정보 등은 삭제된다. 만약 새롭게 처리된 해시 값이 임의의 저장된 중심 해시 값과 유사하지 않은 경우, 새롭게 처리된 해시 값 및 이에 대응하는 크러핑된 이미지, 레시피, 토폴로지 정보는 새롭게 처리된 해시 값에 새로운 엔트리로 저장된다. 이 프로세스를 통해, 핫스팟 라이브러리(222)가 향상될 수 있다.
도 13은 프로세스 흐름 300을 도시하며, 이는 핫스팟 라이브러리(222)를 사용하여 새로운 GDS 파일(새로운 레이아웃)에서 가능한 핫스팟을 결정하는 프로세스 흐름이다. 프로세스 302를 참조하면, 새로운 GDS 파일(레이아웃)이 제공된다. 다음으로, 프로세스 304에서, 새로운 GDS 파일은 도 14에 도시된 바와 같이 각각 L2 x W2의 크기를 갖는 복수의 크러핑된 이미지로 크러핑된다. 예를 들어, 도 14는 길이 L2 및 폭 W2를 갖는 이미지(56)의 어레이로 분할된 레이아웃(55)의 설계를 도시한다. 일부 실시예에 따르면, 길이 L2는 길이 L1(도 8)과 동일하고, 폭 W2는 폭 W1과 동일하다. 다른 실시예에 따르면, 길이 L2는 길이 L1(도 8)보다 크거나 작을 수 있고, 폭 W2는 폭 W1보다 크거나 작을 수 있다.
프로세스 306을 참조하면, 크러핑된 이미지 각각(56)은 해시 값을 생성하도록 처리된다. 해시 값을 생성하는 방법은 도 6의 프로세스 212를 참조하여 논의된 것과 유사하므로, 여기서 반복되지는 않는다.
도 13의 프로세스 308을 참조하면, 핫스팟 라이브러리(222)에 저장된 (중심) 해시 값은 컴퓨터 및 각각의 소프트웨어에 로딩된다. 프로세스 310에 도시된 바와 같이, 새롭게 생성된 해시 값 각각은 핫스팟 라이브러리(222)로부터 로딩된 해시 값 각각과 비교되어 이들의 유사성을 비교한다. 예를 들어, 새롭게 생성된 해시 값과 핫스팟 라이브러리로부터 로딩된 해시 값 중 하나가 유사하면, 새롭게 생성된 해시 값 및 이에 대응하는 크러핑된 이미지는 이미 핫스팟 라이브러리(222)에 저장된 유사한 해시 값으로 표현되었다고 판단된다(프로세스 312). 또한, 각각의 크러핑된 이미지마다 핫스팟(들)이 생성될 가능성이 있다고 판단된다. 따라서, 각각의 GDS 파일 내의 대응하는 이미지의 위치가 표시된다(프로세스 314). 예를 들어, 크러핑된 이미지가 도 14의 레이아웃 55에서 분할된 어레이의 행 2와 열 3에 있으면, 위치 (2,3)이 표시된다. (크러핑된 이미지의) 새롭게 생성된 모든 해시 값을 라이브러리의 모든 해시 값과 비교함으로써, GDS(54; 도 14)의 모든 핫스팟의 리스트(있는 경우)가 생성되고, 핫스팟 각각의 대응하는 위치가 대응하는 GDS에 표시된다. 표시된 위치는 나중에 사용될 수 있다. 예를 들어, CMP 프로세스 후에, 핫스팟이 성공적으로 제거되거나 또는 적어도 감소되었는지 결정하기 위해 표시된 위치에 있는 칩의 부분들이 검사된다.
한편, 새롭게 생성된 해시 값 중 어떤 것도 핫스팟 라이브러리로부터 로딩된 임의의 해시 값과 유사하지 않으면, 새롭게 생성된 해시 값 및 대응하는 크러핑된 이미지는 핫스팟 라이브러리(222)의 임의의 핫스팟 라이브러리 엔트리에 의해서도 표현되지 않는 것으로 판단된다(프로세스 312). 대안적으로 말하면, GDS 파일에서 해시 값이 발견되지 않고, 프로세스는 종료될 수 있다(프로세스 316). 따라서, 레이아웃은 핫스팟 걱정없이 제조될 수 있다.
도 15는 레시피를 결정하고 제안하기 위한 프로세스 흐름 400을 도시하며, 이 레시피는 도 13에서와 같이 프로세스 흐름 300에서 발견된 핫스팟을 제거하거나 적어도 감소시키기 위해 CMP 프로세스를 수행하는데 사용된다. 프로세스 402를 참조하면, 프로세스 흐름 300(도 13)에서 프로세스 314에서 생성된 핫스팟의 리스트가 검색된다. 핫스팟이 발견되지 않으면, 프로세스 흐름은 종료된다. 하나 이상의 핫스팟이 발견되면, 발견된 핫스팟과 핫스팟 라이브러리(222) 내의 유사한 핫스팟을 발견하기 위하여 비교가 이루어진다. 비교를 수행하기 위해, 핫스팟 라이브러리(222)에 저장된 해시 값이 먼저 각각의 툴 및 컴퓨터에 로딩되고, 프로세스 406에 도시된 바와 같이, 발견된 핫스팟의 해시 값과 핫스팟 라이브러리에 저장된 대응하는 해시 값 사이의 유사도 값이 계산된다(유사도 값을 계산함으로써). GDS에서 발견된 핫스팟의 총 수에 따라, 각각이 발견된 핫스팟 중 하나에 대응하는, 하나 또는 복수의 유사도 값이 있을 수 있다. 핫스팟(그들의 해시 값)은 그들의 대응하는 유사도 값에 따라 순위가 매겨지고(프로세스 406), 더 높은 유사도 값을 갖는 핫스팟은 낮은 유사도 값을 갖는 핫스팟보다 높은 우선순위로 높은 순위가 매겨진다.
프로세스 흐름 400의 프로세스 408을 참조하면, 순위가 매겨진 핫스팟에 대응하는 GDS 파일, 토폴로지 정보 및 각각의 레시피는 예를 들어, 핫스팟 라이브러리(222)에서 대응하는 저장된 중심 해시 값에 색인화함으로써 핫스팟 라이브러리(222)로부터 발견된다. 토폴로지 정보가 분석되고, 발견된 레시피 중 하나가 선택된다(프로세스 410). 일부 실시예에 따르면, 선택된 레시피는 가장 높은 순위의 해시 값에 대응하는 레시피이다. 일부 실시예에 따르면, 다른 요인들을 고려하면, 선택된 레시피는 가장 높은 순위가 아닌 해시 값 중 하나에 대응하는 레시피이다. 따라서, 선택된 레시피는 각각의 물리적 웨이퍼에 대해 CMP 프로세스를 수행하는데 사용될 수 있다.
도 16은 도 15의 프로세스 흐름 400에서 프로세스 406 및 410의 그래픽 표현을 도시한다. 도 16에 도시된 바와 같이, 발견된 핫스팟의 복수의 해시 값(그들의 2차원 행렬로 표현됨)이 생성되며, 이는 도 15의 프로세스 404에 대응한다. 다음으로, 추가로 도 15의 프로세스 406에 따라, 발견된 핫스팟과 핫스팟 라이브러리(222)에서의 대응하는 대표 핫스팟 사이의 유사도 값이 계산되고, 발견된 핫스팟 (및 그들의 해시 값)은 순위가 매겨진다. 도 16에 도시된 바와 같이, 도시된 해시 값의 순서는 순위를 나타내도록 재배열된다. 도 16은 또한 순위화된 해시 값에 대응하는 복수의 레시피 및 GDS 파일을 도시한다. 다음으로, 레시피 중 하나가 선택되고(프로세스 410), 이 예시에서 선택된 레시피는 레시피 B이다. 다른 실시예에서, 가장 높은 순위를 가지는 레시피(레시피 A)가 선택될 수도 있다.
도 17은 CMP 프로세스를 위한 예시 레시피를 도시한다. 각각의 레시피는 CMP 프로세스에서 수행되는 (하위) 단계 및 단계 각각에서 사용되는 파라미터를 포함할 수도 있다. 도시된 예시에서, 4개의 단계 단계1, 단계2, 단계3, 및 단계4가 있으며, 각각은 단계마다 변하는 복수의 파라미터로 수행된다. 예를 들어, 헤드 회전(head rotation) A, 헤드 회전 B, 슬러리 흐름(slurry flow) A(제1 슬러리의 유속), 슬러리 흐름 B(제2 슬러리의 유속), (연마 패드에 대한 웨이퍼 헤드의) 다운 포스, 드레싱 온/오프(패드 컨디셔너가 켜져 있는지 아닌지) 등이 있을 수 있다. X축은 CMP 프로세스의 시간을 나타내고, Y축은 파라미터들 및 그들의 대응하는 값을 나타낸다. 예를 들어, 각 값에 대해, 언제든지, 대응하는 막대(bar)가 존재하는 경우, 대응하는 파라미터가 켜지고, 막대가 더 넓은 경우(Y방향에서), 대응하는 파라미터는 더 높은 값을 갖는다. 예를 들어, 슬러리 B는 단계1의 초기 단계에서 높은 유속을 가지며, 그 후 단계1의 나머지 시간 동안 꺼진다. 슬러리 B는 단계2 전체동안 비교적 작은 유속이며, 단계3 전체 및 단계4 전체동안 꺼진다. 패드 컨디셔너(드레싱 온/오프로 나타냄)는 단계1 및 단계2 동안 비교적 작은 다운 포스로 켜지며, 단계3 및 단계4 동안은 비교적 높은 다운 포스로 켜진다. 설명 전체에서, 레시피가 조정되는 것으로 언급될 때, 이는 단계, 파라미터, 및 파라미터의 값들의 조합의 조정을 나타내며, 이는 임의의 파라미터가 조정되면, 레시피는 조정된 것으로 간주된다는 것을 의미한다.
도 18은 레시피를 개선하기 위한 프로세스 흐름 500 및 핫스팟 방지 모델(223; 도 6)을 트레이닝하기 위한 프로세스를 도시한다. 설명 전체에서, 핫스팟 방지 모델(223)은 모델이 프로세스 흐름 500의 개선 프로세스에서의 학습을 통해 개선될 수 있기 때문에 대안적으로 머신-러닝(Machine-Learning, ML) 모델로 지칭된다. 개선된 레시피(레시피 A,B,C, 및 D)는 도 6의 프로세스 206에서 저장된 레시피로서 사용될 수 있다.
도 18을 참조하면, 복수의 GDS(레이아웃) A,B,C, 및 D가 제공된다. GDS A,B,C, 및 D는 서로 동일하거나, 약간 상이하거나, 또는 완전히 상이할 수 있다. 레시피 개선 프로세스 각각은 반복을 통해 레시피를 개선한다. 예를 들어, GDS A가 제공되고(프로세스 502), 핫스팟 방지 모델(223; 도 6)에 공급되어, 발생할 가능성이 있는 핫스팟이 핫스팟 방지 모델(223)에 의해 생성 및 출력되도록 한다. 이후 레시피 A가 제안되고, 제안된(선택된) 레시피 A의 생성은 프로세스 400(도 15)에 도시되어 있다. 선택된 레시피 A는 이어서 물리적 웨이퍼에 대해 CMP 프로세스를 수행하는데 사용되며, 여기서 GDS A가 구현된다. 이후 웨이퍼 상에서 측정이 수행되어 웨이퍼 상의 핫스팟과 토폴로지 정보를 결정하고, 웨이퍼 결과를 생성한다(프로세스 506). 측정에서, 프로세스 314 (도 13)에서 표시되는 웨이퍼 상의 위치가 검사되어 프로세스 312 (도 13)에서 발견된 각각의 핫스팟이 제거되었거나 적어도 감소되었는지 결정한다. 만약 핫스팟이 제거되거나 적어도 감소되면, 레시피가 유익하고, 추가로 개선되거나 개선되지 않을 수 있다고 결정된다. 만약 핫스팟이 감소되지 않았거나 심지어 악화되었다면, 다른 레시피가 요구된다.
웨이퍼 결과에 따라, 트레이닝 데이터(508; 측정 결과를 포함할 수 있음)가 핫스팟 방지 모델(223)로 피드백되고, 핫스팟 방지 모델(223)이 업데이트된다(프로세스 510). 예를 들어, 측정 결과에 일부 새로운 핫스팟이 발견되거나 일부 예상되는 핫스팟이 존재하지 않는 것으로 표시되면, 핫스팟 방지 모델이 업데이트되어 핫스팟 방지 모델이 새롭게 발견된 핫스팟을 출력하고 더 이상 존재하지 않는 모델을 출력하지 않는다.
또한, 측정 결과에 기초하여, 레시피 A는 예를 들어 남아있는 발견된 핫스팟을 제거하기 위해 수정될 수 있다. 이어서 다른 웨이퍼가 제조될 수 있고 수정된 레시피 A를 사용하여 CMP가 수행되며, 측정이 수행되어 핫스팟과 토폴로지 정보를 결정할 수 있다. 이는 반복을 구성하며, 결과가 만족스러울 때까지 반복이 계속될 수 있다.
GDS A,B,C,D는 서로 동일할 수 있고, 레시피가 상이한 방향으로 개선될 수 있도록 초기 레시피 A,B,C,D는 상이하게 선택될 수 있으며, 결국에는, 각각 그들의 자체 반복으로 수정되는, 수정된 레시피 A,B,C,D 중에 최적화된 레시피가 선택될 수 있다. 서로 상이한 GDS A,B,C,D도 사용될 수 있으므로, 결과 모델이 상이한 레이아웃을 커버할 수 있으며, 상이한 레이아웃에 대해 더 많은 레시피가 생성될 수 있다.
도 19는 핫스팟 라이브러리(222)의 계산, 결정, 및 저장을 포함하고 이에 제한되지 않는, 전술한 작업들을 수행하기 위한 툴(600)을 개략적으로 도시한다. 예를 들어, 프로세스 흐름 200, 300, 400 및 500에 도시된 프로세스들은 하드웨어 및 소프트웨어(컴퓨터 프로그램 코드)를 포함하는 컴퓨터(프로세서; 602)를 사용하여 모두 수행될 수 있다. 툴(600)의 프로그램 코드는 하드 드라이브, 디스크 등과 같은 비 일시적 저장 매체(non-transitory storage media) 상에 구현될 수 있다. 하드 디스크와 같은 스토리지에 구현될 수 있는 핫스팟 라이브러리(222)는 저장 및 검색을 위해 컴퓨터(602)에 전기적으로 및 신호적으로 연결된다.
본 개시의 실시예는 몇몇 유리한 특징들을 갖는다. 핫스팟을 예측하고 예측된 핫스팟을 감소/제거하기 위해 레시피를 선택함으로써, 핫스팟을 찾기 위해 물리적 웨이퍼를 제조하고 물리적 웨이퍼를 측정할 필요가 없어진다. 제1 물리적 웨이퍼는 희망적으로 잠재적 핫스팟을 제거할 수 있는 레시피를 사용하여 제조될 수 있다. 제조 주기는 예를 들어, 3분의 1만큼 상당히 단축될 수 있다.
본 개시의 일부 실시예에 따르면, 방법은 집적 회로의 레이아웃으로부터 복수의 이미지를 크러핑하는 단계; 복수의 이미지 중 하나로부터 각각 제1 복수의 해시 값을 생성하는 단계; 핫스팟 라이브러리에 저장된 제2 복수의 해시 값을 로딩하는 단계; 제1 복수의 해시 값 각각과 제2 복수의 해시 값 각각을 비교하는 단계로서, 비교는 제1 복수의 해시 값 각각과 제2 복수의 해시 값 각각 사이의 유사도 값을 계산하는 것을 포함하는 단계; 유사도 값을 미리 결정된 임계 유사도 값과 비교하는 단계; 및 유사도 값이 미리 결정된 임계 유사도 값보다 크다는 결과에 응답하여, 그 결과를 갖는 대응하는 이미지의 위치를 기록하는 단계로서, 위치는 레이아웃에서 대응하는 이미지의 위치인 단계를 포함한다. 일 실시예에서, 복수의 이미지는 어레이를 형성하고, 위치는 어레이에서 대응하는 이미지의 행 번호 및 열 번호를 포함한다. 일 실시예에서, 방법은 웨이퍼 상에 집적 회로를 제조하는 단계로서, 제조는 웨이퍼에 대해 화학적 기계적 연마 프로세스를 수행하는 것을 포함하는 단계; 및 위치로부터 핫스팟을 발견하는 단계로서, 핫스팟은 화학적 기계적 연마 프로세스의 결과로서 웨이퍼의 결함인 단계를 더 포함한다. 일 실시예에서, 복수의 이미지를 크러핑하는 단계는 레이아웃을 이미지의 어레이로 분할하고, 어레이의 복수의 이미지 각각을 크러핑하는 단계를 포함한다. 일 실시예에서, 미리 결정된 임계 유사도 값은 0.9이다. 일 실시예에서, 방법은 추가적인 집적 회로의 추가적인 레이아웃으로부터 추가적인 복수의 이미지를 크러핑하는 단계; 추가적인 복수의 이미지 중 하나로부터 각각 제3 복수의 해시 값을 생성하는 단계; 제3 복수의 해시 값 각각을 핫스팟 라이브러리에 저장된 모든 해시 값과 비교하여 제3 복수의 해시 값과 유사한 해시 값들의 그룹을 발견하는 단계; 해시 값들의 그룹의 유사도 값의 순위를 매기는 단계를 더 포함한다. 일 실시예에서, 방법은 해시 값들의 그룹 중 하나와 관련된 레시피를 선택하는 단계를 더 포함한다.
본 개시의 일부 실시예에 따르면, 방법은 집적 회로의 레이아웃으로부터 복수의 이미지를 크러핑하는 단계; 복수의 이미지 중 하나로부터 각각 복수의 해시 값을 생성하는 단계; 복수의 해시 값과 유사한 유사한 해시 값을 발견하기 위해 핫스팟 라이브러리로부터 검색하는 단계로서, 핫스팟 라이브러리는 핫스팟을 가지는 이미지에 색인화된 해시 값을 저장하는 것인 단계; 및 집적 회로의 레이아웃 상에서 유사한 해시 값과 관련된 복수의 이미지 중 일부의 위치를 표시하는 단계를 포함한다. 일 실시예에서, 방법은 웨이퍼 상에 집적 회로의 레이아웃을 구현하는 단계로서, 구현은 레시피를 사용하여 웨이퍼에 대해 화학적 기계적 연마 프로세스를 수행하는 것을 포함하는 단계; 및 웨이퍼 상의 위치를 검사하여 그 위치에서의 핫스팟을 결정하는 단계를 더 포함한다. 일 실시예에서, 방법은 발견된 유사한 해시 값에 기초하여 레시피를 결정하는 단계를 더 포함한다. 일 실시예에서, 유사한 해시 값은 핫스팟 라이브러리의 복수의 레시피와 관련되고, 레시피는 복수의 레시피로부터 선택된다. 일 실시예에서, 레시피는 화학적 기계적 연마 프로세스에서 사용되는 슬러리의 유속 및 제1 지속 기간, 그리고 화학적 기계적 연마 프로세스에서 사용되는 드레싱 및 다운 포스 각각의 크기 및 제2 지속 기간을 포함한다. 일 실시예에서, 복수의 이미지 각각은 정사각형을 가지며, 정사각형의 길이 및 폭은 약 64μm 내지 약 256μm의 범위에 있다. 일 실시예에서, 핫스팟 라이브러리는 복수의 엔트리를 포함하며, 각각은 해시 값, 이미지, 레시피, 토폴로지 정보를 포함한다. 일 실시예에서, 핫스팟 라이브러리는 해시 값에 의해 색인화된다.
본 개시의 일부 실시예에 따르면, 시스템은 유형 매체에 저장된 라이브러리를 포함하고, 라이브러리는 각각 해시 값을 포함하는 복수의 엔트리; 해시 값과 관련된 이미지로서, 핫스팟을 포함하는 이미지; 핫스팟을 감소시키도록 구성된 레시피; 및 핫스팟의 토폴로지 정보를 포함한다. 일 실시예에서, 시스템은 소프트웨어를 포함하는 툴을 더 포함하며, 소프트웨어는 이미지로부터 해시 값을 생성하도록 구성된다. 일 실시예에서, 라이브러리에 저장된 복수의 엔트리의 임의의 한 쌍의 해시 값의 유사도 값은 약 0.9보다 작다. 일 실시예에서, 핫스팟은 이미지의 중심에서 발생하는 리세스 또는 범프를 포함한다. 일 실시예에서, 레시피는 핫스팟을 감소시키도록 구성된 프로세스 조건을 포함한다.
전술한 내용은 당업자가 본 개시의 양태를 더 잘 이해할 수 있도록 다양한 실시예들의 특징을 개략적으로 설명한다. 당업자는 동일한 목적을 수행하고/하거나 본 명세서에 소개된 실시예와 동일한 장점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기초로서 본 개시를 용이하게 사용할 수 있음을 알아야 한다. 당업자는 이러한 등가의 구성이 본 개시의 사상 및 범위를 벗어나지 않으며, 본 개시의 사상 및 범위를 벗어나지 않으면서 본 명세서에서 다양한 변경, 대체 및 개조를 행할 수 있음을 또한 인식해야 한다.
<부기>
1. 방법에 있어서,
집적 회로의 레이아웃으로부터 복수의 이미지를 크러핑(cropping)하는 단계;
상기 복수의 이미지 중 하나로부터 각각 제1 복수의 해시 값(hash values)을 생성하는 단계;
핫스팟 라이브러리에 저장된 제2 복수의 해시 값을 로딩하는 단계;
상기 제1 복수의 해시 값의 각각을 상기 제2 복수의 해시 값의 각각과 비교하는 단계로서, 상기 비교하는 단계는 상기 제1 복수의 해시 값의 각각과 상기 제2 복수의 해시 값의 각각 사이의 유사도 값을 계산하는 단계를 포함하는 것인, 단계;
상기 유사도 값을 미리 결정된 임계 유사도 값과 비교하는 단계; 및
상기 유사도 값이 상기 미리 결정된 임계 유사도 값보다 크다는 결과에 응답하여, 상기 결과를 가지는 대응하는 이미지의 위치를 기록하는 단계 - 상기 위치는 상기 레이아웃에서 상기 대응하는 이미지의 상기 위치임 -
를 포함하는 방법.
2. 제1항에 있어서,
상기 복수의 이미지는 어레이를 형성하고, 상기 위치는 상기 어레이의 상기 대응하는 이미지의 행 번호 및 열 번호를 포함하는 것인,
방법.
3. 제1항에 있어서,
웨이퍼 상에 상기 집적 회로를 제조하는 단계로서, 상기 제조하는 단계는 상기 웨이퍼에 대해 화학적 기계적 연마 프로세스를 수행하는 것을 포함하는 것인 단계; 및
상기 위치로부터 핫스팟을 발견하는 단계로서, 상기 핫스팟은 상기 화학적 기계적 연마 프로세스의 결과로서의 상기 웨이퍼의 결함인 단계
를 더 포함하는 방법.
4. 제1항에 있어서,
상기 복수의 이미지를 상기 크러핑하는 것은 상기 레이아웃을 이미지들의 어레이로 분할하고, 상기 어레이의 상기 복수의 이미지의 각각을 크러핑하는 것을 포함하는 것인,
방법.
5. 제1항에 있어서,
상기 미리 결정된 임계 유사도 값은 0.9인 것인,
방법.
6. 제1항에 있어서,
추가 집적 회로의 추가 레이아웃으로부터 추가 복수의 이미지를 크러핑하는 단계;
상기 추가 복수의 이미지 중 하나로부터 각각 제3 복수의 해시 값을 생성하는 단계;
상기 제3 복수의 해시 값의 각각을 상기 핫스팟 라이브러리에 저장된 모든 해시 값들과 비교하여 상기 제3 복수의 해시 값과 유사한 해시 값의 그룹을 발견하는 단계; 및
상기 해시 값의 그룹의 유사도 값의 순위를 매기는 단계
를 더 포함하는 방법.
7. 제6항에 있어서,
상기 해시 값의 그룹 중 하나와 관련된 레시피를 선택하는 단계
를 더 포함하는 방법.
8. 방법에 있어서,
집적 회로의 레이아웃으로부터 복수의 이미지를 크러핑하는 단계;
상기 복수의 이미지 중 하나로부터 각각 복수의 해시 값을 생성하는 단계;
핫스팟 라이브러리로부터 검색하여 상기 복수의 해시 값과 유사한, 유사한 해시 값을 발견하는 단계로서, 상기 핫스팟 라이브러리는 핫스팟을 가지는 이미지로 색인화된 해시 값을 저장하는 것인 단계; 및
상기 집적 회로의 상기 레이아웃에서 상기 유사한 해시 값과 관련된 상기 복수의 이미지 중 일부의 위치를 표시하는 단계
를 포함하는 방법.
9. 제8항에 있어서,
웨이퍼 상에 상기 집적 회로의 상기 레이아웃을 구현하는 단계로서, 상기 구현하는 단계는 레시피를 사용하여 상기 웨이퍼에 대해 화학적 기계적 연마 프로세스를 수행하는 것을 포함하는 것인 단계; 및
상기 웨이퍼 상의 상기 위치를 검사하여 상기 위치에서의 핫스팟을 결정하는 단계
를 더 포함하는 방법.
10. 제9항에 있어서,
발견된 상기 유사한 해시 값에 기초하여 상기 레시피를 결정하는 단계
를 더 포함하는 방법.
11. 제10항에 있어서,
상기 유사한 해시 값은 상기 핫스팟 라이브러리 내의 복수의 레시피와 관련되고, 상기 레시피는 상기 복수의 레시피로부터 선택되는 것인,
방법.
12. 제9항에 있어서,
상기 레시피는 상기 화학적 기계적 연마 프로세스에서 사용되는 슬러리(slurry)의 유속 및 제1 지속 기간, 그리고 상기 화학적 기계적 연마 프로세스에서 사용되는 다운 포스(down force) 및 드레싱(dressing) 각각의 크기 및 제2 지속 기간을 포함하는 것인,
방법.
13. 제8항에 있어서,
상기 복수의 이미지의 각각은 정사각형 형상을 가지며, 상기 정사각형 형상의 길이 및 폭은 약 64μm 내지 약 256μm의 범위 내에 있는 것인,
방법.
14. 제8항에 있어서,
상기 핫스팟 라이브러리는 복수의 엔트리를 포함하고, 각각은 해시 값, 이미지, 레시피, 및 토폴로지 정보를 포함하는 것인,
방법.
15. 제14항에 있어서,
상기 핫스팟 라이브러리는 해시 값에 의해 색인화되는 것인,
방법.
16. 시스템에 있어서,
유형의 매체에 저장된 라이브러리를 포함하고, 상기 라이브러리는 복수의 엔트리를 포함하며, 각각은
해시 값;
상기 해시 값과 관련된 이미지로서, 핫스팟을 포함하는 상기 이미지;
상기 핫스팟을 감소시키도록 구성된 레시피; 및
상기 핫스팟의 토폴로지 정보
를 포함하는 것인,
시스템.
17. 제16항에 있어서,
소프트웨어를 포함하는 툴을 더 포함하고, 상기 소프트웨어는 상기 이미지로부터 상기 해시 값을 생성하도록 구성된 것인,
시스템.
18. 제16항에 있어서,
상기 라이브러리에 저장된 상기 복수의 엔트리의 임의의 한 쌍의 해시 값의 유사도 값은 약 0.9보다 작은 것인,
시스템.
19. 제16항에 있어서,
상기 핫스팟은 상기 이미지의 중심에서 발생하는 범프(bump) 또는 리세스(recess)를 포함하는 것인,
시스템.
20. 제16항에 있어서,
상기 레시피는 상기 핫스팟을 감소시키도록 구성된 프로세스 조건을 포함하는 것인,
시스템.

Claims (10)

  1. 방법에 있어서,
    집적 회로의 레이아웃으로부터 복수의 이미지를 크러핑(cropping)하는 단계로서, 상기 집적 회로의 레이아웃을 직사각형 영역의 어레이로 분할하는 단계 - 상기 직사각형 영역 각각은 상기 복수의 이미지 중 하나임 - 를 포함하는, 상기 크러핑하는 단계;
    각각 제1 복수의 해시 값(hash values)을 생성하는 단계 - 상기 제 1 복수의 해시 값 각각은 상기 직사각형 영역의 어레이 중 하나의 직사각형 영역으로부터의 것임 -;
    핫스팟 라이브러리에 저장된 제2 복수의 해시 값을 로딩하는 단계;
    상기 제1 복수의 해시 값의 각각을 상기 제2 복수의 해시 값의 각각과 비교하는 단계 - 상기 비교하는 단계는 상기 제1 복수의 해시 값의 각각과 상기 제2 복수의 해시 값의 각각 사이의 유사도 값을 계산하는 단계를 포함함 -;
    상기 유사도 값을 미리 결정된 임계 유사도 값과 비교하는 단계; 및
    상기 유사도 값이 상기 미리 결정된 임계 유사도 값보다 크다는 결과에 응답하여, 상기 결과를 가지는 대응하는 이미지의 위치를 기록하는 단계 - 상기 위치는 상기 레이아웃에서 상기 대응하는 이미지의 상기 위치임 -
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 위치는 상기 어레이의 상기 대응하는 이미지의 행 번호 및 열 번호를 포함하는 것인,
    방법.
  3. 제1항에 있어서,
    웨이퍼 상에 상기 집적 회로를 제조하는 단계로서, 상기 제조하는 단계는 상기 웨이퍼에 대해 화학적 기계적 연마 프로세스를 수행하는 것을 포함하는 것인 단계; 및
    상기 위치로부터 핫스팟을 발견하는 단계로서, 상기 핫스팟은 상기 화학적 기계적 연마 프로세스의 결과로서의 상기 웨이퍼의 결함인 단계
    를 더 포함하는 방법.
  4. 제1항에 있어서,
    추가 집적 회로의 추가 레이아웃으로부터 추가 복수의 이미지를 크러핑하는 단계;
    제3 복수의 해시 값을 생성하는 단계 - 상기 제3 복수의 해시 값 각각은 상기 추가 복수의 이미지 중 하나로부터의 것임 -;
    상기 제3 복수의 해시 값의 각각을 상기 핫스팟 라이브러리에 저장된 모든 해시 값과 비교하여 상기 제3 복수의 해시 값과 유사한 해시 값의 그룹을 발견하는 단계; 및
    상기 해시 값의 그룹의 유사도 값의 순위를 매기는 단계
    를 더 포함하는 방법.
  5. 제4항에 있어서,
    상기 해시 값의 그룹 중 하나의 해시 값과 관련된 레시피를 선택하는 단계
    를 더 포함하는 방법.
  6. 방법에 있어서,
    집적 회로의 레이아웃으로부터 복수의 이미지를 크러핑하는 단계로서, 상기 집적 회로의 레이아웃을 직사각형 영역의 어레이로 분할하는 단계 - 상기 직사각형 영역 각각은 상기 복수의 이미지 중 하나임 - 를 포함하는, 상기 크러핑하는 단계;
    복수의 해시 값을 생성하는 단계 - 상기 복수의 해시 값 각각은 상기 직사각형 영역의 어레이 중 하나의 직사각형 영역으로부터의 것임 -;
    핫스팟 라이브러리로부터 검색하여 유사한 해시 값을 발견하는 단계 - 상기 핫스팟 라이브러리는 핫스팟을 가지는 이미지로 색인화된 해시 값을 저장함 -; 및
    상기 집적 회로의 상기 레이아웃에서 상기 유사한 해시 값과 관련된 상기 복수의 이미지 중 일부의 위치를 표시하는 단계
    를 포함하고,
    각각의 상기 유사한 해시 값과 각각의 상기 복수의 해시 값 간의 유사도 값은 미리 결정된 임계 유사도 값보다 큰 것인, 방법.
  7. 제6항에 있어서,
    웨이퍼 상에 상기 집적 회로의 상기 레이아웃을 구현하는 단계 - 상기 구현하는 단계는 레시피를 사용하여 상기 웨이퍼에 대해 화학적 기계적 연마 프로세스를 수행하는 것을 포함함 -; 및
    상기 웨이퍼 상의 상기 위치를 검사하여 상기 위치에서의 핫스팟을 결정하는 단계
    를 더 포함하는 방법.
  8. 제7항에 있어서,
    발견된 상기 유사한 해시 값에 기초하여 상기 레시피를 결정하는 단계
    를 더 포함하는 방법.
  9. 제8항에 있어서,
    상기 유사한 해시 값은 상기 핫스팟 라이브러리 내의 복수의 레시피와 관련되고, 상기 레시피는 상기 복수의 레시피로부터 선택되는 것인,
    방법.
  10. 제6항에 있어서,
    상기 핫스팟 라이브러리는 복수의 엔트리를 포함하고, 각각은 해시 값, 이미지, 레시피, 및 토폴로지 정보를 포함하는 것인,
    방법.
KR1020200129282A 2020-07-10 2020-10-07 집적 회로 제조를 위한 핫스팟 회피 방법 KR102584046B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/926,026 2020-07-10
US16/926,026 US11443095B2 (en) 2020-07-10 2020-07-10 Hotspot avoidance method for manufacturing integrated circuits

Publications (2)

Publication Number Publication Date
KR20220007485A KR20220007485A (ko) 2022-01-18
KR102584046B1 true KR102584046B1 (ko) 2023-09-27

Family

ID=77155507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200129282A KR102584046B1 (ko) 2020-07-10 2020-10-07 집적 회로 제조를 위한 핫스팟 회피 방법

Country Status (7)

Country Link
US (3) US11443095B2 (ko)
EP (1) EP3936956A1 (ko)
JP (1) JP2022016403A (ko)
KR (1) KR102584046B1 (ko)
CN (1) CN113449484A (ko)
DE (1) DE102020118475A1 (ko)
TW (1) TWI821701B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11748868B2 (en) * 2020-09-08 2023-09-05 Kla Corporation Unsupervised pattern synonym detection using image hashing
US11942532B2 (en) * 2021-08-30 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor and method of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190318471A1 (en) * 2018-04-13 2019-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Hot spot defect detecting method and hot spot defect detecting system

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870052B2 (ja) * 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
JP4574140B2 (ja) * 2003-08-27 2010-11-04 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いる研磨方法
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7685558B2 (en) * 2006-05-15 2010-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for detection and scoring of hot spots in a design layout
US8126255B2 (en) * 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
US8434037B2 (en) * 2008-11-26 2013-04-30 Texas Instruments Incorporated Sub-circuit pattern recognition in integrated circuit design
JP5537282B2 (ja) * 2009-09-28 2014-07-02 株式会社日立ハイテクノロジーズ 欠陥検査装置および欠陥検査方法
JP5515816B2 (ja) * 2010-02-09 2014-06-11 富士通株式会社 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム
FR2977182B1 (fr) * 2011-07-01 2013-07-12 Commissariat Energie Atomique Procede de fabrication d'un composant optique pour supprimer des defauts de surface
US8580635B2 (en) 2011-12-05 2013-11-12 International Business Machines Corporation Method of replacing silicon with metal in integrated circuit chip fabrication
US8434030B1 (en) * 2012-01-05 2013-04-30 United Microelectronics Corporation Integrated circuit design and fabrication method by way of detecting and scoring hotspots
US9183624B2 (en) * 2013-06-19 2015-11-10 Kla-Tencor Corp. Detecting defects on a wafer with run time use of design data
US9330987B2 (en) * 2013-09-09 2016-05-03 Hermes-Microvision, Inc. Hot spot identification, inspection, and review
US10074036B2 (en) 2014-10-21 2018-09-11 Kla-Tencor Corporation Critical dimension uniformity enhancement techniques and apparatus
US9846934B2 (en) * 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
US11443083B2 (en) 2016-05-12 2022-09-13 Asml Netherlands B.V. Identification of hot spots or defects by machine learning
TWI660249B (zh) * 2017-01-18 2019-05-21 荷蘭商Ａｓｍｌ荷蘭公司 缺陷圖案分組方法及系統
US10546085B2 (en) * 2017-04-12 2020-01-28 Anchor Semiconductor Inc. Pattern centric process control
TWI755453B (zh) * 2017-05-18 2022-02-21 美商克萊譚克公司 鑑定一光微影光罩合格性之方法及系統
US10573811B2 (en) * 2017-08-02 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls
KR20190073756A (ko) * 2017-12-19 2019-06-27 삼성전자주식회사 반도체 결함 분류 장치, 반도체의 결함을 분류하는 방법, 그리고 반도체 결함 분류 시스템
WO2019129569A1 (en) * 2017-12-31 2019-07-04 Asml Netherlands B.V. Methods and systems for defect inspection and review

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190318471A1 (en) * 2018-04-13 2019-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Hot spot defect detecting method and hot spot defect detecting system

Also Published As

Publication number Publication date
JP2022016403A (ja) 2022-01-21
US20220012400A1 (en) 2022-01-13
US11675953B2 (en) 2023-06-13
US20220382947A1 (en) 2022-12-01
EP3936956A1 (en) 2022-01-12
US20230267264A1 (en) 2023-08-24
CN113449484A (zh) 2021-09-28
DE102020118475A1 (de) 2022-01-13
KR20220007485A (ko) 2022-01-18
TWI821701B (zh) 2023-11-11
TW202219811A (zh) 2022-05-16
US11443095B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
US20230267264A1 (en) Hotspot Avoidance Method of Manufacturing Integrated Circuits
KR102046192B1 (ko) 신규 웨이퍼 지오메트리 메트릭을 이용한 오버레이 및 반도체 처리 제어
JP5290416B2 (ja) ３ｄｉｃのためのフロアプランニングを容易にするための方法およびシステム
US8104008B2 (en) Layout design apparatus, layout design method, and computer product
KR20050007440A (ko) 장치 매칭을 유지 및/또는 커패시턴스 증가를 제한하면서더미 금속 충전물을 배치시키는 시스템 및 방법
US20160283631A1 (en) Method of forming masks
US5307296A (en) Semiconductor workpiece topography prediction method
KR20100052395A (ko) 3차원 변동 커패시턴스 계산을 위한 시스템 및 방법
JP6788187B2 (ja) シミュレーションプログラム、シミュレーション方法および情報処理装置
US8667433B2 (en) Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof
JP4561904B2 (ja) 膜厚予測方法、レイアウト設計方法、露光用マスクのマスクパターン設計方法、及び、半導体集積回路の作製方法
US7020866B2 (en) Mask data processor
US20070042512A1 (en) Apparatus and method of predicting performance of semiconductor manufacturing process and semiconductor device, and manufacturing method of semiconductor device
US20200342155A1 (en) Design aware variable fill pattern generator
JP2008098588A (ja) 半導体装置のレイアウト設計・検証におけるホットスポット抽出方法
TW201834101A (zh) 使用非測量屬性資料之迭代式計算的基板圖之產生
JP7292330B2 (ja) ドロップパターンを生成するためのシステム及び方法
US8073661B2 (en) Shape prediction simulator, method and program
KR102688381B1 (ko) 반도체 디바이스 제조 방법 및 반도체 제조 어셈블리를 위한 공정 제어 시스템
JP2000315220A (ja) 描画データの検証方法、フォトマスクの製造方法および記録媒体
CN116432596A (zh) 芯片形貌预测方法、装置、设备及存储介质
JP2007005834A (ja) 研磨方法および研磨システム
JP2005049572A (ja) 線幅測定方法および線幅測定装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant