JP2005314216A - 低欠陥半導体部品用の基体ウェーハの製造方法、それにより得られる部品及びその使用 - Google Patents

Abstract

【課題】結晶欠陥、特にピンホール、ナノパイプ及び／又はピット及びハイログにより生成される成長欠陥が既知の電子素子より少ない電子部品を提供する。
【解決手段】低欠陥半導体部品用基体ウェーハを製造する方法であって、
ａ）[０００１]面がｃ軸に垂直な単結晶を形成する工程と、
ｂ）上記単結晶を、被覆されるべきディスク面が少なくとも一つ有る少なくとも一つの薄いディスクに分割する工程と、
ｃ）上記少なくとも一つのディスク面を平滑化する工程と、
ｄ）上記少なくとも一つの薄いディスクを１７７０Ｋより上の温度で調質する工程と
を含んで成る方法。
【選択図】無し

Description

本発明は低欠陥及び／又は無欠陥電子半導体部品、特にＩＩＩ−Ｖ半導体機能層を製造するための基体及び／又はウェーハ、それ等の製造方法及びそれ等の使用並びにこの種の基体が含まれる半導体部品に関する。

電子部品、特にＩＩＩ−Ｖ窒化物半導体工学での電子部品は、なかんずく高温高出力電子工学、大規模生産で製造されるＨＬレーザや高輝度発光ダイオード、所謂ＬＥＤの製造において、その重要さはかってないほど増大している。これ等の部品、特にＧａＮの部品の開発に利用可能な高い透過性と適切な熱的性質を有する適切な基体及び／又はウェーハ材料は現在のところ無い。これ等の基体及び／又はウェーハ材料は１４７０Ｋを超える温度に至るまで、十分な電気伝導度、熱膨張及び形状安定性を有するべきである。また、基体の結晶格子と結晶ＧａＮ層の結晶格子との間に不整合があってはならない。サファイア（Ａｌ_２Ｏ_３）は物理的特性において、ＧａＮや、その半導体材料であるＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ又はＩｎＮ等に近い、適した基体である。

この種の部品を大規模に製造するためには、サファイア結晶が手ごろな価格で得られなければならない。

チョクラルスキー[Czochralski]成長法は、電子部品への適用のために用いられる技術である。この成長法により、結晶学的配向材料構造が得られる。この種の方法は例えば、本発明の出願人が申請した未公開のＤＥ−Ａ １０３０６８０１．５に記載されている。サファイア結晶は通常、[０００１]面に垂直な結晶学的ｃ軸に沿って長方形結晶として成長する。結晶の直径は約５〜１５ｃｍ未満である。このようにして、応力分布が回転対称である製品が得られる。次いで、１７５０Ｋより上の調質工程で調質することにより、ほぼ応力の残留していない結晶を得ることができる。また、ｃ軸に対して６０°に傾けた方向に沿って行う成長法も知られている。

そのようにして得られた単結晶は次いで、例えばのこ引きにより、薄いウェーハディスクに細分される。これ等のウェーハは基体及び／又は支持材料として作用し、更なる処理の前に、特に研磨及びラッピング及び／又は研削により適切に平滑化される。これ等の処理工程で結晶に新たに生成される機械的応力は、例えばエピタキシーによる更なるウェーハの処理前に、少なくとも一面において除去されるべきである。厚みが通常０．６ｍｍ未満の薄いウェーハの材料内に存在する固有応力が１０７０Ｋ〜１３７０Ｋの被覆工程で部分的に緩和し、大きな変形をもたらす。ウェーハがこのように変形すると、部品の性能が損なわれ（干渉成長）、完成品は更なる処理中に歩留まりの悪化を伴う。このため、ラッピング又は研削後にウェーハを約１７７０Ｋまでの温度で調質して、電子部品の製造中に上記の増大した応力を緩和させるようにする。最終研磨後では、調質は最早できない。高温での研磨基体面の変形は考慮を要し、且つ／或いは調質雰囲気中の不純物が基体面に付着し易く、結合することがあるからである。

ヘテロエピタキシャル半導体層や半導体層パケットの付着（沈積）から、ナノパイプ、ピンホール及びハイログ[hilogs]などの成長欠陥が起こることが明らかとなっている。ナノパイプ構造（E. Valcheva, T. Paskova, A. Persson & B. Monemar 「高成長速度で成長する厚いＧａＮ膜におけるナノパイプ」, Phys. Sta. Sol. (a) 194, no. 2002, pp. 532−535参照）によれば、例えばＬＥＤの光発生量が無放射エネルギー変換により著しく減少する。

ナノパイプには、直径が１ミクロン未満の中空の管状コア部がある。これ等の細管は、必要に応じて数個の異なる部分層から成る付着半導体層の全体を通して続き、材料特性及び／又は層感受性に影響を及ぼすことができる。この種の人為産物の形成を少なくするため、成長速度やエピタキシー温度等の成長パラメ−タが最適化される。存在するナノパイプがもはや成長しないようにする、即ちその上端を閉塞することができる。ナノパイプが表面で開口する位置は「ピット」と呼ばれる。

基体材料とそれに付着される層との間の不整合がおそらく、この種の欠陥の原因である（J. Kang, T. Ogawa 「未ドープＧａＮのナノパイプの材料」 J. Mater. Res. , Vol. 14, No. 1, January (1999) 参照）。更に、表面不純物、及び材料の気体放出に原因の可能性があると述べられている。現在まで、著しく多数の成長欠陥を生ぜずにＬＥＤ層を作ることはできなかった。干渉顕微鏡検査は、面内の欠陥を判定するための有効な標準的方法である。

本発明の目的は、結晶欠陥、特にピンホール、ナノパイプ及び／又はピット及びハイログにより生成される成長欠陥が公知の電子素子より少ない電子部品を提供することにある。

この目的は、請求の範囲に定義された特徴により達成される。
意外にも、被覆面の第１の工程、特に機械加工工程後に、要すれば研磨又は研削後に支持基体ディスク又はウェーハを調質すると、この基体面に、成長エラーを含まない半導体層を沈積できることが見出された。

本発明による調質工程は好ましくは、最終研磨の前、且つ基体の浄化前に行われる。本発明による調質は１７７０Ｋより上で行われる。好ましい調質温度は少なくとも１７９０Ｋ、特に少なくとも１８２０Ｋであり、少なくとも１８７０Ｋ及び／又は１９２０Ｋが特に好ましい。特に優れた結果を得ようとするなら、個々の場合において最低調質温度１９７０Ｋ及び／又は２０７０Ｋまでが適切であることが分かった。だが、多くの用途に対して、１７７０Ｋより上の温度での調質が十分であることが分かった。これ等の調質工程での上限温度は基体が軟化しない温度、即ち融点２３１０Ｋより下の温度である。好ましい上限は２１７０Ｋである。上限２１２０Ｋ、特に高くても２０７０Ｋが特に好ましい。本発明による方法により、ナノパイプ及び基体表面上のピットの形でのピンホール等の成長欠陥が僅かだけである、及び／又は無い、及び／又は完全に無い半導体製品を得ることができる。これ等の表面上の成長欠陥数の上限は、干渉顕微鏡検査法（１６０パワー（１６ｘ１０）倍率、解像度０．８ミクロン程度のＬｅｉｃａ干渉顕微鏡検査法）を用いた検査で測定される場合には１０^４／ｃｍ^２、好ましくは１０^３／ｃｍ^２、特に好ましくは１０^２／ｃｍ^２である。成長欠陥の測定は好ましくは、例えばエッチングによる等、半導体表面の化学的又は機械的処理をせず行われる。

また、干渉顕微鏡による検査で測定した平方センチメータ当たりの成長欠陥数が１０未満、特に好ましくは５未満及び／又は多くても２〜３の半導体製品を得ることもできる。本発明による特別な方法により、干渉顕微鏡で検出可能な成長欠陥が表面に無い製品を得ることができる。

好ましくは[０００１]面と、それと垂直な結晶学的ｃ軸を有する六方格子構造の結晶が本発明の基体として特に好ましい。サファイア及び／又はＡｌ_２Ｏ_３は、基体材料として特に適している。この種の結晶構造の形成は知られている。それ等を得るには、好ましくはチョクラルスキー法を用いる。適切に配向した冷却結晶種をＡｌ_２Ｏ_３溶融体に浸漬し、それから徐々に引き出す。好ましくは[０００１]面に垂直なｃ軸に沿って結晶を引き出す。斯く得られた結晶は、通常、単結晶内の応力を低下させるため、その全体に対して調質される。

本発明方法に適した結晶は好ましくはチョクラルスキー法により作製され、少なくとも３０Ｋ／ｃｍの軸方向温度勾配が（溶融体から結晶内に約１ｃｍの）γ相域に設定されるようにする。かかる勾配では、少なくとも４０ｍｍ／ｄａｙの成長速度が達成される。次いで、単結晶は、放射対称勾配をできるだけ小さくし、軸勾配もできるだけ小さくした温度処理にかけられる。

結晶は、好ましくは結晶学的ｃ軸の方向に成長させる。その成長は、好ましくはｃ軸方向からのずれ５°未満で生ずるようにすべきであることが明らかとなった。このずれは２．５°未満とすべきである。だが、一般には結晶をできるだけ厳密に結晶学的ｃ軸方向に成長させるようにすべきである。

結晶と液状溶融体との間の界面の形状は引き出し速度と、界面から計算される結晶の最初のセンチメータに生じる温度勾配と、最後に回転速度とにより影響される。界面の形状は、好ましくは界面表面が溶融体に対して凸となるように調整される。界面表面の半径は通常、少なくとも０．０５ｍだが、少なくとも０．２ｍとするのが好ましい。

上記本発明方法の特徴によれば、少なくと３０ｍｍ／ｄａｙ、特に少なくとも４０ｍｍ／ｄａｙの引き出し速度が可能になるように、六方単結晶を特に急速に成長させることができることが分かった。多くの場合、２００ｍｍ／ｄａｙの最大引き出し速度が適切と分かった。だが、一般には、最大１５０ｍｍ／ｄａｙ、特に最大１３０ｍｍ／ｄａｙが好ましいが、最大１２０ｍｍ／ｄａｙが特に好ましい最大成長速度である。

温度処理及び／又は調質は、成長工程後に、成長容器上部の装置内の後加熱部で行うことができる。単結晶を単に、この後加熱部に移せば良い。単結晶を処理温度少なくとも１７５０Ｋの温度処理及び／又は少なくとも１時間、好ましくは少なくとも２時間の等温処理で処理するのが有利なことが分かった。

好ましくは、結晶の成長中に軸方向温度勾配が、結晶軸方向にあり、且つ界面表面近傍の結晶で、即ち界面と既生成結晶間の最初のセンチメータにおいて３０Ｋ／ｃｍになるようにする。好適値は少なくとも３５Ｋ／ｃｍ、特に４０Ｋ／ｃｍであるが、５０Ｋ／ｃｍであるのが最も好ましい。特に好ましい最大勾配は２００Ｋ／ｃｍ、特に１５０Ｋ／ｃｍである。

全体が低応力の単結晶は勿論これ等の温度勾配により生成できないが、その応力状態は完全に均一であり、放射対称である。本発明によれば、軸方向及び／又は放射方向に温度勾配を小さくした成長工程の約２３２０Ｋの成長工程において用いられるのより低い温度範囲２００〜５００Ｋでの続く調質処理により、応力をｃ軸に対して等方的に略除去できる。

この方法では、回転対称及び／又は軸方向温度勾配は、少なくとも成長装置での結晶の温度処理又は続く処理において、単結晶の長さ全体に亘って一定に保たれるべきである。温度勾配を一定にすれば、単結晶の異方性応力状態が低減する。

温度は、好ましい特別な実施例では、温度処理中に及び／又は調質において線形に及び／又は段階的に変更可能である。温度の段階的変更中に、例えばサファイアの準安定状態γ及びηの熱力学的に安定なα形への相転移時に、例えば１４００±２５Ｋ及び／又は１０００±２５Ｋにおいて休止が存在することができる。この休止は、好ましくは少なくと１時間、特に２時間続く。

本方法のもう一つの実施例は、２工程温度処理を行い、勿論第１の処理工程では単結晶を第１の処理温度から第１の冷却速度で冷却し、第２の処理工程ではこの単結晶又はこの単結晶から製造された製品を第２の処理温度から、より遅い第２の冷却速度で冷却することを特徴とする。第１の、より速い制御冷却に、冷却がより遅い第２の処理工程が後続することは極めて有意であることが分かった。

単結晶は、後加熱部での第１の処理工程で等温的に冷却することができる。これは単に、単結晶作製後に行えば良い。

好適実施例では、単結晶は、成長炉内でその成長後に第１の処理工程において、好ましくは高くても５０Ｋ／時間、特に２０Ｋ／時間未満の冷却速度で冷却される。このように比較的早い制御冷却により、既に比較的低応力の単結晶の応力は続く第２の処理工程で更に低減される。

第１の処理の温度、又は一工程方法における単一処理の温度は、好ましくは２１００Ｋである。特にこの温度の偏差は、大きくても±５０Ｋである。この温度で、応力状態は特に良好に緩和される。

単結晶は、第２の処理工程では、１５Ｋ／時間未満の冷却速度で冷却されるべきである。冷却をこのように遅くするのは、ウェーハの厚みが１ｍｍ未満と薄いのに対して完全結晶の体積が大きいことを考慮してであり、変形効果を伴わずに、応力が殆ど無い単結晶の形成に資するのである。

生成と冷却後に、斯く得られた単結晶は、勿論好ましくはその[０００１]面に沿って、素材としての薄いディスクに分割される。これ等のディスクの厚みは通常２ｍｍ未満であり、厚くても１．５ｍｍ、特に少なくとも１ｍｍとするのが好ましい。多くの場合、厚みが厚くても０．８ｍｍの基体又はウェーハ素材が好ましいが、ウェーハ厚みを厚くても０．７〜０．６ｍｍとすれば特に好ましい。多くの場合、ウェーハ厚み０．５ｍｍが十分であることが分かった。このウェーハの最小厚みは通常少なくとも０．１ｍｍであり、少なくとも０．２ｍｍ、特に少なくとも０．３ｍｍは特に好ましい。多くの場合、最小厚みが少なくとも０．４ｍｍのウェーハが適切であることが分かった。斯く得られた薄いディスク又はウェーハ素材は、その形状・大きさ及び結晶配向について検査され、必要ならば誤配向素材は、通常、のこ引きによる分割後に取り除かれる。

次いで、ディスク素材は好ましくは研削及び／又はラッピング及び研磨により、更に、機械的に処理される。ラッピングは表面の平滑化を意味するものであって、遊離粒子の大きさが５μｍを超える機械的研磨材で表面を処理するものである。この目的のため、特に粒径Ｄ９１の微粒子が用いられる。粒径Ｄ９１とは、メッシュサイズ９１μｍの篩による篩い分けで、直径９１μｍ下の粒子の粒子分布が保証される、即ち直径が９１μｍを超える粒子が微粒子から除外されることを意味する。研磨中に、面は、大きさが５未満〜０．１μｍの同様の遊離研削体又は粒子で機械的に処理される。従って、この場合、直径が５μｍを超える単粒が研磨材料に含まれることは無い。最大の大きさが５μｍで、沈殿、篩い分け又は他の適宜の分別法で得られる５μｍ以下のダイヤモンド粒子分布を用いることが考えられる。

現在まで、１７７０Ｋを越える高温では、固有応力のため表面及び／又はウェーハに極めて多数の不合格が予想されることから、機械的ラッピング後に調質を行うことは不可能と考えられていた。だが、本発明によれば、研削・ラッピング後及び機械的研磨前でも、研削・ラッピング後及び機械的研磨後でも、ウェーハディスクを粒子径０．１μｍ未満の遊離珪酸塩コロイドで処理する殆どの化学機械的研磨工程（ＣＭＰ工程）の前であれば、ウェーハディスクの調質は可能である。この種のコロイドは所望の粒子径に合わせて設計されており、商業的に入手可能である。粒子径の判定は、通常、公知の方法による光散乱測定により行われる。

本発明による調質は、好ましくは素材面を提供する[０００１]面を垂直にして行われる。炉自体は、好ましくは混合気体が供給され、必要ならば加熱室が排気可能な炉である。本発明による調質は、勿論原理的には大気圧での通常の空気でも行えるが、酸素分圧を低くした雰囲気中で行うと良い。これは、アルゴンや窒素等の保護気体雰囲気、又は真空生成により達成することができる。調質は、好ましくは低くても１０^−１０ｍｂａｒの減圧酸素分圧で行われるが、１０^−２〜１０^−６ｍｂａｒ、特に１０^−２〜１０^−３ｍｂａｒの酸素分圧が特に好ましい。

本発明によれば、調質自体は、欠陥箇所が除去されるまで行う。必要な時間間隔は当業者により簡単な実験を行って設定することができ、温度レベルにもよる。少なくとも１０分の調質時間が適切と分かった。好ましい調質時間は少なくとも３０分であるが、１〜２時間の最小調質時間がより好ましい。３時間の最小調質時間が特に好ましいが、多くの場合４時間の調質時間も特に適していることが分かった。調質時間を４時間以上にしても、有意の付加的効果、即ち材料性能に対する格別の付加的影響は無い。調質は、無塵環境でクリーンルームクラス１００．０００（ＩＳＯ１４６４４−１/2又はＦＳ２０９Ｅ）によって行うのが好ましい。本発明の好適な実施例では、調質は防塵箱、好ましくは貴金属製の箱内で行われる。

調質中の加熱速度はさほど重要では無いことが明らかとなっているが、最大５００Ｋ／ｈ〜４００Ｋ／ｈの加熱速度が適切と分かった。好ましい加熱速度は最大３００Ｋ／ｈまで、特に最大２５０Ｋ／ｈであるが、約２００Ｋ／ｈの加熱速度が特に適切であることが明らかとなった。これ等の加熱速度では、炉は所望の調質速度になり、従って長くなった時間間隔で調質が行われる。調質終了後に、冷却は最大４００Ｋ／ｈ、好ましくは最大３００Ｋ／ｈの冷却速度で１３７０Ｋ〜１０７０Ｋの温度まで行われる。２００Ｋ／ｈ、特に最大１５０Ｋ／ｈの冷却速度でこの第１の温度までが適切と分かった。好ましくは１０７０Ｋ〜６７０Ｋの温度に対する典型的な冷却速度は約１００Ｋ／ｈである。所望の冷却速度での典型的な最初の運転の冷却温度は約１０７０Ｋである。次いで、好ましくは、室温への冷却が、炉を止めて行われる。この種の冷却は、通常１２〜４８時間を要するが、１６〜３２時間が好ましい。典型的な冷却時間及び／又は速度は、２０〜２８時間時間だが、約２４時間が特に適切である。

本発明による調質後に多段研磨工程を行う時、調質により欠陥箇所が取り除かれた表面層が完全には擦り減らされない又は除去されないようにしても良い。厚くても１５μｍ、好ましくは厚くても１０μｍの除去が適切なことが分かった。除去は、特に８μｍ以下、通常５μｍ以下とすべきである。

斯く得られた表面層は次いで通常の仕方で浄化又は洗浄されるが、これは好ましくは例えば、クリーンルームクラス１００（ＩＳＯ１４６４４−１／２又はＦＳ２０９Ｅ）のために設定されたクリーンルーム条件の下で行うようにすると良い。

その後、基体／支持材料及び／又はウェーハは、例えばＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ又はＩｎＮ等の半導体材料による被覆のために準備される。ウェーハ及び／又はキャリア基体の被覆は商業的方法により、例えば独逸国アーヘンのAIXTRON AGはアメリカ合衆国ニュージャージー州サマーセットのVeeco Instruments, Inc. から得られるようなＭＯＣＶＤ被覆機により行われる。

本発明はまた、本発明方法により得られる電子部品製造用のキャリア基体またはウェーハの使用、及びかかる電子部品そのものに関する。本発明による電子部品は、ＨＬレーザの製造、特に高温・高出力用途（ＨＥＭＴ、ＨＢＴ及びＳＡＷ）に用いられる高輝度発光ダイオードの製造に用いられる。

次に、本発明を以下の具体例を参照して述べるが、その詳細は請求の範囲を制限するものと解釈されるべきではない。

ＤＥ−Ａ１０３０６８０１．５に記載されているように、シリンダー状のサファイア結晶をチョクラルスキー法によりｃ軸に沿って引き出される。酸化鉄、酸化チタン及び酸化クロム等の多価金属酸化物の全不純物含有率が５０ｐｐｍ未満の高純度化原料を用いた。更に、結晶をのこ引きして、径５ｃｍ、厚み０．３５ｍｍ〜０．４８ｍｍの試験ウェーハを得た。

続く研磨及びラッピング等の後処理工程で、約０．０５ｍｍ±０．０２ｍｍの厚みの更なる減少が起こる。ラッピングの後、斯く得られた試験ウェーハは、独逸国リリエンタールのＮＡＢＥＲ社の製造による、スーパーエッジ加熱素子とムライトライニングとを備えた標準調質炉で調質される。炉雰囲気の酸素分圧は１０^−２ｍｂａｒであった。

ウェーハは、延伸イリジウムまたはプラチナ線から成るガイドフレーム内に垂直に立ち、且つイリジウム又はＰｔ合金から成る密閉箱内に置かれた。次いで、ウェーハは、加熱速度２００Ｋ／ｈで１７７０Ｋ〜２０７０Ｋの所望温度まで加熱された。この温度は４時間保たれた。その後、ウェーハは１００Ｋ／ｈの冷却速度で１０７０Ｋ／ｈまで冷却された。室温への冷却は、炉をオフにして、約２４時間の時間間隔で行われた。本例では、試験ウェーハの調質は第１の機械的加工工程後、即ち約０．３４〜０．３６ｍｍのウェーハ厚みまで、最後に０．３３ｍｍの最終厚みまでラッピングした後に行われた。次いで、クリーンルーム条件（クリーンルームクラス１００）下での後浄化の下で洗浄された。斯くして、「エピタキシー準備完了」、即ち更なる後処理を伴わずにユーザーのエピタキシー処理に直接適する状態となって、出荷のため包装された。

この処理は、温度を５０Ｋ毎に変えて１７７０〜２０７０Ｋの範囲で反復される。斯く得られた各ウェーハは、次いで、独逸国アーヘンのＡＩＸＴＲＯＮ ＡＧ社による市販のＭＯＣＶＤ被覆装置で更に処理された。処理中には勿論、厚みが２５ｎｍのＧａＮ核形成層がサファイア結晶基体に付着され、この核形成層には厚み２０００ｎｍのＧａＮ層が、次いで厚み１５００ｎｍのＧａＮ：Ｓｉ層がｎ層として付着された。更に、薄いＩｎ_ｘＧａ_１−ｘＮＳＱＷ層が続き、この層上にダイオードのｐ側として作用する厚み６０ｎｍのＡｌ_０．１Ｇａ_０．９Ｎ：Ｍｇ層を付着し、これを厚み２００ｎｍのＧａＮ：Ｍｇ層で被覆した。斯く得られたダイオードのこれ等の層を次いで倍率２００で観察し、ｃｍ^２当たりのピット数を測定した。結果は下の表１に示されている。

以上、低欠陥半導体部品用の基体ウェーハの製造方法、それにより得られる部品及びその使用に具現されるものとして本発明を例示、記載したが、本発明の精神を如何ようにも逸脱することなく種々の修正や変更をなし得ることから、本発明は示された詳細に限定されるものではない。
即ち、以上の記載は、他者が現在の知識を適用することにより、従来技術の観点から本発明の一般的又は特定の側面の本質的特徴と云うべき特徴を省略することなく、本発明の要旨を種々の応用に適用出来る程度まで、それを十分に明示するものである。

Claims (15)

1. 低欠陥半導体部品用基体ウェーハを製造する方法であって、
   ａ）[０００１]面がｃ軸に垂直な単結晶を形成する工程と、
   ｂ）上記単結晶を、被覆すべきディスク面が少なくとも一つ有る少なくとも一つの薄いディスクに分割する工程と、
   ｃ）上記少なくとも一つのディスク面を平滑化する工程と、
   ｄ）上記少なくとも一つの薄いディスクを１７７０Ｋより上の温度で調質する工程と
   を含んで成る方法。
2. 前記調質が、酸素分圧を低くした雰囲気内で行われるようにして成る請求項１に記載の方法。
3. 前記調質が、塵埃の少ない環境で行われるようにして成る請求項１に記載の方法。
4. 前記調質が、前記１７７０Ｋより上の温度で少なくとも１０分行われるようにして成る請求項１に記載の方法。
5. 前記単結晶が、六方格子構造を有するＡｌ_２Ｏ_３単結晶である請求項１に記載の方法。
6. 前記単結晶が、結晶軸に垂直に延びる面上で分割されるようにして成る請求項１に記載の方法。
7. 前記少なくとも一つの薄いディスクの厚みが２ｍｍ未満であるようにして成る請求項１に記載の方法。
8. 無欠陥半導体部品用基体ウェーハであって、
   ａ）[０００１]面がｃ軸に垂直な単結晶を形成する工程と、
   ｂ）上記単結晶を、被覆すべきディスク面が少なくとも一つ有る少なくとも一つの薄いディスクに分割する工程と、
   ｃ）上記少なくとも一つのディスク面を平滑化する工程と、
   ｄ）上記少なくとも一つの薄いディスクを１７７０Ｋより上の温度で調質する工程と
   を含んで成る方法によって製造されて成る基体ウェーハ。
9. 前記単結晶が、六方格子構造を有するＡｌ_２Ｏ_３単結晶である請求項８に記載の基体ウェーハ。
10. 前記調質が、酸素分圧を低くした、塵埃の少ない雰囲気内で、１７７０Ｋより上の温度で少なくとも１０分行われるようにして成る請求項８に記載の基体ウェーハ。
11. 前記少なくとも一つの薄いディスクの厚みが２ｍｍ未満であるようにして成る請求項８に記載の基体ウェーハ。
12. 高温及び高エネルギー用途に用いられるレーザ及び高輝度発光ダイオード用の電子部品であって、請求項８に記載の基体ウェーハから製造されて成る電子部品。
13. 基体と、該基体上の単層の又は互いに積層された複数の半導体材料層とを含んで成る電子半導体部品であって、単結晶を作製し、該単結晶を、被覆すべき少なくとも一つのディスク面を各々が有する複数の薄いディスクに分割し、該ディスクの少なくとも一つのディスク面を平滑化し、上記ディスクを１７７０Ｋより上の温度で調質した後、上記少なくとも一つのディスク面を最終研磨及び被覆して成る方法により得られる電子半導体部品。
14. 前記単結晶が、六方格子構造を有するＡｌ_２Ｏ_３単結晶である請求項１３に記載の電子半導体部品。
15. 前記少なくとも一つの薄いディスクの厚みが２ｍｍ未満であるようにして成る請求項１３に記載の電子半導体部品。