KR101016327B1 - 반도체패키지 인서트캐리어 - Google Patents

반도체패키지 인서트캐리어 Download PDF

Info

Publication number
KR101016327B1
KR101016327B1 KR1020090043060A KR20090043060A KR101016327B1 KR 101016327 B1 KR101016327 B1 KR 101016327B1 KR 1020090043060 A KR1020090043060 A KR 1020090043060A KR 20090043060 A KR20090043060 A KR 20090043060A KR 101016327 B1 KR101016327 B1 KR 101016327B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
film
contact terminal
carrier
latch
Prior art date
Application number
KR1020090043060A
Other languages
English (en)
Other versions
KR20100124026A (ko
Inventor
김영웅
Original Assignee
주식회사 티에프이스트포스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티에프이스트포스트 filed Critical 주식회사 티에프이스트포스트
Priority to KR1020090043060A priority Critical patent/KR101016327B1/ko
Publication of KR20100124026A publication Critical patent/KR20100124026A/ko
Application granted granted Critical
Publication of KR101016327B1 publication Critical patent/KR101016327B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체패키지 인서트캐리어에 관한 것으로서, 종래에는 반도체패키지의 전기적 검사를 수행하기 위하여, 반도체패키지를 운반하는 인서트캐리어의 하부에 구비되는 받침부재의 구조가 복잡하여 생산단가가 상승하고 잡업능률이 떨어지며, 또한 오작동이 발생하는 문제점이 있었다.
따라서 본 발명은 반도체패키지(100)의 전기적 검사를 수행하기 위하여, 반도체패키지(100)가 놓이는 패키지고정홀(210)이 중앙부위의 상부에서부터 하부까지 관통되어 형성된 캐리어본체(200)와; 패키지고정홀(210)의 양쪽 내벽에서 힌지핀(310)을 중심으로 회동되게 설치되며, 반도체패키지(100)의 공급 및 인출시 오픈되는 래치(300)와; 캐리어본체(200) 위에서 승강되게 설치되며, 하강시 래치(300)를 오픈시키는 래치오픈커버(400); 로 반도체패키지(100)를 운반하는 반도체패키지 인서트캐리어를 구성함에 있어서, 사방의 모서리 부위에 결합홀(510)이 형성되어 캐리어본체(200)의 패키지고정홀(210) 밑면에 부착되고, 반도체패키지(100)의 접촉단자(150)들과 대응되는 곳에 접촉단자홀(520)이 다수 형성되며, 접촉단자(150)의 돌출 길이에 비해 얇은 두께로 형성되어 접촉단자(150)가 돌출되게 끼워지는 반도체패키지안착용필름(500);과 반도체패키지안착용필름(500) 사방의 결합홀(510)에 끼워져 캐리어본체(200)에 반도체패키지안착용필름(500)을 고정시켜주는 볼트(600);로 이루어진 것을 특징으로 하는 것이다.
반도체패키지, 인서트캐리어, 래치, 반도체패키지안착용필름, 접촉단자

Description

반도체패키지 인서트캐리어{Insert carrier of Semiconductor Package}
본 발명은 반도체패키지 인서트캐리어에 관한 것으로서, 더욱 상세히는 반도체패키지의 전기적 검사를 용이하게 수행하기 위해서 반도체패키지가 놓이는 캐리어본체의 밑면에, 반도체패키지의 접촉단자보다 얇은 두께로 형성되고 접촉단자들과 대응되는 곳에 접촉단자홀이 형성되는 반도체패키지안착용필름을 부착시켜서 별도의 부재를 사용하지 않고 반도체패키지의 접촉단자로 직접 반도체패키지의 전기적 검사를 수행할 수 있도록 한 반도체패키지 인서트캐리어에 관한 것이다.
또한, 반도체패키지안착용필름 하부에 반도체패키지안착용필름의 사방 테두리를 받쳐주는 필름고정커버를 구비하여, 얇은 필름으로 형성되는 반도체패키지안착용필름의 처짐현상을 방지할 수 있도록 한 반도체패키지 인서트캐리어에 관한 것이다.
일반적으로 반도체패키지의 제조공정은 제조하고자 하는 반도체소자에 따라 조금씩 공정이 추가될 것이나, 기본적으로 18단계의 공통과정에 의하여 제조된다.
1단계는 단결정성장단계로 고순도로 정제된 실리콘 용융액에 시드(Seed) 결 정을 접촉하고 회전시키면서 단결정규소봉(Ingot)을 성장시키는 단계이고, 2단계는 규소봉절단로 성장된 규소봉을 균일한 두께의 얇은 웨이퍼로 잘라내는 단계, 3단계는 웨이퍼 표면연마단계로 웨이퍼의 한쪽면을 연마(Polishing)하여 거울면처럼 만들어주며, 이 연마된 면에 회로패턴을 형성하는 단계이며, 4단계로는 회로설계단계로 CAD(Computer Aided Design)시스템을 사용하여 전자회로와 실제 웨이퍼 위에 그려질 회로패턴을 설계하는 단계이다.
그리고 5단계는 마스크(Mask)제작단계로 설계된 회로패턴을 유리판 위에 그려 마스크를 만드는 단계이고, 6단계는 산화(Oxidation)공정단계로 800~1200℃의 고온에서 산소나 수증기를 실리콘 웨이퍼표면과 화학반응시켜 얇고 균일한 실리콘산화막(SiO2)을 형성하는 단계, 7단계로는 감광액 도포(Photo Resist Coating)단계로 빛에 민감한 물질인 감광액(PR)을 웨이퍼 표면에 고르게 도포시키는 단계이며, 8단계는 노광(Exposure)공정단계로 노광기(Stepper)를 사용하여 마스크에 그려진 회로패턴에 빛을 통과시켜 감광막이 형성된 웨이퍼 위에 회로패턴을 사진 찍는단계이다.
또 9단계는 현상(Development)공정단계로 웨이퍼 표면에서 빛을 받은 부분의 막을 현상시키는 단계이고, 10단계는 식각(Etching)공정단계로 회로패턴을 형성시켜 주기 위해 화학물질이나 반응성 가스를 사용하여 필요없는 부분을 선택적으로 제거시키는 공정단계, 11단계는 이온주입(Ion Implantation)공정단계로 회로패턴과 연결된 부분에 불순물을 미세한 가스입자 형태로 가속하여 웨이퍼의 내부에 침투시킴으로써 전자소자의 특성을 만들어 주며, 이러한 불순물주입은 고온의 전기로 속 에서 불순물입자를 웨이퍼 내부로 확산시켜 주입하는 확산공정에 의해서도 이루어지는 단계이다.
그리고 12단계로 화학기상증착(CVD:Chemical Vapor Deposition)공정단계로 반응가스간의 화학반응으로 형성된 입자들을 웨이퍼표면에 증착하여 절연막이나 전도성막을 형성시키는 공정단계이고, 13단계는 금속배선(Metallization)공정단계로 웨이퍼 표면에 형성된 각 회로를 알루미늄선으로 연결시키는 공정단계, 14단계는 웨이퍼 자동선별(EDS Test)단계로 웨이퍼에 형성된 IC칩들의 전기적 동작여부를 컴퓨터로 검사하여 불량품을 자동선별단계이며, 15단계는 웨이퍼 절단(Sawing)단계로 웨이퍼상의 수많은 칩들을 분리하기 위해 다이아몬드 톱을 사용하여 웨이퍼를 전달하는 단계, 16단계는 칩 집착(Die Bonding)단계로 낱개로 분리되어 있는 칩 중 EDS 테스트에서 양품으로 판정된 칩을 리드 프레임 위에 붙이는 공정단계, 17단계는 금속연결(Wire Bonding)단계로 칩 내부의 외부연결단자와 리드프레임을 가는 금선으로 연결하여 주는 공정단계이고, 마지막으로 18단계은 성형(Molding)단계로 연결 금선 부분을 보호하기 위해 화학수지로 밀봉해 주는 공정으로 반도체소자가 최종적으로 완성된다.
이러한, 복잡한 공정을 거쳐 생산되는 반도체패키지는 반도체패키지에 형성되는 접촉단자를 통한 전기적 검사를 수행하게 되는 것이다.
즉, 도 1 은 종래의 반도체패키지 인서트캐리어에 반도체패키지가 장착된 모습을 보여주는 단면도이고, 도 2 는 종래의 반도체패키지 인서트캐리어의 받침부재를 보여주는 요부확대도, 도 3 은 종래의 반도체패키지 인서트캐리어가 외부 검사 장비와 결합한 모습을 보여주는 단면도이다.
이와 같은 반도체패키지(10)는 캐리어본체(20)에 장착되어 전기적 검사를 수행하게 되는데, 이때 반도체패키지(10) 밑면에 부착되는 받침부재(30)는 필름(31) 사이에 반도체패키지(10)의 접촉단자(15)와 대응되는 위치에 도전부(35)가 구비되어, 반도체패키지(10)의 접촉단자(15)와 외부의 검사장비(50)에 구비되는 전도성핀(55) 사이에서 전기적 신호를 전달하는 역할을 수행하게 되는 것이다.
하지만, 이와 같은 반도체패키지 인서트캐리어는 다음과 같은 문제점이 있었다.
즉, 반도체패키지 밑면에 부착되는 받침부재가 반도체패키지의 접촉단자와 외부 검사장비의 전도성핀 사이에서 전기적 신호를 전달하기 위하여, 접촉단자와 전도성핀의 대응되는 곳에 도전부가 구비되어야함으로써, 받침부재의 구조가 복잡해져 생산단가가 상승하고 작업능률이 떨어지는 문제점이 있었다,
또한, 받침부재의 구조가 복잡해져 반도체패키지의 전기적 검사를 수행할때
오작동으로 인해 오류가 발생하는 문제점도 있었다.
따라서 본 발명의 목적은 반도체패키지의 전기적 검사를 용이하게 수행하기 위해서 반도체패키지가 놓이는 캐리어본체의 밑면에, 반도체패키지의 접촉단자보다 얇은 두께로 형성되고 접촉단자들과 대응되는 곳에 접촉단자홀이 형성되는 반도체 패키지안착용필름을 부착시켜서 별도의 부재를 사용하지 않고 반도체패키지의 접촉단자와 외부 검사장비의 전도성핀을 직접 접촉시켜 반도체패키지의 전기적 검사를 수행할 수 있도록 한 반도체패키지 인서트캐리어를 제공하는데 있다.
또한, 반도체패키지의 접촉단자보다 얇은 두께의 필름으로 형성되는 반도체패키지안착용필름의 처짐현상을 방지할 수 있도록 반도체패키지안착용필름 하부에 반도체패키지안착용필름의 사방 테두리를 받쳐주는 필름고정커버를 구비한 반도체패키지 인서트캐리어를 제공하는데 있다.
이와 같은 본 발명은 반도체패키지의 전기적 검사를 수행하기 위하여, 반도체패키지가 놓이는 패키지고정홀이 중앙부위의 상부에서부터 하부까지 관통되어 형성된 캐리어본체와; 패키지고정홀의 양쪽 내벽에서 힌지핀을 중심으로 회동되게 설치되며, 반도체패키지의 공급 및 인출시 오픈되는 래치와; 캐리어본체 위에서 승강되게 설치되며, 하강시 래치를 오픈시키는 래치오픈커버; 로 반도체패키지를 운반하는 반도체패키지 인서트캐리어를 구성함에 있어서, 사방의 모서리 부위에 결합홀이 형성되어 캐리어본체의 패키지고정홀 밑면에 부착되고, 반도체패키지의 접촉단자들과 대응되는 곳에 접촉단자홀이 다수 형성되며, 접촉단자의 돌출 길이에 비해 얇은 두께로 형성되어 접촉단자가 돌출되게 끼워지는 반도체패키지안착용필름;과 반도체패키지안착용필름 사방의 결합홀에 끼워져 캐리어본체에 반도체패키지안착용필름을 고정시켜주는 볼트;로 이루어지며, 특히 반도체패키지안착용필름의 하부에 는, 반도체패키지안착용필름의 결합홀과 대응되는 곳에 고정홀이 형성되고, 반도체패키지안착용필름의 접촉단자홀이 있는 중앙 부위와 대응되는 곳은 관통되어 반도체패키지안착용필름의 사방 테두리를 받쳐주는 필름고정커버를 구비하여, 반도체패키지안착용필름의 처짐을 방지할 수 있도록 한 것이다.
그리고, 반도체패키지안착용필름의 소재를 정전 처리된 필름으로 형성하여, 반도체패키지의 손상을 방지할 수 있도록 것을 하며, 반도체패키지안착용필름은, 표면저항을 10∧6 ~ 10∧9 의 범위 내로 형성하여 반도체패키지가 쇼트 및 과부하로부터 보호되게 하므로서 본 발명의 목적을 달성할 수 있는 것이다.
이와 같은 본 발명은 반도체패키지를 운반하는 인서트캐리어 밑면에, 반도체패키지의 접촉단자보다 얇은 두께로 형성되며, 반도체패키지의 접촉단자와 대응되는 곳에 접촉단자홀이 형성되는 반도체패키지안착용필름을 부착하여, 반도체패키지의 접촉단자가 반도체패키지안착용필름의 접촉단자홀을 통해 외부 검사장비의 전도성핀에 직접 첩촉함으로써 반도체패키지안착용필름의 구조가 단순해져 생산단가를 낮추고 작업성을 향상시키며, 또한 오작동으로 인한 오류가 발생하는 것을 방지하는 효과가 있는 것이다.
또한, 반도체패키지안착용필름 하부에 반도체패키지안착용필름의 사방 테두리를 받쳐주는 필름고정커버를 구비하여, 얇은 필름으로 형성되는 반도체패키지안 착용필름의 처짐현상을 방지하는 효과도 있는 것이다.
이하 본 발명의 특징을 효과적으로 달성할 수 있는 바람직한 실시 예로서 그 기술구성 및 작용효과를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
즉, 도 4 는 본 발명에 따른 반도체패키지 인서트캐리어의 모습을 보여주는 분리사시도이고, 도 5 는 본 발명에 따른 반도체패키지 인서트캐리어의 구조를 보여주는 단면도, 도 6 은 본 발명에 따른 반도체패키지 인서트캐리어의 구조를 보여주는 요부확대도이며, 도 7 은 본 발명에 따른 반도체패키지 인서트캐리어의 구조를 보여주는 분리단면도, 도 8 은 본 발명에 따른 반도체패키지 인서트캐리어의 구조를 보여주는 조립단면도이다.
이와 같은 본 발명은 반도체패키지(100)의 전기적 검사를 수행하기 위하여, 반도체패키지(100)가 놓이는 패키지고정홀(210)이 중앙부위의 상부에서부터 하부까지 관통되어 형성된 캐리어본체(200)와; 패키지고정홀(210)의 양쪽 내벽에서 힌지핀(310)을 중심으로 회동되게 설치되며, 반도체패키지(100)의 공급 및 인출시 오픈되는 래치(300)와; 캐리어본체(200) 위에서 승강되게 설치되며, 하강시 래치(300)를 오픈시키는 래치오픈커버(400); 로 반도체패키지(100)를 운반하는 반도체패키지 인서트캐리어를 구성함에 있어서, 사방의 모서리 부위에 결합홀(510)이 형성되어 캐리어본체(200)의 패키지고정홀(210) 밑면에 부착되고, 반도체패키지(100)의 접촉단자(150)들과 대응되는 곳에 접촉단자홀(520)이 다수 형성되며, 접촉단자(150)의 돌출 길이에 비해 얇은 두께로 형성되어 접촉단자(150)가 돌출되게 끼워지는 반도체패키지안착용필름(500);과 반도체패키지안착용필름(500) 사방의 결합홀(510)에 끼워져 캐리어본체(200)에 반도체패키지안착용필름(500)을 고정시켜주는 볼트(600);로 이루어진 것을 특징으로 하는 것이다.
그리고, 반도체패키지안착용필름(500)의 하부에는, 반도체패키지안착용필름(500)의 결합홀(510)과 대응되는 곳에 고정홀(710)이 형성되고, 반도체패키지안착용필름(500)의 접촉단자홀(520)이 있는 중앙 부위와 대응되는 곳은 관통되어 반도체패키지안착용필름(500)의 사방 테두리를 받쳐주는 필름고정커버(700)를 구비하여, 반도체패키지안착용필름(500)의 처짐을 방지할 수 있도록 하고, 반도체패키지안착용필름(500)의 소재를 정전 처리된 필름으로 형성하여, 반도체패키지(100)의 손상을 방지할 수 있도록 하며, 반도체패키지안착용필름(500)은, 표면저항을 10∧6 ~ 10∧9 의 범위 내로 형성하여 반도체패키지가 쇼트 및 과부하로부터 보호되게 한 것을 특징으로 하는 것이다.
즉, 이와 같은 본 발명은 반도체패키지(100)의 전기적 검사를 수행하기 위해 반도체패키지(100)를 캐리어본체(200)에 형성되는 패키지고정홀(210)에 고정시키게 되는데, 패키지고정홀(210)의 양쪽 내벽에 힌지핀(310)을 중심으로 회동되게 설치되는 래치(300)에 의해 반도체패키지(100)가 캐리어본체(200)에 고정되는 것이다.
이때, 반도체패키지(100)를 캐리어본체(200)에 고정시키는 래치(300)는, 캐리어본체(200) 상부에서 승,하강되는 래치오픈커버(400)에 의해 개,폐되어 반도체 패키지(100)를 캐리어본체(200)에서 탈,부착하게 되는 것이다.
이렇게, 캐리어본체(200)에 고정된 반도체패키지(100)는 캐리어본체(200) 밑면에 부착되는 반도체패키지안착용필름(500)을 통해 외부의 검사장비와 전기적 신호를 통해 이상유무를 점검하여햐 하는데, 반도체패키지안착용필름(500)에는 반도체패키지(100)의 접촉단자(150)와 대응되는 곳에 접촉단자홀(520)이 형성되어 있어서 별도의 전도체를 구비하지 않고 반도체패키지안착용필름(500)의 접촉단자홀(520)을 통해 반도체패키지(100)의 접촉단자(150)가 외부 검사장비의 전도성핀과 접촉하여 검사를 수행할 수 있게 되는 것이다.
특히, 반도체패키지안착용필름(500)의 두께는 반도체패키지(100)의 접촉단자(150)의 돌출길이보다 얇은 두께로 형성되어 접촉단자(150)가 용이하게 반도체패키지안착용필름(500) 하부로 노출되어 외부 검사장비와 접촉할수 있게 되는 것이다.
이때, 반도체패키지안착용필름(500)의 소재를 정전 처리된 필름으로 형성하여 반도체패키지(100)의 전기적 검사를 수행하는 동안 반도체패키지(100)가 손상되는 것을 방지할 수 있게 되는 것이다.
그리고, 반도체패키지안착용필름(500)의 표면저항을 10∧6 ~ 10∧9 의 범위 내로 형성하여, 반도체패키지안착용필름(500)의 표면저항이 10∧6 이하일 경우 정전기가 반도체패키지안착용필름(500)을 너무 빨리 빠져나가 반도체패키지(100)가 전기적 쇼크를 받아서 기능을 상실하게되는 현상을 방지하게 되는 것이다.
하지만, 이렇게 캐리어본체(200) 밑면에 부착되는 반도체패키지안착용필름(500)은 두께가 얇아서 하부로 처지게 되는데, 이러한 처짐현상을 방지하기 위해서 반도체패키지안착용필름(500) 하부에 반도체패키지안착용필름(500)의 사방 테두리를 받쳐주는 필름고정커버(700)를 설치하게 되는 것이다.
이때, 필름고정커버(700) 사방의 모서리에 형성되는 고정홀(710)과 반도체패키지안착용필름(500) 사방의 모서리에 형성되는 결합홀(510)을 볼트(600)로 관통하여 캐리어본체(200)에 고정결합하게 되는 것이다.
도 1 은 종래의 반도체패키지 인서트캐리어에 반도체패키지가 장착된 모습을 보여주는 단면도.
도 2 는 종래의 반도체패키지 인서트캐리어의 받침부재를 보여주는 요부확대도.
도 3 은 종래의 반도체패키지 인서트캐리어가 외부 검사장비와 결합한 모습을 보여주는 단면도.
도 4 는 본 발명에 따른 반도체패키지 인서트캐리어의 모습을 보여주는 분리사시도.
도 5 는 본 발명에 따른 반도체패키지 인서트캐리어의 구조를 보여주는 단면도.
도 6 은 본 발명에 따른 반도체패키지 인서트캐리어의 구조를 보여주는 요부확대도.
도 7 은 본 발명에 따른 반도체패키지 인서트캐리어의 구조를 보여주는 분리단면도.
도 8 은 본 발명에 따른 반도체패키지 인서트캐리어의 구조를 보여주는 조립단면도.
도면의 주요 부분에 대한 부호의 설명
100 : 반도체패키지 150 : 접촉단자
200 : 캐리어본체 210 : 패키지고정홀
300 : 래치 310 : 힌지핀
400 : 래치오픈커버 500 : 반도체패키지안착용필름
510 : 결합홀 520 : 접촉단자홀
600 : 볼트 700 : 필름고정커버
710 : 고정홀

Claims (4)

  1. 반도체패키지(100)의 전기적 검사를 수행하기 위하여,
    반도체패키지(100)가 놓이는 패키지고정홀(210)이 중앙부위의 상부에서부터 하부까지 관통되어 형성된 캐리어본체(200)와;
    패키지고정홀(210)의 양쪽 내벽에서 힌지핀(310)을 중심으로 회동되게 설치되며, 반도체패키지(100)의 공급 및 인출시 오픈되는 래치(300)와;
    캐리어본체(200) 위에서 승강되게 설치되며, 하강시 래치(300)를 오픈시키는 래치오픈커버(400); 로 반도체패키지(100)를 운반하는 반도체패키지 인서트캐리어를 구성함에 있어서,
    사방의 모서리 부위에 결합홀(510)이 형성되어 캐리어본체(200)의 패키지고정홀(210) 밑면에 부착되고, 반도체패키지(100)의 접촉단자(150)들과 대응되는 곳에 접촉단자홀(520)이 다수 형성되며, 접촉단자(150)의 돌출 길이에 비해 얇은 두께로 형성되어 접촉단자(150)가 돌출되게 끼워지는 반도체패키지안착용필름(500);과
    반도체패키지안착용필름(500) 사방의 결합홀(510)에 끼워져 캐리어본체(200)에 반도체패키지안착용필름(500)을 고정시켜주는 볼트(600);
    로 이루어진 것을 특징으로 하는 반도체패키지 인서트캐리어.
  2. 제 1 항에 있어서,
    반도체패키지안착용필름(500)의 하부에는,
    반도체패키지안착용필름(500)의 결합홀(510)과 대응되는 곳에 고정홀(710)이 형성되고, 반도체패키지안착용필름(500)의 접촉단자홀(520)이 있는 중앙 부위와 대응되는 곳은 관통되어 반도체패키지안착용필름(500)의 사방 테두리를 받쳐주는 필름고정커버(700)를 구비하여,
    반도체패키지안착용필름(500)의 처짐을 방지할 수 있도록 한 것을 특징으로 하는 반도체패키지 인서트캐리어.
  3. 제 1 항 또는 제 2 항에 있어서,
    반도체패키지안착용필름(500)의 소재를 정전 처리된 필름으로 형성하여,
    반도체패키지(100)의 손상을 방지할 수 있도록 것을 특징으로 하는 반도체패키지 인서트캐리어.
  4. 제 1 항 또는 제 2 항에 있어서,
    반도체패키지안착용필름(500)은,
    표면저항을 10∧6 ~ 10∧9 의 범위 내로 형성하여 반도체패키지가 쇼트 및 과부하로 부터 보호되게 한 것을 특징으로 하는 반도체패키지 인서트캐리어.
KR1020090043060A 2009-05-18 2009-05-18 반도체패키지 인서트캐리어 KR101016327B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090043060A KR101016327B1 (ko) 2009-05-18 2009-05-18 반도체패키지 인서트캐리어

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090043060A KR101016327B1 (ko) 2009-05-18 2009-05-18 반도체패키지 인서트캐리어

Publications (2)

Publication Number Publication Date
KR20100124026A KR20100124026A (ko) 2010-11-26
KR101016327B1 true KR101016327B1 (ko) 2011-02-22

Family

ID=43408391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090043060A KR101016327B1 (ko) 2009-05-18 2009-05-18 반도체패키지 인서트캐리어

Country Status (1)

Country Link
KR (1) KR101016327B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101345812B1 (ko) * 2011-10-24 2014-01-10 주식회사 오킨스전자 래치 및 이를 포함하는 반도체칩 패키지 탑재용 인서트
KR101336649B1 (ko) * 2012-04-17 2013-12-04 주식회사 티에프이 반도체 패키지 테스트용 인서트 캐리어 및 그의 제조 방법
KR200470387Y1 (ko) * 2012-04-30 2013-12-11 세메스 주식회사 반도체 패키지 소켓
KR101315444B1 (ko) * 2012-06-14 2013-10-08 주식회사 오킨스전자 반도체 패키지 캐리어
KR101367926B1 (ko) * 2012-08-31 2014-02-28 리노공업주식회사 반도체 디바이스의 검사장치
KR101955194B1 (ko) * 2012-10-26 2019-03-08 (주)테크윙 테스트핸들러용 인서트
KR102099640B1 (ko) * 2013-12-02 2020-04-10 세메스 주식회사 테스트 트레이의 인서트 어셈블리
KR102435690B1 (ko) * 2015-07-29 2022-08-24 삼성전자주식회사 시편 홀더

Also Published As

Publication number Publication date
KR20100124026A (ko) 2010-11-26

Similar Documents

Publication Publication Date Title
KR101016327B1 (ko) 반도체패키지 인서트캐리어
KR20220154653A (ko) 금속 산화물 환원을 특징으로 하는 방법 및 장치
US10103123B2 (en) Semiconductor devices and processing methods
US20100304519A1 (en) Method of fabricating solar cell chips
US5844297A (en) Antifuse device for use on a field programmable interconnect chip
JPH08201432A (ja) プローブシート及びその製造方法
US5877943A (en) Clustering adapter for spherical shaped devices
US20220146597A1 (en) Systems, devices, and methods for resistance metrology using graphene with superconducting components
KR970000708B1 (ko) 실리콘체(silicon body)의 제조방법
US6435398B2 (en) Method for chemically reworking metal layers on integrated circuit bond pads
KR100999000B1 (ko) 반도체 패키지 인서트
KR101016325B1 (ko) 이젝트핀을 이용한 반도체패키지 테스트용 진공흡착피커
US7804312B2 (en) Silicon wafer for probe bonding and probe bonding method using thereof
CN211965709U (zh) 一种引脚折弯装置
US5094983A (en) Method for manufacture of an integrated mos semiconductor array
Bates Silicon wafer processing
KR101024258B1 (ko) 반도체 패키지 인서트
KR20010090459A (ko) 반도체 기판내의 전자 회로 구조 제조 및 검사 방법
CN110534411B (zh) 一种芯片硅的加工方法
KR100976737B1 (ko) 반도체패키지의 충격 방지용 진공흡착피커
KR100949778B1 (ko) 반도체 제조설비용 전자밸브
KR20000059206A (ko) 수직 동작형 프로브 및 프로브 카드
KR100820592B1 (ko) 피처리물 수용부가 형성된 서셉터 및 그러한 서셉터를구비한 화학 기상증착 장치
KR20090045493A (ko) 반도체 소자 제조용 마스크 및 이를 이용한 반도체 소자의제조 방법과, 상기 마스크 및 제조 방법에 의해 제조되는반도체 소자
JP3116534B2 (ja) 集積回路装置のフリップチップ製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 9