CN112307707A - 一种用于多芯片组件的可制造性审查方法及系统 - Google Patents

Abstract

本发明涉及电子器件封装领域，公开了一种用于多芯片组件的可制造性审查方法及系统，本方法包括：在设计环境中给设计文件设置基板的类型；根据设置的基板类型，从规则文件集中匹配出所述类型基板的规则文件，读取并载入所述规则文件中的所有规则条目及规则值；对设计文件中不存在但在对设计文件的可制造性规则的审查中需要的工艺信息进行赋值，将赋值后的工艺信息写入设计文件中；从读取得到的规则条目中，选择待审查的规则条目，进行设计文件的可制造性审查，对于审查不通过的设计文件进行设计问题的定位及更改。本发明提供的一种用于多芯片组件的可制造性审查方法及系统，可显著提升审查的效率和准确度，提高设计的一次成功率，降低制造成本。

Description

一种用于多芯片组件的可制造性审查方法及系统

技术领域

本发明属于电子器件封装领域，尤其涉及一种用于多芯片组件的可制造性审查方法及系统。

背景技术

多芯片组件(Multi-Chip Module，MCM)是指将多个裸芯片、分立器件等元器件装配到多层互联基底基板上，形成的具有一定功能的高密度微电子组件。多芯片组件产品设计过程中和完成设计后，需要对设计模型进行可制造性设计(Design for Manufacturing，DFM)审查，以确保产品的可制造性，从而提升产品的制造效率。随着多芯片组件集成度的日益提高，可制造性设计审查的难度也在增大，而人工审查在面对成百上千的审查条目时，存在效率低工作量大且容易出现错查漏查等问题。中国专利CN104573242A公开了一种PCB版图审核系统，该系统包括自动DFM审核模块，通过windows程序和设计环境cadence allegro间的通信，可完成对PCB版图中走线、过孔、铜皮、丝印、阻焊和铜网的可制造性审查工作。该系统在PCB领域实现了自动的可制造性设计审查，极大地提高了PCB设计的一次成功率，但该审核系统的规则内容和规则层次结构只针对PCB版图，无法应用于多芯片组件领域。中国专利CN110197019A公开了一种基于系统封装技术的工艺设计方法，该方法通过获取版图的设计数据和三维模型数据，将这些信息与元件的属性关联并进行工艺分析，给出不合理的设计点作为修改参考。但是，该方法需要将设计数据和三维模型数据组装为封装模型读入其所述系统，在系统内完成基于整体模型的工艺审查。这种封装设计模型、导入封装模型、审查封装模型的模式不利于设计文件的实时审查，且审查报错时也无法根据定位的设计点直接对设计模型修改，会导致不合理的设计点难修改、审查效率低等问题。

发明内容

本发明所要解决的技术问题是：针对上述存在的问题，提供一种用于多芯片组件的可制造性审查方法及系统，实现了多芯片组件设计中可制造性设计的实时审查和问题定位，可显著提升审查的效率和准确度，提高设计的一次成功率，降低制造成本。

本发明采用的技术方案如下：一种用于多芯片组件的可制造性审查方法，包括：

在设计环境中给设计文件设置基板的类型；

根据设置的基板类型，从规则文件集中匹配出所述类型基板的规则文件，读取并载入所述规则文件中的所有规则条目及规则值；

对设计文件中不存在但在对设计文件的可制造性规则的审查中需要的工艺信息进行赋值，将赋值后的工艺信息写入设计文件中；

从读取得到的规则条目中，选择待审查的规则条目，进行设计文件的可制造性审查。

进一步的，所述对设计文件的可制造性审查步骤包括：

获取设计文件中元素的信息或赋值后的工艺信息，将获取的信息与待审查规则条目中的规则值进行对比，判断设计文件是否满足规则值要求，若获取的信息满足所有的规则，则完成设计文件的审查，若存在不满足规则的信息，则进行设计文件的问题定位，其中，所述判断方法包括但不限于大小判断、从属判断。

进一步的，所述设计文件中的元素包括：基板、导体图形、腔槽、孔、引线、芯片、分立器件和围框。

进一步的，所述设计问题的定位包括：对于在设计文件可制造性审查中不满足规则的信息，列出所述信息下所有不符合规则值的设计点。

进一步的，所述不符合规则值的设计点包括多芯片组件元素的坐标、规则设定值和实际值。

进一步的，所述设计问题包括工艺信息赋值的问题和设计文件问题；

若所述设计问题为工艺信息赋值的问题，则转至工艺信息赋值步骤进行重新赋值，赋值后重新执行设计文件的可制造性审查；

若所述设计问题为设计文件问题，则对设计文件进行更改。

进一步的，所述设计文件的更改步骤包括：参考设计问题定位过程中报错的规则的设定值和实际值信息，对定位的不合理设计点进行设计文件的更改，设计文件更改后重新执行设计文件的可制造性审查，重复此过程，直到审查通过。

进一步的，所述工艺信息的赋值内容包括但不限于：芯片镀层、芯片装配方式、芯片功率、分立器件镀层、分立器件装配方式、导体镀层、孔类型、围框镀层和围框装配方式。

进一步的，所述基板的类型包括：微波印制基板、低温共烧陶瓷基板、薄膜基板和厚膜基板。

本发明还提供一种用于多芯片组件可制造性审查的系统，，包括：

基板类型赋值模块，用于对设计文件的基板类型进行赋值，写入设计文件中；

规则库载入模块，用于读取设计文件的赋值基板类型，从规则文件集中匹配出相应基板类型的文件，读取文件内容，将文件内规则条目和规则值载入；

工艺信息赋值模块，用于对设计文件中不存在的，但在可制造性审查过程中需要的工艺信息进行赋值，赋值信息写入设计文件中；

设计文件审查模块，用于读取设计文件中多芯片组件元素信息或赋值的工艺信息，计算规则的实际值，并与规则值进行对比，判断规则是否通过；

设计问题定位模块，用于列出可制造审查未通过的规则中所有不合格设计点的信息，并在设计文件中定位出问题设计点。

与现有技术相比，采用上述技术方案的有益效果为：本发明所提供的一种用于多芯片组件的可制造性审查方法和系统，可显著提升审查的效率和准确度，提高设计的一次成功率，降低制造成本。

附图说明

图1是本发明实施例一种用于多芯片组件的可制造性审查方法的流程示意图。

图2是本发明实施例一种用于多芯片组件的可制造性审查系统的结构示意图。

附图标记：11-基板类型赋值模块，12-规则库载入模块，13-工艺信息赋值模块，14-设计文件审查模块，15-设计问题定位模块。

具体实施方式

下面结合附图对本发明做进一步描述。

本发明实施例提供一种用于多芯片组件的可制造性审查方法，参考图1，包括：

S01，基板类型赋值。

在设计环境中对设计文件的基板类型进行赋值，设计环境指EDA软件的设计环境，如Cadence SiP Layout。设计文件指在设计环境中设计的模型，包含基板、孔、引线、元器件、分立器件等元素。所述基板类型包括微波印制基板、低温共烧陶瓷基板、薄膜基板和厚膜基板。

S02，规则库载入。根据设置的基板类型，从规则文件集中匹配出所述类型基板的规则文件，读取并载入所述规则文件中的所有规则条目及规则值。

具体的，根据S01中赋值的基板类型，从微波印制基板类、低温共烧陶瓷基板类、薄膜基板类、厚膜基板类四种规则文件中，载入相应的规则文件，如基板类型为低温共烧陶瓷，则载入低温共烧陶瓷类的规则文件，文件内包括分立器件、芯片贴装、引线键合、孔、腔槽、基板导体图形、基板属性、围框等子类规则的所有条目及规则值。

S03，工艺信息赋值。

具体的，对设计文件不包含的，但进行可制造性审查需要的工艺信息进行赋值，赋值的工艺信息将写入设计文件中。在一个具体的实施例当中，对分立器件赋值的工艺信息包括但不限于分立器件镀层(如金、银)，分立器件装配方式(如共晶装配、粘接装配、电装装配)；对芯片赋值的工艺信息包括但不限于芯片镀层(如金、银)，芯片功率(如1W)，芯片装配方式(如共晶装配、粘接装配)；对孔赋值的工艺信息包括但不限于孔类型(如屏蔽孔、电连接孔)；对基板导体材料赋值的工艺信息包括但不限于导体镀层(如金、银)；对围框赋值的工艺信息包括但不限于围框镀层(如金、银)，围框装配方式(如共晶装配、粘接装配)。

在其他实施例当中，步骤S03并不局限于步骤S02之后，只需保证在步骤S04前执行即可。

S04，设计文件审查。

从S02载入的规则库中，选择待检查的规则条目，进行可制造性审查。可制造性审查需要先获取S03中赋值的工艺信息或设计文件中相关元素的信息，再与S02中载入的规则值进行对比(包括但不限于大小判断、从属判断)，判断设计文件是否满足规则要求，若获取的信息满足所有的规则，则完成设计文件的审查，若存在不满足规则的信息，则进行设计文件的问题定位，转至S05。

对赋值的工艺信息的可制造性审查，如选择的规则条目包括孔类型要求，审查时从设计文件中获得S03中赋值的孔类型为屏蔽孔，而S02中载入的孔类型规则值要求孔类型应为屏蔽孔或电连接孔，对比可知孔类型的实际值在规则值内，故设计文件满足孔类型要求。

对设计文件的可制造性审查，如选择的规则条目包括孔径要求，审查时从设计文件中获得孔径为1.5mm，而S02中载入的孔径规则值要求孔径应为1mm、2mm或3mm，对比可知孔径的实际值不在规则值内，故设计文件不满足孔径要求，进行报错，并转至S05进行问题定位。

S05，设计问题定位。

对于在S04中不满足规则的信息，列出每个信息下所有不符合规则值的设计点，每个不合理的设计点均含有相关元素的坐标、规则的设定值和实际值，坐标可用于在设计模型中定位出该设计点。不合理设计点的问题包括赋值的工艺信息问题和设计文件问题，若为工艺信息问题，则转至S03进行工艺信息重新赋值。问题更改后重新进行可制造性审查，直到审查通过；若为设计文件问题，则转至S06进行设计文件更改。

具体的，关于赋值的工艺信息问题，如S04中审查出赋值的孔类型工艺信息不符合规则要求，则在孔类型这条规则下列出所有不合理的设计点，例如不合理的设计点包括A、B两个设计点，A设计点下包含孔的坐标(5mm，5mm)、孔径的规则值(孔类型应为屏蔽孔或电连接孔)和实际值(无类型信息)。通过A设计点的坐标定位出设计文件中需要修改工艺信息的孔，转至S03赋值孔类型为屏蔽孔，再重新进行S04，即可通过孔类型的规则审查。对B设计点进行同样的定位、修改和重新审查。

具体的，关于设计文件问题，如S04中审查出设计文件不符合孔径要求，则在孔径要求这条规则下列出所有不符合规则的设计点，例如不符合规则的设计点包括X、Y、Z三个设计点，X设计点下包含孔的坐标(5mm，5mm)、孔径的规则值(孔径应为1mm、2mm或3mm)和实际值1.5mm。通过X设计点的坐标定位出设计文件中需要修改的孔，定位后转至S06进行修改。对Y、Z设计点也同样进行定位，并转至S06进行修改。

S06，设计文件更改。

参考S05中报错信息中的规则值和实际值，对S05定位出的设计点进行修改。修改完成后重新进行S04，直到通过可制造性审查。

在一个具体的实施例中，如S05中报错信息为孔径的规则值(孔径应为1mm、2mm或3mm)，A设计点处的实际值1.5mm，修改定位出的A设计点(坐标(5mm，5mm))处孔径的大小为1mm，再重新进行S04，即可通过孔径规则的可制造性审查。

本发明实施例还提供一种用于可制造性审查的系统，如图2所示，包括：

基板类型赋值模块11，用于实现步骤S01。该模块在系统中作为工具模块，位于系统工具界面中。该模块可完成对设计文件的基板类型的赋值(微波印制基板、低温共烧陶瓷基板、薄膜基板或厚膜基板)，赋值的基板类型将写入到设计文件中，供12模块使用。

规则库载入模块12，用于实现步骤S02。该模块在系统中不显示存在于界面上，当系统主界面启动时自动运行。通过该模块，可获取11模块中赋值的基板类型，并从规则文件集中匹配出相应基板类型的文件，读取文件内容，将文件内规则条目和规则值载入到系统主界面中。

工艺信息赋值模块13，用于实现步骤S03。该模块在系统中同样作为工具模块，位于系统工具界面中。该模块用于对设计文件中不存在的，但可制造性审查需要的工艺信息进行赋值。赋值的信息将写入到设计文件中，供14模块使用。

设计文件审查模块14，用于实现步骤S04。该模块不显示存在于系统界面中。当选择完系统主界面中待查的规则条目，运行规则审查时，该模块开始运行。该模块通过识别设计文件元素，读取元素属性和赋值的工艺信息，计算规则的实际值，并与规则值进行对比，判断规则是否通过。

设计问题定位模块15，用于实现步骤S05。该模块位于系统定位界面中，该界面只能从系统主界面中报错的规则条目中跳转弹出。该模块用于显示审查未通过的规则中所有不合格的设计点的信息，包括坐标、规则值和实际值；并根据坐标在设计文件中定位出问题设计点。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。如果本领域技术人员，在不脱离本发明的精神所做的非实质性改变或改进，都应该属于本发明权利要求保护的范围。

Claims (10)

1.一种用于多芯片组件的可制造性审查方法，其特征在于，包括：

在设计环境中给设计文件设置基板的类型；

根据设置的基板类型，从规则文件集中匹配出所述类型基板的规则文件，读取并载入所述规则文件中的所有规则条目及规则值；

对设计文件中不存在但在对设计文件的可制造性规则的审查中需要的工艺信息进行赋值，将赋值后的工艺信息写入设计文件中；

从读取得到的规则条目中，选择待审查的规则条目，进行设计文件的可制造性审查。

2.根据权利要求1所述的一种用于多芯片组件的可制造性审查方法，其特征在于，所述对设计文件的可制造性审查步骤包括：

获取设计文件中元素的信息或赋值后的工艺信息，将获取的信息与待审查规则条目中的规则值进行对比，判断设计文件是否满足规则值要求，若获取的信息满足所有的规则，则完成设计文件的审查，若存在不满足规则的信息，则进行设计问题的定位。

3.根据权利要求2所述的一种用于多芯片组件的可制造性审查方法，其特征在于，所述设计文件中的元素包括：基板、导体图形、腔槽、孔、引线、芯片、分立器件和围框。

4.根据权利要求3所述的一种用于多芯片组件的可制造性审查方法，其特征在于，所述设计问题的定位包括：对于在设计文件可制造性审查中不满足规则的信息，列出所述信息下所有不符合规则值的设计点。

5.根据权利要求4所述的一种用于多芯片组件的可制造性审查方法，其特征在于，所述不符合规则值的设计点包括多芯片组件元素的坐标、规则设定值和实际值。

6.根据权利要求5所述的一种用于多芯片组件的可制造性审查方法，其特征在于，所述设计问题包括工艺信息赋值的问题和设计文件问题；

若所述设计问题为工艺信息赋值的问题，则转至工艺信息赋值步骤进行重新赋值，赋值后重新执行设计文件的可制造性审查；

若所述设计问题为设计文件问题，则对设计文件进行更改。

7.根据权利要求6所述的一种用于多芯片组件的可制造性审查方法，其特征在于，所述设计文件的更改步骤包括：参考设计问题定位过程中报错的规则的设定值和实际值信息，对定位的不合理设计点进行设计文件的更改，设计文件更改后重新执行设计文件的可制造性审查，重复此过程，直到审查通过。

8.根据权利要求1所述的一种用于多芯片组件的可制造性审查方法，其特征在于，所述工艺信息的赋值内容包括但不限于：芯片镀层、芯片装配方式、芯片功率、分立器件镀层、分立器件装配方式、导体镀层、孔类型、围框镀层和围框装配方式。

9.根据权利要求1所述的一种用于多芯片组件的可制造性审查方法，其特征在于，所述基板的类型包括：微波印制基板、低温共烧陶瓷基板、薄膜基板和厚膜基板。

10.一种用于多芯片组件可制造性审查的系统，其特征在于，包括：

基板类型赋值模块，用于对设计文件的基板类型进行赋值，写入设计文件中；

规则库载入模块，用于读取设计文件的赋值基板类型，从规则文件集中匹配出相应基板类型的文件，读取文件内容，将文件内规则条目和规则值载入；

工艺信息赋值模块，用于对设计文件中不存在的，但在可制造性审查过程中需要的工艺信息进行赋值，赋值信息写入设计文件中；

设计文件审查模块，用于读取设计文件中多芯片组件元素信息或赋值的工艺信息，计算规则的实际值，并与规则值进行对比，判断规则是否通过；

设计问题定位模块，用于列出可制造审查未通过的规则中所有不合格设计点的信息，并在设计文件中定位出问题设计点。

Images