CN115544949A - 基于等效多端口网络检测集成电路版图拓扑结构的方法 - Google Patents

基于等效多端口网络检测集成电路版图拓扑结构的方法 Download PDF

Info

Publication number
CN115544949A
CN115544949A CN202211513947.3A CN202211513947A CN115544949A CN 115544949 A CN115544949 A CN 115544949A CN 202211513947 A CN202211513947 A CN 202211513947A CN 115544949 A CN115544949 A CN 115544949A
Authority
CN
China
Prior art keywords
circuit
circuit node
integrated circuit
node
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211513947.3A
Other languages
English (en)
Other versions
CN115544949B (zh
Inventor
唐章宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Wisechip Simulation Technology Co Ltd
Original Assignee
Beijing Wisechip Simulation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Wisechip Simulation Technology Co Ltd filed Critical Beijing Wisechip Simulation Technology Co Ltd
Priority to CN202211513947.3A priority Critical patent/CN115544949B/zh
Publication of CN115544949A publication Critical patent/CN115544949A/zh
Application granted granted Critical
Publication of CN115544949B publication Critical patent/CN115544949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了基于等效多端口网络检测集成电路版图拓扑结构的方法,由于现代的集成电路版图设计中大量使用了可重用的模组IP核,这些可重用的模组IP核形成了固定的集成电路版图,其设计是经过了成熟产品检验过的,不需要每次都进行重复的分析和检查,基于这一出发点,本方法将基于IP核形成的固定的集成电路版图等效为多端口网络,这个端口数量即为IP核与其连接的电路节点数量;分别基于集成电路版图和集成电路原理图的连通规则填写电路节点‑网络编号对,进而基于等效的多端口网络对整个集成电路版图设计进行分析,将大大简化分析的拓扑结构数量,提高缺陷检测效率,并且能准确分析出拓扑结构错误位置,提高检测精度。

Description

基于等效多端口网络检测集成电路版图拓扑结构的方法
技术领域
本发明属于集成电路版图检测技术领域,具体涉及基于等效多端口网络检测集成电路版图拓扑结构的方法。
背景技术
随着通信技术的发展,超大规模集成电路的研究与发展已逐渐展开。为了提高电子设备的性能,缩小体积,降低成本,将晶体管与其他元器件以及线路都集成在一小块半导体基片上。为了实现更多的功能,超大规模集成电路有几层到上百层结构,每层结构极其复杂,集成数千万甚至数亿的晶体管,具有多尺度结构,从整体尺寸的厘米级到最微小元器件的纳米级。
在基于集成电路的原理图设计版图时,设计工程师将经典的功能电路用可重用的模组IP核代替,不同IP核之间采用走线、过孔、焊盘等结构进行连接。最终,集成电路的版图由覆铜多边形、走线、过孔、焊盘、隔离垫片等结构组成,这些结构的连接关系来源于形成集成电路版图的电路原理图,因此其连接关系对应的连接拓扑图应与电路原理图的拓扑结构一致。工程师基于集成电路的电路原理图设计集成电路版图时,在满足版图与电路原理图的拓扑结构一致的前提下,主要考虑如何在有限的总面积(包括层数和每层面积)下集成更多的电路元器件和功能模块,形成更复杂的电路连接的拓扑结构。
然而,由于现代集成电路的电路元器件密度达到数亿个/平方毫米的量级,这些集成电路的设计不可能靠某个工程师独立完成,需要多个工程师形成的团队协同完成,不同工程师负责完成不同的功能模块,最后将不同工程师完成的功能模块进行拼接,形成完整的集成电路版图设计。由于工程师的工作不可100%准确,不同工程师的工作进行拼接时也会导致界面不清晰,这就不可避免的使得最终设计的集成电路版图的连接关系对应的连接拓扑图与电路原理图的拓扑结构并不一致,如果直接对数十亿、数百亿个晶体管量级的集成电路版图设计中的拓扑结构进行分析并与电路原理图的拓扑结构进行比较以判断集成电路版图设计是否存在缺陷,在工程师的操控下,即使采用最快速的计算机进行辅助也要花费大量的时间,因此如何快速且自动化的诊断与定位具有数十亿、数百亿个晶体管量级的集成电路版图设计中的缺陷是集成电路版图设计中必不可少的环节。
发明内容
针对上述现有技术的不足,本申请提供一种基于等效多端口网络检测集成电路版图拓扑结构的方法。
本申请提出了基于等效多端口网络检测集成电路版图拓扑结构的方法,包括以下步骤:
获取集成电路版图以及对应的集成电路原理图;
在所述集成电路版图中标定出第一公共电路节点;
根据所述第一公共电路节点等效构建第一多端口网络,基于所述第一多端口网络和所述第一公共电路节点形成第一电路节点-网络编号对;
在所述集成电路原理图中标定出第二公共电路节点;
根据所述第二公共电路节点等效构建第二多端口网络,基于所述第二多端口网络和所述第二公共电路节点形成第二电路节点-网络编号对;
将所述第一电路节点-网络编号对与所述第二电路节点-网络编号对进行比较判断,
如果所述第一电路节点-网络编号对与所述第二电路节点-网络编号对完全吻合,说明所述集成电路版图不存在拓扑结构错误;
如果所述第一电路节点-网络编号对与所述第二电路节点-网络编号对中有任意一对无法相互对应,则说明所述集成电路版图存在拓扑结构错误,根据无法相互对应的第二电路节点-网络编号对可以确定拓扑结构错误位置。
在一些实施例中,所述在所述集成电路版图中标定出第一公共电路节点,包括:
找出所述集成电路版图包含的IP核,根据IP核找出对应的集成电路模块;
确定每个IP核的PIN脚与所述集成电路版图对应的第一连接点,所述第一连接点为所述集成电路模块与所述集成电路版图电气连接的位置;
对所述第一连接点进行标定,得到第一公共电路节点。
在一些实施例中,所述根据所述第一公共电路节点等效构建第一多端口网络,基于所述第一多端口网络和所述第一公共电路节点形成第一电路节点-网络编号对,包括:
将每个IP核对应的集成电路模块与其他集成电路的第一公共电路节点等效为第一多端口网络;
从所述第一公共电路节点出发,依据版图连通规则将所述第一多端口网络之外的集成电路的电路节点所在的网络编号,得到第一电路节点-网络编号对。
在一些实施例中,所述从所述第一公共电路节点出发,依据版图连通规则将所述第一多端口网络之外的集成电路的电路节点所在的网络编号,得到第一电路节点-网络编号对,包括:
步骤1:找出所述集成电路版图包含的IP核,根据所述IP核找出对应的集成电路模块,根据所述IP核的数量进行编号,分别为1,2,…,NIP,NIP为IP核的数目;
步骤2:将第j个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点进行编号,将其编号为j,j=1,2,…,NIP;设置k=1,所述k表示电路节点编号的起始序号;设置i=1,所述i表示待处理的第i个IP核;
步骤3:对第i个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点进行编号,如果对应的第一公共电路节点已经编号且编号值小于i,则设置i=i+1并重新转入步骤3;
否则,将所有对应的第一公共电路节点编号设置为k,并设置第i个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点集合为{Pi};
步骤4:判断集合{Pi}是否为空集,如果集合{Pi}为空集则设置i=i+1,k=k+1,如果i>NIP退出,否则i≤NIP则重新转入步骤3;
如果集合{Pi}不为空集,则从集合{Pi}中取出一个电路节点,基于版图连通规则搜索所有与取出的电路节点形成电气连接的电路节点作为第一待确认电路节点,搜索结果包括:
如果搜索到的所述第一待确认电路节点已经编号且编号值j等于当前编号k,则所述第一待确认电路节点不加入到集合{Pi};
如果搜索到的所述第一待确认电路节点已经编号且编号值j大于当前编号k,则所述第一待确认电路节点为第j个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点,将所有编号为j的第一公共电路节点加入到集合{Pi},并将所有编号为j的第一公共电路节点的编号修改为k;
如果搜索到的所述第一待确认电路节点未编号,将所述第一待确认电路节点加入到集合{Pi},并将所述第一待确认电路节点的编号设置为k;
重复执行步骤4,直到所有与取出的电路节点形成电气连接的电路节点完成编号后,形成第一电路节点-网络编号对。
在一些实施例中,在所述集成电路原理图中标定出第二公共电路节点,包括:
找出所述集成电路原理图中的电路支路交汇点,所述电路支路交汇点为所述第二公共电路节点,所述电路支路为没有分支的一段电路。
在一些实施例中,根据所述第二公共电路节点等效构建第二多端口网络,基于所述第二多端口网络和所述第二公共电路节点形成第二电路节点-网络编号对,包括:
将每个IP核对应的集成电路模块与其他集成电路的第二公共电路节点等效为第二多端口网络;
从所述第二公共电路节点出发,依据电路连通规则将所述第二多端口网络之外的集成电路的电路节点所在的网络编号,得到第二电路节点-网络编号对。
在一些实施例中,所述从所述第二公共电路节点出发,依据电路连通规则将所述第二多端口网络之外的集成电路的电路节点所在的网络编号,得到第二电路节点-网络编号对,包括:
步骤Ⅰ:找出所述集成电路原理图包含的IP核,根据所述IP核找出对应的集成电路模块,根据所述IP核的数量进行编号,分别为1,2,…,nip,nip为IP核的数目;
步骤Ⅱ:将第J个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点进行编号,将其编号为J,J=1,2,…,nip;设置K=1,所述K表示电路节点编号的起始序号;设置I=1,所述I表示待处理的第I个IP核;
步骤Ⅲ:对第I个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点进行编号,如果对应的第二公共电路节点已经编号且编号值小于I,则设置I=I+1并重新转入步骤Ⅲ;
否则,将所有对应的第二公共电路节点编号设置为K,并设置第I个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点集合为{PI};
步骤Ⅳ:判断集合{PI}是否为空集,如果集合{PI}为空集则设置I=I+1,K=K+1,如果I>nip退出,否则I≤nip则重新转入步骤Ⅲ;
如果集合{PI}不为空集,则从集合{PI}中取出一个电路节点,基于电路连通规则搜索所有与取出的电路节点形成电气连接的电路节点作为第二待确认电路节点,搜索结果包括:
如果搜索到的所述第二待确认电路节点已经编号且编号值J等于当前编号K,则所述第二待确认电路节点不加入到集合{PI};
如果搜索到的所述第二待确认电路节点已经编号且编号值J大于当前编号K,则所述第二待确认电路节点为第J个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点,将所有编号为J的第二公共电路节点加入到集合{PI},并将所有编号为J的第二公共电路节点的编号修改为K;
如果搜索到的所述第二待确认电路节点未编号,将所述第二待确认电路节点加入到集合{PI},并将所述第二待确认电路节点的编号设置为K;
重复执行步骤Ⅳ,直到所有与取出的电路节点形成电气连接的电路节点完成编号后,形成第二电路节点-网络编号对。
在一些实施例中,所述版图连通规则包括第一版图连通规则、第二版图连通规则、第三版图连通规则和第四版图连通规则;
所述第一版图连通规则包括:覆铜多边形与所有部分或全部位于其内部且与覆铜多边形形成连接的元器件形成的电路节点形成电气连接;
所述第二版图连通规则包括:走线连通所述走线两个端点所在的元器件,使所述走线的两个端点对应的电路节点形成电气连接;
所述第三版图连通规则包括:垂直方向穿过上下层的过孔连通上下层对应的上下两个端点所在的元器件,使上下层对应端点对应的电路节点形成电气连接;
过孔经过的层如果在覆铜多边形内,且过孔穿过的位置没有设置隔离垫片,过孔穿过的位置形成电路节点,该电路节点与过孔上下端点对应的电路节点及该覆铜多边形形成电气连接;
过孔上下端点如果在覆铜多边形内,且所在位置没有设置隔离垫片,过孔上下端点对应的电路节点与覆铜多边形形成电气连接;
所述第四版图连通规则包括:键合线和引线连通位于不同叠层的两个端点所在的元器件,使元器件的两个端点对应的电路节点形成电气连接;
在一些实施例中,所述电路连通规则包括:所述集成电路原理图中任何两个形成电路支路的电路节点形成电气连接。
在一些实施例中,所述根据比较结果确定拓扑结构错误位置,包括:
所述拓扑结构错误位置为所述集成电路版图与所述集成电路原理图的网络编号不一致的电路节点所对应的位置。
本发明的有益效果:
由于现代的集成电路版图设计中大量使用了可重用的模组IP核,这些可重用的模组IP核形成了固定的集成电路版图,其设计是经过了成熟产品检验过的,不需要每次都进行重复的分析和检查,基于这一出发点,本专利并不直接针对所有最底层的版图信息进行分析,而是将基于IP核形成的固定的集成电路版图等效为多端口网络,这个端口数量即为IP核与其连接的电路节点数量。基于等效的多端口网络对整个集成电路版图设计进行分析,将大大简化分析的拓扑结构数量,提高缺陷检测效率,并且能准确分析出拓扑结构错误位置,提高检测精度。
附图说明
图1为本发明的总体流程图。
图2为标定第一公共电路节点流程图。
图3为形成第一电路节点-网络编号对流程图。
图4为IP电路原理图形成的等效多端口网络标定方式示意图。
图5为形成第二电路节点-网络编号对流程图。
图6为IP在集成电路版图形成的等效多端口网络标定方式示意图。
图7为版图连通规则示意图。
图8为电路连通规则示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制;相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
本申请提出了基于等效多端口网络检测集成电路版图拓扑结构的方法,如图1所示,包括以下步骤:
S100:获取集成电路版图以及对应的集成电路原理图;
S200a:在所述集成电路版图中标定出第一公共电路节点;
标定第一公共电路节点的具体步骤如图2所示:
S201a:找出所述集成电路版图包含的IP核,根据IP核找出对应的集成电路模块;
S202a:确定每个IP核的PIN脚与所述集成电路版图对应的第一连接点,所述第一连接点为所述集成电路模块与所述集成电路版图电气连接的位置;
S203a:对所述第一连接点进行标定,得到第一公共电路节点。
其中,如图6所示,图6为某个覆铜层上嵌入名为DIE的IP核,假设该IP核有6个PIN脚与集成电路版图相连,分别为P1-P6,则该IP核对应的集成电路模块与之外的其他集成电路版图(这里为覆铜层)电气连接的位置为P1-P6,标定出这个位置P1-P6,P1-P6为第一公共电路节点。
S300a:根据所述第一公共电路节点等效构建第一多端口网络,基于所述第一多端口网络和所述第一公共电路节点形成第一电路节点-网络编号对;
形成第一电路节点-网络编号对的具体步骤如图3所示:
S301a:将每个IP核对应的集成电路模块与其他集成电路的第一公共电路节点等效为第一多端口网络;
S302a:从所述第一公共电路节点出发,依据版图连通规则将所述第一多端口网络之外的集成电路的电路节点所在的网络编号,得到第一电路节点-网络编号对。
其中,形成第一电路节点-网络编号对的具体步骤包括:
步骤1:找出所述集成电路版图包含的IP核,根据所述IP核找出对应的集成电路模块,根据所述IP核的数量进行编号,分别为1,2,…,NIP,NIP为IP核的数目;
步骤2:将第j个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点进行编号,将其编号为j,j=1,2,…,NIP;设置k=1,所述k表示电路节点编号的起始序号;设置i=1,所述i表示待处理的第i个IP核;
步骤3:对第i个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点进行编号,如果对应的第一公共电路节点已经编号且编号值小于i,则设置i=i+1并重新转入步骤3;
否则,将所有对应的第一公共电路节点编号设置为k,并设置第i个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点集合为{Pi};
步骤4:判断集合{Pi}是否为空集,如果集合{Pi}为空集则设置i=i+1,k=k+1,如果i>NIP退出,否则i≤NIP则重新转入步骤3;
如果集合{Pi}不为空集,则从集合{Pi}中取出一个电路节点,基于版图连通规则搜索所有与取出的电路节点形成电气连接的电路节点作为第一待确认电路节点,搜索结果包括:
如果搜索到的所述第一待确认电路节点已经编号且编号值j等于当前编号k,则所述第一待确认电路节点不加入到集合{Pi};
如果搜索到的所述第一待确认电路节点已经编号且编号值j大于当前编号k,则所述第一待确认电路节点为第j个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点,将所有编号为j的第一公共电路节点加入到集合{Pi},并将所有编号为j的第一公共电路节点的编号修改为k;
如果搜索到的所述第一待确认电路节点未编号,将所述第一待确认电路节点加入到集合{Pi},并将所述第一待确认电路节点的编号设置为k;
重复执行步骤4,直到所有与取出的电路节点形成电气连接的电路节点完成编号后,形成第一电路节点-网络编号对。
其中,所述版图连通规则包括第一版图连通规则、第二版图连通规则、第三版图连通规则和第四版图连通规则;
所述第一版图连通规则包括:覆铜多边形与所有部分或全部位于其内部且与覆铜多边形形成连接的元器件形成的电路节点形成电气连接;
如图7所示,其中,图7包括多个覆铜层与走线、过孔连接关系,覆铜层1与走线1相连,内部包含过孔在该层的中心点V1,覆铜层2内部包含过孔在该层的中心点V2。由于走线1的端点T1在覆铜层1的内部且与覆铜层1形成连接,V1在覆铜层1的内部且与覆铜层1成连接,因此电路节点T1与V1与覆铜层1形成电气连接,而过孔在覆铜层2存在隔离垫片,使得中心点V2与覆铜层2没有形成连接,因此电路节点V2与覆铜层2没有形成电气连接。
所述第二版图连通规则包括:走线连通所述走线两个端点所在的元器件,使所述走线的两个端点对应的电路节点形成电气连接;
如图7所示,图7中的走线1两个端点对应的电路节点为T1, T2,则电路节点T1与T2形成电气连接。
所述第三版图连通规则包括:垂直方向穿过上下层的过孔连通上下层对应的上下两个端点所在的元器件,使上下层对应端点对应的电路节点形成电气连接;
过孔经过的层如果在覆铜多边形内,且过孔穿过的位置没有设置隔离垫片,过孔穿过的位置形成电路节点,该电路节点与过孔上下端点对应的电路节点及该覆铜多边形形成电气连接;
过孔上下端点如果在覆铜多边形内,且所在位置没有设置隔离垫片,过孔上下端点对应的电路节点与覆铜多边形形成电气连接;
如图7所示,图7中过孔的上端点V1在覆铜层1的内部且与覆铜层1成连接,因此V1与覆铜层1形成电气连接,而过孔在覆铜层2存在隔离垫片,使得中心点V2与覆铜层2没有形成连接,因此电路节点V2与覆铜层2没有形成电气连接。
所述第四版图连通规则包括:键合线和引线连通位于不同叠层的两个端点所在的元器件,使元器件的两个端点对应的电路节点形成电气连接;
如图7所示,图7中的键合线连接覆铜层2和覆铜层3上的元器件,其两个端点对应的电路节点W1和W2形成电气连接。
S200b:在所述集成电路原理图中标定出第二公共电路节点;
其中,找出所述集成电路原理图中的电路支路交汇点,所述电路支路交汇点为所述第二公共电路节点,所述电路支路为没有分支的一段电路。
S300b:根据所述第二公共电路节点等效构建第二多端口网络,基于所述第二多端口网络和所述第二公共电路节点形成第二电路节点-网络编号对;
其中,标定第一和第二多端口网络的方式如图4和图6所示,将图4集成电路节点1,6,7,3,5,4抽出去,形成6端口网络P1-P6,6端口内部对应的集成电路模块可以看作一个黑盒子,这个黑盒子内部的集成电路模块形成了一个IP核,其他集成电路设计人员想要实现如图4集成电路的功能,不必重新设计图4所示的集成电路模块,也不需要关心该集成电路模块的内部电路,只需要将该IP核应用过来,将设计的其他集成电路与上图所示的集成电路模块等效的6端口网络P1-P6进行正确的连接即可,并且在标定第一等效多端口时,这个等效的6端口网络在集成电路版图设计中也等效为集成电路版图的IP核,如图6的DIE以及外面的P1~P6所示,设计人员不需要重新设计DIE内的集成电路版图,只需要将这个版图应用过来,将设计的其他部分的版图与该DIE内的集成电路版图的P1~P6进行正确的连接即可,即完成了对第一和第二多端口网络的标定。
进一步的,形成第二电路节点-网络编号对的具体步骤如图5所示:
S301b:将每个IP核对应的集成电路模块与其他集成电路的第二公共电路节点等效为第二多端口网络;
S302b:从所述第二公共电路节点出发,依据电路连通规则将所述第二多端口网络之外的集成电路的电路节点所在的网络编号,得到第二电路节点-网络编号对。
其中,形成第二电路节点-网络编号对的具体步骤包括:
步骤Ⅰ:找出所述集成电路原理图包含的IP核,根据所述IP核找出对应的集成电路模块,根据所述IP核的数量进行编号,分别为1,2,…,nip,nip为IP核的数目;
步骤Ⅱ:将第J个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点进行编号,将其编号为J,J=1,2,…,nip;设置K=1,所述K表示电路节点编号的起始序号;设置I=1,所述I表示待处理的第I个IP核;
步骤Ⅲ:对第I个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点进行编号,如果对应的第二公共电路节点已经编号且编号值小于I,则设置I=I+1并重新转入步骤Ⅲ;
否则,将所有对应的第二公共电路节点编号设置为K,并设置第I个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点集合为{PI};
步骤Ⅳ:判断集合{PI}是否为空集,如果集合{PI}为空集则设置I=I+1,K=K+1,如果I>nip退出,否则I≤nip则重新转入步骤Ⅲ;
如果集合{PI}不为空集,则从集合{PI}中取出一个电路节点,基于电路连通规则搜索所有与取出的电路节点形成电气连接的电路节点作为第二待确认电路节点,搜索结果包括:
如果搜索到的所述第二待确认电路节点已经编号且编号值J等于当前编号K,则所述第二待确认电路节点不加入到集合{PI};
如果搜索到的所述第二待确认电路节点已经编号且编号值J大于当前编号K,则所述第二待确认电路节点为第J个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点,将所有编号为J的第二公共电路节点加入到集合{PI},并将所有编号为J的第二公共电路节点的编号修改为K;
如果搜索到的所述第二待确认电路节点未编号,将所述第二待确认电路节点加入到集合{PI},并将所述第二待确认电路节点的编号设置为K;
重复执行步骤Ⅳ,直到所有与取出的电路节点形成电气连接的电路节点完成编号后,形成第二电路节点-网络编号对。
其中,所述电路连通规则包括:所述集成电路原理图中任何两个形成电路支路的电路节点形成电气连接。
如图8所示,图8为一个电路原理示意图,图中有7个电路节点,图中的任何两个形成电路支路的电路节点均形成电气连接,如电路节点1和2形成电路支路,那么电路节点1和2形成电气连接,电路节点2和3形成电路支路,那么电路节点2和3形成电气连接。
将所述第一电路节点-网络编号对与所述第二电路节点-网络编号对进行比较判断,
如果所述第一电路节点-网络编号对与所述第二电路节点-网络编号对完全吻合,执行步骤S400;
S400:所述集成电路版图不存在拓扑结构错误;
如果所述第一电路节点-网络编号对与所述第二电路节点-网络编号对中有任意一对无法相互对应,执行步骤S600;
S500:所述集成电路版图存在拓扑结构错误。
根据比较结果确定拓扑结构错误位置,其中,所述拓扑结构错误位置为所述集成电路版图与所述集成电路原理图的网络编号不一致的电路节点所对应的位置。
具体判断规则为:
假设某个集成电路的电路节点为10个,形成了2个网络,其网络编号如下表所示,针对依据集成电路原理图设计的版图,按步骤S100-S300b获得的与集成电路原理图中电路节点对应的位置点的网络编号如表1所示。表中可以看出,被检测的集成电路版图设计存在缺陷,原因在于电路节点网络编号1同时映射了对应的位置点网络编号2和3,不是一对一的映射。
Figure DEST_PATH_IMAGE001
表1
以上仅是本发明优选的实施方式,需指出的是,对于本领域技术人员在不脱离本技术方案的前提下,作出的若干变形和改进的技术方案应同样视为落入本权利要求书要求保护的范围。

Claims (10)

1.基于等效多端口网络检测集成电路版图拓扑结构的方法,其特征在于:包括以下步骤:
获取集成电路版图以及对应的集成电路原理图;
在所述集成电路版图中标定出第一公共电路节点;
根据所述第一公共电路节点等效构建第一多端口网络,基于所述第一多端口网络和所述第一公共电路节点形成第一电路节点-网络编号对;
在所述集成电路原理图中标定出第二公共电路节点;
根据所述第二公共电路节点等效构建第二多端口网络,基于所述第二多端口网络和所述第二公共电路节点形成第二电路节点-网络编号对;
将所述第一电路节点-网络编号对与所述第二电路节点-网络编号对进行比较判断,
如果所述第一电路节点-网络编号对与所述第二电路节点-网络编号对完全吻合,说明所述集成电路版图不存在拓扑结构错误;
如果所述第一电路节点-网络编号对与所述第二电路节点-网络编号对中有任意一对无法相互对应,则说明所述集成电路版图存在拓扑结构错误,根据比较结果确定拓扑结构错误位置。
2.根据权利要求1所述的方法,其特征在于:所述在所述集成电路版图中标定出第一公共电路节点,包括:
找出所述集成电路版图包含的IP核,根据IP核找出对应的集成电路模块;
确定每个IP核的PIN脚与所述集成电路版图对应的第一连接点,所述第一连接点为所述集成电路模块与所述集成电路版图电气连接的位置;
对所述第一连接点进行标定,得到第一公共电路节点。
3.根据权利要求2所述的方法,其特征在于:所述根据所述第一公共电路节点等效构建第一多端口网络,基于所述第一多端口网络和所述第一公共电路节点形成第一电路节点-网络编号对,包括:
将每个IP核对应的集成电路模块与其他集成电路的第一公共电路节点等效为第一多端口网络;
从所述第一公共电路节点出发,依据版图连通规则将所述第一多端口网络之外的集成电路的电路节点所在的网络编号,得到第一电路节点-网络编号对。
4.根据权利要求3所述的方法,其特征在于:所述从所述第一公共电路节点出发,依据版图连通规则将所述第一多端口网络之外的集成电路的电路节点所在的网络编号,得到第一电路节点-网络编号对,包括:
步骤1:找出所述集成电路版图包含的IP核,根据所述IP核找出对应的集成电路模块,根据所述IP核的数量进行编号,分别为1,2,…,NIP,NIP为IP核的数目;
步骤2:将第j个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点进行编号,将其编号为j,j=1,2,…,NIP;设置k=1,所述k表示电路节点编号的起始序号;设置i=1,所述i表示待处理的第i个IP核;
步骤3:对第i个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点进行编号,如果对应的第一公共电路节点已经编号且编号值小于i,则设置i=i+1并重新转入步骤3;
否则,将所有对应的第一公共电路节点编号设置为k,并设置第i个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点集合为{Pi};
步骤4:判断集合{Pi}是否为空集,如果集合{Pi}为空集则设置i=i+1,k=k+1,如果i>NIP退出,否则i≤NIP则重新转入步骤3;
如果集合{Pi}不为空集,则从集合{Pi}中取出一个电路节点,基于版图连通规则搜索所有与取出的电路节点形成电气连接的电路节点作为第一待确认电路节点,搜索结果包括:
如果搜索到的所述第一待确认电路节点已经编号且编号值j等于当前编号k,则所述第一待确认电路节点不加入到集合{Pi};
如果搜索到的所述第一待确认电路节点已经编号且编号值j大于当前编号k,则所述第一待确认电路节点为第j个IP核与之外的其他集成电路版图电气连接的位置对应的第一公共电路节点,将所有编号为j的第一公共电路节点加入到集合{Pi},并将所有编号为j的第一公共电路节点的编号修改为k;
如果搜索到的所述第一待确认电路节点未编号,将所述第一待确认电路节点加入到集合{Pi},并将所述第一待确认电路节点的编号设置为k;
重复执行步骤4,直到所有与取出的电路节点形成电气连接的电路节点完成编号后,形成第一电路节点-网络编号对。
5.根据权利要求4所述的方法,其特征在于:所述在所述集成电路原理图中标定出第二公共电路节点,包括:
找出所述集成电路原理图中的电路支路交汇点,所述电路支路交汇点为所述第二公共电路节点,所述电路支路为没有分支的一段电路。
6.根据权利要求5所述的方法,其特征在于:根据所述第二公共电路节点等效构建第二多端口网络,基于所述第二多端口网络和所述第二公共电路节点形成第二电路节点-网络编号对,包括:
将每个IP核对应的集成电路模块与其他集成电路的第二公共电路节点等效为第二多端口网络;
从所述第二公共电路节点出发,依据电路连通规则将所述第二多端口网络之外的集成电路的电路节点所在的网络编号,得到第二电路节点-网络编号对。
7.根据权利要求6所述的方法,其特征在于:所述从所述第二公共电路节点出发,依据电路连通规则将所述第二多端口网络之外的集成电路的电路节点所在的网络编号,得到第二电路节点-网络编号对,包括:
步骤Ⅰ:找出所述集成电路原理图包含的IP核,根据所述IP核找出对应的集成电路模块,根据所述IP核的数量进行编号,分别为1,2,…,nip,nip为IP核的数目;
步骤Ⅱ:将第J个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点进行编号,将其编号为J,J=1,2,…,nip;设置K=1,所述K表示电路节点编号的起始序号;设置I=1,所述I表示待处理的第I个IP核;
步骤Ⅲ:对第I个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点进行编号,如果对应的第二公共电路节点已经编号且编号值小于I,则设置I=I+1并重新转入步骤Ⅲ;
否则,将所有对应的第二公共电路节点编号设置为K,并设置第I个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点集合为{PI};
步骤Ⅳ:判断集合{PI}是否为空集,如果集合{PI}为空集则设置I=I+1,K=K+1,如果I>nip退出,否则I≤nip则重新转入步骤Ⅲ;
如果集合{PI}不为空集,则从集合{PI}中取出一个电路节点,基于电路连通规则搜索所有与取出的电路节点形成电气连接的电路节点作为第二待确认电路节点,搜索结果包括:
如果搜索到的所述第二待确认电路节点已经编号且编号值J等于当前编号K,则所述第二待确认电路节点不加入到集合{PI};
如果搜索到的所述第二待确认电路节点已经编号且编号值J大于当前编号K,则所述第二待确认电路节点为第J个IP核与之外的其他集成电路原理图电气连接的位置对应的第二公共电路节点,将所有编号为J的第二公共电路节点加入到集合{PI},并将所有编号为J的第二公共电路节点的编号修改为K;
如果搜索到的所述第二待确认电路节点未编号,将所述第二待确认电路节点加入到集合{PI},并将所述第二待确认电路节点的编号设置为K;
重复执行步骤Ⅳ,直到所有与取出的电路节点形成电气连接的电路节点完成编号后,形成第二电路节点-网络编号对。
8.根据权利要求7所述的方法,其特征在于:所述版图连通规则包括
第一版图连通规则、第二版图连通规则、第三版图连通规则和第四版图连通规则;
所述第一版图连通规则包括:覆铜多边形与所有部分或全部位于其内部且与覆铜多边形形成连接的元器件形成的电路节点形成电气连接;
所述第二版图连通规则包括:走线连通所述走线两个端点所在的元器件,使所述走线的两个端点对应的电路节点形成电气连接;
所述第三版图连通规则包括:垂直方向穿过上下层的过孔连通上下层对应的上下两个端点所在的元器件,使上下层对应端点对应的电路节点形成电气连接;
过孔经过的层如果在覆铜多边形内,且过孔穿过的位置没有设置隔离垫片,过孔穿过的位置形成电路节点,该电路节点与过孔上下端点对应的电路节点及该覆铜多边形形成电气连接;
过孔上下端点如果在覆铜多边形内,且所在位置没有设置隔离垫片,过孔上下端点对应的电路节点与覆铜多边形形成电气连接;
所述第四版图连通规则包括:键合线和引线连通位于不同叠层的两个端点所在的元器件,使元器件的两个端点对应的电路节点形成电气连接。
9.根据权利要求8所述的方法,其特征在于:所述电路连通规则包括:所述集成电路原理图中任何两个形成电路支路的电路节点形成电气连接。
10.根据权利要求9所述的方法,其特征在于:所述根据比较结果确定拓扑结构错误位置,包括:
所述拓扑结构错误位置为所述集成电路版图与所述集成电路原理图的网络编号不一致的电路节点所对应的位置。
CN202211513947.3A 2022-11-30 2022-11-30 基于等效多端口网络检测集成电路版图拓扑结构的方法 Active CN115544949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211513947.3A CN115544949B (zh) 2022-11-30 2022-11-30 基于等效多端口网络检测集成电路版图拓扑结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211513947.3A CN115544949B (zh) 2022-11-30 2022-11-30 基于等效多端口网络检测集成电路版图拓扑结构的方法

Publications (2)

Publication Number Publication Date
CN115544949A true CN115544949A (zh) 2022-12-30
CN115544949B CN115544949B (zh) 2023-03-24

Family

ID=84722310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211513947.3A Active CN115544949B (zh) 2022-11-30 2022-11-30 基于等效多端口网络检测集成电路版图拓扑结构的方法

Country Status (1)

Country Link
CN (1) CN115544949B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116542220A (zh) * 2023-07-05 2023-08-04 北京智芯仿真科技有限公司 集成电路直流压降计算模型的自动设置与诊断方法及系统
CN117272914A (zh) * 2023-10-31 2023-12-22 北京智芯仿真科技有限公司 基于四叉树快速确定覆铜形状形成拓扑结构的方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452492A (zh) * 2007-11-29 2009-06-10 北京中电华大电子设计有限责任公司 集成电路版图与原理图一致性检查的局部重签名修复方法
US20100161793A1 (en) * 2008-12-18 2010-06-24 Electronics And Telecommunications Research Institute Method for composing on-chip network topology
CN102880763A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 Ip核检测版图、版图设计系统及版图设计方法
CN103678742A (zh) * 2012-09-17 2014-03-26 北京华大九天软件有限公司 一种集成电路版图连接错误的高效调试方法
CN111737943A (zh) * 2020-08-06 2020-10-02 北京智芯仿真科技有限公司 一种基于等效电路模型的集成电路ibis模型提取方法及系统
CN115048898A (zh) * 2022-06-09 2022-09-13 合肥富煌君达高科信息技术有限公司 一种原理图电源拓扑结构自动提取和分析的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452492A (zh) * 2007-11-29 2009-06-10 北京中电华大电子设计有限责任公司 集成电路版图与原理图一致性检查的局部重签名修复方法
US20100161793A1 (en) * 2008-12-18 2010-06-24 Electronics And Telecommunications Research Institute Method for composing on-chip network topology
CN103678742A (zh) * 2012-09-17 2014-03-26 北京华大九天软件有限公司 一种集成电路版图连接错误的高效调试方法
CN102880763A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 Ip核检测版图、版图设计系统及版图设计方法
CN111737943A (zh) * 2020-08-06 2020-10-02 北京智芯仿真科技有限公司 一种基于等效电路模型的集成电路ibis模型提取方法及系统
CN115048898A (zh) * 2022-06-09 2022-09-13 合肥富煌君达高科信息技术有限公司 一种原理图电源拓扑结构自动提取和分析的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116542220A (zh) * 2023-07-05 2023-08-04 北京智芯仿真科技有限公司 集成电路直流压降计算模型的自动设置与诊断方法及系统
CN116542220B (zh) * 2023-07-05 2023-09-15 北京智芯仿真科技有限公司 集成电路直流压降计算模型的自动设置与诊断方法及系统
CN117272914A (zh) * 2023-10-31 2023-12-22 北京智芯仿真科技有限公司 基于四叉树快速确定覆铜形状形成拓扑结构的方法及装置
CN117272914B (zh) * 2023-10-31 2024-03-12 北京智芯仿真科技有限公司 基于四叉树快速确定覆铜形状形成拓扑结构的方法及装置

Also Published As

Publication number Publication date
CN115544949B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
CN115544949B (zh) 基于等效多端口网络检测集成电路版图拓扑结构的方法
CN115544958B (zh) 集成电路版图设计缺陷的诊断及自动修复方法
CN1848122B (zh) 芯片与封装基板的布局数据集合的整合式检错方法及系统
US6449749B1 (en) System and method for product yield prediction
US8230373B2 (en) ESD analysis device and ESD analysis program used for designing semiconductor device and method of designing semiconductor device
US20080028345A1 (en) Apparatus and method for integrated circuit design for circuit edit
US20200042667A1 (en) Modeling of Power Distribution Networks for Path Finding
KR101380478B1 (ko) 영역 분류 장치, 기판 검사 장치, 및 영역 분류 방법
US9147034B1 (en) Circuit layout verification method
CN115600550B (zh) 基于端口电阻确定集成电路版图设计缺陷的精准检测方法
US20090222783A1 (en) Integrated circuit (ic) design method, system and program product
US20170017744A1 (en) Modeling of Power Distribution Networks for Path Finding
KR20080001624A (ko) 설계 검증 장치, 설계 검증 방법 및 cad 시스템
US6892364B2 (en) Method of analyzing an integrated electric circuit, computer program utilizing the method, data carrier including the method, and method for downloading the program
CN116344441B (zh) 一种芯片封装方法及计算机可读存储介质
CN100361122C (zh) Ict测试用转换pcb的自动设计方法
US6475871B1 (en) Passive multiplexor test structure for integrated circuit manufacturing
US7924042B2 (en) Semiconductor device, and design method, inspection method, and design program therefor
CN112117260A (zh) 金属电迁移测试电路结构
CN107390112A (zh) 检测有源区软连接节点的方法
US8178368B2 (en) Test chiplets for devices
CN216117883U (zh) 一种偏置试验板
CN114254583B (zh) 一种检查器件引脚连接的方法、装置、设备、存储介质
CN113125853A (zh) 电阻测试结构及方法
WO2023226084A1 (zh) 信号线检查方法及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant