JP4108418B2 - 半導体集積回路の設計方法 - Google Patents
半導体集積回路の設計方法 Download PDFInfo
- Publication number
- JP4108418B2 JP4108418B2 JP2002264627A JP2002264627A JP4108418B2 JP 4108418 B2 JP4108418 B2 JP 4108418B2 JP 2002264627 A JP2002264627 A JP 2002264627A JP 2002264627 A JP2002264627 A JP 2002264627A JP 4108418 B2 JP4108418 B2 JP 4108418B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- delay
- procedure
- flop
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3315—Design verification, e.g. functional simulation or model checking using static timing analysis [STA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の設計方法に関わり、特に、半導体集積回路中の電源配線の抵抗成分に起因する電圧降下（以下、ＩＲドロップと称する）に対してタイミングを抑制する技術、ＩＲドロップの影響を低減する回路設計方法に関する。
【０００２】
【従来の技術】
昨今、ＬＳＩの大規模化、低電力化が進むにつれて、様々な物理現象が顕著になってきている。そのため、それらの物理現象を設計段階で考慮に入れて設計しておかないと、シミュレーションでは動作しているのに、実際の製品では動作しないという現象が発生する。特に、電源配線の抵抗成分によるＩＲドロップという現象は、電源電圧が高かった０．２５μｍルールの時代には、ほとんど問題とならなかったが、微細化が進むにつれて、電源電圧が、１．８Ｖ、１．５Ｖ、１．０Ｖと下がり、無視できなくなってきている。
【０００３】
図１１Ａは、ＬＳＩにおけるＩＲドロップ量の分布を模式的に示す等電圧図である。図１１Ａにおいて、電源パッド（不図示）は、ＬＳＩの外周部分に配置されるために、ＬＳＩの中央部分の領域１１０１は、電源パッドからの距離が遠くなり、ＩＲドロップ量が大きくなる。逆に、電源パッドに近い領域１１００はＩＲドロップ量が少なくなる。
【０００４】
また、ＩＲドロップは、同期設計において、その現れ方が顕著である。というのも、同期設計では、クロック信号に同期して、すべてのフリップフロップが同時に動作するために、これらフリップフロップに電源を供給する電源配線に多くの電流が流れることになり、ＩＲドロップが発生する。
【０００５】
図１１Ｂは、サイクルタイムとＩＲドロップ量との関係を示す図である。図１１Ｂに示すように、クロック信号ＣＫの立ち上がり時点で、ＩＲドロップ量が大きくなり、時間経過と共に理想電源に近付く。
【０００６】
次に、ＩＲドロップが発生した時にどういう影響があるかについて説明する。
【０００７】
ＩＲドロップが発生すると、ＬＳＩを構成するセルへの電源供給量が減るために、セルの動作が遅くなり、タイミングが変動する。しかし、現在のタイミング設計では、電源は理想電源、つまりＩＲドロップが発生しないという前提でタイミング設計している。このため、このＩＲドロップによるタイミング変動が生じると、検証段階ではタイミングに問題なかったＬＳＩが、実際の製品になるとタイミングエラーが発生するという事態が発生する。
【０００８】
そこで、従来では、ＩＲドロップを起こさない電源設計をするという取り組みが行なわれていた。具体的には、図１２Ａに示すように、電源パッド１２００の数を多くして、電源配線の数を多くしたり、図１２Ｂに示すように、メッシュ配線にすることで、ＬＳＩ中央部への電源供給量を増やし、ＩＲドロップを回避しようという試みである。
【０００９】
また他の方法として、ＩＲドロップは当然起こるものとして、ＩＲドロップによるタイミング変動を予め、そのタイミングを計算する時に用いる遅延ライブラリに取り込み、設計時に、その遅延ライブラリを用いて、タイミング設計をするという方法があった。この考え方には二種類のアプローチがあった。
【００１０】
一つは、レイアウトをした後、ＩＲドロップを解析し、そのＩＲドロップ量に従い、遅延計算を行なって、タイミング検証するという方法である。図１３は、この設計方法のフローチャートである。
【００１１】
レイアウト手順Ｓ１３００において、ＩＲドロップは考慮せずにレイアウトを行ない、レイアウト１３００を出力する。次に、ＩＲドロップ解析手順Ｓ１３０１において、レイアウト１３００から、ＬＳＩを構成するすべてのセルについて、ＩＲドロップ量１３０１を計算する。次に、遅延計算手順Ｓ１３０２において、様々な電源電圧でキャラクタライズされたＩＲドロップ考慮遅延ライブラリ１３０２と各セル毎のＩＲドロップ量１３０１を使って、遅延計算を行なう。ここで、ＩＲドロップ考慮遅延ライブラリ１３０２の作成時には、どれだけのＩＲドロップが起こるかわからないので、何種類もの電源電圧で遅延をキャラクタライズしておく必要がある。次に、タイミング検証手順Ｓ１３０３では、ＩＲドロップ考慮遅延情報１３０３を使ってタイミング検証を行ない、タイミングが間に合っているかを判定する。
【００１２】
また、別な方法としては、予め、ＬＳＩのＩＲドロップ量を決めておき、そのＩＲドロップ量になるようにレイアウトを行ない、遅延計算、タイミング検証を行なうという方法がある。これは、例えば、５０ｍＶのＩＲドロップが起こると予め決めておいて、そうなるようにレイアウトを行なう方法である。図１４は、この設計方法のフローチャートである。
【００１３】
ＩＲドロップ考慮レイアウト手順Ｓ１４０１において、予め定められたＩＲドロップ量になるようにＩＲドロップ考慮レイアウト１４００を生成する。次に、遅延計算手順Ｓ１４０１において、予め定められたＩＲドロップ量でキャラクタライズされたＩＲドロップ考慮遅延ライブラリ１４０１とＩＲドロップ考慮レイアウト１４００から、遅延計算を行ない、ＩＲドロップ考慮遅延情報１３０３を出力し、タイミング検証手順Ｓ１３０３でタイミング検証を行う。
【００１４】
【発明が解決しようとする課題】
前述した従来の設計方法には、以下の問題点がある。
【００１５】
まず、ＩＲドロップ量を押さえるように電源配線や電源パッドの数を増やす電源配線設計では、電源配線の数を多くする必要があり、素子配置に必要な有効面積が少なくなるという問題や、電源パッドの数が増えることによって、電源以外に使えるパッドの数が少なくなるという問題がある。
【００１６】
また、ＩＲドロップを解析して、各セル毎に、そのＩＲドロップ量での遅延計算をする図１３の設計方法では、ＩＲドロップ考慮遅延ライブラリ１３０２の生成時に、すべてのセルに対し、考えうる様々な電源電圧でのキャラクタライズが必要となり、遅延ライブラリの生成時間が膨大になるという問題がある。
【００１７】
また、予めＩＲドロップ量を定めておいて、レイアウトを生成する図１４の設計方法では、すべてのセルが同一のＩＲドロップ量に操作するのが難しいという問題があった。
【００１８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、素子配置に必要な有効面積や電源パッド以外に使用できるパッド数を減らすこと無く、また処理時間を増大させること無く、ＩＲドロップがタイミングに与える影響またはＩＲドロップ量自体を低減し、実動作に近いタイミングシミュレーションを可能にした半導体集積回路の設計方法を提供することにある。
【００１９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体集積回路の設計方法は、基本素子と、基本素子の間を接続する配線とから構成される半導体集積回路の設計方法であって、基本素子と配線の遅延時間を足し合わせて、フリップフロップ間のタイミングを検証する第一のタイミング検証手順と、第一のタイミング検証手順により出力されたタイミングレポートから、パスの始点および終点のフリップフロップと、パスを構成するセルの遅延時間およびセットアップ時間と、サイクルタイムに対するスラックとを抽出するスラック分類手順と、任意のフリップフロップを、電源電圧が電源配線の抵抗成分により電圧降下している状態から理想電源の状態に遷移する時間よりも大きい遅延時間を有するフリップフロップに置き換えるフリップフロップ駆動能力変更手順と、置き換えにより変更されたネットリストに基づいてレイアウトを修正するレイアウト修正手順と、レイアウト修正後のフリップフロップ間のタイミングについて、電圧降下を考慮に入れたフリップフロップのみの遅延ライブラリ、および理想電源の状態で作成された遅延ライブラリから遅延計算を行なう遅延計算手順と、遅延計算手順の出力である遅延情報を用いてタイミング検証を行なう第二のタイミング検証手順を備えたことを特徴とする。
【００２０】
前記の目的を達成するため、本発明に係る第２の半導体集積回路の設計方法は、基本素子と、基本素子の間を接続する配線とから構成される半導体集積回路の設計方法であって、基本素子と配線の遅延時間を足し合わせて、フリップフロップ間のタイミングを検証する第一のタイミング検証手順と、第一のタイミング検証手順により出力されたタイミングレポートから、パスの始点および終点のフリップフロップと、パスのサイクルタイムに対するスラックとを抽出するスラック分類手順と、スラックが前記サイクルタイムの１／２よりも大きいパスの終端における、クロック信号の立ち上がりで動作するフリップフロップを、クロック信号の立ち下がりで動作するフリップフロップに置き換え、電源配線の抵抗成分による電源電圧の電圧降下量を均一化するフリップフロップ正負変更手順と、置き換えにより変更されたネットリストに基づいてレイアウトを修正するレイアウト修正手順と、レイアウト修正後のフリップフロップ間のタイミングについて、均一化された電圧降下量に対応した遅延ライブラリから遅延計算を行なう遅延計算手順と、遅延計算手順の出力である遅延情報を用いてタイミング検証を行なう第二のタイミング検証手順を備えたことを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００２３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャートである。図１において、まず、第一のタイミング検証手順Ｓ０１００では、ネットリスト、遅延情報、制約を入力として、タイミング検証を行ない、すべてのフリップフロップ間のパスのタイミングレポート０１００を出力する。ここで、ネットリストとは、例えばｖｅｒｉｌｏｇネットリストであり、遅延情報とはＳＤＦ（Standard Delay Format）であり、制約とは、クロックの定義や、フォールスパス、マルチサイクルパスの指定などを記載したタイミング制約ファイルである。また、出力されるタイミングレポート０１００には、始点のフリップフロップから終点のフリップフロップまでの、各セルの遅延時間、配線遅延時間、スラックが記載されている。このタイミングレポート０１００は、市販の静的なタイミング検証ツールであれば、いかなるツールでも、簡単に出力できる情報である。
【００２４】
例えば、図２Ａに示すように、フリップフロップ（ＦＦ）０２００から、配線０２０５、セル０２０１、配線０２０６、セル０２０２、配線０２０７、セル０２０３、配線０２０８、フリップフロップ（ＦＦ）０２０４へと接続された回路について説明する。図２Ａの各要素に対応する遅延時間が、図２Ｂに示すように、遅延時間０２１２、遅延時間０２１６、遅延時間０２１３、遅延時間０２１７、遅延時間０２１４、遅延時間０２１８、遅延時間０２１５、遅延時間０２１９であった場合には、これらの遅延時間すべてと、フリップフロップ０２０４のセットアップ時間０２２０が足し合わされて、フリップフロップ０２００からフリップフロップ０２０４のパスの遅延時間として、タイミングレポート０１００（図１）が生成される。また、サイクルタイム０２０９に対し、上記パスの遅延時間の余裕度として、スラック０２２１が計算される。スラックの０２２１値が、正の値であればタイミングが間に合っている状態を表し、負の値であればタイミングが間に合っていない状態を表す。
【００２５】
この場合のサイクルタイム０２０９に対するＩＲドロップ量０２１０は、図２Ｂのようになる。
【００２６】
ＩＲドロップ量０２１０は、クロック同期のフリップフロップにクロック信号ＣＫが入った瞬間に、すべてのフリップフロップが動作するために、クロック信号ＣＫが入力された時に、最も大きく変動し、時間の経過と共に理想電源に回復する。図２Ｂの場合、ＩＲドロップが発生し、電源が理想状態になるまでの遷移時間０２１１中に動作するのは、フリップフロップ０２００（遅延時間０２１２）、配線０２０５（遅延時間０２１６）、およびセル０２０１（遅延時間０２１３）である。
【００２７】
図１に戻って、次に、スラック分類手順Ｓ０１０１では、第一のタイミング検証手順Ｓ０１００で出力されたタイミングレポート０１００から、必要な情報だけを取得し、スラックリスト０１０１として出力する。図３に、スラックリスト０１０１の内容例を示す。図３における用語の意味は以下の通りである。
【００２８】
・Start Point：始点のフリップフロップ名と端子名
・End Point：終点のフリップフロップ名と端子名
・Through Point：途中点のフリップフロップ名と端子名
・Value：パスのスラック
・Start FF type：始点のフリップフロップの駆動能力
・Start FF delay：始点のフリップフロップの遅延時間
・cellx type：パスを構成するセルの駆動能力（xは各セル毎に付された固有の自然数）
・cellx delay：パスを構成するセルの遅延時間
・wirex delay：パスを構成する配線遅延時間（xは各配線毎につけられた固有の自然数）
・End FF setup：終点のフリップフロップのセットアップ時間
次に、ＦＦ駆動能力変更手順Ｓ０１０２では、パスを駆動するフリップフロップ０２００（図２Ａ）を駆動能力の低い（すなわち、遅延時間の大きい）フリップフロップに置き換えて、ネットリストを変更し、ネットリスト修正ファイル０１０２として出力する。フリップフロップの置き換えの手順において、具体的には、図４に示すように、図２Ａに示す遅延時間０２１２のフリップフロップ０２００に対し、遅延時間０２１２よりも大きい遅延時間０４０１（図４Ｂ）を有するフリップフロップ０４００に置き換える。この時、フリップフロップ０４００の遅延時間０４０１と、フリップフロップ０２００の遅延時間０２１２との間に、以下の式（１）で示す関係がある。
【００２９】
遅延時間０４０１＞遅延時間０２１２ …（１）
このフリップフロップの置き換えによって遅延時間が増大した結果、図４Ｂに示すように、ＩＲドロップが発生している状態（遷移時間０２１１の間）で、動作するのは、フリップフロップ０４００のみとなり、それ以降のセルは理想電源での動作となる。
【００３０】
次に、レイアウト修正手順Ｓ０１０３では、ネットリスト修正ファイル０１０２に従って、レイアウトを修正し、レイアウト０１０３として出力する。この修正において、駆動能力の低いフリップフロップに変更しているので、フリップフロップ自体の面積は必ず小さくなり、ＬＳＩ全体での面積の増大はなく、また、配線位置の変更もほとんどなく、修正することが可能である。
【００３１】
次に、遅延計算手順Ｓ０１０４では、修正されたレイアウト０１０３から抵抗、容量成分を抽出した後、ＩＲドロップ考慮遅延ライブラリ０１０４と理想電源遅延ライブラリ０１０５を読み込んで、遅延計算を行ない、遅延情報０１０６を出力する。ここで、ＩＲドロップ考慮遅延ライブラリ０１０４には、セル種別では、フリップフロップだけが記載されている。また、理想電源遅延ライブラリ０１０５には、フリップフロップ以外のすべてのセル種別の情報が記載されている。ＦＦ駆動能力変更手順Ｓ０１０２において、ＩＲドロップが起こっている状態では、フリップフロップしか動作しないので、フリップフロップだけＩＲドロップの影響を考慮した遅延ライブラリを作成すれば良い。逆に、フリップフロップ以外のセルは、すべて理想電源状況下でしか動作しないので、理想電源で作成した遅延ライブラリで良い。
【００３２】
最後に、第二のタイミング検証手順Ｓ０１０５において、フリップフロップの置き換えにより、新たなタイミングエラーが発生していないかを確認する。もし、第二のタイミング検証手順Ｓ０１０５で、タイミングエラーが発生した場合は、フリップフロップ以外のセルの遅延時間を調整することにより、タイミング収束を図る。
【００３３】
以上、説明したように、フリップフロップの遅延時間を増大させ、ＩＲドロップが発生している時間帯にはフリップフロップだけが動作するようにする。ＩＲドロップが発生している時にフリップフロップ以外のセルが動作するような場合（図２Ａおよび図２Ｂのような場合）には、すべてのセルについて、ＩＲドロップを考慮に入れた遅延ライブラリを作成し、タイミング検証をする必要がある。しかし、本実施形態によれば、フリップフロップだけに限定して、予め、ＩＲドロップを考慮に入れた遅延ライブラリを作成しておけばよくなり、ライブラリ作成時間が削減できる。
【００３４】
また、ＩＲドロップ考慮遅延ライブラリ０１０４を使うことで、フリップフロップの遅延計算精度が向上し、かつ、その他のセルは理想電源遅延ライブラリ０１０５を用いて高精度に遅延計算をすることができるので、より、実際の製品に近いタイミングシミュレーションを行うことが可能となる。
【００３５】
さらに、本実施形態のフリップフロップ置き換えにおいて、フリップフロップの単体の面積は、駆動能力が低いほど面積が小さくなるので、素子配置に必要な有効面積が削減されることはない。また、すべてのフリップフロップの遅延時間を増大させているために、ホールドエラーが発生しにくくなるという利点もある。
【００３６】
（第２の実施形態）
図５は、本発明の第２の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャートである。なお、図５において、図１に示す第１の実施形態の構成と同じ部分については同一の符号を付す。
【００３７】
本実施形態が第１の実施形態と異なるのは、スラック分類手順Ｓ０１０１、ＦＦ駆動能力変更手順Ｓ０１０２、スラックリスト０１０１、ネットリスト修正ファイル０１０２、およびＩＲドロップ考慮遅延ライブラリ０１０４を、それぞれ、スラック分類手順Ｓ０５００、クロック信号の立ち上がりで動作するフリップフロップを、その立ち下がりで動作するフリップフロップに変更するＦＦ正負変更手順Ｓ０５０１、スラックリスト０５００、ネットリスト修正ファイル０５０１、およびＩＲドロップ考慮遅延ライブラリＳ０５０２に置き換えた点と、理想電源遅延ライブラリ０１０５を削除した点にある。
【００３８】
図５において、スラック分類手順Ｓ０５００において、第一のタイミング検証手順Ｓ０１００で生成されたタイミングレポート０１００から、情報を抽出し、スラックリスト０５００として出力する。ここで、図６Ｃに、スラックリスト０５００の内容例を示す。図６Ｃにおける用語の意味は以下の通りである。
【００３９】
・Start Point：パスの始点となるフリップフロップとその端子名
・End Point：パスの終点となるフリップフロップとその端子名
・Through Point：パスを一意に特定するための経路途中のセル名とその端子名
・Value：パスのスラック
図６Ａに示すように、フリップフロップ０６００からフリップフロップ０６０１へのパスと、フリップフロップ０６０１からフリップフロップ０６０２のパスがある場合について説明する。図６Ａにおいて、フリップフロップ０６００、０６０１、０６０２はすべて、クロック信号（ＣＫ）０６０３（図６Ｂ）の立ち上がりで動作するフリップフロップであり、以降、正フリップフロップ（ＦＦ（ｐｏｓｅｄｇｅ））と呼ぶ。このような構成の場合、クロック信号ＣＫに対するＩＲドロップ量は、図６Ｂのようになる。すべて、正フリップフロップで構成される回路の場合、クロック信号ＣＫの立ち上がり時に、すべてのフリップフロップが動作することにより、ＩＲドロップ量が最大となる。
【００４０】
次に、ＦＦ正負変更手順Ｓ０５０１において、スラックリスト０５００より、スラックが、クロックサイクルの１／２よりも大きいパスを抽出し、そのパスの終点にあるフリップフロップを、図７Ａに示すように、クロック信号ＣＫの立ち下がりで動作するフリップフロップ０７００（以降、このような動作をするフリップフロップを負フリップフロップ（ＦＦ（ｎｅｇｅｄｇｅ））と呼ぶ）に置き換え、ネットリスト修正ファイル０５０１として出力する。すべてのパスに対し、ＦＦ正負変更手順Ｓ５０１を実行し、正フリップフロップから、負フリップフロップに置き換えられるものはすべて置き換える。ただし、正フリップフロップと、負フリップフロップの数が同数になった時点で、置き換え処理は停止する。
【００４１】
次に、レイアウト修正手順Ｓ０１０３では、ネットリスト修正ファイル０５０１に従って、レイアウトを修正し、レイアウト０１０３として出力する。
【００４２】
次に、遅延計算手順Ｓ０１０４では、修正されたレイアウトから抵抗、容量成分を抽出した後、ＩＲドロップ考慮遅延ライブラリ０５０１を読み込んで、遅延計算を行ない、遅延情報０１０６を出力する。ＩＲドロップ考慮遅延ライブラリ０５０１には、フリップフロップを含むすべてのセルの遅延計算に必要な情報が記載されている。ＦＦ正負変更手順Ｓ０５０１において、クロック信号ＣＫの立ち上がりで動作するフリップフロップが、その立ち下がりで動作するフリップフロップに置き換えられたことにより、図７Ｂに示すように、ＩＲドロップ量０７０１がクロック信号ＣＫに対して均一化される（比較のため、置き換え前のＩＲドロップ量０６０４を破線で示す）。この場合、フリップフロップを含むすべてのセルが、同程度のＩＲドロップ量が発生している状態で動作することになる。よって、予め、すべてのセルに対し、同一のＩＲドロップ量が発生したという仮定で作成したものが、ＩＲドロップ考慮遅延ライブラリ０５０１である。
【００４３】
最後に、第二のタイミング検証手順Ｓ０１０５において、フリップフロップの置き換えにより、新たなタイミングエラーが発生していないかを確認する。この時、フリップフロップ０６００からフリップフロップ０７００へのパスは、サイクルタイムの半分でタイミングチェックが実行され、フリップフロップ０７００からフリップフロップ０６０２へのパスは、サイクルタイムの１．５倍でタイミングチェックが実施される。具体的な数字を挙げて説明すると、サイクルタイムが１０ｎｓであった場合、前者のパスは５ｎｓでチェックされ、後者のパスは１５ｎｓでチェックされる。二つのパスを合計すると、フリップフロップの置き換え前後で変化せず、２０ｎｓとなる。
【００４４】
以上のように、本実施形態によれば、正フリップフロップを負フリップフロップに変更することで、図７Ｂに示したように、クロック信号の立ち下がり時にも、ＩＲドロップが発生し、正フリップフロップと負フリップフロップの数を同数に近付けることで、クロック信号の立ち上がりから立ち下がりまで、ＩＲドロップ量の時間変化が少なくなる。この結果、タイミング検証用の遅延時間を計算する際に用いる遅延ライブラリの生成時に、すべてのセルに対して、ある一定のＩＲドロップ量を考慮しておけば、精度良く遅延計算することが可能となり、より実動作に近い動作をシミュレーションできる。
【００４５】
また、図６Ｂに示すようなＩＲドロップ量がある場合には、それぞれのセル毎にＩＲドロップ量が異なるので、すべてのセル毎に異なるＩＲドロップ量を計算し、それを使って遅延計算を行なう必要があったが、本実施形態によれば、ＩＲドロップ量の時間変化が少なくなるので、任意の一つのセルを選びだしＩＲドロップ量を計算するだけで、そのＩＲドロップ量をすべてのセルに適用することができるので、処理時間の削減につながる。
【００４６】
（第３の実施形態）
図８は、本発明の第３の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャートである。なお、図８において、図１に示す第１の実施形態の構成と同じ部分については同一の符号を付す。
【００４７】
本実施形態が第１の実施形態と異なるのは、スラック分類手順Ｓ０１０１、ＦＦ駆動能力変更手順Ｓ０１０２、スラックリスト０１０１、およびネットリスト修正ファイル０１０２、それぞれ、スラック分類手順Ｓ０８００、フリップフロップをバッファに置き換えるＦＦ置き換え手順Ｓ０８０１、スラックリスト０８００、ネットリスト修正ファイル０８０１、およびＩＲドロップ考慮遅延ライブラリＳ０５０２に置き換えた点と、ＩＲドロップ考慮遅延ライブラリ０１０４および理想電源遅延ライブラリ０１０５を削除して、フリップフロップをバッファに置き換えたことによる追加タイミング制約０８０２を追加した点にある。
【００４８】
図８において、スラック分類手順Ｓ０８００において、第一のタイミング検証手順Ｓ０１００で生成されたタイミングレポート０１００から、情報を抽出し、スラックリスト０８００として出力する。ここで、図９Ｃに、スラックリスト０８００の内容例を示す。図９Ｃにおける用語の意味は以下の通りである。
【００４９】
・Start Point：パスの始点となるフリップフロップとその端子名
・End Point：パスの終点となるフリップフロップとその端子名
・Through Point：パスを一意に特定するための経路途中のセル名とその端子名
・Value：パスのスラック
図９Ａに示すように、フリップフロップ０９００からフリップフロップ０９０１へのパスと、フリップフロップ０９０１からフリップフロップ０９０２へのパスがある場合について説明する。フリップフロップ０９００、０９０１、０９０２はすべて、クロック信号（ＣＫ）０９０３（図９Ｂ）の立ち上がりで動作するフリップフロップであるために、図９Ｂに示すように、クロック信号ＣＫの立ち上がり時に、ＩＲドロップ量９０４が最大となる。
【００５０】
次に、ＦＦ置き換え手順Ｓ８０１において、スラックリスト０８００より、スラックがゼロに近い順番にパスを抽出し、そのパスの終点にあるフリップフロップ０９０１を、図１０Ａに示すバッファ１０００に置き換える。その時、バッファ１０００の遅延時間は、以下の式（２）で計算されるものとする。
【００５１】
バッファ１０００の遅延時間
＝（フリップフロップ０９０１のセットアップ時間）
＋（スラック）＋（フリップフロップ０９０１の遅延時間） …（２）
スラックがゼロに近いものから順番に置き換えを行っていくが、スラックが大きくなると、式（２）から、バッファ１０００の遅延時間が大きくなっていくので、すべてのフリップフロップを置き換えることは不可能である。よって、予め置き換えるバッファ１０００の遅延時間の最大値を計測しておき、式（２）を満たすことができるスラックまで置き換えるようにする。
【００５２】
ＦＦ置き換え手順Ｓ８０１において、フリップフロップがなくなったために、通常のタイミング検証ができなくなる。よって、フリップフロップ０９００からフリップフロップ０９０２へのパスに対し、クロック信号ＣＫの２サイクル以内に、フリップフロップ０９００からフリップフロップ０９０２にデータが伝播するかをチェックするタイミング制約を追加し、追加タイミング制約０８０２として出力する。
【００５３】
次に、レイアウト修正手順Ｓ０１０３では、ネットリスト修正ファイル０８０１に従って、レイアウトを修正し、レイアウト０１０３として出力する。
【００５４】
次に、遅延計算手順Ｓ０１０４では、修正されたレイアウトから抵抗、容量成分を抽出した後、遅延計算を行ない、遅延情報０１０６を出力する。
【００５５】
最後に、第二のタイミング検証手順Ｓ０１０５において、フリップフロップの置き換えにより、新たなタイミングエラーが発生していないかを確認する。
【００５６】
以上のように、本実施形態によれば、スラックがゼロに近いフリップフロップから順番に、バッファに置き換えることにより、クロック信号に同期して動作するフリップフロップの数が少なくなり、ＩＲドロップ量が低減する。ＩＲドロップ量が低減すると、理想電源遅延ライブラリを使った遅延計算結果でも、実動作との誤差が少なくなり、より実動作をシミュレーションできるようになる。
【００５７】
また、フリップフロップが削減されたことにより、そのフリップフロップに接続されていたクロック配線がなくなり、面積を削減することができる。さらに、フリップフロップよりもバッファの単体の面積のほうが、その構成上トランジスタ数が少ないために、小さくなり、回路全体の面積削減が可能となる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、素子配置に必要な有効面積や電源パッド以外に使用できるパッド数を減らすこと無く、また処理時間を増大させること無く、ＩＲドロップがタイミングに与える影響またはＩＲドロップ量自体を低減し、実動作に近いタイミングシミュレーションを可能にし、ＩＲドロップに対して強い耐性を有する半導体集積回路の設計方法を提供することが可能になる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャート
【図２Ａ】 図１に示すＦＦ駆動能力変更手順Ｓ０１０２を実行する前の回路構成を示す回路図
【図２Ｂ】 図２Ａに示す回路構成における、サイクルタイムに対するＩＲドロップ量および各要素のパス遅延時間を示す図
【図３】 図１に示すスラックリスト０１０１の内容例を示す図
【図４Ａ】 図１に示すＦＦ駆動能力変更手順Ｓ０１０２を実行した後の回路構成を示す回路図
【図４Ｂ】 図４Ａに示す回路構成における、サイクルタイムに対するＩＲドロップ量および各要素のパス遅延時間を示す図
【図５】 本発明の第２の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャート
【図６Ａ】 図５に示すＦＦ正負変更手順Ｓ０５０１を実行する前の回路構成を示す回路図
【図６Ｂ】 図６Ａに示す回路構成における、クロック信号ＣＫに対するＩＲドロップ量を示す図
【図６Ｃ】 図５に示すスラックリスト０５００の内容例を示す図
【図７Ａ】 図５に示すＦＦ正負変更手順Ｓ０５０１を実行した後の回路構成を示す回路図
【図７Ｂ】 図７Ａに示す回路構成における、クロック信号ＣＫに対するＩＲドロップ量を示す図
【図８】 本発明の第３の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャート
【図９Ａ】 図８に示すＦＦ置き換え手順Ｓ０８０１を実行する前の回路構成を示す回路図
【図９Ｂ】 図９Ａに示す回路構成における、クロック信号ＣＫに対するＩＲドロップ量を示す図
【図９Ｃ】 図８に示すスラックリスト０８００の内容例を示す図
【図１０Ａ】 図８に示すＦＦ置き換え手順Ｓ０８０１を実行した後の回路構成を示す回路図
【図１０Ｂ】 図１０Ａに示す回路構成における、クロック信号ＣＫに対するＩＲドロップ量を示す図
【図１１Ａ】 従来例におけるＩＲドロップ量の分布を模式的に示す等電圧図
【図１１Ｂ】 従来例におけるクロック信号ＣＫに対するＩＲドロップ量を示す図
【図１２Ａ】 従来の電源配線方法の一例を示す平面図
【図１２Ｂ】 従来の電源配線方法の他の例を示す平面図
【図１３】 従来のＩＲドロップを考慮した設計方法における処理手順を示すフローチャート
【図１４】 従来のＩＲドロップを考慮した他の設計方法における処理手順を示すフローチャート
【符号の説明】
Ｓ０１００ 第一のタイミング検証手順
Ｓ０１０１、Ｓ０５００、Ｓ０８００ スラック分類手順
Ｓ０１０２ ＦＦ駆動能力変更手順
Ｓ０１０３ レイアウト修正手順
Ｓ０１０４ 遅延計算手順
Ｓ０１０５ 第二のタイミング検証手順
Ｓ０５０１ ＦＦ正負変更手順
Ｓ０８０１ ＦＦ置き換え手順
０１００ タイミングレポート
０１０１、０５００、０８００ スラックリスト
０１０２、０５０１、０８０１ ネットリスト修正ファイル
０１０３ レイアウト
０１０４、０５０１ ＩＲドロップ考慮遅延ライブラリ
０１０５ 理想電源遅延ライブラリ
０１０６ 遅延情報
０８０２ 追加タイミング制約
【発明の属する技術分野】
本発明は、半導体集積回路の設計方法に関わり、特に、半導体集積回路中の電源配線の抵抗成分に起因する電圧降下（以下、ＩＲドロップと称する）に対してタイミングを抑制する技術、ＩＲドロップの影響を低減する回路設計方法に関する。
【０００２】
【従来の技術】
昨今、ＬＳＩの大規模化、低電力化が進むにつれて、様々な物理現象が顕著になってきている。そのため、それらの物理現象を設計段階で考慮に入れて設計しておかないと、シミュレーションでは動作しているのに、実際の製品では動作しないという現象が発生する。特に、電源配線の抵抗成分によるＩＲドロップという現象は、電源電圧が高かった０．２５μｍルールの時代には、ほとんど問題とならなかったが、微細化が進むにつれて、電源電圧が、１．８Ｖ、１．５Ｖ、１．０Ｖと下がり、無視できなくなってきている。
【０００３】
図１１Ａは、ＬＳＩにおけるＩＲドロップ量の分布を模式的に示す等電圧図である。図１１Ａにおいて、電源パッド（不図示）は、ＬＳＩの外周部分に配置されるために、ＬＳＩの中央部分の領域１１０１は、電源パッドからの距離が遠くなり、ＩＲドロップ量が大きくなる。逆に、電源パッドに近い領域１１００はＩＲドロップ量が少なくなる。
【０００４】
また、ＩＲドロップは、同期設計において、その現れ方が顕著である。というのも、同期設計では、クロック信号に同期して、すべてのフリップフロップが同時に動作するために、これらフリップフロップに電源を供給する電源配線に多くの電流が流れることになり、ＩＲドロップが発生する。
【０００５】
図１１Ｂは、サイクルタイムとＩＲドロップ量との関係を示す図である。図１１Ｂに示すように、クロック信号ＣＫの立ち上がり時点で、ＩＲドロップ量が大きくなり、時間経過と共に理想電源に近付く。
【０００６】
次に、ＩＲドロップが発生した時にどういう影響があるかについて説明する。
【０００７】
ＩＲドロップが発生すると、ＬＳＩを構成するセルへの電源供給量が減るために、セルの動作が遅くなり、タイミングが変動する。しかし、現在のタイミング設計では、電源は理想電源、つまりＩＲドロップが発生しないという前提でタイミング設計している。このため、このＩＲドロップによるタイミング変動が生じると、検証段階ではタイミングに問題なかったＬＳＩが、実際の製品になるとタイミングエラーが発生するという事態が発生する。
【０００８】
そこで、従来では、ＩＲドロップを起こさない電源設計をするという取り組みが行なわれていた。具体的には、図１２Ａに示すように、電源パッド１２００の数を多くして、電源配線の数を多くしたり、図１２Ｂに示すように、メッシュ配線にすることで、ＬＳＩ中央部への電源供給量を増やし、ＩＲドロップを回避しようという試みである。
【０００９】
また他の方法として、ＩＲドロップは当然起こるものとして、ＩＲドロップによるタイミング変動を予め、そのタイミングを計算する時に用いる遅延ライブラリに取り込み、設計時に、その遅延ライブラリを用いて、タイミング設計をするという方法があった。この考え方には二種類のアプローチがあった。
【００１０】
一つは、レイアウトをした後、ＩＲドロップを解析し、そのＩＲドロップ量に従い、遅延計算を行なって、タイミング検証するという方法である。図１３は、この設計方法のフローチャートである。
【００１１】
レイアウト手順Ｓ１３００において、ＩＲドロップは考慮せずにレイアウトを行ない、レイアウト１３００を出力する。次に、ＩＲドロップ解析手順Ｓ１３０１において、レイアウト１３００から、ＬＳＩを構成するすべてのセルについて、ＩＲドロップ量１３０１を計算する。次に、遅延計算手順Ｓ１３０２において、様々な電源電圧でキャラクタライズされたＩＲドロップ考慮遅延ライブラリ１３０２と各セル毎のＩＲドロップ量１３０１を使って、遅延計算を行なう。ここで、ＩＲドロップ考慮遅延ライブラリ１３０２の作成時には、どれだけのＩＲドロップが起こるかわからないので、何種類もの電源電圧で遅延をキャラクタライズしておく必要がある。次に、タイミング検証手順Ｓ１３０３では、ＩＲドロップ考慮遅延情報１３０３を使ってタイミング検証を行ない、タイミングが間に合っているかを判定する。
【００１２】
また、別な方法としては、予め、ＬＳＩのＩＲドロップ量を決めておき、そのＩＲドロップ量になるようにレイアウトを行ない、遅延計算、タイミング検証を行なうという方法がある。これは、例えば、５０ｍＶのＩＲドロップが起こると予め決めておいて、そうなるようにレイアウトを行なう方法である。図１４は、この設計方法のフローチャートである。
【００１３】
ＩＲドロップ考慮レイアウト手順Ｓ１４０１において、予め定められたＩＲドロップ量になるようにＩＲドロップ考慮レイアウト１４００を生成する。次に、遅延計算手順Ｓ１４０１において、予め定められたＩＲドロップ量でキャラクタライズされたＩＲドロップ考慮遅延ライブラリ１４０１とＩＲドロップ考慮レイアウト１４００から、遅延計算を行ない、ＩＲドロップ考慮遅延情報１３０３を出力し、タイミング検証手順Ｓ１３０３でタイミング検証を行う。
【００１４】
【発明が解決しようとする課題】
前述した従来の設計方法には、以下の問題点がある。
【００１５】
まず、ＩＲドロップ量を押さえるように電源配線や電源パッドの数を増やす電源配線設計では、電源配線の数を多くする必要があり、素子配置に必要な有効面積が少なくなるという問題や、電源パッドの数が増えることによって、電源以外に使えるパッドの数が少なくなるという問題がある。
【００１６】
また、ＩＲドロップを解析して、各セル毎に、そのＩＲドロップ量での遅延計算をする図１３の設計方法では、ＩＲドロップ考慮遅延ライブラリ１３０２の生成時に、すべてのセルに対し、考えうる様々な電源電圧でのキャラクタライズが必要となり、遅延ライブラリの生成時間が膨大になるという問題がある。
【００１７】
また、予めＩＲドロップ量を定めておいて、レイアウトを生成する図１４の設計方法では、すべてのセルが同一のＩＲドロップ量に操作するのが難しいという問題があった。
【００１８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、素子配置に必要な有効面積や電源パッド以外に使用できるパッド数を減らすこと無く、また処理時間を増大させること無く、ＩＲドロップがタイミングに与える影響またはＩＲドロップ量自体を低減し、実動作に近いタイミングシミュレーションを可能にした半導体集積回路の設計方法を提供することにある。
【００１９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体集積回路の設計方法は、基本素子と、基本素子の間を接続する配線とから構成される半導体集積回路の設計方法であって、基本素子と配線の遅延時間を足し合わせて、フリップフロップ間のタイミングを検証する第一のタイミング検証手順と、第一のタイミング検証手順により出力されたタイミングレポートから、パスの始点および終点のフリップフロップと、パスを構成するセルの遅延時間およびセットアップ時間と、サイクルタイムに対するスラックとを抽出するスラック分類手順と、任意のフリップフロップを、電源電圧が電源配線の抵抗成分により電圧降下している状態から理想電源の状態に遷移する時間よりも大きい遅延時間を有するフリップフロップに置き換えるフリップフロップ駆動能力変更手順と、置き換えにより変更されたネットリストに基づいてレイアウトを修正するレイアウト修正手順と、レイアウト修正後のフリップフロップ間のタイミングについて、電圧降下を考慮に入れたフリップフロップのみの遅延ライブラリ、および理想電源の状態で作成された遅延ライブラリから遅延計算を行なう遅延計算手順と、遅延計算手順の出力である遅延情報を用いてタイミング検証を行なう第二のタイミング検証手順を備えたことを特徴とする。
【００２０】
前記の目的を達成するため、本発明に係る第２の半導体集積回路の設計方法は、基本素子と、基本素子の間を接続する配線とから構成される半導体集積回路の設計方法であって、基本素子と配線の遅延時間を足し合わせて、フリップフロップ間のタイミングを検証する第一のタイミング検証手順と、第一のタイミング検証手順により出力されたタイミングレポートから、パスの始点および終点のフリップフロップと、パスのサイクルタイムに対するスラックとを抽出するスラック分類手順と、スラックが前記サイクルタイムの１／２よりも大きいパスの終端における、クロック信号の立ち上がりで動作するフリップフロップを、クロック信号の立ち下がりで動作するフリップフロップに置き換え、電源配線の抵抗成分による電源電圧の電圧降下量を均一化するフリップフロップ正負変更手順と、置き換えにより変更されたネットリストに基づいてレイアウトを修正するレイアウト修正手順と、レイアウト修正後のフリップフロップ間のタイミングについて、均一化された電圧降下量に対応した遅延ライブラリから遅延計算を行なう遅延計算手順と、遅延計算手順の出力である遅延情報を用いてタイミング検証を行なう第二のタイミング検証手順を備えたことを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００２３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャートである。図１において、まず、第一のタイミング検証手順Ｓ０１００では、ネットリスト、遅延情報、制約を入力として、タイミング検証を行ない、すべてのフリップフロップ間のパスのタイミングレポート０１００を出力する。ここで、ネットリストとは、例えばｖｅｒｉｌｏｇネットリストであり、遅延情報とはＳＤＦ（Standard Delay Format）であり、制約とは、クロックの定義や、フォールスパス、マルチサイクルパスの指定などを記載したタイミング制約ファイルである。また、出力されるタイミングレポート０１００には、始点のフリップフロップから終点のフリップフロップまでの、各セルの遅延時間、配線遅延時間、スラックが記載されている。このタイミングレポート０１００は、市販の静的なタイミング検証ツールであれば、いかなるツールでも、簡単に出力できる情報である。
【００２４】
例えば、図２Ａに示すように、フリップフロップ（ＦＦ）０２００から、配線０２０５、セル０２０１、配線０２０６、セル０２０２、配線０２０７、セル０２０３、配線０２０８、フリップフロップ（ＦＦ）０２０４へと接続された回路について説明する。図２Ａの各要素に対応する遅延時間が、図２Ｂに示すように、遅延時間０２１２、遅延時間０２１６、遅延時間０２１３、遅延時間０２１７、遅延時間０２１４、遅延時間０２１８、遅延時間０２１５、遅延時間０２１９であった場合には、これらの遅延時間すべてと、フリップフロップ０２０４のセットアップ時間０２２０が足し合わされて、フリップフロップ０２００からフリップフロップ０２０４のパスの遅延時間として、タイミングレポート０１００（図１）が生成される。また、サイクルタイム０２０９に対し、上記パスの遅延時間の余裕度として、スラック０２２１が計算される。スラックの０２２１値が、正の値であればタイミングが間に合っている状態を表し、負の値であればタイミングが間に合っていない状態を表す。
【００２５】
この場合のサイクルタイム０２０９に対するＩＲドロップ量０２１０は、図２Ｂのようになる。
【００２６】
ＩＲドロップ量０２１０は、クロック同期のフリップフロップにクロック信号ＣＫが入った瞬間に、すべてのフリップフロップが動作するために、クロック信号ＣＫが入力された時に、最も大きく変動し、時間の経過と共に理想電源に回復する。図２Ｂの場合、ＩＲドロップが発生し、電源が理想状態になるまでの遷移時間０２１１中に動作するのは、フリップフロップ０２００（遅延時間０２１２）、配線０２０５（遅延時間０２１６）、およびセル０２０１（遅延時間０２１３）である。
【００２７】
図１に戻って、次に、スラック分類手順Ｓ０１０１では、第一のタイミング検証手順Ｓ０１００で出力されたタイミングレポート０１００から、必要な情報だけを取得し、スラックリスト０１０１として出力する。図３に、スラックリスト０１０１の内容例を示す。図３における用語の意味は以下の通りである。
【００２８】
・Start Point：始点のフリップフロップ名と端子名
・End Point：終点のフリップフロップ名と端子名
・Through Point：途中点のフリップフロップ名と端子名
・Value：パスのスラック
・Start FF type：始点のフリップフロップの駆動能力
・Start FF delay：始点のフリップフロップの遅延時間
・cellx type：パスを構成するセルの駆動能力（xは各セル毎に付された固有の自然数）
・cellx delay：パスを構成するセルの遅延時間
・wirex delay：パスを構成する配線遅延時間（xは各配線毎につけられた固有の自然数）
・End FF setup：終点のフリップフロップのセットアップ時間
次に、ＦＦ駆動能力変更手順Ｓ０１０２では、パスを駆動するフリップフロップ０２００（図２Ａ）を駆動能力の低い（すなわち、遅延時間の大きい）フリップフロップに置き換えて、ネットリストを変更し、ネットリスト修正ファイル０１０２として出力する。フリップフロップの置き換えの手順において、具体的には、図４に示すように、図２Ａに示す遅延時間０２１２のフリップフロップ０２００に対し、遅延時間０２１２よりも大きい遅延時間０４０１（図４Ｂ）を有するフリップフロップ０４００に置き換える。この時、フリップフロップ０４００の遅延時間０４０１と、フリップフロップ０２００の遅延時間０２１２との間に、以下の式（１）で示す関係がある。
【００２９】
遅延時間０４０１＞遅延時間０２１２ …（１）
このフリップフロップの置き換えによって遅延時間が増大した結果、図４Ｂに示すように、ＩＲドロップが発生している状態（遷移時間０２１１の間）で、動作するのは、フリップフロップ０４００のみとなり、それ以降のセルは理想電源での動作となる。
【００３０】
次に、レイアウト修正手順Ｓ０１０３では、ネットリスト修正ファイル０１０２に従って、レイアウトを修正し、レイアウト０１０３として出力する。この修正において、駆動能力の低いフリップフロップに変更しているので、フリップフロップ自体の面積は必ず小さくなり、ＬＳＩ全体での面積の増大はなく、また、配線位置の変更もほとんどなく、修正することが可能である。
【００３１】
次に、遅延計算手順Ｓ０１０４では、修正されたレイアウト０１０３から抵抗、容量成分を抽出した後、ＩＲドロップ考慮遅延ライブラリ０１０４と理想電源遅延ライブラリ０１０５を読み込んで、遅延計算を行ない、遅延情報０１０６を出力する。ここで、ＩＲドロップ考慮遅延ライブラリ０１０４には、セル種別では、フリップフロップだけが記載されている。また、理想電源遅延ライブラリ０１０５には、フリップフロップ以外のすべてのセル種別の情報が記載されている。ＦＦ駆動能力変更手順Ｓ０１０２において、ＩＲドロップが起こっている状態では、フリップフロップしか動作しないので、フリップフロップだけＩＲドロップの影響を考慮した遅延ライブラリを作成すれば良い。逆に、フリップフロップ以外のセルは、すべて理想電源状況下でしか動作しないので、理想電源で作成した遅延ライブラリで良い。
【００３２】
最後に、第二のタイミング検証手順Ｓ０１０５において、フリップフロップの置き換えにより、新たなタイミングエラーが発生していないかを確認する。もし、第二のタイミング検証手順Ｓ０１０５で、タイミングエラーが発生した場合は、フリップフロップ以外のセルの遅延時間を調整することにより、タイミング収束を図る。
【００３３】
以上、説明したように、フリップフロップの遅延時間を増大させ、ＩＲドロップが発生している時間帯にはフリップフロップだけが動作するようにする。ＩＲドロップが発生している時にフリップフロップ以外のセルが動作するような場合（図２Ａおよび図２Ｂのような場合）には、すべてのセルについて、ＩＲドロップを考慮に入れた遅延ライブラリを作成し、タイミング検証をする必要がある。しかし、本実施形態によれば、フリップフロップだけに限定して、予め、ＩＲドロップを考慮に入れた遅延ライブラリを作成しておけばよくなり、ライブラリ作成時間が削減できる。
【００３４】
また、ＩＲドロップ考慮遅延ライブラリ０１０４を使うことで、フリップフロップの遅延計算精度が向上し、かつ、その他のセルは理想電源遅延ライブラリ０１０５を用いて高精度に遅延計算をすることができるので、より、実際の製品に近いタイミングシミュレーションを行うことが可能となる。
【００３５】
さらに、本実施形態のフリップフロップ置き換えにおいて、フリップフロップの単体の面積は、駆動能力が低いほど面積が小さくなるので、素子配置に必要な有効面積が削減されることはない。また、すべてのフリップフロップの遅延時間を増大させているために、ホールドエラーが発生しにくくなるという利点もある。
【００３６】
（第２の実施形態）
図５は、本発明の第２の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャートである。なお、図５において、図１に示す第１の実施形態の構成と同じ部分については同一の符号を付す。
【００３７】
本実施形態が第１の実施形態と異なるのは、スラック分類手順Ｓ０１０１、ＦＦ駆動能力変更手順Ｓ０１０２、スラックリスト０１０１、ネットリスト修正ファイル０１０２、およびＩＲドロップ考慮遅延ライブラリ０１０４を、それぞれ、スラック分類手順Ｓ０５００、クロック信号の立ち上がりで動作するフリップフロップを、その立ち下がりで動作するフリップフロップに変更するＦＦ正負変更手順Ｓ０５０１、スラックリスト０５００、ネットリスト修正ファイル０５０１、およびＩＲドロップ考慮遅延ライブラリＳ０５０２に置き換えた点と、理想電源遅延ライブラリ０１０５を削除した点にある。
【００３８】
図５において、スラック分類手順Ｓ０５００において、第一のタイミング検証手順Ｓ０１００で生成されたタイミングレポート０１００から、情報を抽出し、スラックリスト０５００として出力する。ここで、図６Ｃに、スラックリスト０５００の内容例を示す。図６Ｃにおける用語の意味は以下の通りである。
【００３９】
・Start Point：パスの始点となるフリップフロップとその端子名
・End Point：パスの終点となるフリップフロップとその端子名
・Through Point：パスを一意に特定するための経路途中のセル名とその端子名
・Value：パスのスラック
図６Ａに示すように、フリップフロップ０６００からフリップフロップ０６０１へのパスと、フリップフロップ０６０１からフリップフロップ０６０２のパスがある場合について説明する。図６Ａにおいて、フリップフロップ０６００、０６０１、０６０２はすべて、クロック信号（ＣＫ）０６０３（図６Ｂ）の立ち上がりで動作するフリップフロップであり、以降、正フリップフロップ（ＦＦ（ｐｏｓｅｄｇｅ））と呼ぶ。このような構成の場合、クロック信号ＣＫに対するＩＲドロップ量は、図６Ｂのようになる。すべて、正フリップフロップで構成される回路の場合、クロック信号ＣＫの立ち上がり時に、すべてのフリップフロップが動作することにより、ＩＲドロップ量が最大となる。
【００４０】
次に、ＦＦ正負変更手順Ｓ０５０１において、スラックリスト０５００より、スラックが、クロックサイクルの１／２よりも大きいパスを抽出し、そのパスの終点にあるフリップフロップを、図７Ａに示すように、クロック信号ＣＫの立ち下がりで動作するフリップフロップ０７００（以降、このような動作をするフリップフロップを負フリップフロップ（ＦＦ（ｎｅｇｅｄｇｅ））と呼ぶ）に置き換え、ネットリスト修正ファイル０５０１として出力する。すべてのパスに対し、ＦＦ正負変更手順Ｓ５０１を実行し、正フリップフロップから、負フリップフロップに置き換えられるものはすべて置き換える。ただし、正フリップフロップと、負フリップフロップの数が同数になった時点で、置き換え処理は停止する。
【００４１】
次に、レイアウト修正手順Ｓ０１０３では、ネットリスト修正ファイル０５０１に従って、レイアウトを修正し、レイアウト０１０３として出力する。
【００４２】
次に、遅延計算手順Ｓ０１０４では、修正されたレイアウトから抵抗、容量成分を抽出した後、ＩＲドロップ考慮遅延ライブラリ０５０１を読み込んで、遅延計算を行ない、遅延情報０１０６を出力する。ＩＲドロップ考慮遅延ライブラリ０５０１には、フリップフロップを含むすべてのセルの遅延計算に必要な情報が記載されている。ＦＦ正負変更手順Ｓ０５０１において、クロック信号ＣＫの立ち上がりで動作するフリップフロップが、その立ち下がりで動作するフリップフロップに置き換えられたことにより、図７Ｂに示すように、ＩＲドロップ量０７０１がクロック信号ＣＫに対して均一化される（比較のため、置き換え前のＩＲドロップ量０６０４を破線で示す）。この場合、フリップフロップを含むすべてのセルが、同程度のＩＲドロップ量が発生している状態で動作することになる。よって、予め、すべてのセルに対し、同一のＩＲドロップ量が発生したという仮定で作成したものが、ＩＲドロップ考慮遅延ライブラリ０５０１である。
【００４３】
最後に、第二のタイミング検証手順Ｓ０１０５において、フリップフロップの置き換えにより、新たなタイミングエラーが発生していないかを確認する。この時、フリップフロップ０６００からフリップフロップ０７００へのパスは、サイクルタイムの半分でタイミングチェックが実行され、フリップフロップ０７００からフリップフロップ０６０２へのパスは、サイクルタイムの１．５倍でタイミングチェックが実施される。具体的な数字を挙げて説明すると、サイクルタイムが１０ｎｓであった場合、前者のパスは５ｎｓでチェックされ、後者のパスは１５ｎｓでチェックされる。二つのパスを合計すると、フリップフロップの置き換え前後で変化せず、２０ｎｓとなる。
【００４４】
以上のように、本実施形態によれば、正フリップフロップを負フリップフロップに変更することで、図７Ｂに示したように、クロック信号の立ち下がり時にも、ＩＲドロップが発生し、正フリップフロップと負フリップフロップの数を同数に近付けることで、クロック信号の立ち上がりから立ち下がりまで、ＩＲドロップ量の時間変化が少なくなる。この結果、タイミング検証用の遅延時間を計算する際に用いる遅延ライブラリの生成時に、すべてのセルに対して、ある一定のＩＲドロップ量を考慮しておけば、精度良く遅延計算することが可能となり、より実動作に近い動作をシミュレーションできる。
【００４５】
また、図６Ｂに示すようなＩＲドロップ量がある場合には、それぞれのセル毎にＩＲドロップ量が異なるので、すべてのセル毎に異なるＩＲドロップ量を計算し、それを使って遅延計算を行なう必要があったが、本実施形態によれば、ＩＲドロップ量の時間変化が少なくなるので、任意の一つのセルを選びだしＩＲドロップ量を計算するだけで、そのＩＲドロップ量をすべてのセルに適用することができるので、処理時間の削減につながる。
【００４６】
（第３の実施形態）
図８は、本発明の第３の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャートである。なお、図８において、図１に示す第１の実施形態の構成と同じ部分については同一の符号を付す。
【００４７】
本実施形態が第１の実施形態と異なるのは、スラック分類手順Ｓ０１０１、ＦＦ駆動能力変更手順Ｓ０１０２、スラックリスト０１０１、およびネットリスト修正ファイル０１０２、それぞれ、スラック分類手順Ｓ０８００、フリップフロップをバッファに置き換えるＦＦ置き換え手順Ｓ０８０１、スラックリスト０８００、ネットリスト修正ファイル０８０１、およびＩＲドロップ考慮遅延ライブラリＳ０５０２に置き換えた点と、ＩＲドロップ考慮遅延ライブラリ０１０４および理想電源遅延ライブラリ０１０５を削除して、フリップフロップをバッファに置き換えたことによる追加タイミング制約０８０２を追加した点にある。
【００４８】
図８において、スラック分類手順Ｓ０８００において、第一のタイミング検証手順Ｓ０１００で生成されたタイミングレポート０１００から、情報を抽出し、スラックリスト０８００として出力する。ここで、図９Ｃに、スラックリスト０８００の内容例を示す。図９Ｃにおける用語の意味は以下の通りである。
【００４９】
・Start Point：パスの始点となるフリップフロップとその端子名
・End Point：パスの終点となるフリップフロップとその端子名
・Through Point：パスを一意に特定するための経路途中のセル名とその端子名
・Value：パスのスラック
図９Ａに示すように、フリップフロップ０９００からフリップフロップ０９０１へのパスと、フリップフロップ０９０１からフリップフロップ０９０２へのパスがある場合について説明する。フリップフロップ０９００、０９０１、０９０２はすべて、クロック信号（ＣＫ）０９０３（図９Ｂ）の立ち上がりで動作するフリップフロップであるために、図９Ｂに示すように、クロック信号ＣＫの立ち上がり時に、ＩＲドロップ量９０４が最大となる。
【００５０】
次に、ＦＦ置き換え手順Ｓ８０１において、スラックリスト０８００より、スラックがゼロに近い順番にパスを抽出し、そのパスの終点にあるフリップフロップ０９０１を、図１０Ａに示すバッファ１０００に置き換える。その時、バッファ１０００の遅延時間は、以下の式（２）で計算されるものとする。
【００５１】
バッファ１０００の遅延時間
＝（フリップフロップ０９０１のセットアップ時間）
＋（スラック）＋（フリップフロップ０９０１の遅延時間） …（２）
スラックがゼロに近いものから順番に置き換えを行っていくが、スラックが大きくなると、式（２）から、バッファ１０００の遅延時間が大きくなっていくので、すべてのフリップフロップを置き換えることは不可能である。よって、予め置き換えるバッファ１０００の遅延時間の最大値を計測しておき、式（２）を満たすことができるスラックまで置き換えるようにする。
【００５２】
ＦＦ置き換え手順Ｓ８０１において、フリップフロップがなくなったために、通常のタイミング検証ができなくなる。よって、フリップフロップ０９００からフリップフロップ０９０２へのパスに対し、クロック信号ＣＫの２サイクル以内に、フリップフロップ０９００からフリップフロップ０９０２にデータが伝播するかをチェックするタイミング制約を追加し、追加タイミング制約０８０２として出力する。
【００５３】
次に、レイアウト修正手順Ｓ０１０３では、ネットリスト修正ファイル０８０１に従って、レイアウトを修正し、レイアウト０１０３として出力する。
【００５４】
次に、遅延計算手順Ｓ０１０４では、修正されたレイアウトから抵抗、容量成分を抽出した後、遅延計算を行ない、遅延情報０１０６を出力する。
【００５５】
最後に、第二のタイミング検証手順Ｓ０１０５において、フリップフロップの置き換えにより、新たなタイミングエラーが発生していないかを確認する。
【００５６】
以上のように、本実施形態によれば、スラックがゼロに近いフリップフロップから順番に、バッファに置き換えることにより、クロック信号に同期して動作するフリップフロップの数が少なくなり、ＩＲドロップ量が低減する。ＩＲドロップ量が低減すると、理想電源遅延ライブラリを使った遅延計算結果でも、実動作との誤差が少なくなり、より実動作をシミュレーションできるようになる。
【００５７】
また、フリップフロップが削減されたことにより、そのフリップフロップに接続されていたクロック配線がなくなり、面積を削減することができる。さらに、フリップフロップよりもバッファの単体の面積のほうが、その構成上トランジスタ数が少ないために、小さくなり、回路全体の面積削減が可能となる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、素子配置に必要な有効面積や電源パッド以外に使用できるパッド数を減らすこと無く、また処理時間を増大させること無く、ＩＲドロップがタイミングに与える影響またはＩＲドロップ量自体を低減し、実動作に近いタイミングシミュレーションを可能にし、ＩＲドロップに対して強い耐性を有する半導体集積回路の設計方法を提供することが可能になる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャート
【図２Ａ】 図１に示すＦＦ駆動能力変更手順Ｓ０１０２を実行する前の回路構成を示す回路図
【図２Ｂ】 図２Ａに示す回路構成における、サイクルタイムに対するＩＲドロップ量および各要素のパス遅延時間を示す図
【図３】 図１に示すスラックリスト０１０１の内容例を示す図
【図４Ａ】 図１に示すＦＦ駆動能力変更手順Ｓ０１０２を実行した後の回路構成を示す回路図
【図４Ｂ】 図４Ａに示す回路構成における、サイクルタイムに対するＩＲドロップ量および各要素のパス遅延時間を示す図
【図５】 本発明の第２の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャート
【図６Ａ】 図５に示すＦＦ正負変更手順Ｓ０５０１を実行する前の回路構成を示す回路図
【図６Ｂ】 図６Ａに示す回路構成における、クロック信号ＣＫに対するＩＲドロップ量を示す図
【図６Ｃ】 図５に示すスラックリスト０５００の内容例を示す図
【図７Ａ】 図５に示すＦＦ正負変更手順Ｓ０５０１を実行した後の回路構成を示す回路図
【図７Ｂ】 図７Ａに示す回路構成における、クロック信号ＣＫに対するＩＲドロップ量を示す図
【図８】 本発明の第３の実施形態に係る半導体集積回路の設計方法における処理手順を示すフローチャート
【図９Ａ】 図８に示すＦＦ置き換え手順Ｓ０８０１を実行する前の回路構成を示す回路図
【図９Ｂ】 図９Ａに示す回路構成における、クロック信号ＣＫに対するＩＲドロップ量を示す図
【図９Ｃ】 図８に示すスラックリスト０８００の内容例を示す図
【図１０Ａ】 図８に示すＦＦ置き換え手順Ｓ０８０１を実行した後の回路構成を示す回路図
【図１０Ｂ】 図１０Ａに示す回路構成における、クロック信号ＣＫに対するＩＲドロップ量を示す図
【図１１Ａ】 従来例におけるＩＲドロップ量の分布を模式的に示す等電圧図
【図１１Ｂ】 従来例におけるクロック信号ＣＫに対するＩＲドロップ量を示す図
【図１２Ａ】 従来の電源配線方法の一例を示す平面図
【図１２Ｂ】 従来の電源配線方法の他の例を示す平面図
【図１３】 従来のＩＲドロップを考慮した設計方法における処理手順を示すフローチャート
【図１４】 従来のＩＲドロップを考慮した他の設計方法における処理手順を示すフローチャート
【符号の説明】
Ｓ０１００ 第一のタイミング検証手順
Ｓ０１０１、Ｓ０５００、Ｓ０８００ スラック分類手順
Ｓ０１０２ ＦＦ駆動能力変更手順
Ｓ０１０３ レイアウト修正手順
Ｓ０１０４ 遅延計算手順
Ｓ０１０５ 第二のタイミング検証手順
Ｓ０５０１ ＦＦ正負変更手順
Ｓ０８０１ ＦＦ置き換え手順
０１００ タイミングレポート
０１０１、０５００、０８００ スラックリスト
０１０２、０５０１、０８０１ ネットリスト修正ファイル
０１０３ レイアウト
０１０４、０５０１ ＩＲドロップ考慮遅延ライブラリ
０１０５ 理想電源遅延ライブラリ
０１０６ 遅延情報
０８０２ 追加タイミング制約
Claims (2)
- 基本素子と、前記基本素子の間を接続する配線とから構成される半導体集積回路の設計方法であって、
前記基本素子と前記配線の遅延時間を足し合わせて、フリップフロップ間のタイミングを検証する第一のタイミング検証手順と、
前記第一のタイミング検証手順により出力されたタイミングレポートから、パスの始点および終点のフリップフロップと、前記パスを構成するセルの遅延時間およびセットアップ時間と、サイクルタイムに対するスラックとを抽出するスラック分類手順と、
任意のフリップフロップを、電源電圧が電源配線の抵抗成分により電圧降下している状態から理想電源の状態に遷移する時間よりも大きい遅延時間を有するフリップフロップに置き換えるフリップフロップ駆動能力変更手順と、
前記置き換えにより変更されたネットリストに基づいてレイアウトを修正するレイアウト修正手順と、
前記レイアウト修正後のフリップフロップ間のタイミングについて、電圧降下を考慮に入れたフリップフロップのみの遅延ライブラリ、および理想電源の状態で作成された遅延ライブラリから遅延計算を行なう遅延計算手順と、
前記遅延計算手順の出力である遅延情報を用いてタイミング検証を行なう第二のタイミング検証手順を備えたことを特徴とする半導体集積回路の設計方法。 - 基本素子と、前記基本素子の間を接続する配線とから構成される半導体集積回路の設計方法であって、
前記基本素子と前記配線の遅延時間を足し合わせて、フリップフロップ間のタイミングを検証する第一のタイミング検証手順と、
前記第一のタイミング検証手順により出力されたタイミングレポートから、パスの始点および終点のフリップフロップと、前記パスのサイクルタイムに対するスラックとを抽出するスラック分類手順と、
前記スラックが前記サイクルタイムの１／２よりも大きいパスの終端における、クロック信号の立ち上がりで動作するフリップフロップを、クロック信号の立ち下がりで動作するフリップフロップに置き換え、電源配線の抵抗成分による電源電圧の電圧降下量を均一化するフリップフロップ正負変更手順と、
前記置き換えにより変更されたネットリストに基づいてレイアウトを修正するレイアウト修正手順と、
前記レイアウト修正後のフリップフロップ間のタイミングについて、前記均一化された電圧降下量に対応した遅延ライブラリから遅延計算を行なう遅延計算手順と、
前記遅延計算手順の出力である遅延情報を用いてタイミング検証を行なう第二のタイミング検証手順を備えたことを特徴とする半導体集積回路の設計方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264627A JP4108418B2 (ja) | 2002-09-10 | 2002-09-10 | 半導体集積回路の設計方法 |
| TW092113797A TW200404233A (en) | 2002-09-10 | 2003-05-22 | A method for designing a semiconductor integrated circuit |
| US10/601,287 US6988254B2 (en) | 2002-09-10 | 2003-06-20 | Method for designing semiconductor integrated circuit |
| KR10-2003-0040639A KR100517537B1 (ko) | 2002-09-10 | 2003-06-23 | 반도체 집적회로의 설계방법 |
| CNB031584098A CN1271705C (zh) | 2002-09-10 | 2003-09-09 | 半导体集成电路的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002264627A JP4108418B2 (ja) | 2002-09-10 | 2002-09-10 | 半導体集積回路の設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004102725A JP2004102725A (ja) | 2004-04-02 |
| JP4108418B2 true JP4108418B2 (ja) | 2008-06-25 |
Family
ID=31986536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002264627A Expired - Fee Related JP4108418B2 (ja) | 2002-09-10 | 2002-09-10 | 半導体集積回路の設計方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6988254B2 (ja) |
| JP (1) | JP4108418B2 (ja) |
| KR (1) | KR100517537B1 (ja) |
| CN (1) | CN1271705C (ja) |
| TW (1) | TW200404233A (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005038233A (ja) * | 2003-07-16 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 遅延計算方法、タイミング解析方法、計算対象ネットワークの近似方法および遅延制御方法 |
| JP2005149313A (ja) * | 2003-11-18 | 2005-06-09 | Toshiba Corp | 半導体集積回路の設計方法および半導体集積回路 |
| TWI316787B (en) * | 2005-04-13 | 2009-11-01 | Via Tech Inc | Method for optimizing critical path timing in a logic synthesis flow and data processing system |
| US7418689B2 (en) * | 2005-04-27 | 2008-08-26 | International Business Machines Corporation | Method of generating wiring routes with matching delay in the presence of process variation |
| US7956594B2 (en) * | 2005-07-05 | 2011-06-07 | Freescale Semiconductor, Inc. | Device and method for compensating for voltage drops |
| JP4558612B2 (ja) * | 2005-09-02 | 2010-10-06 | 富士通セミコンダクター株式会社 | 半導体集積回路のレイアウト設計方法 |
| US8065646B2 (en) * | 2005-09-07 | 2011-11-22 | Freescale Semiconductor, Inc. | Method and a computer readable medium for performing static timing analysis of a design of an integrated circuit |
| WO2007057725A1 (en) | 2005-11-15 | 2007-05-24 | Freescale Semiconductor, Inc. | Device and method for compensating for voltage drops |
| US20080005709A1 (en) * | 2006-06-30 | 2008-01-03 | International Business Machines Corporation | Verification of logic circuits using cycle based delay models |
| JP4769687B2 (ja) * | 2006-10-30 | 2011-09-07 | 富士通セミコンダクター株式会社 | タイミング検証方法、タイミング検証装置及びタイミング検証プログラム |
| US7546560B2 (en) * | 2006-12-06 | 2009-06-09 | Lsi Corporation | Optimization of flip flop initialization structures with respect to design size and design closure effort from RTL to netlist |
| US8185369B2 (en) * | 2007-01-08 | 2012-05-22 | Infineon Technologies Ag | Method and apparatus for characterizing properties of electronic devices depending on device parameters |
| US7802216B2 (en) * | 2007-09-13 | 2010-09-21 | Rapid Bridge Llc | Area and power saving standard cell methodology |
| US7913213B2 (en) * | 2008-04-10 | 2011-03-22 | Oracle America, Inc. | Tool and method for automatically identifying minimum timing violation corrections in an integrated circuit design |
| JP2010066871A (ja) * | 2008-09-09 | 2010-03-25 | Nec Electronics Corp | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 |
| WO2010140216A1 (ja) * | 2009-06-02 | 2010-12-09 | 富士通セミコンダクター株式会社 | 設計支援方法、設計支援装置、設計支援プログラム、および半導体集積回路 |
| US8407540B2 (en) * | 2009-07-06 | 2013-03-26 | Arm Limited | Low overhead circuit and method for predicting timing errors |
| US8713506B2 (en) * | 2011-02-24 | 2014-04-29 | Lsi Corporation | System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce dynamic power in an electronic circuit and an apparatus incorporating the same |
| US9141753B2 (en) | 2011-12-01 | 2015-09-22 | Freescale Semiconductor, Inc. | Method for placing operational cells in a semiconductor device |
| US8826195B2 (en) * | 2012-06-05 | 2014-09-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout modification method and system |
| CN103699710B (zh) * | 2013-11-18 | 2016-05-18 | 北京时代民芯科技有限公司 | 一种基于脉冲激光的集成电路fib快速定位方法 |
| JP6317603B2 (ja) * | 2014-03-12 | 2018-04-25 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法及びプログラム |
| US11663388B1 (en) | 2019-12-20 | 2023-05-30 | Ansys, Inc. | DVD simulation using microcircuits |
| US11531794B1 (en) | 2019-12-20 | 2022-12-20 | Ansys, Inc. | Voltage drop analysis using local circuit representation |
| US10990731B1 (en) * | 2019-12-20 | 2021-04-27 | Ansys, Inc. | Dynamic voltage drop analysis with improved coverage |
| CN112287569B (zh) * | 2020-12-29 | 2021-03-23 | 芯华章科技股份有限公司 | 用于仿真逻辑系统设计的方法、电子设备及存储介质 |
| CN116090399B (zh) * | 2023-04-06 | 2023-06-16 | 中国人民解放军国防科技大学 | 基于数据输出端建立时间裕量的触发器转换方法及装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090150A (en) | 1991-12-28 | 2000-07-18 | Nec Corporation | Method of designing clock wiring and apparatus for implementing the same |
| US6028993A (en) | 1997-01-10 | 2000-02-22 | Lucent Technologies Inc. | Timed circuit simulation in hardware using FPGAs |
| JPH10327047A (ja) | 1997-05-22 | 1998-12-08 | Sony Corp | 半導体集積回路およびその設計方法 |
| JP3175653B2 (ja) | 1997-07-18 | 2001-06-11 | 日本電気株式会社 | クロストークエラー改善方式及び方法 |
| US6099580A (en) * | 1998-02-11 | 2000-08-08 | Monterey Design Systems, Inc. | Method for providing performance-driven logic optimization in an integrated circuit layout design |
| JP2002073714A (ja) | 2000-09-05 | 2002-03-12 | Pfu Ltd | タイミング解析装置、ネットリスト変更方法および記録媒体 |
| US6453443B1 (en) * | 2001-04-16 | 2002-09-17 | Taiwan Semiconductor Manufacturing Company | Method for cell modeling and timing verification of chip designs with voltage drop |
| US7103863B2 (en) * | 2001-06-08 | 2006-09-05 | Magma Design Automation, Inc. | Representing the design of a sub-module in a hierarchical integrated circuit design and analysis system |
| CN100378734C (zh) * | 2001-08-29 | 2008-04-02 | 英芬能技术公司 | 集成电路芯片设计 |
| JP4104354B2 (ja) * | 2002-03-13 | 2008-06-18 | 富士通株式会社 | 電源配線の電圧降下による影響を緩和した集積回路のレイアウト方法とそのプログラム |
| US6910194B2 (en) * | 2002-07-19 | 2005-06-21 | Agilent Technologies, Inc. | Systems and methods for timing a linear data path element during signal-timing verification of an integrated circuit design |
| US6976235B2 (en) * | 2002-09-18 | 2005-12-13 | Sun Microsystems, Inc. | Region-based voltage drop budgets for low-power design |
| US6971079B2 (en) * | 2002-09-18 | 2005-11-29 | Sun Microsystems, Inc. | Accuracy of timing analysis using region-based voltage drop budgets |
-
2002
- 2002-09-10 JP JP2002264627A patent/JP4108418B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-22 TW TW092113797A patent/TW200404233A/zh unknown
- 2003-06-20 US US10/601,287 patent/US6988254B2/en not_active Expired - Fee Related
- 2003-06-23 KR KR10-2003-0040639A patent/KR100517537B1/ko not_active IP Right Cessation
- 2003-09-09 CN CNB031584098A patent/CN1271705C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1271705C (zh) | 2006-08-23 |
| KR100517537B1 (ko) | 2005-09-28 |
| CN1492497A (zh) | 2004-04-28 |
| JP2004102725A (ja) | 2004-04-02 |
| KR20040023488A (ko) | 2004-03-18 |
| US6988254B2 (en) | 2006-01-17 |
| TW200404233A (en) | 2004-03-16 |
| US20040049752A1 (en) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4108418B2 (ja) | 半導体集積回路の設計方法 | |
| JP4528659B2 (ja) | クロックジッタ算出装置、クロックジッタ算出方法、およびクロックジッタ算出プログラム | |
| US20100313176A1 (en) | Delay library, delay library creation method, and delay calculation method | |
| CN104981805B (zh) | 自动时钟树布线规则生成 | |
| CN109086468B (zh) | 用于设计集成电路芯片的方法、系统及电脑程序产品 | |
| CN112069763B (zh) | 修正电路的方法 | |
| KR20090077692A (ko) | 반도체 장치의 제조 방법, 반도체 장치의 제조 프로그램 및반도체 장치의 제조 시스템 | |
| US8037443B1 (en) | System, method, and computer program product for optimizing an altered hardware design utilizing power reports | |
| US8977998B1 (en) | Timing analysis with end-of-life pessimism removal | |
| US11574101B2 (en) | Techniques for providing optimizations based on categories of slack in timing paths | |
| JP2008140821A (ja) | 半導体装置および半導体装置の設計方法 | |
| JP4351207B2 (ja) | タイミング検証方法及びタイミング検証装置 | |
| US8413102B2 (en) | Vectorless IVD analysis prior to tapeout to prevent scan test failure due to voltage drop | |
| US9449127B1 (en) | System for verifying timing constraints of IC design | |
| US10963610B1 (en) | Analyzing clock jitter using delay calculation engine | |
| Seo et al. | Clock skew optimization for maximizing time margin by utilizing flexible flip-flop timing | |
| US8453090B2 (en) | System and method for optimizing logic timing | |
| US8336013B2 (en) | Determining an order for visiting circuit blocks in a circuit design for fixing design requirement violations | |
| JP5262435B2 (ja) | 回路設計装置及び回路設計方法 | |
| JP2008250583A (ja) | レイアウト設計装置及びレイアウト方法 | |
| US10885248B1 (en) | Method for modeling glitches during circuit simulation | |
| Posser et al. | Electromigration Inside Logic Cells | |
| WO2010101029A1 (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、及び半導体集積回路設計プログラム | |
| US7509603B2 (en) | Semiconductor integrated circuit and design method thereof | |
| JP2010073728A (ja) | 半導体集積回路レイアウト設計方法及び半導体集積回路レイアウト設計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |