JP4769687B2 - タイミング検証方法、タイミング検証装置及びタイミング検証プログラム - Google Patents
タイミング検証方法、タイミング検証装置及びタイミング検証プログラム Download PDFInfo
- Publication number
- JP4769687B2 JP4769687B2 JP2006293920A JP2006293920A JP4769687B2 JP 4769687 B2 JP4769687 B2 JP 4769687B2 JP 2006293920 A JP2006293920 A JP 2006293920A JP 2006293920 A JP2006293920 A JP 2006293920A JP 4769687 B2 JP4769687 B2 JP 4769687B2
- Authority
- JP
- Japan
- Prior art keywords
- list
- voltage drop
- change instruction
- analysis
- drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Description
ここで、図9は、IR−Drop解析,タイミング解析,ECOなどの処理(タイミングECO処理)を含む一般的な設計処理を示すフローチャートである。
次に、ネットリストに基づいてレイアウト処理、即ち、セルの配置や配線が行なわれる(ステップA20)。なお、レイアウトされた回路の配置配線データは配置配線データベース(DB)に格納される。
次いで、レイアウトされた回路の抵抗値及び容量値(RC)が抽出される(RC Extraction;ステップA30)。なお、抽出された抵抗値及び容量はSPEF(Standard Parasitic Exchange Format)ファイルとして記憶装置に格納される。
次いで、抽出された抵抗値及び容量値に基づいて遅延値の見積もり計算が行なわれる(遅延計算)(ステップA50)。そして、遅延計算によって見積もられた遅延値、及び、IR−Drop解析の結果を用いて、例えばスタティックタイミングアナライザ(STA:Static Timing Analyzer)によるタイミング解析が行なわれる(ステップA50)。
以後、タイミングエラーがなくなるまで(即ち、ECOリストがなくなるまで)、ステップA20〜ステップA60の処理(タイミングECO処理)が繰り返される。
特に、ECO処理対象箇所が少ない場合、即ち、セルの追加,削除,リサイズを行なう箇所が少ない場合には、IR−Drop解析にかかる時間のほとんどがすでにIR−Drop解析が行なわれている箇所のIR−Drop解析に費やされることになる。
本発明は、このような課題に鑑み創案されたもので、精度を保ちながら、処理時間を短縮できるようにした、タイミング検証方法、タイミング検証装置及びタイミング検証プログラムを提供することを目的とする。
そして、1回目のタイミング検証処理において、コンピュータが、レイアウトされた回路に対して電圧降下解析を行ない、電圧降下解析の結果に基づいて電圧降下リストを作成し、電圧降下リストを用いてタイミング解析を行なう一方、その後のタイミング検証処理において、コンピュータが、変更指示リストに基づいて前記電圧降下リストを更新し、更新された前記電圧降下リストを用いてタイミング解析を行なうようにする。
本発明のタイミング検証装置は、レイアウトされた回路に対して電圧降下解析を行なう手段と、電圧降下解析の結果に基づいて電圧降下リストを作成する手段と、タイミング解析を行なう手段と、タイミング解析の結果に基づいて、レイアウトされた回路を変更するための変更指示リストを作成する手段と、変更指示リストに基づいて電圧降下リストを更新する手段とを備える。そして、タイミング解析手段は、1回目の処理において、電圧降下リスト作成手段によって作成された電圧降下リストを用いてタイミング解析を行なう一方、その後の処理において、電圧降下リスト更新手段によって更新された電圧降下リストを用いてタイミング解析を行なうようになっている。
[第1実施形態]
まず、本発明の第1実施形態にかかるタイミング検証方法、タイミング検証装置及びタイミング検証プログラムについて、図1〜図5を参照しながら説明する。
特に、IR−Drop解析は、1回目のタイミング検証処理(タイミングECO処理)では行なうものの、その後のタイミング検証処理では行なわないようになっている。そして、その後のタイミング検証処理では、ECOリスト(変更指示リスト)に基づいて、1回目のタイミング検証処理においてIR−Drop解析結果に基づいて作成されたインスタンス毎のIR−Drop値リストを更新し、この更新されたインスタンス毎のIR−Drop値リストを用いてタイミング解析を行なうようになっている。
まず、本タイミング検証装置のハードウェア構成について、図2を参照しながら説明する。
本タイミング検証装置は、コンピュータを用いて実現することができ、そのハードウェア構成は、例えば図2に示すように、CPU1、メモリ2、外部記憶装置3、ドライブ装置4、入力装置5、表示装置6、及び、通信装置7を備え、これらがバス8によって相互に接続された構成になっている。なお、図2中、符号9は可搬型記録媒体を示している。また、本装置のハードウェア構成はこれに限られるものではない。
メモリ2は、例えばRAMであり、プログラムの実行、データの書き換え等を行なう際に、プログラム又はデータを一時的に格納するものである。
外部記憶装置3は、例えばハードディスクドライブであり、後述するタイミング検証処理のためのプログラム(タイミング検証プログラム)及び各種のデータが格納されている。なお、この外部記憶装置は、データベースとしても機能する。
入力装置5は、例えばキーボードやマウス等であり、オペレータからの指示やパラメータを入力するのに用いられるものである。
表示装置6は、例えばCRT,LCD,PDP等であり、レイアウト表示やパラメータ入力画面等を表示するのに用いられるものである。
このようなハードウェア構成を備えるコンピュータにおいて、CPU1が、例えば外部記憶装置3に格納されているタイミング検証プログラムをメモリ2に読み出して実行することで、本タイミング検証装置10は実現される。
まず、CPU1は、論理合成によって作成されたネットリストに基づいてレイアウト処理、即ち、セルの配置配線処理を行なう(ステップS10)。そして、レイアウトされた回路の配置配線データを外部記憶装置3に格納する。このようにして、CPU1は、レイアウト処理の結果に基づいて配置配線データベース(DB)を作成する。
ここで、配置配線データベースに格納されている配置配線データ(配置配線データのリスト)は、例えば図5(A)に示すように、インスタンス名と位置情報とを対応づけた構成になっており、インスタンス名、属性、座標X、座標Y、方向(N,S,W,E)の順に記述されている。
つまり、例えば図5(A)に示すように、インスタンス名ChipA/decoder1/U20のインスタンス(セル名INV1)は、属性が「PLACED」であり、座標(100050,499950)に配置されており、その方向はN方向である。また、インスタンス名ChipA/decoder1/U21のインスタンス(セル名BUF1)は、属性が「PLACED」であり、座標(300050,700050)に配置されており、その方向はS方向である。また、インスタンス名ChipA/vecter1/U1のインスタンス(ここではMタイプの2AND;セル名2ANDM)は、属性が「PLACED」であり、座標(200000,800000)に配置されており、その方向はN方向である。また、インスタンス名BUFCAPのインスタンス(セル名E1)は、属性が「PLACED」であり、座標(300000,700000)に配置されており、その方向はS方向である。また、インスタンス名ChipTop/dataのインスタンス(セル名F1)は、属性が「PLACED」であり、座標(100000,500000)に配置されており、その方向はN方向である。また、インスタンス名Top/fcdec1/U50のインスタンス(セル名D1)は、属性が「PLACED」であり、座標(400000,600000)に配置されており、その方向はN方向である。
なお、フラグFは、後述のIR−Drop解析が行なわれているか否かを判定するために用いられるものであり、その値が「0」の場合はIR−Drop解析が行なわれていないことを示し、「1」の場合はIR−Drop解析が行なわれていることを示す。フラグFの初期設定値は「0」である。
次に、CPU1は、配置配線データベースに格納されている配置配線データ、及び、SPEFファイルとして外部記憶装置3に格納されている抵抗値及び容量値などを用いて、レイアウトされた回路に対してIR−Drop解析を行なう(ステップS40)。そして、このIR−Drop解析の結果を外部記憶装置3に格納する。このようにして、CPU1は、IR−Drop解析データベース(DB)を作成する。
次いで、CPU1は、上記ステップS40でIR−Drop解析を行なったため、フラグFの値を「1」に設定する(F=1)(ステップS50)。
次に、CPU1は、IR−Drop解析データベースに格納されているIR−Drop解析結果に基づいて、インスタンス毎のIR−Drop値リスト(電圧降下リスト)を作成する(ステップS60)。そして、作成されたインスタンス毎のIR−Drop値リストを外部記憶装置3に格納する。
ここで、インスタンス毎のIR−Drop値リストは、例えば図3(A)に示すように、インスタンス名とIR−Drop後(電圧降下後)の電圧値とを対応づけた構成になっており、インスタンス名、IR−Drop後の電圧値(IR−Drop値)、セル名の順に記述されている。なお、基準電圧値(電圧降下前の電圧値)は1.1である。
つまり、図3(A)に示すように、インスタンス名TOP/INST_Aのインスタンス(セル名A1)は、IR−Drop後の電圧値が1.09である。また、インスタンス名TOP/INST_Bのインスタンス(セル名B1)は、IR−Drop後の電圧値が1.08である。また、インスタンス名TOP/INST_Cのインスタンス(セル名C1)は、IR−Drop後の電圧値が1.09である。また、インスタンス名ChipA/decoder1/U20のインスタンス(セル名INV1)は、IR−Drop後の電圧値が1.07である。また、インスタンス名ChipA/decoder1/U21のインスタンス(セル名BUF1)は、IR−Drop後の電圧値が1.09である。また、インスタンス名top/fcdec1/U50のインスタンス(セル名D1)は、IR−Drop後の電圧値が1.07である。また、インスタンス名ChipA/vecter1/U1のインスタンス(セル名2ANDM)は、IR−Drop後の電圧値が1.08である。また、インスタンス名BUFCAPのインスタンス(セル名E1)は、IR−Drop後の電圧値が1.09である。また、インスタンス名のインスタンスChipTop/data(セル名F1)は、IR−Drop後の電圧値が1.07である。
そして、CPU1は、タイミング解析の結果に基づいて、タイミングエラーがあるか否かを判定する(ステップS80)。
ここで、ECOリストは、例えば図4に示すように、インスタンス名と変更指示情報とを対応づけた構成になっている。
ここで、各行の先頭に記述されている「O」、「V」、「C」は、それぞれ、「何を」、「どうする」、「どのようになる」を規定するものである。
ここでは、インスタンス名ChipA/vecter1/U1のMタイプの2AND(セル名2ANDM)を、パワーリサイズ(RP)して、Lタイプの2AND(セル名2ANDL)にすることを指示している。
ここで、各行の先頭に記述されている「O」、「V」、「C」は、それぞれ、「何を」、「どうする」、「どこへ」を規定するものである。
ここでは、インスタンス名BUFCAPのインスタンス(セル)の出力端子X(BUFCAP.X)に接続されるように、インスタンス名INSERT1,INSERT2の2つのバッファ(セル名BUFH)(ここでは入力端子Aと出力端子Yを持っている;BUFH.A,Y)を挿入(IN)することを指示している。なお、出力端子Xに接続するということは、インスタンス名BUFCAPのセルがドライバセルであることを意味する。したがって、インスタンス名INSERT1,INSERT2の2つのバッファ(セル名BUFH)をドライバセルのファンアウトに挿入することを指示していることになる。
ここで、各行の先頭に記述されている「O」、「V」、「C」は、それぞれ、「何を」、「どうする」、「どこへ」を規定するものである。
ここでは、インスタンス名ChipTop/dataのインスタンス(セル)の入力端子A(ChipTop/data.A)に接続されるように、インスタンス名INSERT1,INSERT2の2つのバッファ(セル名BUFH)(ここでは入力端子Aと出力端子Yを持っている;BUFH.A,Y)を挿入(IN)することを指示している。なお、入力端子Aに接続するということは、インスタンス名ChipTop/dataのセルがレシーバセルであることを意味する。したがって、インスタンス名INSERT3,INSERT4の2つのバッファ(セル名BUFH)をレシーバセルのファンインに挿入することを指示していることになる。
ここで、各行の先頭に記述されている「O」、「V」は、それぞれ、「何を」、「どうする」を規定するものである。
ここでは、インスタンス名top/fcdec1/U50のバッファ(セル名BUFH)を、削除(DL)することを指示している。
ステップS10では、回路変更を行なうべく、CPU1は、配置配線データベースに格納されている配置配線データを読み出し、ECOリストに基づいて、レイアウト処理、即ち、セルの追加(例えばバッファの挿入),セルの削除,セルのリサイズ(ゲートサイジング;例えばパワータイプの変更)などの処理(ECOレイアウト処理)を行なう。そして、ECOリストに基づいてレイアウトされた回路の配置配線データ(ECO配置配線データ)を外部記憶装置3に格納する。このようにして、CPU1は、ECOリストに基づくレイアウト処理の結果に基づいて配置配線データベース(DB)を更新する。
ここで、更新された配置配線データベースに格納されている配置配線データ(配置配線データのリスト)では、例えば図5(B)に示すように、インスタンス名ChipA/vecter1/U1のインスタンスは、セル名が2ANDLに変更されている。また、インスタンス名Top/fcdec1/U50のインスタンスについてのデータは削除されている。
この判定の結果、フラグFの値は「1」であるため(F=1)、「NO」ルートへ進む。
次に、CPU1は、外部記憶装置3に格納されているIR−Drop値リスト及びECOリストを読み出し、ECOリストに基づいてIR−Drop値リストを書き換える。そして、書き換えられたIR−Drop値リストを外部記憶装置3に格納する。このようにして、CPU1は、インスタンス毎のIR−Drop値リストを更新する(ステップS100)。
具体的には、ECOリストに基づいてセルを追加(例えばバッファを挿入)する場合、CPU1は、ECOリストに含まれているセルの追加(例えばバッファの挿入)を指示する情報に基づいて、IR−Drop値リストからドライバセル又はレシーバセルのIR−Drop値を読み出す。
また、例えば、ECOリストに追加セル(例えばバッファ)をファンアウト側に挿入することを指示する記述が含まれている場合(例えば図4の3番目のパラグラフ参照)、CPU1は、ECOリストからレシーバセルのインスタンス名(ここではChipTop/data)を読み出し、このレシーバセルのインスタンス名を用いて、インスタンス毎のIR−Drop値リスト[図3(A)参照]からレシーバセルのIR−Drop値(ここでは1.07)を読み出す。
また、ECOリストに基づいてセルを削除する場合、CPU1は、ECOリストに含まれているセルの削除を指示する情報(例えば図4の4番目のパラグラフ参照)に基づいて、IR−Drop値リストから、削除されるセルのIR−Drop値を削除する。
さらに、ECOリストに基づいてセルをリサイズ(例えばパワータイプの変更)する場合、CPU1は、ECOリストに含まれているセルのリサイズを指示する情報(例えば図4の1番目のパラグラフ参照)に基づいて、IR−Drop値リストから、リサイズされるセルのセル名を読み出し、これを変更する。
なお、ここでは、リサイズされるセルのセル名のみを変更し、IR−Drop値はそのままにしているが、IR−Drop値も変更するようにしても良い。例えばパワータイプを大きく変更するような場合にはIR−Drop値としてワースト値を設定するようにしても良い。
その後、上述の1回目のタイミング検証処理と同様に、CPU1は、タイミング解析の結果に基づいて、タイミングエラーがあるか否かを判定する(ステップS80)。
以後、CPU1は、タイミングエラーがなくなるまで、即ち、ステップS80でタイミングエラーがないと判定するまで、ステップS10,S20,S30,S100,S70,S80,S90の処理(タイミング検証処理)を繰り返し実行する。
なお、ここでは、各処理結果を外部記憶装置3に格納しておき、その後の処理において、外部記憶装置3から読み出すようにしているが、これに限られるものではなく、例えばメモリ容量が十分確保されている場合等には、各処理において、メモリ2に記憶されている各処理結果を読み出して用いるようにしても良い。
[第2実施形態]
次に、本発明の第2実施形態にかかるタイミング検証方法、タイミング検証装置及びタイミング検証プログラムについて、図1,図3〜図5を参照しながら説明する。
つまり、本タイミング検証装置10では、インスタンス毎のIR−Drop値リストの更新処理(図1のステップS100)において、CPU1は、外部記憶装置3に格納されているIR−Drop値リスト及びECOリストを読み出し、ECOリストに基づいて、更新後の配置配線データベースを用いて、インスタンス毎のIR−Drop値リストを書き換える。そして、書き換えられたIR−Drop値リストを外部記憶装置3に格納する。このようにして、CPU1は、インスタンス毎のIR−Drop値リストを更新する。
具体的には、ECOリストに基づいてセルを追加(例えばバッファを挿入)する場合、CPU1は、ECOリストに含まれているセルの追加(例えばバッファの挿入)を指示する情報に基づいて、更新された配置配線データベースに含まれている追加セルの位置情報を用いて、IR−Drop値リストから追加セルの最も近くに配置されているセルのIR−Drop値を読み出す。
なお、セルの追加、セルのリサイズについては、上述の第1実施形態のものと同じである。
したがって、本実施形態にかかるタイミング検証方法、タイミング検証装置及びタイミング検証プログラムによれば、上述の第1実施形態のものと同様に、精度を保ちながら、処理時間を短縮できるという利点がある。
[第3実施形態]
次に、本発明の第3実施形態にかかるタイミング検証方法、タイミング検証装置及びタイミング検証プログラムについて、図6,図7(A),(B)を参照しながら説明する。
つまり、本タイミング検証装置10では、インスタンス毎のIR−Drop値リストの更新処理(図6のステップS100)において、CPU1は、外部記憶装置3に格納されているIR−Drop値リスト及びECOリストを読み出し、ECOリストに基づいて、更新後の配置配線データベース及びIR−Drop解析の結果に基づいて作成されたIR−Dropマップを用いて、インスタンス毎のIR−Drop値リストを書き換える。そして、書き換えられたIR−Drop値リストを外部記憶装置3に格納する。このようにして、CPU1は、インスタンス毎のIR−Drop値リストを更新する。
ここで、IR−Dropマップは、図7(A)に示すように、チップを複数のセルが含まれるように分割して得られたブロックの位置情報と電圧降下範囲(レンジ;電圧降下情報)とを対応づけたものとして構成される。
ここでは、図7(B)中、符号Aで示すブロックは、IR−Drop値の電圧降下範囲としてレンジ1、ブロック座標としてB(2,1)、ブロックの左上,右下の座標として、それぞれ、(1,0),(2,1)というデータを含んでいる。また、図7(B)中、符号Bで示すブロックは、IR−Drop値の電圧降下範囲としてレンジ2、ブロック座標としてB(2,2)、ブロックの左上,右下の座標として、それぞれ、(1,1),(2,2)というデータを含んでいる。また、図7(B)中、符号Cで示すブロックは、IR−Drop値の電圧降下範囲としてレンジ3、ブロック座標としてB(5,3)、ブロックの左上,右下の座標として、それぞれ、(4,2),(5,3)というデータを含んでいる。また、図7(B)中、符号Dで示すブロックは、IR−Drop値の電圧降下範囲としてレンジ4、ブロック座標としてB(6,5)、ブロックの左上,右下の座標として、それぞれ、(5,4),(6,5)というデータを含んでいる。
具体的には、インスタンス毎のIR−Drop値リストの更新処理(図6のステップS100)は、以下のようにして行なわれる。
次に、これらの追加セルのインスタンス名を用いて、更新された配置配線データベース[図5(B)参照]から追加セルの座標X,Y[ここでは、(300000,700100),(300100,700100)及び(100000,499900),(100100,499900)]を読み出す。
次に、読み出したIR−Drop値の電圧降下範囲(ここではレンジ1及びレンジ2)に基づいてIR−Drop値(ここでは平均値1.09及び1.07)を求める。
なお、IR−Dropマップは、上述のものに限られず、例えばブロックの位置情報(ブロックの座標)とIR−Drop値(電圧降下後の電圧値)とを対応づけたものとして構成しても良い。例えば、上述と同様の求め方で、予め、電圧降下範囲に基づいてIR−Drop値(電圧降下情報)を求めておき、これをブロックの位置情報(ブロックの座標)に対応づけてマップを作成しても良い。
なお、その他の構成及び処理は、上述の第2実施形態のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかるタイミング検証方法、タイミング検証装置及びタイミング検証プログラムによれば、上述の第2実施形態のものと同様に、精度を保ちながら、処理時間を短縮できるという利点がある。
[第4実施形態]
次に、本発明の第4実施形態にかかるタイミング検証方法、タイミング検証装置及びタイミング検証プログラムについて、図7(A),図8を参照しながら説明する。
つまり、本タイミング検証装置は、上述の第1実施形態のものに対し、インスタンス毎のIR−Drop値リストを更新するのに、IR−Drop解析(電圧降下解析)の結果に基づいて作成されたIR−Dropマップ(電圧降下マップ)を用いる点が異なる。
このため、本タイミング検証装置10は、電圧降下リスト更新手段が、ECOリスト(変更指示リスト)に基づいて、IR−Dropマップ(電圧降下マップ)を用いてIR−Drop値リスト(電圧降下リスト)を更新するように構成されていることになる。
ここでは、図7(A)中、符号Aで示すブロックは、インスタンス名としてTOP/inst1/A、IR−Drop値の電圧降下範囲としてレンジ1、ブロック座標としてB(2,1)、ブロックの左上,右下の座標として、それぞれ、(1,0),(2,1)というデータを含んでいる。また、図7(A)中、符号Bで示すブロックは、インスタンス名としてHLB/inst10、IR−Drop値の電圧降下範囲としてレンジ2、ブロック座標としてB(2,2)、ブロックの左上,右下の座標として、それぞれ、(1,1),(2,2)というデータを含んでいる。また、図7(A)中、符号Cで示すブロックは、インスタンス名としてinst3、IR−Drop値の電圧降下範囲としてレンジ3、ブロック座標としてB(5,3)、ブロックの左上,右下の座標として、それぞれ、(4,2),(5,3)というデータを含んでいる。また、図7(A)中、符号Dで示すブロックは、インスタンス名としてADD/inst5、IR−Drop値の電圧降下範囲としてレンジ4、ブロック座標としてB(6,5)、ブロックの左上,右下の座標として、それぞれ、(5,4),(6,5)というデータを含んでいる。また、図7(A)中、符号Eで示すブロックは、インスタンス名としてBUFCAP、IR−Drop値の電圧降下範囲としてレンジ1、ブロック座標としてB(3,7)、ブロックの左上,右下の座標として、それぞれ、(2,6),(3,7)というデータを含んでいる。また、図7(A)中、符号Fで示すブロックは、インスタンス名としてChipTop/data、IR−Drop値の電圧降下範囲としてレンジ2、ブロック座標としてB(1,4)、ブロックの左上,右下の座標として、それぞれ、(0,3),(1,4)というデータを含んでいる。
具体的には、CPU1は、配置配線データに含まれる座標(位置情報)、及び、上述の第3実施形態のようにして作成されるIR−Dropマップに含まれるブロック座標又はブロックの左上,右下の座標(ブロックの位置情報)を用いて、配置配線データに含まれるインスタンス名と、IR−Dropマップに含まれる電圧降下範囲(レンジ)とを対応づけて、インスタンス名を含むIR−Dropマップを作成する。
つまり、ECOリストに基づいてセルを追加(例えばバッファを挿入)する場合、CPU1は、ECOリストに含まれているセルの追加(例えばバッファの挿入)を指示する情報に基づいて、IR−Dropマップからドライバセル又はレシーバセルが配置されているブロックのIR−Drop値の電圧降下範囲(レンジ)を読み出し、読み出した電圧降下範囲(レンジ)に基づいてIR−Drop値を求める。例えば、平均値(レンジの真ん中の電圧降下割合に相当するIR−Drop値)や最も大きい値(例えばレンジの最も大きい電圧降下割合に相当するIR−Drop値)などをIR−Drop値として求める。
そして、図3(B)に示すように、上述のようにして求められたIR−Drop値(ここでは1.09)を、追加セルのIR−Drop値として、追加セルのインスタンス名(ここではINSERT1,2)及びセル名(ここではセル名BUFH)と対応づけて、IR−Drop値リストに追加する。
そして、図3(B)に示すように、上述のようにして求められたIR−Drop値(ここでは1.07)を、追加セルのIR−Drop値として、追加セルのインスタンス名(ここではINSERT3,4)及びセル名(ここではセル名BUFH)と対応づけて、IR−Drop値リストに追加する。
なお、その他の構成及び処理は、上述の第1実施形態のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかるタイミング検証方法、タイミング検証装置及びタイミング検証プログラムによれば、上述の第1実施形態のものと同様に、精度を保ちながら、処理時間を短縮できるという利点がある。
[その他]
なお、上述の各実施形態では、スタティックタイミングアナライザによるタイミング解析を行なっているが、これに限られるものではなく、タイミング解析として、例えばクロストーク解析を行なうものであっても良い。
この場合、ドライブ装置を介して、可搬型記録媒体からタイミング検証プログラムを読み出し、読み出されたタイミング検証プログラムを外部記憶装置にインストールすることになる。これにより、上述の各実施形態で説明したタイミング検証装置及びタイミング検証方法が実現され、上述の各実施形態の場合と同様に、外部記憶装置にインストールされたタイミング検証プログラムを、CPUがメモリ上に読み出して実行することで、タイミング検証処理が行なわれることになる。
この場合、通信装置を介して、例えばウェブサーバ等にアップロードされているタイミング検証プログラムを、例えばインターネット等のネットワークを介してダウンロードし、外部記憶装置にインストールすることになる。これにより、上述の各実施形態で説明したタイミング検証装置及びタイミング検証方法が実現され、上述の各実施形態の場合と同様に、外部記憶装置にインストールされたタイミング検証プログラムを、CPUがメモリ上に読み出して実行することで、タイミング検証処理が行なわれることになる。
以下、上述の各実施形態に関し、更に、付記を開示する。
(付記1)
レイアウトされた回路の電圧降下を考慮してタイミング解析を行ない、
前記タイミング解析の結果に基づいて、前記レイアウトされた回路を変更するための変更指示リストを作成する、各処理を含み、
1回目のタイミング検証処理において、前記レイアウトされた回路に対して電圧降下解析を行ない、前記電圧降下解析の結果に基づいて電圧降下リストを作成し、前記電圧降下リストを用いてタイミング解析を行ない、
その後のタイミング検証処理において、前記変更指示リストに基づいて前記電圧降下リストを更新し、更新された前記電圧降下リストを用いてタイミング解析を行なうことを特徴とするタイミング検証方法。
レイアウト処理の結果に基づいて配置配線データベースを作成し、
前記変更指示リストに基づくレイアウト処理の結果に基づいて前記配置配線データベースを更新し、
前記変更指示リストに基づいて、更新された前記配置配線データベースを用いて前記電圧降下リストを更新することを特徴とする、付記1記載のタイミング検証方法。
レイアウト処理の結果に基づいて配置配線データベースを作成し、
前記変更指示リストに基づくレイアウト処理の結果に基づいて前記配置配線データベースを更新するとともに、
前記電圧降下解析の結果に基づいて、複数のセルが含まれるようにチップを分割して得られたブロックの位置情報と電圧降下情報とを対応づけた電圧降下マップを作成し、
前記変更指示リストに基づいて、更新された前記配置配線データベース及び前記電圧降下マップを用いて前記電圧降下リストを更新することを特徴とする、付記1記載のタイミング検証方法。
前記電圧降下解析の結果に基づいて、複数のセルが含まれるようにチップを分割して得られたブロックの位置情報と電圧降下情報とを対応づけた電圧降下マップを作成し、
前記変更指示リストに基づいて、前記電圧降下マップを用いて前記電圧降下リストを更新することを特徴とする、付記1記載のタイミング検証方法。
前記電圧降下リストとして、インスタンス名と電圧降下後の電圧値とを対応づけたリストを作成し、
前記変更指示リストとして、インスタンス名と変更指示情報とを対応づけたリストを作成し、
前記変更指示リストに含まれる前記インスタンス名及び前記変更指示情報を用いて前記電圧降下リストを更新することを特徴とする、付記1記載のタイミング検証方法。
前記電圧降下リストとして、インスタンス名と電圧降下後の電圧値とを対応づけたリストを作成し、
前記変更指示リストとして、インスタンス名と変更指示情報とを対応づけたリストを作成し、
前記配置配線データベースを、インスタンス名と位置情報とを対応づけたものとして作成し、
前記変更指示リストに含まれる前記インスタンス名及び前記変更指示情報、及び、前記配置配線データベースに含まれる前記位置情報を用いて前記電圧降下リストを更新することを特徴とする、付記2記載のタイミング検証方法。
前記電圧降下リストとして、インスタンス名と電圧降下後の電圧値とを対応づけたリストを作成し、
前記変更指示リストとして、インスタンス名と変更指示情報とを対応づけたリストを作成し、
前記配置配線データベースを、インスタンス名と位置情報とを対応づけたものとして作成し、
前記変更指示リストに含まれる前記インスタンス名及び前記変更指示情報、前記配置配線データベースに含まれる前記位置情報、及び、前記電圧降下マップに含まれる前記ブロックの位置情報及び前記電圧降下情報を用いて前記電圧降下リストを更新することを特徴とする、付記3記載のタイミング検証方法。
前記電圧降下リストとして、インスタンス名と電圧降下後の電圧値とを対応づけたリストを作成し、
前記変更指示リストとして、インスタンス名と変更指示情報とを対応づけたリストを作成し、
前記電圧降下マップとして、インスタンス名、前記ブロックの位置情報及び前記電圧降下情報を対応づけたマップを作成し、
前記変更指示リストに含まれる前記インスタンス名及び前記変更指示情報、前記電圧降下マップに含まれる前記インスタンス名及び前記電圧降下情報を用いて前記電圧降下リストを更新することを特徴とする、付記4記載のタイミング検証方法。
レイアウトされた回路の電圧降下を考慮してタイミング解析を行ない、
前記タイミング解析の結果に基づいて、前記レイアウトされた回路を変更するための変更指示リストを作成する、各処理をコンピュータに実行させるプログラムであって、
1回目のタイミング検証処理において、前記レイアウトされた回路に対して電圧降下解析を行ない、前記電圧降下解析の結果に基づいて電圧降下リストを作成し、前記電圧降下リストを用いてタイミング解析を行ない、
その後のタイミング検証処理において、前記変更指示リストに基づいて前記電圧降下リストを更新し、更新された前記電圧降下リストを用いてタイミング解析を行なうように構成されることを特徴とするタイミング検証プログラム。
レイアウト処理の結果に基づいて配置配線データベースを作成し、
前記変更指示リストに基づくレイアウト処理の結果に基づいて前記配置配線データベースを更新し、
前記変更指示リストに基づいて、更新された前記配置配線データベースを用いて前記電圧降下リストを更新する、各処理をコンピュータに実行させることを特徴とする、付記9記載のタイミング検証プログラム。
レイアウト処理の結果に基づいて配置配線データベースを作成し、
前記変更指示リストに基づくレイアウト処理の結果に基づいて前記配置配線データベースを更新するとともに、
前記電圧降下解析の結果に基づいて、複数のセルが含まれるようにチップを分割して得られたブロックの位置情報と電圧降下情報とを対応づけた電圧降下マップを作成し、
前記変更指示リストに基づいて、更新された前記配置配線データベース及び前記電圧降下マップを用いて前記電圧降下リストを更新する、各処理をコンピュータに実行させることを特徴とする、付記9記載のタイミング検証プログラム。
前記電圧降下解析の結果に基づいて、複数のセルが含まれるようにチップを分割して得られたブロックの位置情報と電圧降下情報とを対応づけた電圧降下マップを作成し、
前記変更指示リストに基づいて、前記電圧降下マップを用いて前記電圧降下リストを更新する、各処理をコンピュータに実行させることを特徴とする、付記9記載のタイミング検証プログラム。
タイミング検証プログラムを格納したコンピュータ読取可能な記録媒体であって、
前記タイミング検証プログラムが、レイアウトされた回路の電圧降下を考慮してタイミング解析を行ない、前記タイミング解析の結果に基づいて、前記レイアウトされた回路を変更するための変更指示リストを作成する、各処理をコンピュータに実行させるプログラムであって、
1回目のタイミング検証処理において、前記レイアウトされた回路に対して電圧降下解析を行ない、前記電圧降下解析の結果に基づいて電圧降下リストを作成し、前記電圧降下リストを用いてタイミング解析を行ない、
その後のタイミング検証処理において、前記変更指示リストに基づいて前記電圧降下リストを更新し、更新された前記電圧降下リストを用いてタイミング解析を行なうように構成されることを特徴とする、タイミング検証プログラムを格納したコンピュータ読取可能な記録媒体。
前記タイミング検証プログラムが、
レイアウト処理の結果に基づいて配置配線データベースを作成し、
前記変更指示リストに基づくレイアウト処理の結果に基づいて前記配置配線データベースを更新し、
前記変更指示リストに基づいて、更新された前記配置配線データベースを用いて前記電圧降下リストを更新する、各処理をコンピュータに実行させるものとして構成されることを特徴とする、付記13記載のタイミング検証プログラムを格納したコンピュータ読取可能な記録媒体。
前記タイミング検証プログラムが、
レイアウト処理の結果に基づいて配置配線データベースを作成し、
前記変更指示リストに基づくレイアウト処理の結果に基づいて前記配置配線データベースを更新するとともに、
前記電圧降下解析の結果に基づいて、複数のセルが含まれるようにチップを分割して得られたブロックの位置情報と電圧降下情報とを対応づけた電圧降下マップを作成し、
前記変更指示リストに基づいて、更新された前記配置配線データベース及び前記電圧降下マップを用いて前記電圧降下リストを更新する、各処理をコンピュータに実行させるものとして構成されることを特徴とする、付記13記載のタイミング検証プログラムを格納したコンピュータ読取可能な記録媒体。
前記タイミング検証プログラムが、
前記電圧降下解析の結果に基づいて、複数のセルが含まれるようにチップを分割して得られたブロックの位置情報と電圧降下情報とを対応づけた電圧降下マップを作成し、
前記変更指示リストに基づいて、前記電圧降下マップを用いて前記電圧降下リストを更新する、各処理をコンピュータに実行させるものとして構成されることを特徴とする、付記13記載のタイミング検証プログラムを格納したコンピュータ読取可能な記録媒体。
レイアウトされた回路に対して電圧降下解析を行なう手段と、
前記電圧降下解析の結果に基づいて電圧降下リストを作成する手段と、
タイミング解析を行なう手段と、
前記タイミング解析の結果に基づいて、前記レイアウトされた回路を変更するための変更指示リストを作成する手段と、
前記変更指示リストに基づいて前記電圧降下リストを更新する手段とを備え、
前記タイミング解析手段は、1回目の処理において、前記電圧降下リスト作成手段によって作成された前記電圧降下リストを用いてタイミング解析を行ない、その後の処理において、前記電圧降下リスト更新手段によって更新された前記電圧降下リストを用いてタイミング解析を行なうように構成されることを特徴とするタイミング検証装置。
レイアウト処理の結果に基づいて配置配線データベースを作成する手段と、
前記変更指示リストに基づくレイアウト処理の結果に基づいて前記配置配線データベースを更新する手段とを備え、
前記電圧降下リスト更新手段が、前記変更指示リストに基づいて、更新された前記配置配線データベースを用いて前記電圧降下リストを更新するように構成されることを特徴とする、付記17記載のタイミング検証装置。
レイアウト処理の結果に基づいて配置配線データベースを作成する手段と、
前記変更指示リストに基づくレイアウト処理の結果に基づいて前記配置配線データベースを更新する手段と、
前記電圧降下解析の結果に基づいて、複数のセルが含まれるようにチップを分割して得られたブロックの位置情報と電圧降下情報とを対応づけた電圧降下マップを作成する手段とを備え、
前記電圧降下リスト更新手段が、前記変更指示リストに基づいて、更新された前記配置配線データベース及び前記電圧降下マップを用いて前記電圧降下リストを更新するように構成されることを特徴とする、付記17記載のタイミング検証装置。
前記電圧降下解析の結果に基づいて、複数のセルが含まれるようにチップを分割して得られたブロックの位置情報と電圧降下情報とを対応づけた電圧降下マップを作成する手段を備え、
前記電圧降下リスト更新手段が、前記変更指示リストに基づいて、前記電圧降下マップを用いて前記電圧降下リストを更新するように構成されることを特徴とする、付記17記載のタイミング検証装置。
2 メモリ
3 外部記憶装置
4 ドライブ装置
5 入力装置
6 表示装置
7 通信装置
8 バス
9 可搬型記録媒体
10 タイミング検証装置
Claims (10)
- コンピュータが、レイアウトされた回路の電圧降下を考慮してタイミング解析を行ない、
前記コンピュータが、前記タイミング解析の結果に基づいて、前記レイアウトされた回路を変更するための変更指示リストを作成する、各処理を含み、
1回目のタイミング検証処理において、前記コンピュータが、前記レイアウトされた回路に対して電圧降下解析を行ない、前記電圧降下解析の結果に基づいて電圧降下リストを作成し、前記電圧降下リストを用いてタイミング解析を行ない、
その後のタイミング検証処理において、前記コンピュータが、前記変更指示リストに基づいて前記電圧降下リストを更新し、更新された前記電圧降下リストを用いてタイミング解析を行なうことを特徴とするタイミング検証方法。 - 前記コンピュータが、レイアウト処理の結果に基づいて配置配線データベースを作成し、
前記コンピュータが、前記変更指示リストに基づくレイアウト処理の結果に基づいて前記配置配線データベースを更新し、
前記コンピュータが、前記変更指示リストに基づいて、更新された前記配置配線データベースを用いて前記電圧降下リストを更新することを特徴とする、請求項1記載のタイミング検証方法。 - 前記コンピュータが、レイアウト処理の結果に基づいて配置配線データベースを作成し、
前記コンピュータが、前記変更指示リストに基づくレイアウト処理の結果に基づいて前記配置配線データベースを更新するとともに、
前記コンピュータが、前記電圧降下解析の結果に基づいて、複数のセルが含まれるようにチップを分割して得られたブロックの位置情報と電圧降下情報とを対応づけた電圧降下マップを作成し、
前記コンピュータが、前記変更指示リストに基づいて、更新された前記配置配線データベース及び前記電圧降下マップを用いて前記電圧降下リストを更新することを特徴とする、請求項1記載のタイミング検証方法。 - 前記コンピュータが、前記電圧降下解析の結果に基づいて、複数のセルが含まれるようにチップを分割して得られたブロックの位置情報と電圧降下情報とを対応づけた電圧降下マップを作成し、
前記コンピュータが、前記変更指示リストに基づいて、前記電圧降下マップを用いて前記電圧降下リストを更新することを特徴とする、請求項1記載のタイミング検証方法。 - 前記コンピュータが、前記電圧降下リストとして、インスタンス名と電圧降下後の電圧値とを対応づけたリストを作成し、
前記コンピュータが、前記変更指示リストとして、インスタンス名と変更指示情報とを対応づけたリストを作成し、
前記コンピュータが、前記変更指示リストに含まれる前記インスタンス名及び前記変更指示情報を用いて前記電圧降下リストを更新することを特徴とする、請求項1記載のタイミング検証方法。 - 前記コンピュータが、前記電圧降下リストとして、インスタンス名と電圧降下後の電圧値とを対応づけたリストを作成し、
前記コンピュータが、前記変更指示リストとして、インスタンス名と変更指示情報とを対応づけたリストを作成し、
前記コンピュータが、前記配置配線データベースを、インスタンス名と位置情報とを対応づけたものとして作成し、
前記コンピュータが、前記変更指示リストに含まれる前記インスタンス名及び前記変更指示情報、及び、前記配置配線データベースに含まれる前記位置情報を用いて前記電圧降下リストを更新することを特徴とする、請求項2記載のタイミング検証方法。 - 前記コンピュータが、前記電圧降下リストとして、インスタンス名と電圧降下後の電圧値とを対応づけたリストを作成し、
前記コンピュータが、前記変更指示リストとして、インスタンス名と変更指示情報とを対応づけたリストを作成し、
前記コンピュータが、前記配置配線データベースを、インスタンス名と位置情報とを対応づけたものとして作成し、
前記コンピュータが、前記変更指示リストに含まれる前記インスタンス名及び前記変更指示情報、前記配置配線データベースに含まれる前記位置情報、及び、前記電圧降下マップに含まれる前記ブロックの位置情報及び前記電圧降下情報を用いて前記電圧降下リストを更新することを特徴とする、請求項3記載のタイミング検証方法。 - 前記コンピュータが、前記電圧降下リストとして、インスタンス名と電圧降下後の電圧値とを対応づけたリストを作成し、
前記コンピュータが、前記変更指示リストとして、インスタンス名と変更指示情報とを対応づけたリストを作成し、
前記コンピュータが、前記電圧降下マップとして、インスタンス名、前記ブロックの位置情報及び前記電圧降下情報を対応づけたマップを作成し、
前記コンピュータが、前記変更指示リストに含まれる前記インスタンス名及び前記変更指示情報、前記電圧降下マップに含まれる前記インスタンス名及び前記電圧降下情報を用いて前記電圧降下リストを更新することを特徴とする、請求項4記載のタイミング検証方法。 - レイアウトされた回路の電圧降下を考慮してタイミング解析を行ない、
前記タイミング解析の結果に基づいて、前記レイアウトされた回路を変更するための変更指示リストを作成する、各処理をコンピュータに実行させるプログラムであって、
1回目のタイミング検証処理において、前記レイアウトされた回路に対して電圧降下解析を行ない、前記電圧降下解析の結果に基づいて電圧降下リストを作成し、前記電圧降下リストを用いてタイミング解析を行なわせ、
その後のタイミング検証処理において、前記変更指示リストに基づいて前記電圧降下リストを更新し、更新された前記電圧降下リストを用いてタイミング解析を行なわせるように構成されることを特徴とするタイミング検証プログラム。 - レイアウトされた回路に対して電圧降下解析を行なう手段と、
前記電圧降下解析の結果に基づいて電圧降下リストを作成する手段と、
タイミング解析を行なう手段と、
前記タイミング解析の結果に基づいて、前記レイアウトされた回路を変更するための変更指示リストを作成する手段と、
前記変更指示リストに基づいて前記電圧降下リストを更新する手段とを備え、
前記タイミング解析手段は、1回目の処理において、前記電圧降下リスト作成手段によって作成された前記電圧降下リストを用いてタイミング解析を行ない、その後の処理において、前記電圧降下リスト更新手段によって更新された前記電圧降下リストを用いてタイミング解析を行なうように構成されることを特徴とするタイミング検証装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006293920A JP4769687B2 (ja) | 2006-10-30 | 2006-10-30 | タイミング検証方法、タイミング検証装置及びタイミング検証プログラム |
US11/907,395 US8166432B2 (en) | 2006-10-30 | 2007-10-11 | Timing verification method and timing verification apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006293920A JP4769687B2 (ja) | 2006-10-30 | 2006-10-30 | タイミング検証方法、タイミング検証装置及びタイミング検証プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008112268A JP2008112268A (ja) | 2008-05-15 |
JP4769687B2 true JP4769687B2 (ja) | 2011-09-07 |
Family
ID=39331908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006293920A Expired - Fee Related JP4769687B2 (ja) | 2006-10-30 | 2006-10-30 | タイミング検証方法、タイミング検証装置及びタイミング検証プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8166432B2 (ja) |
JP (1) | JP4769687B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8503615B2 (en) | 2010-10-29 | 2013-08-06 | General Electric Company | Active thermal control of X-ray tubes |
JP2012174111A (ja) * | 2011-02-23 | 2012-09-10 | Renesas Electronics Corp | タイミング解析方法、タイミング解析装置、およびタイミング解析プログラム |
US20150213179A1 (en) * | 2014-01-29 | 2015-07-30 | Samsung Electronics Co., Ltd. | Leakage power reduction in integrated circuits by selective removal and/or sizing of switch cells |
JP2015166981A (ja) * | 2014-03-04 | 2015-09-24 | 株式会社ソシオネクスト | レイアウト検証方法、検証装置、及び検証プログラム |
US9405871B1 (en) * | 2014-12-05 | 2016-08-02 | Xilinx, Inc. | Determination of path delays in circuit designs |
KR102401602B1 (ko) | 2017-05-08 | 2022-05-25 | 삼성전자주식회사 | 셀들의 전원 전압 변화 및 셀들간 영향을 고려하는 집적 회로의 설계 방법 |
US11416661B2 (en) * | 2019-08-07 | 2022-08-16 | Synopsys, Inc. | Automatic derivation of integrated circuit cell mapping rules in an engineering change order flow |
CN112289697A (zh) * | 2020-10-20 | 2021-01-29 | 上海兆芯集成电路有限公司 | 验证方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2708338B2 (ja) * | 1992-10-12 | 1998-02-04 | 三菱電機株式会社 | 論理シミュレーション装置及び回路シミュレーション装置 |
JPH1032254A (ja) * | 1996-07-17 | 1998-02-03 | Toshiba Corp | 半導体装置の自動配線方法、ネットディレイの計算方法及び記憶媒体 |
JPH10124563A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 論理回路の遅延計算方法、その遅延計算装置及び遅延ライブラリの遅延データ計算方法 |
JP3164055B2 (ja) * | 1998-03-27 | 2001-05-08 | 日本電気株式会社 | 集積回路の遅延時間計算装置及び遅延時間計算プログラムを記録した記憶媒体 |
JP2000099554A (ja) * | 1998-09-21 | 2000-04-07 | Matsushita Electric Ind Co Ltd | 論理ブロック配置方法、遅延ライブラリ及び遅延時間算出方法 |
JP3821612B2 (ja) * | 1999-07-09 | 2006-09-13 | 松下電器産業株式会社 | 不要輻射解析方法 |
JP2003256497A (ja) | 2002-02-27 | 2003-09-12 | Matsushita Electric Ind Co Ltd | 電圧降下量計算方法 |
JP2003271696A (ja) * | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 電圧変動反映遅延計算方法および電圧変動反映遅延計算システム |
JP2003296395A (ja) * | 2002-04-01 | 2003-10-17 | Fujitsu Ltd | 相互インミッタンス計算プログラム、相互インミッタンス計算装置、相互インミッタンス計算方法および電磁界強度計算プログラム |
US6938233B2 (en) * | 2002-08-09 | 2005-08-30 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for designing semiconductor integrated circuit device based on voltage drop distribution |
JP4108418B2 (ja) * | 2002-09-10 | 2008-06-25 | 松下電器産業株式会社 | 半導体集積回路の設計方法 |
JP4095396B2 (ja) * | 2002-09-30 | 2008-06-04 | 富士通株式会社 | タイミング検証方法、タイミング検証装置、プログラム、及び記録媒体 |
JP2004139181A (ja) * | 2002-10-15 | 2004-05-13 | Renesas Technology Corp | レイアウト装置及びプログラム |
JP2005004268A (ja) * | 2003-06-09 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 |
JP4287294B2 (ja) * | 2004-01-21 | 2009-07-01 | 株式会社東芝 | 自動設計方法、自動設計装置、及び半導体集積回路 |
JP4471794B2 (ja) * | 2004-09-17 | 2010-06-02 | 富士通マイクロエレクトロニクス株式会社 | タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体 |
JP2006100718A (ja) * | 2004-09-30 | 2006-04-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 |
US7536658B2 (en) * | 2004-10-29 | 2009-05-19 | Synopsys, Inc. | Power pad synthesizer for an integrated circuit design |
JP4528659B2 (ja) * | 2005-03-30 | 2010-08-18 | パナソニック株式会社 | クロックジッタ算出装置、クロックジッタ算出方法、およびクロックジッタ算出プログラム |
US7900166B2 (en) * | 2007-06-27 | 2011-03-01 | Cadence Design Systems, Inc. | Method to produce an electrical model of an integrated circuit substrate and related system and article of manufacture |
-
2006
- 2006-10-30 JP JP2006293920A patent/JP4769687B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-11 US US11/907,395 patent/US8166432B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8166432B2 (en) | 2012-04-24 |
JP2008112268A (ja) | 2008-05-15 |
US20080104563A1 (en) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4769687B2 (ja) | タイミング検証方法、タイミング検証装置及びタイミング検証プログラム | |
US11487924B2 (en) | System, method and associated computer readable medium for designing integrated circuit with pre-layout RC information | |
JP4644614B2 (ja) | レイアウトエディタ装置、配線表示方法、及び配線表示プログラム | |
US7990375B2 (en) | Virtual view schematic editor | |
US7971178B1 (en) | System to merge custom and synthesized digital integrated circuit design data | |
US20110307854A1 (en) | Manipulating parameterized cell devices in a custom layout design | |
US20080222576A1 (en) | Design support apparatus, method for supporting design, and medium recording design support program | |
US20130346931A1 (en) | Timing error removing method and design support apparatus | |
JP4448466B2 (ja) | 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置 | |
US7076410B1 (en) | Method and apparatus for efficiently viewing a number of selected components using a database editor tool | |
JP2015166981A (ja) | レイアウト検証方法、検証装置、及び検証プログラム | |
JP6812826B2 (ja) | 格納方法、格納装置及び格納プログラム | |
US8024158B2 (en) | Management system and management method of CAD data used for a structural analysis | |
US7418675B2 (en) | System and method for reducing the power consumption of clock systems | |
US8849440B2 (en) | Manufacturing control based on a final design structure incorporating both layout and client-specific manufacturing information | |
US20060015311A1 (en) | Circuit design support method and system | |
US10360340B2 (en) | Overlay display of data from different databases | |
US20130328940A1 (en) | Designing device, designing method, and recording medium | |
JPWO2007083747A1 (ja) | 画像データ処理装置及び方法 | |
JP4620241B2 (ja) | 半導体装置の設計支援装置及びその支援方法 | |
JP2007272686A (ja) | 半導体集積回路装置の修正方法及び修正装置 | |
JP3990552B2 (ja) | フォワードアノテーション方法 | |
JP2003005962A (ja) | 文章変更履歴表示方法 | |
JP2010061514A (ja) | 半導体集積回路の設計方法及び設計装置 | |
JPH10232886A (ja) | 回路設計支援システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20081030 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |