JP2003271696A - 電圧変動反映遅延計算方法および電圧変動反映遅延計算システム - Google Patents

電圧変動反映遅延計算方法および電圧変動反映遅延計算システム

Info

Publication number
JP2003271696A
JP2003271696A JP2002075481A JP2002075481A JP2003271696A JP 2003271696 A JP2003271696 A JP 2003271696A JP 2002075481 A JP2002075481 A JP 2002075481A JP 2002075481 A JP2002075481 A JP 2002075481A JP 2003271696 A JP2003271696 A JP 2003271696A
Authority
JP
Japan
Prior art keywords
power supply
logic cell
module
distance
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002075481A
Other languages
English (en)
Inventor
Shinichi Kurose
真一 黒瀬
Moriharu Goto
盛治 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002075481A priority Critical patent/JP2003271696A/ja
Priority to US10/345,989 priority patent/US7171641B2/en
Publication of JP2003271696A publication Critical patent/JP2003271696A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 設計ＴＡＴの増大を最小限に抑えつつ、各論
理セルやモジュールについて電圧変動の影響を考慮した
遅延値を求めること。 【解決手段】 エリア・バンプで形成された電源端子お
よび信号端子を有する半導体集積回路を設計する際に、
論理セルまたはモジュールごとに、論理セルまたはモジ
ュールからこれに最も近い電源エリア・バンプまでの距
離を求め、この求めた距離と、電源エリア・バンプに印
加される電源電圧値とに基づいて、論理セルまたはモジ
ュールに実際に印加されると推定される電源電圧を求
め、その推定された電源電圧に応じた遅延値を求める。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、エリア・バンプで
形成された電源端子および信号端子を有する半導体集積
回路を設計する際の遅延値を計算する電圧変動反映遅延
計算方法および電圧変動反映遅延計算システムに関し、
特に論理セルまたはモジュールごとに、論理セルまたは
モジュールに最も近い電源エリア・バンプまでの距離
と、その電源エリア・バンプに印加される電源電圧値と
に基づいて、論理セルまたはモジュールに実際に印加さ
れると推定される電源電圧の変動値を見積もることによ
り遅延値を計算する電圧変動反映遅延計算方法および電
圧変動反映遅延計算システムに関する。
【０００２】
【従来の技術】一般に、半導体集積回路内の各論理セル
に印加される電圧は、各論理セルの配置位置や電源ソー
スからの距離などに応じて、電源ソースに印加されてい
る電圧よりも低くなる。これは、抵抗や容量などの配線
寄生素子に起因する電圧変動の影響があるからである。
各論理セルに印加される電圧の大きさはセルの遅延値に
影響を与える重要な要因の一つである。したがって、設
計時に、すべての論理セルに電源ソースの電圧値を一律
に与えるのではなく、各論理セルの電圧変動の影響を考
慮して設計することが重要である。
【０００３】電圧変動の影響を無視して設計をおこなう
と、設計時に計算により求めた遅延値と実際の回路での
実測値との誤差が大きくなり、設計のやり直しなどの不
都合が生じる。特に、ディープサブミクロンと呼ばれる
０．５μｍ未満のデザインルールで半導体集積回路を設
計する際には、各論理セルの電圧変動の影響を十分に考
慮する必要がある。
【０００４】従来、各論理セルの電圧変動の影響を考慮
して遅延値を計算する方法としてつぎの２つの方法が知
られている。第１の方法は、レイアウトデータおよびプ
ロセスパラメータを用いて電源端子と論理回路とを接続
する電源配線の寄生素子を抽出し、それに基づいて計算
した電源電圧や電流の係数を用いて遅延時間を掛け合わ
せることにより遅延値を求める方法である。第２の方法
は、チップ全体に対して電圧変動の最大値または最小値
を適用して遅延計算をおこなう方法である。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た第１の方法では、計算処理に長時間を要し、設計ＴＡ
Ｔ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）が著しく増大
してしまうため、実際の回路設計に用いることは非現実
的であるという問題点がある。また、上述した第２の方
法において電圧変動の最大値を用いると、過剰な条件で
設計をおこなうことになるため、設計工程が収束しづら
くなる。一方、最小値を用いるとマージンが不足するた
め、動作不良を起こすものが発生し、その不良解析に時
間がかかったり、歩留まりが低下したりする。したがっ
て、第２の方法では、最大値と最小値のいずれを選択し
ても、設計ＴＡＴが増大するという問題点がある。
【０００６】本発明は、上記問題点に鑑みてなされたも
のであって、設計ＴＡＴの増大を最小限に抑えつつ、各
論理セルやモジュールについて電圧変動の影響を考慮し
た遅延値を求めることが可能な電圧変動反映遅延計算方
法および電圧変動反映遅延計算システムを提供すること
を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、エリア・バンプで形成された電源端子お
よび信号端子を有する半導体集積回路を設計する際に、
論理セルまたはモジュールごとに、論理セルまたはモジ
ュールからこれに最も近い電源エリア・バンプまでの距
離を求め、この求めた距離と、電源エリア・バンプに印
加される電源電圧値とに基づいて、論理セルまたはモジ
ュールに実際に印加されると推定される電源電圧を求
め、その推定された電源電圧に応じた遅延値を求めるも
のである。
【０００８】この発明によれば、論理セルまたはモジュ
ールと電源エリア・バンプとの距離に基づいて、論理セ
ルまたはモジュールに実際に印加される電源電圧の変動
が見積もられるので、設計ＴＡＴの増大を最小限に抑え
つつ、各論理セルやモジュールについて電圧変動の影響
を考慮した遅延値を求めることができる。
【０００９】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。 （実施の形態１）図１は、本発明の実施の形態１にかか
る電圧変動反映遅延計算方法を実施するための電圧変動
反映遅延計算システムの構成を示す概略図である。この
システムは、セル配置位置情報取得部１、バンプ位置情
報取得部２、セル−バンプ間距離計算部３、遅延変動比
率計算部４、遅延計算部５、ライブラリ格納部６および
データ監視部７を備えている。
【００１０】セル配置位置情報取得部１は、設計ツール
８中の回路における各論理セルの配置位置に関する情報
を取得し、それを格納する。バンプ位置情報取得部２
は、設計ツール８中の回路におけるバンプの位置に関す
る情報を取得し、それを格納する。セル−バンプ間距離
計算部３は、セル配置位置情報取得部１およびバンプ位
置情報取得部２にそれぞれ格納された論理セルの配置位
置情報および電源エリア・バンプ位置情報に基づいて、
論理セルごとに、最も近い電源エリア・バンプまでの距
離の計算をおこなう。
【００１１】遅延変動比率計算部４は、論理セルごと
に、セル−バンプ間距離計算部３で計算された距離と電
源エリア・バンプに印加される電源電圧とに基づいて、
標準遅延値に対する変動比率（以下、遅延変動比率とす
る）の計算をおこなう。ここで、標準遅延値は、標準状
態の遅延値としてあらかじめ設定されており、ライブラ
リ格納部６に格納されている。標準状態とは、論理セル
に、電源エリア・バンプと同じ電源電圧が印加されてい
ると仮定した状態である。遅延計算部５は、論理セルご
とに、遅延変動比率計算部４で計算された遅延変動比率
と、標準遅延値とに基づいて遅延値を計算する。
【００１２】データ監視部７は、セル配置位置やバンプ
位置が変更されたときに、セル配置位置情報取得部１や
バンプ位置情報取得部２に信号を発することにより、そ
れらが変更されたことを通知する。これは、セル配置位
置やバンプ位置は個々の処理（論理最適化、物理最適
化）ごとに変更されることがあるからである。
【００１３】つぎに、遅延変動比率計算部４でおこなわ
れる遅延変動比率Ｐの計算方法について説明する。ここ
で、図３に示すように、一対の電源電圧側配線２１およ
び接地電圧側配線２２に沿って複数の論理セル（ｕ1，
ｕ2，・・・，ｕn）２３，２４，２５が配置されてお
り、ｕ1、ｕ2、ｕnの各論理セル２３，２４，２５とそ
れぞれに最も近い電源電圧側の電源エリア・バンプ２６
との距離をそれぞれｄ1、ｄ2、ｄnと表す。ｎは自然数
である。また、それらの距離ｄi（ｉはｎまでの自然
数）をｘｙ座標系のｘ方向の成分とｙ方向の成分に分け
て考える場合には、ｘ方向の距離をｄix、ｙ方向の距離
をｄiyと表すことにする。
【００１４】遅延変動比率δdelayは、つぎの（１）〜
（４）のいずれかの方法で計算される。ただし、電源電
圧側の電源エリア・バンプ２６に印加される電源電圧値
をＶＤ、接地電圧側の電源エリア・バンプ２７に印加さ
れる接地側電圧値をＶＳとする。また、遅延値の変動比
率計算に関する定数をα、遅延値の変動比率計算に関す
るｘ成分およびｙ成分の定数をそれぞれαxおよびαyと
する。
【００１５】（１）論理セルｕiとこれに最も近い電源
エリア・バンプとの間の距離ｄiと定数αを用いる方
法：この方法では、αはｄiの値にかかわらず一定であ
る。遅延変動比率δdelayはつぎの式より求められる。
【００１６】δdelay＝ｄi×α×（ＶＤ−ＶＳ）
【００１７】（２）論理セルｕiとこれに最も近い電源
エリア・バンプとの間の距離ｄiの範囲に応じた定数α
を用いる方法：この方法では、αはｄiの値の範囲によ
り異なる。たとえば、ｄi≧１０００であればα＝１．
６とし、１０００＞ｄi≧５００であればα＝１．５と
し、ｄi＜５００であればα＝１．２とする。そして、
つぎの式より遅延変動比率δdelayを求める。
【００１８】δdelay＝α×（ＶＤ−ＶＳ）
【００１９】（３）論理セルｕiとこれに最も近い電源
エリア・バンプとの間のｘ方向の距離ｄixおよびｙ方向
の距離ｄiyと、ｘ成分の定数αxおよびｙ成分の定数αy
を用いる方法：この方法では、αxおよびαyはそれぞれ
ｄixおよびｄiyの値にかかわらず一定である。遅延変動
比率δdelayはつぎの式より求められる。
【００２０】 δdelay＝（ｄix×αx＋ｄiy×αy）×（ＶＤ−ＶＳ）
【００２１】（４）論理セルｕiとこれに最も近い電源
エリア・バンプとの間のｘ方向の距離ｄixの範囲に応じ
たｘ成分の定数αx、およびｙ方向の距離ｄiyの範囲に
応じたｙ成分の定数αyを用いる方法：この方法では、
αxおよびαyはそれぞれｄixおよびｄiyの値の範囲によ
り異なる。たとえば、ｄix≧１０００であればαx＝
１．６とし、１０００＞ｄix≧５００であればαx＝
１．５とし、ｄix＜５００であればαx＝１．２とす
る。また、たとえばｄiy≧１０００であればαy＝１．
７とし、１０００＞ｄiy≧５００であればαy＝１．５
とし、ｄiy＜５００であればαy＝１．１とする。そし
て、つぎの式より遅延変動比率δdelayを求める。
【００２２】δdelay＝（αx＋αy）×（ＶＤ−ＶＳ）
【００２３】図２は、本発明の実施の形態１にかかる電
圧変動反映遅延計算方法の処理手順を示すフローチャー
トである。まず、配置済みレイアウトデータ３１から、
各論理セルの配置位置と電源エリア・バンプの位置を抽
出する（ステップＳ２１）。ついで、抽出した論理セル
の配置位置および電源エリア・バンプの位置の情報に基
づいて、論理セルごとに、最も近い電源エリア・バンプ
までの距離ｄi（ｄixおよびｄiyの場合もある）を計算
して求める（ステップＳ２２）。距離の計算および最も
近い電源エリア・バンプの選択の方法については、論理
セルと電源エリア・バンプの各ｘｙ座標を用いて、一般
的な二次元座標系における方法を用いることができる。
【００２４】ついで、プロセスパラメータ３２として電
源電圧値ＶＤ、接地側電圧値ＶＳ、およびαやαxやαy
等の定数を受け取り、ステップＳ２２で計算した距離ｄ
iやｄixやｄiyを用いて、上述した（１）〜（４）のい
ずれかの方法により、論理セルごとに遅延変動比率δde
layを計算する（ステップＳ２３）。そして、遅延計算
ライブラリ３３から標準遅延値を受け取り、ステップＳ
２３で計算した遅延変動比率δdelayを用いて、論理セ
ルごとに遅延値を計算する（ステップＳ２４）。このよ
うにして、論理セルごとに、電圧変動を考慮した遅延値
３４が得られる。
【００２５】配置済みレイアウトデータ３１およびプロ
セスパラメータ３２は、図１に示すシステムにおいて設
計ツール８から供給される。また、遅延計算ライブラリ
３３は、図１に示すシステムのライブラリ格納部６に格
納されている。また、ステップＳ２４の遅延値計算によ
り得られた遅延値３４は設計ツール８に供給され、後述
するように、エリア・バンプで形成された電源端子およ
び信号端子を有する半導体集積回路の設計フロー中の遅
延値を使用する処理において、各論理セルの遅延値とし
て用いられる。
【００２６】ここで、電源端子の形状をエリア・バンプ
に限定している理由はつぎの通りである。すなわち、エ
リア・バンプ構成ではない半導体集積回路では、電源端
子はチップ周辺に配置される。それに対して、エリア・
バンプで形成された電源端子および信号端子を有する半
導体集積回路では、電源エリア・バンプはチップ表面に
ほぼ均等な間隔で配置される。そのため、電源エリア・
バンプから各論理セルまでの平均距離が短くなり、論理
セルから電源エリア・バンプまでの距離をパラメータと
して遅延値を計算する本実施の形態においては、計算値
の精度が保たれるからである。
【００２７】つぎに、設計フロー中の遅延値を使用する
処理について説明する。このような処理として、たとえ
ばＣＡＤツールを用いた設計システムにおいて、物理設
計処理におけるタイミング・ドリブンを伴った配置配線
等のレイアウト処理や、レイアウト後のタイミング検証
処理などがあり、また、論理設計処理における論理合成
の最適化処理などがある。
【００２８】図４は、論理設計処理の手順を示すフロー
チャートである。論理設計処理が開始されると、まず、
モジュールに対する初期論理回路合成処理をおこなう
（ステップＳ４１）。ついで、フロアプラン処理をおこ
ない（ステップＳ４２）、論理セルの配置処理をおこな
う（ステップＳ４３）。そして、論理セルの配置位置情
報と電源エリア・バンプの位置情報に基づいて、図１に
示す構成の電圧変動反映遅延計算システム４１により、
図２に示す電圧変動反映遅延計算方法を実施して、論理
セルごとに電圧変動を考慮した遅延値を求め、その遅延
値を用いて論理の最適化処理をおこなう（ステップＳ４
４）。最適化した結果が、回路制約を満たすまで、フロ
アプラン、配置および論理最適化の処理を繰り返しおこ
ない、回路制約を満たしたら論理設計処理を終了する。
【００２９】図５は、物理設計処理の手順を示すフロー
チャートである。物理設計処理が開始されると、まず、
フロアプラン処理をおこなう（ステップＳ５１）。つい
で、回路制約５１に基づいた静的タイミング解析ツール
（ＳＴＡ）５２による静的タイミング解析により得られ
た制約情報を用いて、論理セルの配置処理をおこなう
（ステップＳ５２）。そして、論理セルの配置位置情報
と電源エリア・バンプの位置情報に基づいて、図１に示
す構成の電圧変動反映遅延計算システム５３により、図
２に示す電圧変動反映遅延計算方法を実施して、論理セ
ルごとに電圧変動を考慮した遅延値を求める。その求め
た遅延情報に基づいて、静的タイミング解析ツール５２
は再び静的タイミング解析をおこなう。
【００３０】ついで、静的タイミング解析により新たに
得られた制約情報を用いてクロック・ツリーの合成処理
をおこなう（ステップＳ５３）。このとき、論理セルの
配置位置および電源エリア・バンプの位置が変更される
ことがある。これらの位置情報を更新した情報に基づい
て、再び電圧変動反映遅延計算システム５３により電圧
変動反映遅延計算方法を実施して、論理セルごとに電圧
変動を考慮した遅延値を新たに求める。その求めた遅延
情報に基づいて、静的タイミング解析ツール５２は再び
静的タイミング解析をおこなう。
【００３１】ついで、静的タイミング解析により得られ
た最新の制約情報を用いてタイミングの最適化処理をお
こなう（ステップＳ５４）。そして、論理セルの配置位
置および電源エリア・バンプの位置の更新した情報に基
づいて、再び電圧変動反映遅延計算システム５３により
電圧変動反映遅延計算方法を実施して、論理セルごとに
電圧変動を考慮した遅延値を新たに求める。その求めた
遅延情報に基づいて、静的タイミング解析ツール５２は
再び静的タイミング解析をおこなう。
【００３２】ついで、静的タイミング解析により得られ
た最新の制約情報を用いて配線処理をおこなう（ステッ
プＳ５５）。そして、論理セルの配置位置および電源エ
リア・バンプの位置の最新情報に基づいて、再び電圧変
動反映遅延計算システム５３により電圧変動反映遅延計
算方法を実施して、論理セルごとに電圧変動を考慮した
遅延値を新たに求める。
【００３３】配線処理後、回路制約を満たしていなけれ
ば（ステップＳ５６：Ｎｏ）、ステップＳ５１のフロア
プランからやり直す。回路制約を満たしていれば（ステ
ップＳ５６：Ｙｅｓ）、ＲＣエクストラクション処理を
おこなう（ステップＳ５７）。ついで、電圧変動反映遅
延計算システム５３により求められた最新の遅延値に基
づいて遅延計算をおこなう（ステップＳ５８）。つい
で、電圧変動反映遅延計算システム５３により求められ
た最新の遅延値に基づいて静的タイミング解析をおこな
う（ステップＳ５９）。
【００３４】解析の結果、回路制約を満たしていなけれ
ば（ステップＳ６０：Ｎｏ）、回路制約を満たすまでタ
イミングＥＣＯ（Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｈａｎｇ
ｅＯｒｄｅｒ）処理をおこなう（ステップＳ６１）。回
路制約を満たしたら（ステップＳ６０：Ｙｅｓ）、物理
設計処理を終了する。
【００３５】上述した実施の形態１によれば、論理セル
とこれに最も近い電源エリア・バンプとの間の距離と、
電源エリア・バンプに印加される電源電圧とに基づいて
遅延変動比率を求め、これを用いて標準遅延値に対する
実際の遅延値を計算して求めるため、論理セルに実際に
印加される電源電圧の変動の影響を考慮して各論理セル
の遅延値を求めることができる。その際、使用するパラ
メータが、論理セルから電源エリア・バンプまでの距離
と電源エリア・バンプの電源電圧という２つのみである
ため、設計ＴＡＴの増大を最小限に抑えることができ
る。
【００３６】また、実施の形態１によれば、論理セルご
とに電源電圧に応じた遅延値を用いて設計をおこなうこ
とができるので、設計段階で求めた遅延値の計算値に対
して、実際の回路における遅延値の実測値の誤差が小さ
くなり、動作不良などの不具合が少なくなる。したがっ
て、歩留まりの向上や、不良解析の時間や設計のやり直
しなどの時間が削減され、設計ＴＡＴの短縮を実現する
ことができる。
【００３７】（実施の形態２）図６は、本発明の実施の
形態２にかかる電圧変動反映遅延計算方法を実施するた
めの電圧変動反映遅延計算システムの構成を示す概略図
である。このシステムは、セル配置位置情報取得部１、
バンプ位置情報取得部２、セル−バンプ間距離計算部
３、電源電圧計算部１４、ライブラリ選択部１５、ライ
ブラリ・データベース１６およびデータ監視部７を備え
ている。なお、実施の形態１と同じ構成については、実
施の形態１と同一の符号を付して説明を省略する。
【００３８】電源電圧計算部１４は、論理セルごとに、
セル−バンプ間距離計算部３で計算された距離と、電源
エリア・バンプに印加される電源電圧とに基づいて、論
理セルに実際に印加される電源電圧を計算して求める。
ライブラリ選択部１５は、論理セルごとに、電源電圧計
算部１４で計算された、論理セルに実際に印加される電
源電圧に基づいて、論理セルに使用されるライブラリの
選択をおこなう。ライブラリ・データベース１６は、種
々の電源電圧に対応して論理セルとその遅延値情報を有
するライブラリを格納しており、ライブラリ選択部１５
から送られてきた選択信号に基づいて、設計ツールに必
要なライブラリを供給する。
【００３９】つぎに、電源電圧計算部１４でおこなわれ
る電源電圧Ｖuiの計算方法について説明する。各論理セ
ルに実際に印加される電源電圧Ｖuiは、つぎの（５）〜
（８）のいずれかの方法で計算される。ただし、各論理
セルに実際に印加される電源電圧の、電源エリア・バン
プに印加される電源電圧に対する変動分をΔＶとする。
また、電源電圧の距離に関する定数をβ、電源電圧の距
離に関するｘ成分およびｙ成分の定数をそれぞれβxお
よびβyとする。また、ｄi、ｄix、ｄiy、ＶＤおよびＶ
Ｓは実施の形態１で説明した通りである。
【００４０】（５）論理セルｕiとこれに最も近い電源
エリア・バンプとの間の距離ｄiと定数βを用いる方
法：この方法では、βはｄiの値にかかわらず一定であ
る。論理セルの電源電圧Ｖu iはつぎの２つの式より求め
られる。
【００４１】ΔＶ＝ｄi×β×（ＶＤ−ＶＳ） Ｖui＝ＶＤ＋ΔＶ
【００４２】（６）論理セルｕiとこれに最も近い電源
エリア・バンプとの間の距離ｄiの範囲に応じた定数β
を用いる方法：この方法では、βはｄiの値の範囲によ
り異なる。たとえば、ｄi≧１０００であればβ＝１．
６とし、１０００＞ｄi≧５００であればβ＝１．５と
し、ｄi＜５００であればβ＝１．２とする。そして、
つぎの２つの式より論理セルの電源電圧Ｖuiを求める。
【００４３】ΔＶ＝β×（ＶＤ−ＶＳ） Ｖui＝ＶＤ＋ΔＶ
【００４４】（７）論理セルｕiとこれに最も近い電源
エリア・バンプとの間のｘ方向の距離ｄixおよびｙ方向
の距離ｄiyと、ｘ成分の定数βxおよびｙ成分の定数βy
を用いる方法：この方法では、βxおよびβyはそれぞれ
ｄixおよびｄiyの値にかかわらず一定である。論理セル
の電源電圧Ｖuiはつぎの２つの式より求められる。
【００４５】 ΔＶ＝（ｄix×βx＋ｄiy×βy）×（ＶＤ−ＶＳ） Ｖui＝ＶＤ＋ΔＶ
【００４６】（８）論理セルｕiとこれに最も近い電源
エリア・バンプとの間のｘ方向の距離ｄixの範囲に応じ
たｘ成分の定数βx、およびｙ方向の距離ｄiyの範囲に
応じたｙ成分の定数βyを用いる方法：この方法では、
βxおよびβyはそれぞれｄixおよびｄiyの値の範囲によ
り異なる。たとえば、ｄix≧１０００であればβx＝
１．６とし、１０００＞ｄix≧５００であればβx＝
１．５とし、ｄix＜５００であればβx＝１．２とす
る。また、たとえばｄiy≧１０００であればβy＝１．
７とし、１０００＞ｄiy≧５００であればβy＝１．５
とし、ｄiy＜５００であればβy＝１．１とする。そし
て、つぎの２つの式より論理セルの電源電圧Ｖuiを求め
る。
【００４７】ΔＶ＝（βx＋βy）×（ＶＤ−ＶＳ） Ｖui＝ＶＤ＋ΔＶ
【００４８】図７は、本発明の実施の形態２にかかる電
圧変動反映遅延計算方法の処理手順を示すフローチャー
トである。まず、配置済みレイアウトデータ３１から、
各論理セルの配置位置と電源エリア・バンプの位置を抽
出する（ステップＳ７１）。ついで、抽出した論理セル
の配置位置および電源エリア・バンプの位置の情報に基
づいて、論理セルごとに、最も近い電源エリア・バンプ
までの距離ｄi（ｄixおよびｄiyの場合もある）を計算
して求める（ステップＳ７２）。距離の計算および最も
近い電源エリア・バンプの選択の方法については、論理
セルと電源エリア・バンプの各ｘｙ座標を用いて、一般
的な二次元座標系における方法を用いることができる。
【００４９】ついで、プロセスパラメータ３５として電
源電圧値ＶＤ、接地側電圧値ＶＳ、およびβやβxやβy
等の定数を受け取り、ステップＳ７２で計算した距離ｄ
iやｄixやｄiyを用いて、上述した（５）〜（８）のい
ずれかの方法により、論理セルごとに論理セルの電源電
圧Ｖuiを計算する（ステップＳ７３）。そして、回路で
使用される各論理セルの電源電圧ごとのライブラリを格
納した電源依存遅延値ライブラリ群３６から、ステップ
Ｓ７３で計算した論理セルの電源電圧Ｖuiに対応するラ
イブラリを選択する（ステップＳ７４）。このようにし
て、選択したライブラリに割り当てられた遅延値情報に
基づいて、各論理セルの電圧変動を考慮した遅延値３４
が得られる。
【００５０】配置済みレイアウトデータ３１およびプロ
セスパラメータ３５は、図６に示すシステムにおいて設
計ツール８から供給される。また、電源依存遅延値ライ
ブラリ群３６は、図６に示すシステムのライブラリ・デ
ータベース１６に相当する。また、遅延値３４は設計ツ
ール８に供給され、実施の形態１と同様に、エリア・バ
ンプで形成された電源端子および信号端子を有する半導
体集積回路の設計フロー中の遅延値を使用する処理にお
いて、各論理セルの遅延値として用いられる。設計フロ
ー中の遅延値を使用する処理については、実施の形態１
で説明した通りであるので、ここでは説明を省略する。
【００５１】上述した実施の形態２によれば、論理セル
とこれに最も近い電源エリア・バンプとの間の距離と、
電源エリア・バンプに印加される電源電圧とに基づいて
論理セルの電源電圧を求め、その求めた電源電圧に対応
するライブラリを選択するため、実施の形態１と同様
に、設計ＴＡＴの増大を最小限に抑えつつ、論理セルに
実際に印加される電源電圧の変動の影響を考慮して各論
理セルの遅延値を求めることができる。
【００５２】以上において本発明は、上述した各実施の
形態に限らず、種々変更可能である。また、本発明を、
たとえば図４に示す論理設計処理の初期論理回路合成時
に適用してもよく、その場合には上述した説明において
論理セルをモジュールと読み替えればよい。
【００５３】（付記１）エリア・バンプで形成された電
源端子および信号端子を有する半導体集積回路を構成す
る各論理セルまたはモジュールの電源電圧の変動による
遅延値を計算するにあたって、設計データから各論理セ
ルまたはモジュールの配置位置情報を取得する配置位置
情報取得工程と、設計データから各電源エリア・バンプ
の配置位置情報を取得するバンプ位置情報取得工程と、
前記配置位置情報取得工程で取得した各論理セルまたは
モジュールの配置位置情報、および前記バンプ位置情報
取得工程で取得した各電源エリア・バンプの配置位置情
報に基づいて、論理セルまたはモジュールごとに、論理
セルまたはモジュールから最も近い電源エリア・バンプ
までの距離を計算する距離計算工程と、前記距離計算工
程で求めた距離、および電源エリア・バンプに印加され
る電源電圧値に基づいて、論理セルまたはモジュールご
とに、標準状態の遅延値としてあらかじめ設定された標
準遅延値に対する遅延値の変動比率を計算する遅延変動
比率計算工程と、前記遅延変動比率計算工程で求めた前
記変動比率、および前記標準遅延値に基づいて、論理セ
ルまたはモジュールごとに、論理セルまたはモジュール
に実際に印加されると推定される電源電圧を考慮した遅
延値を計算する遅延計算工程と、を含むことを特徴とす
る電圧変動反映遅延計算方法。
【００５４】（付記２）前記遅延変動比率計算工程は、
あらかじめ設定された係数群の中から、前記距離計算工
程で求めた距離の範囲に対応する係数を選択し、該係数
および電源エリア・バンプに印加される電源電圧値に基
づいて、論理セルまたはモジュールごとに前記変動比率
を計算することを特徴とする付記１に記載の電圧変動反
映遅延計算方法。
【００５５】（付記３）前記距離計算工程は、論理セル
またはモジュールごとに、論理セルまたはモジュールか
ら最も近い電源エリア・バンプまでの距離を、ｘｙ座標
系のｘ方向成分とｙ方向成分に分けて計算し、前記遅延
変動比率計算工程は、前記距離計算工程で求めたｘ方向
成分の距離、ｙ方向成分の距離および電源エリア・バン
プに印加される電源電圧値に基づいて、論理セルまたは
モジュールごとに前記変動比率を計算することを特徴と
する付記１に記載の電圧変動反映遅延計算方法。
【００５６】（付記４）前記距離計算工程は、論理セル
またはモジュールごとに、論理セルまたはモジュールか
ら最も近い電源エリア・バンプまでの距離を、ｘｙ座標
系のｘ方向成分とｙ方向成分に分けて計算し、前記遅延
変動比率計算工程は、あらかじめ設定されたｘ方向成分
の係数群およびｙ方向成分の係数群の中から、それぞれ
前記距離計算工程で求めたｘ方向成分の距離の範囲およ
びｙ方向成分の距離の範囲に対応する係数を選択し、該
ｘ方向成分の係数、該ｙ方向成分の係数および電源エリ
ア・バンプに印加される電源電圧値に基づいて、論理セ
ルまたはモジュールごとに前記変動比率を計算すること
を特徴とする付記１に記載の電圧変動反映遅延計算方
法。
【００５７】（付記５）エリア・バンプで形成された電
源端子および信号端子を有する半導体集積回路を構成す
る各論理セルまたはモジュールの電源電圧の変動による
遅延値を計算するにあたって、設計データから各論理セ
ルまたはモジュールの配置位置情報を取得する配置位置
情報取得工程と、設計データから各電源エリア・バンプ
の配置位置情報を取得するバンプ位置情報取得工程と、
前記配置位置情報取得工程で取得した各論理セルまたは
モジュールの配置位置情報、および前記バンプ位置情報
取得工程で取得した各電源エリア・バンプの配置位置情
報に基づいて、論理セルまたはモジュールごとに、論理
セルまたはモジュールから最も近い電源エリア・バンプ
までの距離を計算する距離計算工程と、前記距離計算工
程で求めた距離、および電源エリア・バンプに印加され
る電源電圧値に基づいて、論理セルまたはモジュールご
とに、論理セルまたはモジュールに実際に印加されると
推定される電源電圧を計算する電源電圧計算工程と、前
記電源電圧計算工程で求めた電源電圧に対応する遅延値
のライブラリを選択するライブラリ選択工程と、を含む
ことを特徴とする電圧変動反映遅延計算方法。
【００５８】（付記６）前記電源電圧計算工程は、あら
かじめ設定された係数群の中から、前記距離計算工程で
求めた距離の範囲に対応する係数を選択し、該係数およ
び電源エリア・バンプに印加される電源電圧値に基づい
て、論理セルまたはモジュールごとに、論理セルまたは
モジュールに実際に印加されると推定される電源電圧を
計算することを特徴とする付記５に記載の電圧変動反映
遅延計算方法。
【００５９】（付記７）前記距離計算工程は、論理セル
またはモジュールごとに、論理セルまたはモジュールか
ら最も近い電源エリア・バンプまでの距離を、ｘｙ座標
系のｘ方向成分とｙ方向成分に分けて計算し、前記電源
電圧計算工程は、前記距離計算工程で求めたｘ方向成分
の距離、ｙ方向成分の距離および電源エリア・バンプに
印加される電源電圧値に基づいて、論理セルまたはモジ
ュールごとに、論理セルまたはモジュールに実際に印加
されると推定される電源電圧を計算することを特徴とす
る付記５に記載の電圧変動反映遅延計算方法。
【００６０】（付記８）前記距離計算工程は、論理セル
またはモジュールごとに、論理セルまたはモジュールか
ら最も近い電源エリア・バンプまでの距離を、ｘｙ座標
系のｘ方向成分とｙ方向成分に分けて計算し、前記電源
電圧計算工程は、あらかじめ設定されたｘ方向成分の係
数群およびｙ方向成分の係数群の中から、それぞれ前記
距離計算工程で求めたｘ方向成分の距離の範囲およびｙ
方向成分の距離の範囲に対応する係数を選択し、該ｘ方
向成分の係数、該ｙ方向成分の係数および電源エリア・
バンプに印加される電源電圧値に基づいて、論理セルま
たはモジュールごとに、論理セルまたはモジュールに実
際に印加されると推定される電源電圧を計算することを
特徴とする付記５に記載の電圧変動反映遅延計算方法。
【００６１】（付記９）エリア・バンプで形成された電
源端子および信号端子を有する半導体集積回路を構成す
る各論理セルまたはモジュールの電源電圧の変動による
遅延値を計算する電圧変動反映遅延計算システムであっ
て、設計データから各論理セルまたはモジュールの配置
位置情報を取得して格納する配置位置情報取得手段と、
設計データから各電源エリア・バンプの配置位置情報を
取得して格納するバンプ位置情報取得手段と、前記配置
位置情報取得手段により取得された各論理セルまたはモ
ジュールの配置位置情報、および前記バンプ位置情報取
得手段により取得された各電源エリア・バンプの配置位
置情報に基づいて、論理セルまたはモジュールごとに、
論理セルまたはモジュールから最も近い電源エリア・バ
ンプまでの距離を計算する距離計算手段と、標準状態の
遅延値としてあらかじめ設定された標準遅延値が格納さ
れているライブラリを用意したライブラリ格納手段と、
前記距離計算手段により計算された距離、および電源エ
リア・バンプに印加される電源電圧値に基づいて、論理
セルまたはモジュールごとに、前記標準遅延値に対する
遅延値の変動比率を計算する遅延変動比率計算手段と、
前記遅延変動比率計算手段により計算された前記変動比
率、および前記標準遅延値に基づいて、論理セルまたは
モジュールごとに、論理セルまたはモジュールに実際に
印加されると推定される電源電圧を考慮した遅延値を計
算する遅延計算手段と、設計データの論理セルまたはモ
ジュール、または電源エリア・バンプの配置位置が変更
されたことを前記配置位置情報取得手段および前記バン
プ位置情報取得手段に通知するデータ監視手段と、を具
備することを特徴とする電圧変動反映遅延計算システ
ム。
【００６２】（付記１０）エリア・バンプで形成された
電源端子および信号端子を有する半導体集積回路を構成
する各論理セルまたはモジュールの電源電圧の変動によ
る遅延値を計算する電圧変動反映遅延計算システムであ
って、設計データから各論理セルまたはモジュールの配
置位置情報を取得して格納する配置位置情報取得手段
と、設計データから各電源エリア・バンプの配置位置情
報を取得して格納するバンプ位置情報取得手段と、前記
配置位置情報取得手段により取得された各論理セルまた
はモジュールの配置位置情報、および前記バンプ位置情
報取得手段により取得された各電源エリア・バンプの配
置位置情報に基づいて、論理セルまたはモジュールごと
に、論理セルまたはモジュールから最も近い電源エリア
・バンプまでの距離を計算する距離計算手段と、前記距
離計算手段により計算された距離、および電源エリア・
バンプに印加される電源電圧値に基づいて、論理セルま
たはモジュールごとに、論理セルまたはモジュールに実
際に印加されると推定される電源電圧を計算する電源電
圧計算手段と、電源電圧ごとに設計ツールで使用される
遅延値が格納されているライブラリを用意したライブラ
リ・データベースと、前記ライブラリ・データベースか
ら設計データに、論理セルまたはモジュールごとに、前
記電源電圧計算手段により計算された電源電圧に対応す
るライブラリを供給するライブラリ選択手段と、設計デ
ータの論理セルまたはモジュール、または電源エリア・
バンプの配置位置が変更されたことを前記配置位置情報
取得手段および前記バンプ位置情報取得手段に通知する
データ監視手段と、を具備することを特徴とする電圧変
動反映遅延計算システム。
【００６３】（付記１１）前記遅延変動比率計算手段
は、あらかじめ設定された係数群の中から、前記距離計
算手段により計算された距離の範囲に対応する係数を選
択し、該係数および電源エリア・バンプに印加される電
源電圧値に基づいて、論理セルまたはモジュールごとに
前記変動比率を計算することを特徴とする付記９に記載
の電圧変動反映遅延計算システム。
【００６４】（付記１２）前記距離計算手段は、論理セ
ルまたはモジュールごとに、論理セルまたはモジュール
から最も近い電源エリア・バンプまでの距離を、ｘｙ座
標系のｘ方向成分とｙ方向成分に分けて計算し、前記遅
延変動比率計算手段は、前記距離計算手段により計算さ
れたｘ方向成分の距離、ｙ方向成分の距離および電源エ
リア・バンプに印加される電源電圧値に基づいて、論理
セルまたはモジュールごとに前記変動比率を計算するこ
とを特徴とする付記９に記載の電圧変動反映遅延計算シ
ステム。
【００６５】（付記１３）前記距離計算手段は、論理セ
ルまたはモジュールごとに、論理セルまたはモジュール
から最も近い電源エリア・バンプまでの距離を、ｘｙ座
標系のｘ方向成分とｙ方向成分に分けて計算し、前記遅
延変動比率計算手段は、あらかじめ設定されたｘ方向成
分の係数群およびｙ方向成分の係数群の中から、それぞ
れ前記距離計算手段により計算されたｘ方向成分の距離
の範囲およびｙ方向成分の距離の範囲に対応する係数を
選択し、該ｘ方向成分の係数、該ｙ方向成分の係数およ
び電源エリア・バンプに印加される電源電圧値に基づい
て、論理セルまたはモジュールごとに前記変動比率を計
算することを特徴とする付記９に記載の電圧変動反映遅
延計算システム。
【００６６】（付記１４）前記電源電圧計算手段は、あ
らかじめ設定された係数群の中から、前記距離計算手段
により計算された距離の範囲に対応する係数を選択し、
該係数および電源エリア・バンプに印加される電源電圧
値に基づいて、論理セルまたはモジュールごとに、論理
セルまたはモジュールに実際に印加されると推定される
電源電圧を計算することを特徴とする付記１０に記載の
電圧変動反映遅延計算システム。
【００６７】（付記１５）前記距離計算手段は、論理セ
ルまたはモジュールごとに、論理セルまたはモジュール
から最も近い電源エリア・バンプまでの距離を、ｘｙ座
標系のｘ方向成分とｙ方向成分に分けて計算し、前記電
源電圧計算手段は、前記距離計算手段により計算された
ｘ方向成分の距離、ｙ方向成分の距離および電源エリア
・バンプに印加される電源電圧値に基づいて、論理セル
またはモジュールごとに、論理セルまたはモジュールに
実際に印加されると推定される電源電圧を計算すること
を特徴とする付記１０に記載の電圧変動反映遅延計算シ
ステム。
【００６８】（付記１６）前記距離計算手段は、論理セ
ルまたはモジュールごとに、論理セルまたはモジュール
から最も近い電源エリア・バンプまでの距離を、ｘｙ座
標系のｘ方向成分とｙ方向成分に分けて計算し、前記電
源電圧計算手段は、あらかじめ設定されたｘ方向成分の
係数群およびｙ方向成分の係数群の中から、それぞれ前
記距離計算手段により計算されたｘ方向成分の距離の範
囲およびｙ方向成分の距離の範囲に対応する係数を選択
し、該ｘ方向成分の係数、該ｙ方向成分の係数および電
源エリア・バンプに印加される電源電圧値に基づいて、
論理セルまたはモジュールごとに、論理セルまたはモジ
ュールに実際に印加されると推定される電源電圧を計算
することを特徴とする付記１０に記載の電圧変動反映遅
延計算システム。
【００６９】（付記１７）エリア・バンプで形成された
電源端子および信号端子を有する半導体集積回路を設計
するにあたって、上記付記１〜８のいずれか一つに記載
の電圧変動反映遅延計算方法を適用してタイミング・ド
リブンをおこないながらレイアウト処理をおこなうこと
を特徴とする半導体集積回路の設計方法。
【００７０】（付記１８）エリア・バンプで形成された
電源端子および信号端子を有する半導体集積回路を設計
するにあたって、上記付記１〜８のいずれか一つに記載
の電圧変動反映遅延計算方法を適用してレイアウト処理
後のタイミング検証処理をおこなうことを特徴とする半
導体集積回路の設計方法。
【００７１】（付記１９）エリア・バンプで形成された
電源端子および信号端子を有する半導体集積回路を設計
するにあたって、上記付記１〜８のいずれか一つに記載
の電圧変動反映遅延計算方法を適用してフロアプランま
たは配置をおこない、該フロアプランまたは配置の情報
をフィードバックして論理を最適化する論理最適化処理
をおこなうことを特徴とする半導体集積回路の設計方
法。
【００７２】（付記２０）エリア・バンプで形成された
電源端子および信号端子を有する半導体集積回路を構成
する各論理セルまたはモジュールの電源電圧を計算する
にあたって、設計データから各論理セルまたはモジュー
ルの配置位置情報を取得する配置位置情報取得工程と、
設計データから各電源エリア・バンプの配置位置情報を
取得するバンプ位置情報取得工程と、前記配置位置情報
取得工程で取得した各論理セルまたはモジュールの配置
位置情報、および前記バンプ位置情報取得工程で取得し
た各電源エリア・バンプの配置位置情報に基づいて、論
理セルまたはモジュールごとに、論理セルまたはモジュ
ールから最も近い電源エリア・バンプまでの距離を計算
する距離計算工程と、前記距離計算工程で求めた距離、
および電源エリア・バンプに印加される電源電圧値に基
づいて、論理セルまたはモジュールごとに、論理セルま
たはモジュールに実際に印加されると推定される電源電
圧を計算する電源電圧計算工程と、を含むことを特徴と
する電源電圧計算方法。
【００７３】（付記２１）前記電源電圧計算工程は、あ
らかじめ設定された係数群の中から、前記距離計算工程
で求めた距離の範囲に対応する係数を選択し、該係数お
よび電源エリア・バンプに印加される電源電圧値に基づ
いて、論理セルまたはモジュールごとに、論理セルまた
はモジュールに実際に印加されると推定される電源電圧
を計算することを特徴とする付記２０に記載の電源電圧
計算方法。
【００７４】（付記２２）前記距離計算工程は、論理セ
ルまたはモジュールごとに、論理セルまたはモジュール
から最も近い電源エリア・バンプまでの距離を、ｘｙ座
標系のｘ方向成分とｙ方向成分に分けて計算し、前記電
源電圧計算工程は、前記距離計算工程で求めたｘ方向成
分の距離、ｙ方向成分の距離および電源エリア・バンプ
に印加される電源電圧値に基づいて、論理セルまたはモ
ジュールごとに、論理セルまたはモジュールに実際に印
加されると推定される電源電圧を計算することを特徴と
する付記２０に記載の電源電圧計算方法。
【００７５】（付記２３）前記距離計算工程は、論理セ
ルまたはモジュールごとに、論理セルまたはモジュール
から最も近い電源エリア・バンプまでの距離を、ｘｙ座
標系のｘ方向成分とｙ方向成分に分けて計算し、前記電
源電圧計算工程は、あらかじめ設定されたｘ方向成分の
係数群およびｙ方向成分の係数群の中から、それぞれ前
記距離計算工程で求めたｘ方向成分の距離の範囲および
ｙ方向成分の距離の範囲に対応する係数を選択し、該ｘ
方向成分の係数、該ｙ方向成分の係数および電源エリア
・バンプに印加される電源電圧値に基づいて、論理セル
またはモジュールごとに、論理セルまたはモジュールに
実際に印加されると推定される電源電圧を計算すること
を特徴とする付記２０に記載の電源電圧計算方法。
【００７６】
【発明の効果】本発明によれば、論理セルまたはモジュ
ールと電源エリア・バンプとの距離に基づいて、論理セ
ルまたはモジュールに実際に印加される電源電圧の変動
を見積もるので、設計ＴＡＴの増大を最小限に抑えつ
つ、各論理セルやモジュールについて電圧変動の影響を
考慮した遅延値を求めることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる電圧変動反映遅
延計算方法を実施するための電圧変動反映遅延計算シス
テムの構成を示す概略図である。
【図２】本発明の実施の形態１にかかる電圧変動反映遅
延計算方法の処理手順を示すフローチャートである。
【図３】本発明の実施の形態１にかかる電圧変動反映遅
延計算方法を説明するために、エリア・バンプ付近を模
式的に示す図である。
【図４】本発明の実施の形態１にかかる電圧変動反映遅
延計算方法を適用した論理設計処理の手順を示すフロー
チャートである。
【図５】本発明の実施の形態１にかかる電圧変動反映遅
延計算方法を適用した物理設計処理の手順を示すフロー
チャートである。
【図６】本発明の実施の形態２にかかる電圧変動反映遅
延計算方法を実施するための電圧変動反映遅延計算シス
テムの構成を示す概略図である。
【図７】本発明の実施の形態２にかかる電圧変動反映遅
延計算方法の処理手順を示すフローチャートである。
【符号の説明】
１ セル配置位置情報取得部 ２ バンプ位置情報取得部 ３ セル−バンプ間距離計算部 ４ 遅延変動比率計算部 ５ 遅延計算部 ６ ライブラリ格納部 ７ データ監視部 １４ 電源電圧計算部 １５ ライブラリ選択部 １６ ライブラリ・データベース ４１，５３ 電圧変動反映遅延計算システム
フロントページの続き Ｆターム(参考） 5B046 AA08 BA05 JA01 KA06 5F064 BB02 DD03 DD24 DD44 EE47 EE52 HH09 HH10 HH11 HH12

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 エリア・バンプで形成された電源端子お
    よび信号端子を有する半導体集積回路を構成する各論理
    セルまたはモジュールの電源電圧の変動による遅延値を
    計算するにあたって、 設計データから各論理セルまたはモジュールの配置位置
    情報を取得する配置位置情報取得工程と、 設計データから各電源エリア・バンプの配置位置情報を
    取得するバンプ位置情報取得工程と、 前記配置位置情報取得工程で取得した各論理セルまたは
    モジュールの配置位置情報、および前記バンプ位置情報
    取得工程で取得した各電源エリア・バンプの配置位置情
    報に基づいて、論理セルまたはモジュールごとに、論理
    セルまたはモジュールから最も近い電源エリア・バンプ
    までの距離を計算する距離計算工程と、 前記距離計算工程で求めた距離、および電源エリア・バ
    ンプに印加される電源電圧値に基づいて、論理セルまた
    はモジュールごとに、標準状態の遅延値としてあらかじ
    め設定された標準遅延値に対する遅延値の変動比率を計
    算する遅延変動比率計算工程と、 前記遅延変動比率計算工程で求めた前記変動比率、およ
    び前記標準遅延値に基づいて、論理セルまたはモジュー
    ルごとに、論理セルまたはモジュールに実際に印加され
    ると推定される電源電圧を考慮した遅延値を計算する遅
    延計算工程と、 を含むことを特徴とする電圧変動反映遅延計算方法。
  2. 【請求項２】 前記遅延変動比率計算工程は、あらかじ
    め設定された係数群の中から、前記距離計算工程で求め
    た距離の範囲に対応する係数を選択し、該係数および電
    源エリア・バンプに印加される電源電圧値に基づいて、
    論理セルまたはモジュールごとに前記変動比率を計算す
    ることを特徴とする請求項１に記載の電圧変動反映遅延
    計算方法。
  3. 【請求項３】 前記距離計算工程は、論理セルまたはモ
    ジュールごとに、論理セルまたはモジュールから最も近
    い電源エリア・バンプまでの距離を、ｘｙ座標系のｘ方
    向成分とｙ方向成分に分けて計算し、 前記遅延変動比率計算工程は、前記距離計算工程で求め
    たｘ方向成分の距離、ｙ方向成分の距離および電源エリ
    ア・バンプに印加される電源電圧値に基づいて、論理セ
    ルまたはモジュールごとに前記変動比率を計算すること
    を特徴とする請求項１に記載の電圧変動反映遅延計算方
    法。
  4. 【請求項４】 前記距離計算工程は、論理セルまたはモ
    ジュールごとに、論理セルまたはモジュールから最も近
    い電源エリア・バンプまでの距離を、ｘｙ座標系のｘ方
    向成分とｙ方向成分に分けて計算し、 前記遅延変動比率計算工程は、あらかじめ設定されたｘ
    方向成分の係数群およびｙ方向成分の係数群の中から、
    それぞれ前記距離計算工程で求めたｘ方向成分の距離の
    範囲およびｙ方向成分の距離の範囲に対応する係数を選
    択し、該ｘ方向成分の係数、該ｙ方向成分の係数および
    電源エリア・バンプに印加される電源電圧値に基づい
    て、論理セルまたはモジュールごとに前記変動比率を計
    算することを特徴とする請求項１に記載の電圧変動反映
    遅延計算方法。
  5. 【請求項５】 エリア・バンプで形成された電源端子お
    よび信号端子を有する半導体集積回路を構成する各論理
    セルまたはモジュールの電源電圧の変動による遅延値を
    計算するにあたって、 設計データから各論理セルまたはモジュールの配置位置
    情報を取得する配置位置情報取得工程と、 設計データから各電源エリア・バンプの配置位置情報を
    取得するバンプ位置情報取得工程と、 前記配置位置情報取得工程で取得した各論理セルまたは
    モジュールの配置位置情報、および前記バンプ位置情報
    取得工程で取得した各電源エリア・バンプの配置位置情
    報に基づいて、論理セルまたはモジュールごとに、論理
    セルまたはモジュールから最も近い電源エリア・バンプ
    までの距離を計算する距離計算工程と、 前記距離計算工程で求めた距離、および電源エリア・バ
    ンプに印加される電源電圧値に基づいて、論理セルまた
    はモジュールごとに、論理セルまたはモジュールに実際
    に印加されると推定される電源電圧を計算する電源電圧
    計算工程と、 前記電源電圧計算工程で求めた電源電圧に対応する遅延
    値のライブラリを選択するライブラリ選択工程と、 を含むことを特徴とする電圧変動反映遅延計算方法。
  6. 【請求項６】 前記電源電圧計算工程は、あらかじめ設
    定された係数群の中から、前記距離計算工程で求めた距
    離の範囲に対応する係数を選択し、該係数および電源エ
    リア・バンプに印加される電源電圧値に基づいて、論理
    セルまたはモジュールごとに、論理セルまたはモジュー
    ルに実際に印加されると推定される電源電圧を計算する
    ことを特徴とする請求項５に記載の電圧変動反映遅延計
    算方法。
  7. 【請求項７】 前記距離計算工程は、論理セルまたはモ
    ジュールごとに、論理セルまたはモジュールから最も近
    い電源エリア・バンプまでの距離を、ｘｙ座標系のｘ方
    向成分とｙ方向成分に分けて計算し、 前記電源電圧計算工程は、前記距離計算工程で求めたｘ
    方向成分の距離、ｙ方向成分の距離および電源エリア・
    バンプに印加される電源電圧値に基づいて、論理セルま
    たはモジュールごとに、論理セルまたはモジュールに実
    際に印加されると推定される電源電圧を計算することを
    特徴とする請求項５に記載の電圧変動反映遅延計算方
    法。
  8. 【請求項８】 前記距離計算工程は、論理セルまたはモ
    ジュールごとに、論理セルまたはモジュールから最も近
    い電源エリア・バンプまでの距離を、ｘｙ座標系のｘ方
    向成分とｙ方向成分に分けて計算し、 前記電源電圧計算工程は、あらかじめ設定されたｘ方向
    成分の係数群およびｙ方向成分の係数群の中から、それ
    ぞれ前記距離計算工程で求めたｘ方向成分の距離の範囲
    およびｙ方向成分の距離の範囲に対応する係数を選択
    し、該ｘ方向成分の係数、該ｙ方向成分の係数および電
    源エリア・バンプに印加される電源電圧値に基づいて、
    論理セルまたはモジュールごとに、論理セルまたはモジ
    ュールに実際に印加されると推定される電源電圧を計算
    することを特徴とする請求項５に記載の電圧変動反映遅
    延計算方法。
  9. 【請求項９】 エリア・バンプで形成された電源端子お
    よび信号端子を有する半導体集積回路を構成する各論理
    セルまたはモジュールの電源電圧の変動による遅延値を
    計算する電圧変動反映遅延計算システムであって、 設計データから各論理セルまたはモジュールの配置位置
    情報を取得して格納する配置位置情報取得手段と、 設計データから各電源エリア・バンプの配置位置情報を
    取得して格納するバンプ位置情報取得手段と、 前記配置位置情報取得手段により取得された各論理セル
    またはモジュールの配置位置情報、および前記バンプ位
    置情報取得手段により取得された各電源エリア・バンプ
    の配置位置情報に基づいて、論理セルまたはモジュール
    ごとに、論理セルまたはモジュールから最も近い電源エ
    リア・バンプまでの距離を計算する距離計算手段と、 標準状態の遅延値としてあらかじめ設定された標準遅延
    値が格納されているライブラリを用意したライブラリ格
    納手段と、 前記距離計算手段により計算された距離、および電源エ
    リア・バンプに印加される電源電圧値に基づいて、論理
    セルまたはモジュールごとに、前記標準遅延値に対する
    遅延値の変動比率を計算する遅延変動比率計算手段と、 前記遅延変動比率計算手段により計算された前記変動比
    率、および前記標準遅延値に基づいて、論理セルまたは
    モジュールごとに、論理セルまたはモジュールに実際に
    印加されると推定される電源電圧を考慮した遅延値を計
    算する遅延計算手段と、 設計データの論理セルまたはモジュール、または電源エ
    リア・バンプの配置位置が変更されたことを前記配置位
    置情報取得手段および前記バンプ位置情報取得手段に通
    知するデータ監視手段と、 を具備することを特徴とする電圧変動反映遅延計算シス
    テム。
  10. 【請求項１０】 エリア・バンプで形成された電源端子
    および信号端子を有する半導体集積回路を構成する各論
    理セルまたはモジュールの電源電圧の変動による遅延値
    を計算する電圧変動反映遅延計算システムであって、 設計データから各論理セルまたはモジュールの配置位置
    情報を取得して格納する配置位置情報取得手段と、 設計データから各電源エリア・バンプの配置位置情報を
    取得して格納するバンプ位置情報取得手段と、 前記配置位置情報取得手段により取得された各論理セル
    またはモジュールの配置位置情報、および前記バンプ位
    置情報取得手段により取得された各電源エリア・バンプ
    の配置位置情報に基づいて、論理セルまたはモジュール
    ごとに、論理セルまたはモジュールから最も近い電源エ
    リア・バンプまでの距離を計算する距離計算手段と、 前記距離計算手段により計算された距離、および電源エ
    リア・バンプに印加される電源電圧値に基づいて、論理
    セルまたはモジュールごとに、論理セルまたはモジュー
    ルに実際に印加されると推定される電源電圧を計算する
    電源電圧計算手段と、 電源電圧ごとに設計ツールで使用される遅延値が格納さ
    れているライブラリを用意したライブラリ・データベー
    スと、 前記ライブラリ・データベースから設計データに、論理
    セルまたはモジュールごとに、前記電源電圧計算手段に
    より計算された電源電圧に対応するライブラリを供給す
    るライブラリ選択手段と、 設計データの論理セルまたはモジュール、または電源エ
    リア・バンプの配置位置が変更されたことを前記配置位
    置情報取得手段および前記バンプ位置情報取得手段に通
    知するデータ監視手段と、 を具備することを特徴とする電圧変動反映遅延計算シス
    テム。
JP2002075481A 2002-03-19 2002-03-19 電圧変動反映遅延計算方法および電圧変動反映遅延計算システム Pending JP2003271696A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002075481A JP2003271696A (ja) 2002-03-19 2002-03-19 電圧変動反映遅延計算方法および電圧変動反映遅延計算システム
US10/345,989 US7171641B2 (en) 2002-03-19 2003-01-17 Voltage change reflecting delay calculation method, and voltage change reflecting delay calculation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002075481A JP2003271696A (ja) 2002-03-19 2002-03-19 電圧変動反映遅延計算方法および電圧変動反映遅延計算システム

Publications (1)

Publication Number Publication Date
JP2003271696A true JP2003271696A (ja) 2003-09-26

Family

ID=28035368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002075481A Pending JP2003271696A (ja) 2002-03-19 2002-03-19 電圧変動反映遅延計算方法および電圧変動反映遅延計算システム

Country Status (2)

Country Link
US (1) US7171641B2 (ja)
JP (1) JP2003271696A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268694A (ja) * 2004-03-22 2005-09-29 Sony Corp 半導体集積回路およびその作製方法
JP2007200042A (ja) * 2006-01-26 2007-08-09 Fujitsu Ltd 回路設計方法および回路設計プログラム
JP2008041097A (ja) * 2006-08-08 2008-02-21 Samsung Electronics Co Ltd ゲートレベルでの動的シミュレーション方法及び装置
US8458633B2 (en) 2009-05-20 2013-06-04 Nec Corporation Semiconductor integrated circuit design apparatus and method for analyzing a delay in a semiconductor integrated circuit

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4769687B2 (ja) * 2006-10-30 2011-09-07 富士通セミコンダクター株式会社 タイミング検証方法、タイミング検証装置及びタイミング検証プログラム
US8141028B2 (en) * 2008-01-15 2012-03-20 International Business Machines Corporation Structure for identifying and implementing flexible logic block logic for easy engineering changes
US8181148B2 (en) * 2008-01-15 2012-05-15 International Business Machines Corporation Method for identifying and implementing flexible logic block logic for easy engineering changes
US9183335B2 (en) * 2013-03-21 2015-11-10 Synopsys, Inc. Dynamic power driven clock tree synthesis (CTS)
JP2015166981A (ja) * 2014-03-04 2015-09-24 株式会社ソシオネクスト レイアウト検証方法、検証装置、及び検証プログラム
CN104269181B (zh) * 2014-09-25 2017-08-11 河南机电高等专科学校 一种行星式光盘刻录机
KR102401602B1 (ko) 2017-05-08 2022-05-25 삼성전자주식회사 셀들의 전원 전압 변화 및 셀들간 영향을 고려하는 집적 회로의 설계 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000099554A (ja) 1998-09-21 2000-04-07 Matsushita Electric Ind Co Ltd 論理ブロック配置方法、遅延ライブラリ及び遅延時間算出方法
US6934924B2 (en) * 2003-01-31 2005-08-23 Terachip Inc. Layout methodology and system for automated place and route

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268694A (ja) * 2004-03-22 2005-09-29 Sony Corp 半導体集積回路およびその作製方法
JP2007200042A (ja) * 2006-01-26 2007-08-09 Fujitsu Ltd 回路設計方法および回路設計プログラム
JP2008041097A (ja) * 2006-08-08 2008-02-21 Samsung Electronics Co Ltd ゲートレベルでの動的シミュレーション方法及び装置
US8458633B2 (en) 2009-05-20 2013-06-04 Nec Corporation Semiconductor integrated circuit design apparatus and method for analyzing a delay in a semiconductor integrated circuit

Also Published As

Publication number Publication date
US7171641B2 (en) 2007-01-30
US20030182637A1 (en) 2003-09-25

Similar Documents

Publication Publication Date Title
KR102402673B1 (ko) Beol의 공정 변이를 고려하여 집적 회로를 설계하기 위한 컴퓨터 구현 방법 및 컴퓨팅 시스템
US6675139B1 (en) Floor plan-based power bus analysis and design tool for integrated circuits
JP5224642B2 (ja) 集積回路のレイアウト方法及びコンピュータプログラム
US20030014201A1 (en) Floor plan development electromigration and voltage drop analysis tool
US20060036980A1 (en) Method and apparatus for jitter analysis and program therefor
US9348965B2 (en) Parasitic component library and method for efficient circuit design and simulation using the same
US20130290834A1 (en) Synchronized three-dimensional display of connected documents
WO2008106347A1 (en) System and method for sign-off timing closure of a vlsi chip
JP2006209702A (ja) 半導体装置設計プログラム
US8291361B2 (en) System and method for supporting layout design of semiconductor integrated circuit
JP2003271696A (ja) 電圧変動反映遅延計算方法および電圧変動反映遅延計算システム
JP4946573B2 (ja) デカップリングセル配置方法及びデカップリングセル配置装置
KR20090077692A (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 프로그램 및반도체 장치의 제조 시스템
JP5125768B2 (ja) 電源網解析装置、電源網解析方法及び電源網解析プログラム
US8490041B2 (en) Automated integrated circuit clock insertion
US10860774B2 (en) Methodology for pattern density optimization
US6941532B2 (en) Clock skew verification methodology for grid-based design
US6820048B1 (en) 4 point derating scheme for propagation delay and setup/hold time computation
US20070220471A1 (en) Cell placement taking into account consumed current amount
US20100152876A1 (en) Method for generating layout pattern of semiconductor device and layout pattern generating apparatus
JP4851216B2 (ja) 半導体集積回路における試験時の電源供給方法および半導体集積回路用ｃａｄシステム
JP2009048505A (ja) 回路動作検証装置、回路動作検証方法、半導体集積回路の製造方法、制御プログラム、およびコンピュータ読み取り可能な可読記憶媒体
US20090150138A1 (en) Apparatus and method for analyzing circuit
KR102395474B1 (ko) 반도체 소자의 특성 예측 방법 및 반도체 소자의 특성 예측 장치
US10289784B1 (en) Determination of clock path delays and implementation of a circuit design

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080401