JPH1032254A

JPH1032254A - 半導体装置の自動配線方法、ネットディレイの計算方法及び記憶媒体

Info

Publication number: JPH1032254A
Application number: JP8187394A
Authority: JP
Inventors: Hiroshi Tanaka; 中博田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-07-17
Filing date: 1996-07-17
Publication date: 1998-02-03

Abstract

(57)【要約】【課題】配線自体による性能（タイミング、消費電
力、クロストーク等）を考慮した高性能な性能指向型の
自動配線方法、及び、ネットが部分的に変更されたとき
に任意の２点間のネットディレイを高速に計算する方法
を提供する。【解決手段】信号線の概略の経路を求め、タイミング
や消費電力、クロストーク等（以下、合わせて性能と呼
ぶ）を解析し、その解析結果を基に性能制約を生成し、
性能に与える影響が大きい概略の経路を部分的に変えて
分岐点を移動する操作によって、性能制約を満たすよう
に配線し、残りの信号線の概略配線を改良し、その概略
の経路に従って配線する。分岐点毎に下流側の総容量を
保持し、ネットが変更されたときに、変更箇所からソー
ス側とシンク側に１回ずつ経路を辿ることで保持された
値を更新し、任意のシンクまでのディレイを高速に求め
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の自動
配線方法、ネットディレイの計算方法及びネットのデー
タ構造に係る。特に、半導体集積回路の一般信号線の配
線処理において、高精度に性能を考慮して最適化する自
動配線方法、及び、ネットが部分的に変更された際に任
意の２点間のネットディレイを高速に計算するためのネ
ットディレイの計算方法及びそのためのネットのデータ
構造に関する。

【０００２】

【従来の技術】一般に、半導体集積回路上の配線には、
例えば、一般信号線と、クロックや電源線等の特殊配線
等がある。アナログ系設計やＣＡＤでは、動作保証のた
めに一般信号線についても反射を考慮したり、配線長を
揃えたりして、配線が行われていた。このように、性能
を最適化する配線を性能指向型の配線という。

【０００３】ところで、従来における大規模デジタル回
路では、主に、クロックや電源線など特殊な配線につい
てのみ性能を考慮した配線が行われていた。ここでいう
「性能」とは、例えば、ディレイ、スキュー（複数のフ
リップフロップ又はラッチ等への信号到達時間差）、電
圧降下、エレクトロマイグレーション、スイッチングノ
イズ等である。

【０００４】また、従来、一般配線に関して、このよう
な性能を考慮する配線方法としては、次のような方法が
なされている。（ａ）詳細配線経路を使って遅延解析を行い、予め定め
られたタイミング制約に違反する場合、パラレル配線や
クロス配線を除去することで配線容量を減少させ、タイ
ミング制約を満足させる方法（特開平４−１５１８５３
号公報）、なお、「タイミング制約」とは、例えば、ソ
ース−シンク間のディレイに関する制約である。（ｂ）所定の長さ以上の経路を新しい配線層で実現する
ことで遅延改善を狙った方法（特開平４−１３４８４６
号公報）、（ｃ）ゲートの配置情報から見積もられた仮想配線によ
り遅延解析を行い、仮想配線長やタイミングから求まる
最長配線長、もしくは、配線層の電気特性の違い等を利
用してタイミングに関する制約を満たす経路を求める方
法（特開平５−１４３６９２号、特開平６−２８３６０
２号、特開平７−３６９６０号公報）、（ｄ）配線容量を含む負荷容量をゲートの駆動能力範囲
内に収めることで低消費電力の半導体集積回路を得る方
法（特開平６−３０２６９６号公報）。

【０００５】

【発明が解決しようとする課題】しかしながら、上述の
ような従来技術においては、以下のような問題点があっ
た。（１）除去したパラレル配線やクロス配線の再配線が問
題となること（２）配線層の増加を招きコストが増加すること（３）配線長や配線層の電気特性だけではタイミング制
約を満足できるとは限らないこと（４）ゲート駆動能力のみを考慮しても消費電力削減は
難しいこと上記（１）〜（３）については、配線遅延はその長さに
比例するという考えに基づいている為に生じる問題点で
ある。また上記（４）については、信号変化のタイミン
グを無視している為に起こる問題点である。

【０００６】そこで、本発明の目的は、配線の形状・信
号変化のタイミングを考慮に入れて、効率良く性能を最
適化できる自動配線方法を提供することにある。さら
に、本発明の他の目的は、ネット形状が部分的に変化し
たときに、高速にネットディレイを計算するネットディ
レイの計算方法及びネットのデータ構造を提供する。

【０００７】さらに、本発明の自動配線方法によれば、
概略配線後の性能見積り・制約生成により、迂回経路の
発生や分岐点の予想誤りによるパターン、形状等の見積
り誤差を防ぎ、また、分岐点の位置を移動することによ
り、従来の引き剥し再配線による経路形状の改良よりも
高速に性能の微調整を可能とし、より詳細な性能を評価
した性能指向型の配線を提供することを目的とする。

【０００８】また、本発明のネットディレイの計算方法
によれば、経路形状が部分的に変更されたときに、従来
の方法のようにすべて経路を辿る必要をなくし、必要最
小限のデータを変更するだけで済むようにして、非常に
高速にネットディレイを計算することを目的とする。

【０００９】また、本発明の自動配線方法によれば、高
速なネットディレイ計算方法を利用し、非常に高速な性
能指向型の配線をすることを目的とする。

【００１０】

【課題を解決するための手段】以上の課題に鑑み、本発
明によると、半導体装置の信号線の性能を考慮した配線
を行う半導体装置の自動配線方法において、信号線の概
略経路を求める概略配線処理と、前記概略配線処理によ
り求められた前記概略経路について性能を解析する性能
解析処理と、前記性能解析処理による解析結果に基づい
て性能制約を生成する性能制約生成処理と、前記性能に
与える影響が大きい前記概略経路である特別配線を部分
的に変更することにより、前記性能制約を満たすように
配線する特別配線処理と、前記特別配線以外の残りの前
記概略経路の信号線を改良する概略経路改良処理と、前
記特別配線処理及び前記概略経路改良処理により配線さ
れた経路に従って詳細配線する一般配線処理とを備えた
半導体装置の自動配線方法を提供するものである。

【００１１】また、本発明によると、半導体装置の任意
のソースからシンクまでの経路についてのネットディレ
イの計算方法において、あるネットの各々の分岐点に対
して、前記分岐点より前記ソースからみて下流側の子分
岐点と、一つ上流の分岐点である親分岐点と、及び、親
分岐点からみて一つ下流の自分を除く分岐点である兄弟
分岐点と、下流側の配線容量、ビア容量及び／又はゲー
ト入力容量等の各容量の総和である下流容量についての
データを予め求めておき、前記ネットが部分的に変更さ
れたときに、変更された部分からソースまでの経路上の
分岐点に限りその下流容量を再計算する場合、前記変更
された部分より下流の分岐点については、変更前の前記
下流容量及び前記親分岐点、前記兄弟分岐点及び子分岐
点についてのデータを、前記変更された必要最小限の部
分に限り更新し、各々の前記分岐点の前記下流容量を用
いることにより、特定のネットディレイを再計算するこ
とを特徴とするネットディレイの計算方法を提供する。

【００１２】さらに本発明によると、半導体装置の任意
のソースからシンクまでの経路についてのネットディレ
イの計算方法に用いられるデータが予め記憶されたコン
ピュータで読み取り可能な記憶媒体において、あるネッ
トの各々の分岐点に対して、前記分岐点より前記ソース
からみて下流側の子分岐点と、一つ上流の分岐点である
親分岐点と、及び、親分岐点からみて一つ下流の自分を
除く分岐点である兄弟分岐点と、下流側の配線容量、ビ
ア容量及び／又はゲート入力容量等の各容量の総和であ
る下流容量についてのデータが予め記録されたコンピュ
ータで読み取り可能な記憶媒体を提供するものである。

【００１３】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【００１４】図１に、本発明の自動配線方法に係る第１
の実施の形態の構成図を示す。本発明の自動配線方法
は、図１に示すように、概略配線処理１と、性能解析処
理２と、性能制約生成処理３と、特別配線処理４と、概
略経路改良処理５と、一般配線処理６とを備える。

【００１５】まず、概略配線処理１では、入力された電
気回路の論理的な接続に基づいて、配線長、配線混雑
度、設計時に要求される性能制約等を考慮して、各々の
ネットの概略経路を求める。概略経路の求め方は、例え
ば、格子展開法、線分探索法、チャネル配線法等が知ら
れており、本発明ではどのような方法を採用してもよ
く、特に限定しない。

【００１６】例えば、図２に、概略配線処理の説明図を
示す。図２（ａ）に示されるように、半導体集積回路２
１に、セル２２〜２４が設けられ、半導体集積回路２１
の周囲には、外部端子２５が複数備えられているとす
る。ここで、セル２２の出力から出力された信号をセル
２３及びセル２４の入力に配線する場合を想定する。そ
の際、図２（ｂ）に示されるように、概略格子２６を形
成し、セル２２の出力端子、セル２３及び２４の入力端
子について、概略格子２６における位置を求める。斜線
部分で示すように、求められたセルについての概略格子
のそれぞれの中心を、概略経路２７により接続する。そ
して、一般配線処理６等の以下の処理によって、例え
ば、図２（ｃ）に示すように、最終的に、このような概
略経路から詳細な配線２８が求められる。

【００１７】つぎに、性能解析処理２では、求めた概略
経路から配線長や分岐位置を見積り、これらを使って性
能を解析する。ここで、「性能」としては、例えば、
（１）タイミング、（２）消費電力、（３）クロストー
ク等が挙げられる。解析方法としては、特に限定するも
のではないが、以下に簡単に説明する。

【００１８】例えば、「性能」として（１）タイミング
を解析する場合を、図３に示す説明図を用いて説明す
る。まず、ゲートｇのディレイは容量に比例するので、
すべてのパスについて、パス上の各ゲートｇの出力ピン
に接続する概略経路ｇｐの配線容量ＣＬと、その概略経
路につながるゲートの入力容量Ｃ１及びＣ２の和を用い
ることによりゲートｇの遅延を求める。そして、概略経
路ｇｐの遅延は、見積もった配線長と分岐位置から、後
述する方法で求める。

【００１９】また、（２）消費電力を解析するには、ま
ず、タイミングを解析して、各ゲートｇにつながる概略
経路ｇｐの信号が変化する期間を算出する。そして、変
化する期間と、例えばゲートの信号変化確率（変化する
割合）とを考慮してチップ全体の消費電力を計算する。

【００２０】また、（３）クロストークを解析する場
合、同様に、まずタイミングを解析する。そして、ある
概略経路ｇｐのクロストークに注目したとき、概略経路
ｇｐの情報から、その概略経路ｇｐに隣接する可能性の
ある概略経路等を列挙する。さらに、それらの中で概略
経路ｇｐに隣接して並行できる配線長及び線間容量を計
算し、そのときのクロストーク量を求める。

【００２１】つぎに、性能制約生成処理３では、性能解
析処理２で得られた結果を元に、半導体集積回路全体と
して性能のスペックを満たすように、各概略経路に対し
て性能制約を生成する。「性能制約」としては、上述し
たように、例えば、（１）タイミング、（２）消費電
力、（３）クロストーク等についての制約・条件が挙げ
られる。タイミング制約については、ネットディレイ、
複数ネットによるパスディレイ等が考慮される。

【００２２】つぎに、特別配線処理４では、性能制約処
理３において指定された性能制約により、信号線の概略
経路を部分的に変更する。例えば、分岐点を移動する処
理を行う。このように部分的に変更することで、性能や
混雑度、配線可能性等を考慮しながら概略経路を求めた
り、もしくは、詳細な経路を決定するものである。この
特別配線処理４については、後で詳述する。

【００２３】概略経路改良処理５では、特別配線処理４
で決定された経路の情報を元に、性能制約で指定されて
いない信号線の概略経路を性能や混雑度、配線可能性等
を考慮しながら改良する。

【００２４】一般配線処理６では、概略経路改良処理５
で改良された概略経路に従って詳細経路を求めるもので
ある。

【００２５】以上のように、本発明は概略配線後のより
詳細な経路情報を解析することで、経路に関わる性能を
従来になく正確に解析することができる。また、性能制
約を満たす為に経路を部分的に変更（例えば、経路の分
岐位置を移動）することを特徴とする特別配線処理４を
含んだ構成となっている。

【００２６】以下に、特別配線処理４について詳細に説
明する。図４に、本発明の自動配線方法における特別配
線処理４の構成図を示す。本発明の特別配線処理４は、
図４に示すように、変更要素選択処理７と、候補経路列
挙処理８と、性能評価処理９と、経路決定処理１０とを
含む。このような構成により、上述のように、信号線の
概略経路を部分的に変更して分岐点を移動するものであ
る。

【００２７】また、図５に、本発明に係る特別配線処理
４による性能改善のための説明図を示す。図５（ａ）に
対象となる概略経路を示す。図５（ａ）において、概略
格子５１には、ソースＳ、シンクＡ〜Ｄが割り当てられ
ている。また、ソースＳから各シンクＡ〜Ｄには、２重
線で示されるような確定されている経路（概略経路）が
配線されている。

【００２８】ここでまず、変更要素選択処理７では、対
象となる概略経路について、変更する（分岐位置を移動
する）部分を選択・除去する処理である。図５（ｂ）に
おいて、例えば、シンクＢ、Ｄ間の経路の一部が選択・
除去された結果を示す。選択方法としては、例えば、ラ
ンダムに選択したり、性能に影響しそうな部分（性能が
悪いとされるシンクからソースまでのパスの一部等）を
選択する等が考えられる。本発明では、選択方法につい
ては、任意のものを適宜採用することができ、特に限定
しない。変更要素選択処理７については、後に詳述す
る。

【００２９】候補経路列挙処理８では、選択された経路
の一部分により分割される２つ以上のネットを相互接続
する経路を列挙する。この例では、図５（ｂ）におい
て、ソースＳ、シンクＡ及びＢを含むネットと、シンク
Ｃ及びＤを含むネットとを相互接続する経路を求める。
ここで、複数の経路を求める方法としては、例えば、レ
イアウト領域を細かい格子に分割し、結びたい２組の点
（もしくは線分、領域）のどちらか一方の点（以下、始
点と呼ぶ）から他方の点（以下、終点と呼ぶ）に到達す
るまで、格子に波紋が広がるように波を伝搬させるよう
な、迷路法と呼ばれる経路探索法方法を採用することが
できる。このような迷路法において、変更要素選択処理
７により分割されたネット上の、領域ｓ及びｔ内の複数
の点をそれぞれ始点・終点とし、複数の終点から経路を
逆追跡（どのように波が伝搬してきたかを逆に辿るこ
と）すれば、相互接続する複数の経路を列挙することが
できる。図５（ｃ）に、求められた複数の候補となる経
路を線分で示す。

【００３０】性能評価処理９は、列挙された候補となる
経路が決定された時の性能を評価する処理である。評価
する方法を特に限定するものではないが、例えば、タイ
ミングを考慮する場合、後述するネットディレイの計算
方法で高速に計算することができる。

【００３１】経路決定処理１０とは、列挙された経路の
中で最も性能制約を満たす経路を確定する処理である。
ここで、「最も性能制約を満たす経路」とは、例えば、
部分的には最も性能制約を満たしてはいないものの、全
体的には、最適であるような経路である。この例では、
図５（ｄ）に示すように、複数の候補の中から、ソース
ＳとシンクＤとを最短距離で接続する経路が決定された
（２重線）。

【００３２】さらに、従来のようなシンク毎の引き剥し
再配線によって経路を改良した結果の一例を図５（ｅ）
に示す。ここでは、例えば、シンクＤのディレイに注目
して、シンクＤを接続する経路を引き剥した後、シンク
Ｄのディレイが最小となるように再配線した。

【００３３】つぎに、図６に、本発明の自動配線方法の
特別配線処理４における変更要素選択処理７の構成図を
示す。本発明の実施の形態では、図６に示すように、性
能違反シンク列挙処理１１と、違反シンク経路列挙処理
１２と、違反セグメント・ビア列挙選択処理１３とから
構成される。ここで、「セグメント」とは同じ層の配線
線分をいい、また、「ビア」とは、異なる層のセグメン
トを接続する配線をいう。

【００３４】また、図７に、本発明に係る変更要素選択
処理７を説明するための具体例を示す。図７（ａ）に対
象となる概略経路を示す。図７（ａ）において、ソース
Ｓから各シンクＡ〜Ｅには、２重線で示されるような確
定されている経路（概略経路）が配線されている。

【００３５】性能違反シンク列挙処理１１は、性能制約
処理３により求められた性能制約と最初は性能解析処理
２により、それ以降は性能評価処理９により求められた
性能評価の結果から、性能制約に満足しない違反シンク
を求め列挙する。ここでは違反シンクとして、シンクＤ
とシンクＣの集合である｛Ｄ，Ｃ｝と仮定する。

【００３６】また、違反シンク経路列挙処理１２では、
ソースＳから違反シンクＤ，Ｃへの経路が列挙される。
図７（ａ）に示すように、この例では、｛ｄ₁，ｄ₂，
ｄ₃，ｄ₄，ｃ₁，ｃ₂，ｃ₃，ｃ₄，ｖ₁，ｖ₂，ｖ
₃（Ｂ），ｖ₄｝となる。ここで、ｄ１〜ｄ４は、ソー
スＳとシンクＤとの間のセグメント（経路）、ｃ１〜ｃ
４は、ソースＳとシンクＣとの間のセグメント、また、
ｖ１〜ｖ４は、これらのセグメントに関する分岐点であ
る。

【００３７】つぎに、違反セグメント・ビア列挙選択処
理１３では、違反シンクの経路から分岐する配線セグメ
ントが列挙される。この例では、分岐セグメントが｛ｅ
₁｝であり、違反シンク経路列挙処理１２で求められた
ものに、このセグメントを加えると、｛ｄ₁，ｄ₂，ｄ
₃，ｄ₄，ｃ₁，ｃ₂，ｃ₃，ｃ₄，ｖ₁，ｖ₂，ｖ₃
（Ｂ），ｖ₄，ｅ₁｝となる。ここで、配線引き剥がし
のために、この中から、例えば、ｄ₂が選択された場
合、その結果が図７（ｂ）のように示される。この配線
セグメント及びビアの中からの選択方法としては、例え
ば、ランダムに選択する方法、また、所定の順番で選択
する方法等適宜採用することができ、制限されるもので
はない。なお、Ｃ、Ｄの下流にさらにシンクが存在する
場合は、そのシンクの経路も列挙される。

【００３８】図８に、本発明の自動配線方法における特
別配線処理４の他の構成図を示す。本発明の特別配線処
理４の他の構成としては、図８に示すように、変更要素
選択処理１４と、候補経路列挙処理１５と、性能評価処
理１６と、経路決定処理１７とから構成される。このよ
うな構成により、上述のように、信号線の概略経路を部
分的に変更して分岐点を移動するものである。

【００３９】また、図９に、本発明に係る特別配線処理
４による性能改善のための説明図を示す。図９（ａ）に
対象となる概略経路を示す。図９（ａ）において、概略
格子５１には、ソースＳ、シンクＡ〜Ｄが割り当てられ
ている。また、ソースＳから各シンクＡ〜Ｄには、２重
線で示されるような確定されている経路（概略経路）が
配線されている。

【００４０】変更要素選択処理１４では、対象となる概
略経路について、最も性能制約に違反するシンクまでの
経路を選択・除去する処理である。ここでは、シンクＣ
が最も性能制約に違反すると仮定して説明する。図９
（ｂ）に、ソースＳとシンクＣ間の経路、及び、その経
路から分岐する配線セグメントが選択・除去された結果
を表す。

【００４１】つぎに、候補経路列挙処理１５では、選択
された経路の一部分により分割される２つ以上のネット
（図９（ｂ）のＡを含むネットとＳ，Ｂ，Ｃ，Ｄ）を相
互接続する経路を、Ｓ，Ｃを含む最小矩形（図９（ｂ）
の破線）の中で列挙する。図９（ｃ）〜（ｆ）に、列挙
された候補経路を示す。ここで、複数の経路を求める方
法としては、例えば、図９（ｃ）〜（ｆ）のように最小
外包矩形の中で、ソースＳとシンクＣ間の経路について
は、１回曲がりと２回曲がりの経路を性能に対する影響
が小さく収まるような距離毎に発生させ、一方、シンク
Ｄ又はＢとソースＳ間の経路については、残った未結線
の経路を性能制約を満たすように結線する方法（後述）
等が考えられるが、ここでは特に限定しない。

【００４２】性能評価処理１６は、列挙された経路（図
９（ｃ）〜（ｆ））に対して、各々の性能を評価する処
理である。評価する方法を特に限定するものではない
が、例えば、タイミングを考慮する場合、後述するネッ
トディレイの計算方法により高速に計算することができ
る。

【００４３】経路決定処理１７とは、列挙された経路の
中で最も性能制約を満たす経路を確定する処理である。
ここでは、例えば、図９（ｆ）が決定されることとなっ
た。

【００４４】図１０に、本発明の自動配線方法におい
て、最小外包矩形内の経路を列挙して最短経路を求める
ための説明図を示す。

【００４５】図１０は、ソースＳ_oとシンクＳ_iを含む
最小矩形Ｒ内で、ソースＳ_oとシンクＳ_iを結ぶ最短経
路を求めた具体例である。この具体例では、図１０
（ａ）に示すように、最小矩形Ｒ内部には、他の部分経
路集合の最小外包矩形Ｒ１，Ｒ２が含まれる。図１０
（ｂ）には、この最小矩形Ｒから、最初外包矩形Ｒ１、
Ｒ２、及び最小矩形Ｒ内部の配線禁止領域を除去した領
域Ｒ′を示す。次に、図１０（ｃ）に示すように、領域
Ｒ′について、縦あるいは横方向に、性能に対する影響
が小さく収まるような間隔ｓ毎に仮想的な分割線を設
け、領域Ｒ′内の他の部分経路の外包矩形Ｒ１、Ｒ２か
らも、同方向に分割線を設ける。そして、この分割線と
領域Ｒ′の境界線分の組合せから求められるソースＳ_o
とシンクＳ_iの最短経路を列挙することにより、本発明
の自動配線方法において、最短距離を求める方法を実現
するものである。

【００４６】図１１に、本発明のネットディレイの計算
方法の構成図を示す。本発明のネットディレイ計算方法
は、図１１に示すように、初期設定処理１８と、上流容
量変更処理１９と、下流容量変更処理２０と、ネットデ
ィレイ再計算処理２１とから構成される。

【００４７】また、図１２に、本発明に係るネットディ
レイの計算方法に用いられるネットのデータ構造を示
す。図１２に示すように、本発明に係るデータ構造で
は、各分岐点について、親分岐点、兄弟分岐点、子分岐
点により、接続関係を示す。さらに、各分岐点につい
て、下流容量を情報として備えている。

【００４８】まず、配線遅延の計算式（Elmore delay m
odel）を示す。

【数１】図１３に、配線遅延の計算式を説明するための具体的な
回路図の一例を示す。

【００４９】ここで、Delay(P)はあるソース‐シンク間
のパスＰの配線遅延、vertices(P)はパスＰ上の分岐点
の集合、R(v,next(v))は分岐点ｖとその１つの下流の分
岐点next(v) との間の配線抵抗、Ｃ_lower(v) は分岐点
ｖの下流の総容量を表している。つまり、配線遅延はパ
ス上の分岐のないすべての枝について、その抵抗とそれ
より下流にある総容量（以下、下流容量と呼ぶ）の積を
求めたものである。

【００５０】初期設定処理１８では、与えられたネット
のすべての分岐点について、下流容量、親分岐点、兄弟
分岐点、子分岐点を求める。

【００５１】図１４に、ネットディレイの計算方法を説
明するための概略配線の具体例を示す。また、表１に、
図１４に対応するデータ構造の具体例を示す。

【００５２】

【表１】図１４（ａ）は、図５（ａ）の経路に分岐点ｖ₀〜
ｖ₆、枝ｅ₀〜ｅ₆を割り当てたものである。図１４
（ａ）において、シンクＡ，Ｂ，Ｃ，Ｄの各シンク容量
を各々１０，１５，２０，２５、また、概略格子５１の
単位グリッド当たりの配線容量を１と仮定する。このと
き、データ構造の各値は、表１の上段の「初期状態」の
行に示されるものとなる。例えば、分岐点ｖ₃（Ｂ）に
ついてみると、上流には枝ｅ₃を介して分岐点ｖ₁に接
続されるので、分岐点ｖ₁が親分岐点になる。また、下
流には、枝ｅ₄を介して分岐点ｖ₄に接続されるので、
分岐点ｖ₄が子分岐点になる。分岐点ｖ₄には、グリッ
ド長８（配線容量も８となる）の枝ｅ₄、グリッド長４
の枝ｅ₅、グリッド長７の枝ｅ₆、及びシンク容量２０
のシンクＣ、シンク容量２５のシンクＤが接続されてい
る。したがって、シンクＢのシンク容量が１５であるか
ら、分岐点ｖ₃（Ｂ）の下流容量は、これらの容量の総
和で７９となる。また、分岐点ｖ₂（Ａ）についてみる
と、上流には枝ｅ₂を介して分岐点ｖ₁に接続されるの
で、分岐点ｖ₁が親分岐点になる。また、分岐点ｖ₁の
下流には、枝ｅ₃を介して分岐点ｖ₃（Ｂ）が接続され
るので、分岐点ｖ₃が兄弟分岐点になる。分岐点ｖ
₂（Ａ）には、下流に何も接続されていないので、下流
容量は、シンクＡの容量である１０となる。

【００５３】上流容量変更処理１９は、ネットの変更
（削除もしくは挿入）する部分による容量の変化を、上
流側に伝搬する操作である。つまり、各分岐点毎に保持
される下流容量の値を必要な箇所のみ更新する処理であ
る。

【００５４】ここで、例えば、枝ｅ₄を除去するとき、
枝ｅ₄の上流の分岐点であるｖ₀，ｖ₁，ｖ₃の下流容
量からＣ（ｅ₄）＋Ｃ_lower（ｖ₄）を減ずる。ここ
で、Ｃ（ｅ₄）は枝ｅ₄の配線容量、Ｃ_lower（ｖ₄）
は分岐点ｖ₄の下流容量である。このとき、変化した値
を表１中段の「ｅ₄除去状態」の行に丸印で示す。そし
て、枝を除去したことにより分割された下流側のネット
の最も上流の分岐点ｖ₄（これをサブソースと呼ぶ）を
保持する（図１４（ｂ））。

【００５５】今、枝Ｅ₄をソースＳと分岐点ｖ₅（新し
いサブソース）の間に加える場合、枝Ｅ₄の上流の分岐
点からソースへの経路上のすべての分岐点（ここではソ
ースＳのみ）ｖに対して、その下流容量にＥ₄の配線容
量とサブソースの下流容量の和Ｃ（Ｅ₄）＋Ｃ
_lower（ｖ₄）を加える（表１下段のソースｖ₀の下流
容量）。

【００５６】下流容量変更処理２０は、分割された下流
側のネットを上流側と接続する際に、サブソースが変わ
ったことで変化する親子関係（親分岐点、兄弟分岐点、
子分岐点の関係）に関する情報を更新し、また、接続す
る場所、つまり、新しいサブソースの場所による下流容
量の変化を、下流側に伝搬する操作である。

【００５７】図１４（ｂ）で枝Ｅ₄をソースＳと新しい
サブソースｖ₅の間に加えた時、まず、上流容量変更処
理１９により上流側の容量を変更し、次に、分岐点ｖ5
の下流のサブソースと新しいサブソースの間の分岐点に
ついて、親分岐点、兄弟分岐点、子分岐点、下流容量を
更新する（表１下段の「Ｅ₄挿入状態」の行の、親・兄
弟・子分岐点の丸印）。

【００５８】図１４（ｂ）の例では、サブソースと新し
いサブソースの間に分岐はないが、以下に、図１５に示
すように分岐点が存在する場合について、下流容量の更
新方法を説明する。

【００５９】サブソースｖ₄から新しいサブソースｖ₅
に至る経路上の分岐点をv'_o（＝ｖ₄），v'₁，…，v'
_n（＝ｖ₅）、v'_i-1とv'_iの間の枝をe'_iするとき、
v'_o，…，v'_nについて、

【数２】とすることで、下流側のネットのすべての分岐点の下流
容量が正しく更新される（表１下段の「Ｅ₄挿入状態」
の下流容量の丸印）。

【００６０】ネットディレイ再計算処理２１は、指定さ
れたシンクのディレイを、シンクからソースまでの経路
上の分岐点に保存されている下流容量と枝の長さを使っ
て求める。

【００６１】次に、本発明によるネットディレイの計算
方法の効果について説明する。初期的に与えられるネッ
トに含まれる分岐点の数をｎ、ソースから各シンクまで
の経路に含まれる分岐点の数の平均値（ソースを根、シ
ンクを葉と考えた木構造の平均の高さ）をｈとする。こ
の場合、ネットを部分的に変更したとき、上流容量変更
処理１９による計算の手間はＯ（ｈ）、下流容量変更処
理２０による計算の手間はＯ（ｈ）であり、ネットディ
レイ再計算処理２１においても指定されたシンクからソ
ースまで１回経路を辿るだけでディレイが計算できるの
で、全体として本発明のネットディレイ計算方法はＯ
（ｈ）で実行できる。

【００６２】これに対して、従来のようにネットをすべ
ての下流容量を求め直す方法では、下流容量を求めるの
にＯ（ｎ）、その後でディレイを計算するのにＯ（ｈ）
の手間が掛かり、全体でＯ（ｎ）の手間を要する。従っ
て、平均的にシンクが分散されていればｈ＝log ｎと考
えられるので、従来Ｏ（ｎ）の手間に比べてＯ（log
ｎ）の手間で済むので、本発明は非常に高速な計算方法
といえる。

【００６３】

【発明の効果】以上のように、本発明によると、配線の
形状・信号変化のタイミングを考慮に入れて、効率良く
性能を最適化できる自動配線方法を達成することができ
る。また、本発明によると、ネット形状が部分的に変化
したときに、高速にネットディレイを計算するネットデ
ィレイ計算方法及びそのデータ構造を達成することがで
きる。

【００６４】さらに、本発明の自動配線方法によれば、
概略配線後の性能見積り・制約生成により、迂回経路の
発生や分岐点の予想誤りによるパターン、形状等の見積
り誤差を防ぐことができ、また、分岐点の位置を移動す
ることにより、従来の引き剥し再配線による経路形状の
改良よりも高速に性能の微調整が可能となり、より詳細
な性能を評価した性能指向型の配線が実現できる。

【００６５】また、本発明のネットディレイの計算方法
によれば、経路形状が部分的に変更されたときに、従来
の方法のようにすべて経路を辿る必要がなく、必要最小
限のデータを変更するだけで済むので、非常に高速にネ
ットディレイを計算することができる。

【００６６】また、本発明の自動配線方法によれば、高
速なネットディレイ計算方法を利用するので、非常に高
速な性能指向型の配線が可能となる。

【図面の簡単な説明】

【図１】本発明の自動配線方法に係る第１の実施の形態
の構成図。

【図２】本発明の概略配線処理の説明図。

【図３】ディレイおよび容量の関係を説明するための説
明図。

【図４】本発明の自動配線方法における特別配線処理４
の構成図。

【図５】特別配線処理４による性能改善のための説明
図。

【図６】本発明の自動配線方法の特別配線処理４におけ
る変更要素選択処理７の構成図。

【図７】本発明に係る変更要素選択方法７の説明図。

【図８】本発明の自動配線方法における特別配線処理４
の他の構成図。

【図９】特別配線処理４による性能改善のための説明
図。

【図１０】最小外包矩形内の経路を列挙して最短経路を
求めるための説明図。

【図１１】本発明のネットディレイの計算方法の構成
図。

【図１２】本発明に係るネットディレイ計算方法に用い
られるネットデータ構造。

【図１３】配線遅延の計算式を説明するための回路図。

【図１４】ネットディレイの計算方法を説明するための
概略配線の構成図。

【図１５】サブソースと新しいサブソースの間に分岐点
が存在する場合の説明図。

【符号の説明】

１概略配線処理２性能解析処理３性能制約生成処理４特別配線処理５概略経路改良処理Ｓ，ｖ_o ソースＡ〜Ｄシンクｖ₁〜ｖ₆ 分岐点ｅ₁〜ｅ₆ 枝

Claims

【特許請求の範囲】

【請求項１】半導体装置の信号線の性能を考慮した配線
を行う半導体装置の自動配線方法において、信号線の概略経路を求める概略配線処理と、前記概略配線処理により求められた前記概略経路につい
て性能を解析する性能解析処理と、前記性能解析処理による解析結果に基づいて性能制約を
生成する性能制約生成処理と、前記性能に与える影響が大きい前記概略経路である特別
配線を部分的に変更することにより、前記性能制約を満
たすように配線する特別配線処理と、前記特別配線以外の残りの前記概略経路の信号線を改良
する概略経路改良処理と、前記特別配線処理及び前記概略経路改良処理により配線
された経路に従って詳細配線する一般配線処理とを備え
た半導体装置の自動配線方法。
【請求項２】前記特別配線処理は、前記概略経路を部分的に変えてネットの配線経路を変更
する手段として、初期的に作成した前記ネットを構成する配線セグメント
又はビア等の任意の要素を選択し、選択された前記要素
を除去することで前記ネットを複数の配線セグメント又
はビア等の要素から成る部分的な配線経路集合に分割す
る変更要素選択処理と、一方の前記配線経路集合の中の任意の部分から他方の前
記部分配線経路集合の任意の部分に至る候補経路を作成
する候補経路列挙処理と、前記候補経路列挙処理により列挙された経路に対して性
能を評価する性能評価処理と、一方及び他方の前記配線経路集合が互いに結合されるよ
うに経路を探索することにより、前記性能評価処理の評
価により最も性能制約を満たす新たな配線経路を決定す
る経路決定処理と、各々の前記処理を１回又は複数回繰り返すことを特徴と
する請求項１に記載の半導体装置の自動配線方法。
【請求項３】前記変更要素選択処理は、初期的に作成したネットを構成する配線セグメント又は
ビア等の要素を選択する手段として、各シンクまでの前記性能制約に違反する度合いの大きい
経路から順に、その経路上の配線セグメント、ビア又は
別のシンクの経路へと分岐する配線セグメントを、任意
の順序で選択することを特徴とする請求項２に記載の半
導体装置の自動配線方法。
【請求項４】前記変更要素選択処理は、初期的に作成したネットを構成する配線セグメント又は
ビア等の要素を選択する手段として、各シンクまでの前記性能制約を満足しない違反シンクを
列挙する性能違反シンク列挙処理と、ソースから、前記性能違反シンク列挙処理により列挙さ
れた前記違反シンクまでの経路を列挙する違反シンク経
路列挙処理と、前記違反シンクまでの経路から分岐する経路を列挙し、
違反する度合いの大きい経路から順に、その経路上の配
線セグメント、ビア又は別のシンクの経路へと分岐する
配線セグメント、及びさらに下流側のシンクへの配線セ
グメントを、任意の順序で選択する違反セグメント・ビ
ア列挙処理とを備えたことを特徴とする請求項２に記載
の半導体装置の自動配線方法。
【請求項５】前記特別配線処理は、初期的に作成したネットを構成するソースからシンクに
至る経路の中で、性能制約に違反するシンクＳ_iまでの
経路、及び、この経路から直接他のシンクの経路に分岐
する配線セグメント、及び前記シンクＳ_iよりも下流側
にある経路を除去することにより、前記ネットを複数の
配線セグメント又はビア等の要素から成る部分的な配線
経路集合に分割する変更要素選択処理と、前記ソースからシンクＳ_iまでの経路の候補として、ソ
ースとＳ_iを含む最小矩形の内部で、ソースとＳ_iを結
ぶ最短経路を複数列挙し、その各々の経路について、残
りのすべての部分経路集合と互いに結合されるように経
路を探索する候補経路列挙処理と、前記候補経路列挙処理により探索された各シンクの性能
を評価する性能評価処理と、前記最小矩形の内部で列挙された経路の中で最も前記性
能制約を満足する経路を決定する経路決定処理とを備え
たことを特徴とする請求項１に記載の半導体装置の自動
配線方法。
【請求項６】前記性能は、タイミング、消費電力又はク
ロストークであることを特徴とした請求項１乃至５のい
ずれかに記載の半導体装置の自動配線方法。
【請求項７】前記性能解析処理又は前記性能評価処理に
おいて、ネットディレイを計算する際に、あるネットの各々の分岐点に対して、前記分岐点より前
記ソースからみて下流側の子分岐点と、一つ上流の分岐
点である親分岐点と、及び、親分岐点からみて一つ下流
の自分を除く分岐点である兄弟分岐点と、下流側の配線
容量、ビア容量及び／又はゲート入力容量等の各容量の
総和である下流容量についてのデータを予め求めてお
き、前記ネットが部分的に変更されたときに、変更された部
分からソースまでの経路上の分岐点に限りその下流容量
を再計算する場合、前記変更された部分より下流の分岐
点については、変更前の前記下流容量及び前記親分岐
点、前記兄弟分岐点及び子分岐点についてのデータを、
前記変更された必要最小限の部分に限り更新し、各々の
前記分岐点の前記下流容量を用いることにより、特定の
ネットディレイを再計算することを特徴とする請求項１
乃至６のいずれかに記載の半導体装置の自動配線方法。
【請求項８】前記ネットディレイを計算する際に、半導体装置の任意のソースからシンクまでの経路につい
て、あるネットの各々の分岐点に対して、前記分岐点より前
記ソースからみて下流側の子分岐点と、一つ上流の分岐
点である親分岐点と、及び、親分岐点からみて一つ下流
の自分を除く分岐点である兄弟分岐点と、下流側の配線
容量、ビア容量及び／又はゲート入力容量等の各容量の
総和である下流容量についてのデータが予め記録媒体に
記憶されたネットのデータ構造を使用することを特徴と
した請求項７に記載の半導体装置の自動配線方法。
【請求項９】半導体装置の任意のソースからシンクまで
の経路についてのネットディレイの計算方法において、あるネットの各々の分岐点に対して、前記分岐点より前
記ソースからみて下流側の子分岐点と、一つ上流の分岐
点である親分岐点と、及び、親分岐点からみて一つ下流
の自分を除く分岐点である兄弟分岐点と、下流側の配線
容量、ビア容量及び／又はゲート入力容量等の各容量の
総和である下流容量についてのデータを予め求めてお
き、前記ネットが部分的に変更されたときに、変更された部
分からソースまでの経路上の分岐点に限りその下流容量
を再計算する場合、前記変更された部分より下流の分岐
点については、変更前の前記下流容量及び前記親分岐
点、前記兄弟分岐点及び子分岐点についてのデータを、
前記変更された必要最小限の部分に限り更新し、各々の
前記分岐点の前記下流容量を用いることにより、特定の
ネットディレイを再計算することを特徴とするネットデ
ィレイの計算方法。
【請求項１０】半導体装置の任意のソースからシンクま
での経路についてのネットディレイの計算方法に用いら
れるデータが予め記憶されたコンピュータで読み取り可
能な記憶媒体において、あるネットの各々の分岐点に対して、前記分岐点より前
記ソースからみて下流側の子分岐点と、一つ上流の分岐
点である親分岐点と、及び、親分岐点からみて一つ下流
の自分を除く分岐点である兄弟分岐点と、下流側の配線
容量、ビア容量及び／又はゲート入力容量等の各容量の
総和である下流容量についてのデータが予め記憶された
コンピュータで読み取り可能な記憶媒体。