CN112347723A - 基于版图的rom代码提取验证方法及装置 - Google Patents

基于版图的rom代码提取验证方法及装置 Download PDF

Info

Publication number
CN112347723A
CN112347723A CN202011198507.4A CN202011198507A CN112347723A CN 112347723 A CN112347723 A CN 112347723A CN 202011198507 A CN202011198507 A CN 202011198507A CN 112347723 A CN112347723 A CN 112347723A
Authority
CN
China
Prior art keywords
rom
layout
circuit diagram
code
rom code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011198507.4A
Other languages
English (en)
Other versions
CN112347723B (zh
Inventor
孟庆龙
刘志哲
刘宝光
郑维维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tuowei Electronic Technology Shanghai Co ltd
Original Assignee
Tuowei Electronic Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tuowei Electronic Technology Shanghai Co ltd filed Critical Tuowei Electronic Technology Shanghai Co ltd
Priority to CN202011198507.4A priority Critical patent/CN112347723B/zh
Publication of CN112347723A publication Critical patent/CN112347723A/zh
Application granted granted Critical
Publication of CN112347723B publication Critical patent/CN112347723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/323—Translation or migration, e.g. logic to logic, hardware description language [HDL] translation or netlist translation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开的实施例提供了基于版图的ROM代码提取验证方法、装置、设备和计算机可读存储介质。所述方法包括将待提取验证的ROM版图转化为电路网表；获取二进制数据‘0‘对应的存储单元电路结构和/或二进制数据‘1‘对应的存储单元电路结构，同所述电路图表中各存储单元的电路结构进行文本对比；将各存储单元的对比结果作为所述电路图表对应的ROM代码；将所述ROM代码与样本ROM代码进行验证，得到验证结果。以此方式，可以快实现ROM代码的快速提取与验证。

Description

基于版图的ROM代码提取验证方法及装置
技术领域
本公开的实施例一般涉及计算机辅助设计技术领域，并且更具体地，涉及基于版图的ROM代码提取验证方法、装置、设备和计算机可读存储介质。
背景技术
ROM(Read-Only Memory，只读存储器)所存储的信息，在正常使用的情况下，只能读取，不能随意改变，其储存数据是在特殊条件下生成的。ROM代码是ROM中存储的信息内容，在版图中以存储单元阵列的方式实现。存储单元阵列中有两种存储单元，一种存储二进制数据‘0‘，一种存储二进制数据‘1‘，这两种存储单元由不同的电路结构实现。
为了验证使用的版图中的ROM代码是否正确，需要通过一定的技术从ROM版图中将ROM代码提取出来，并进行验证。
现有的ROM代码提取和校验方法是通过目视等方式对ROM代码的数据图形进行比对。传统方法需要对图形进行处理，处理速度慢。同时，对于对因版权无法获取完整版图的场景，传统方法使用受限。
发明内容
根据本公开的实施例，提供了一种基于版图的ROM代码提取验证方案。
在本公开的第一方面，提供了一种基于版图的ROM代码提取验证方法。该方法包括：获取待提取验证的ROM版图，将所述ROM版图转化为电路图表；对所述电路图表进行代码提取，生成ROM代码；对所述ROM代码进行验证。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，将所述ROM版图转化为电路图表包括：采用网表提取工具，将所述ROM版图转化为电路图表，所述电路图表为用于描述电路结构的文本文件。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，对所述电路图表进行代码提取，生成ROM代码包括：获取二进制数据‘0‘对应的存储单元电路结构和/或二进制数据‘1‘对应的存储单元电路结构；同所述电路图表中对应于各存储单元的电路结构进行文本对比，并记录对比结果；根据所述对比结果生成对应的ROM代码。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述方法还包括：采用二进制数据‘0‘对应的存储单元电路结构和二进制数据‘1‘对应的存储单元电路结构分别同所述电路图表中对应于各存储单元的电路结构进行对比，并且，将分别得到的对比结果进行校验。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，若检验结果错误，则将所述ROM版图中对应的存储单元的数据图形与二进制数据‘0‘对应的存储单元的数据图形和/或二进制数据‘1‘对应的存储单元的数据图型进行布尔与运算，以得到其对应的对比结果。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述方法还包括:随机挑选所述ROM版图中的一个或多个存储单元进行数据图型比对，以对所述ROM代码进行校验。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，对所述ROM代码进行验证包括：将所述ROM代码与样本ROM代码进行比较，得到验证结果。
在本公开的第二方面，提供了一种基于版图的ROM代码提取验证装置。该装置包括：电路图表转化模块，用于获取待提取验证的ROM版图，将所述ROM版图转化为电路图表；代码提取模块，用于对所述电路图表进行代码提取，生成ROM代码；验证模块，用于对所述ROM代码进行验证。
在本公开的第三方面，提供了一种电子设备。该电子设备包括：存储器和处理器，所述存储器上存储有计算机程序，所述处理器执行所述程序时实现如以上所述的方法。
在本公开的第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现如根据本公开的第一方面的方法。
应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标记表示相同或相似的元素，其中：
图1示出了根据本公开实施例的基于版图的ROM代码提取验证方法的流程图；
图2示出了根据本公开实施例的对电路图表进行代码提取方法的示意图；
图3示出了根据本公开实施例的基于版图的ROM代码提取验证装置的方框图；
图4示出了能够实施本公开的实施例的示例性电子设备的方框图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本公开保护的范围。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本公开中，将待提取验证的ROM版图转化为电路网表；获取二进制数据‘0‘对应的存储单元电路结构和/或二进制数据‘1‘对应的存储单元电路结构，同所述电路图表中各存储单元的电路结构进行文本对比；将各存储单元的对比结果作为所述电路图表对应的ROM代码；将所述ROM代码与样本ROM代码进行验证，得到验证结果。实现了ROM代码的快速提取与验证。
图1示出了根据本公开实施例的基于版图的ROM代码提取验证方法100的流程图。
在一些实施例中，ROM版图中存储单元总数量为N，N为正整数。ROM代码是ROM中存储的信息内容，在版图中以存储单元阵列的方式实现。存储单元阵列中有两种存储单元，一种存储二进制数据‘0‘，一种存储二进制数据‘1‘，这两种存储单元由不同的电路结构实现。
在框110中，获取待提取验证的ROM版图，将所述ROM版图转化为电路图表。
在一些实施例中，采用网表提取工具，例如网表提取器等将所述ROM版图转化为电路图表。其中，所述电路图表为晶体管级网表(netlist)。网表是用于描述电路结构，即电路元件相互之间连接关系的，一般来说是一个遵循某种比较简单的标记语法的文本文件。
在一些实施例中，为了提高转化速度，可以将所述ROM版图进行模块划分，以同步进行转化。将所述ROM版图转化为电路图表的流程包括:将所述ROM版图进行模块划分(也可不划分)，对每个模块分别进行网表提取(线网提取、修正，单元识别、修正)，对网表数据进行基本电学规则(ERC)检查，对各模块的网表数据进行合并(完成模块间接缝处的引线)；导出生成的电路图表。例如，所述电路图表如下：
Figure BDA0002754689340000051
在框120中，对所述电路图表进行代码提取，生成ROM代码；
其中，所述代码提取为获取所述电路图表中存储单元对应的二进制数据。
在一些实施例中，包括以下子步骤：
在框210中，设置i＝1；
在框220中，获取二进制数据‘0‘对应的存储单元电路结构和/或二进制数据‘1‘对应的存储单元电路结构，同所述电路图表中对应于第i个存储单元的电路结构进行文本对比，并记录对比结果。
其中，二进制数据‘0‘对应的存储单元电路结构和/或二进制数据‘1‘对应的存储单元电路结构与所述电路图表都是文本形式。
在一些实施例中，二进制数据0对应存储单元电路结构文本描述如下，其中*表示任意字符；
M* BL[*] WL[*] VSS VSS NMOS W＝0.1u L＝0.1u
在一些实施例中，二进制数据1对应存储单元电路结构文本描述如下，其中*表示任意字符。当第二个字符串不是BL[*]或者第三个字符串不是WL[*]时，即为二进制数据1，分三种情况：
Figure BDA0002754689340000061
在一些实施例中，可以仅采用二进制数据‘0‘对应的存储单元电路结构或二进制数据‘1‘对应的存储单元电路结构同所述电路图表中对应于第i个存储单元的电路结构进行对比。以采用二进制数据‘0‘对应的存储单元电路结构同所述电路图表中对应于第i个存储单元的电路结构进行对比为例，若所述电路图表中对应于第i个存储单元的电路结构为二进制数据‘0‘对应的存储单元电路结构，对比相同，则将所述电路图表中对应于第i个存储单元的对比结果记录为0，若所述电路图表中对应于第i个存储单元的电路结构为二进制数据‘0‘对应的存储单元电路结构，对比不同，则将所述电路图表中对应于第i个存储单元的对比结果记录为1。
在一些实施例中，可以采用二进制数据‘0‘对应的存储单元电路结构和二进制数据‘1‘对应的存储单元电路结构分别同所述电路图表中对应于第i个存储单元的电路结构进行对比，并且，将分别得到的对比结果进行校验，增加对比的准确性，如果校验结果不一致，则对对应的存储单元进行重新比对。在一些实施例中，如果对比结果不一致，则考虑是否是在框110中，获取待提取验证的ROM版图，将所述ROM版图转化为电路图表的过程中出现错误；将所述ROM版图中对应的存储单元的数据图形与二进制数据‘0‘对应的存储单元的数据图形和/或二进制数据‘1‘对应的存储单元的数据图型进行布尔与运算，以得到其对应的对比结果。
由于所述电路图表为用于描述电路结构的文本文件，通过与二进制数据‘0‘对应的存储单元电路结构和/或二进制数据‘1‘对应的存储单元电路结构进行文本对比，提高了对比速度(文本对比的速度远远高于图形对比)。
在框230中，i自增1，如果i小于等于存储单元总数N，重复执行框220；如果i大于存储单元总数N，则执行框240。
在框240中，根据所述电路图表中各存储单元的对比结果生成对应的ROM代码。例如，所述ROM代码为01001110。
在一些实施例中，ROM版图中存储单元总数量为N，N为正整数，可以分为P行Q列，共计N个存储单元，也可以设置i＝1，j＝1，对所述电路图表中第i行第j列存储单元进行对比，具体对比方式与上述对比方法类似，在此不再赘述。
在一些实施例中，将所述电路图表中各存储单元的对比结果作为所述电路图表对应的ROM代码。所述ROM代码为二进制代码形式。
在一些实施例中，对所述ROM代码进行校验。例如，随机挑选待提取验证的ROM版图中的一个或多个存储单元，对其数据图形与二进制数据‘0‘对应的存储单元的数据图形和/或二进制数据‘1‘对应的存储单元的数据图型进行布尔与运算，以得到其对应的比对结果，将数据图形比对得到的比对结果与所述ROM代码中对应存储单元的二进制代码进行校验。
在框130中，对所述ROM代码进行验证。
在一些实施例中，将所述ROM代码与样本ROM代码进行比较，得到比较结果。其中，所述比较可以是所述ROM代码与样本ROM代码进行布尔与运算，如果对应存储单元的二进制代码值与样本ROM代码中对应存储单元的二进制代码值相同，则比较结果为1，否则，比较结果为0。如果相应各存储单元的比较结果都为1，则说明所述ROM代码正确，否则，存在错误。
在一些实施例中，还可以对所述ROM代码进行仿真验证。
根据本公开的实施例，实现了以下技术效果：
通过将ROM版图转化为网表，简化了原始数据；对所述网表进行文本处理，提高了处理速度；通过图形化校验，保证了ROM代码的准确性；通过文本化验证，提高了验证速度；进而实现了ROM代码的快速提取与验证。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本公开并不受所描述的动作顺序的限制，因为依据本公开，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本公开所必须的。
以上是关于方法实施例的介绍，以下通过装置实施例，对本公开所述方案进行进一步说明。
图3示出了根据本公开的实施例的基于版图的ROM代码提取验证装置300的方框图。如图3所示，装置300包括：
电路图表转化模块310，用于获取待提取验证的ROM版图，将所述ROM版图转化为电路图表；
代码提取模块320，用于对所述电路图表进行代码提取，生成ROM代码；
验证模块330，用于对所述ROM代码进行验证。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，所述描述的模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
图4示出了可以用来实施本公开的实施例的电子设备400的示意性框图。设备400可以用于实现图1的消息系统104和消息到达率确定系统106中的至少一个。如图所示，设备400包括中央处理单元(CPU)401，其可以根据存储在只读存储器(ROM)402中的计算机程序指令或者从存储单元408加载到随机访问存储器(RAM)403中的计算机程序指令，来执行各种适当的动作和处理。在RAM 403中，还可以存储设备400操作所需的各种程序和数据。CPU401、ROM 402以及RAM 403通过总线404彼此相连。输入/输出(I/O)接口405也连接至总线404。
设备400中的多个部件连接至I/O接口405，包括：输入单元406，例如键盘、鼠标等；输出单元407，例如各种类型的显示器、扬声器等；存储单元408，例如磁盘、光盘等；以及通信单元409，例如网卡、调制解调器、无线通信收发机等。通信单元409允许设备400通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理单元401执行上文所描述的各个方法和处理，例如方法200、300。例如，在一些实施例中，方法200、300可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元408。在一些实施例中，计算机程序的部分或者全部可以经由ROM 402和/或通信单元409而被载入和/或安装到设备400上。当计算机程序加载到RAM 403并由CPU 401执行时，可以执行上文描述的方法200、300的一个或多个步骤。备选地，在其他实施例中，CPU401可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行方法200、300。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如，非限制性地，可以使用的示范类型的硬件逻辑部件包括：场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)等等。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
此外，虽然采用特定次序描绘了各操作，但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行，或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下，多任务和并行处理可能是有利的。同样地，虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地，在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims (10)

1.一种基于版图的ROM代码提取验证方法，其特征在于，包括：
获取待提取验证的ROM版图，将所述ROM版图转化为电路图表；
对所述电路图表进行代码提取，生成ROM代码；
对所述ROM代码进行验证。
2.根据权利要求1所述的方法，其特征在于，将所述ROM版图转化为电路图表包括：
采用网表提取工具，将所述ROM版图转化为电路图表，所述电路图表为用于描述电路结构的文本文件。
3.根据权利要求1所述的方法，其特征在于，对所述电路图表进行代码提取，生成ROM代码包括：
获取二进制数据‘0‘对应的存储单元电路结构和/或二进制数据‘1‘对应的存储单元电路结构；
同所述电路图表中对应于各存储单元的电路结构进行文本对比，并记录对比结果；
根据所述对比结果生成对应的ROM代码。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：
采用二进制数据‘0‘对应的存储单元电路结构和二进制数据‘1‘对应的存储单元电路结构分别同所述电路图表中对应于各存储单元的电路结构进行对比，并且，将分别得到的对比结果进行校验。
5.根据权利要求4所述的方法，其特征在于，若检验结果错误，则将所述ROM版图中对应的存储单元的数据图形与二进制数据‘0‘对应的存储单元的数据图形和/或二进制数据‘1‘对应的存储单元的数据图型进行布尔与运算，以得到其对应的对比结果。
6.根据权利要求3所述的方法，其特征在于，所述方法还包括:
随机挑选所述ROM版图中的一个或多个存储单元进行数据图型比对，以对所述ROM代码进行校验。
7.根据权利要求1所述的方法，其特征在于，对所述ROM代码进行验证包括：
将所述ROM代码与样本ROM代码进行比较，得到验证结果。
8.一种基于版图的ROM代码提取验证装置，其特征在于，包括：
电路图表转化模块，用于获取待提取验证的ROM版图，将所述ROM版图转化为电路图表；
代码提取模块，用于对所述电路图表进行代码提取，生成ROM代码；
验证模块，用于对所述ROM代码进行验证。
9.一种电子设备，包括存储器和处理器，所述存储器上存储有计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1～7中任一项所述的方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1～7中任一项所述的方法。
CN202011198507.4A 2020-10-31 2020-10-31 基于版图的rom代码提取验证方法及装置 Active CN112347723B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011198507.4A CN112347723B (zh) 2020-10-31 2020-10-31 基于版图的rom代码提取验证方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011198507.4A CN112347723B (zh) 2020-10-31 2020-10-31 基于版图的rom代码提取验证方法及装置

Publications (2)

Publication Number Publication Date
CN112347723A true CN112347723A (zh) 2021-02-09
CN112347723B CN112347723B (zh) 2023-06-23

Family

ID=74355918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011198507.4A Active CN112347723B (zh) 2020-10-31 2020-10-31 基于版图的rom代码提取验证方法及装置

Country Status (1)

Country Link
CN (1) CN112347723B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116736061A (zh) * 2023-05-09 2023-09-12 珠海妙存科技有限公司 三极管的匹配精度检测方法、控制器及存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08221457A (ja) * 1995-02-09 1996-08-30 Mitsubishi Electric Corp レイアウトパターン発生装置
JPH1040281A (ja) * 1996-07-26 1998-02-13 Mitsubishi Electric Corp マスクｒｏｍレイアウトパターン検証装置
CN103853866A (zh) * 2012-12-07 2014-06-11 上海华虹宏力半导体制造有限公司 总数据版图中的rom代码数据图形的校验方法及系统
US20150234977A1 (en) * 2014-02-18 2015-08-20 Samsung Electronics Co., Ltd. Method of verifying layout of mask rom
CN105527857A (zh) * 2014-10-21 2016-04-27 三星电子株式会社 操作补偿延迟的仿真器的方法及用于执行该方法的装置
CN108446372A (zh) * 2018-03-15 2018-08-24 珠海市睿晶聚源科技有限公司 集成电路版图数据的存储与查询方法
CN110109840A (zh) * 2019-05-10 2019-08-09 重庆八戒电子商务有限公司 基于版本号比较的代码审计方法、审计装置及介质
CN110960855A (zh) * 2019-12-19 2020-04-07 米哈游科技（上海）有限公司 一种通信协议代码更新方法、装置、电子设备及存储介质
CN111241772A (zh) * 2019-05-23 2020-06-05 叶惠玲 标准单元库版图及其设计方法与系统以及计算机存储介质

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08221457A (ja) * 1995-02-09 1996-08-30 Mitsubishi Electric Corp レイアウトパターン発生装置
JPH1040281A (ja) * 1996-07-26 1998-02-13 Mitsubishi Electric Corp マスクｒｏｍレイアウトパターン検証装置
CN103853866A (zh) * 2012-12-07 2014-06-11 上海华虹宏力半导体制造有限公司 总数据版图中的rom代码数据图形的校验方法及系统
US20150234977A1 (en) * 2014-02-18 2015-08-20 Samsung Electronics Co., Ltd. Method of verifying layout of mask rom
CN105527857A (zh) * 2014-10-21 2016-04-27 三星电子株式会社 操作补偿延迟的仿真器的方法及用于执行该方法的装置
CN108446372A (zh) * 2018-03-15 2018-08-24 珠海市睿晶聚源科技有限公司 集成电路版图数据的存储与查询方法
CN110109840A (zh) * 2019-05-10 2019-08-09 重庆八戒电子商务有限公司 基于版本号比较的代码审计方法、审计装置及介质
CN111241772A (zh) * 2019-05-23 2020-06-05 叶惠玲 标准单元库版图及其设计方法与系统以及计算机存储介质
CN110960855A (zh) * 2019-12-19 2020-04-07 米哈游科技（上海）有限公司 一种通信协议代码更新方法、装置、电子设备及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116736061A (zh) * 2023-05-09 2023-09-12 珠海妙存科技有限公司 三极管的匹配精度检测方法、控制器及存储介质

Also Published As

Publication number Publication date
CN112347723B (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
TWI582616B (zh) 藉由實例格式化資料
US20030182643A1 (en) Method for comprehensively verifying design rule checking runsets
US8204714B2 (en) Method and computer program product for finding statistical bounds, corresponding parameter corners, and a probability density function of a performance target for a circuit
CN110780879B (zh) 一种基于智能编译技术的决策执行方法、装置、设备及介质
US20190384885A1 (en) Integrated circuit (ic) design systems and methods using single-pin imaginary devices
EP3293737A1 (en) Correlation tolerance limit setting system using repetitive cross-validation and method therefor
CN109409504A (zh) 一种数据处理方法、装置、计算机及存储介质
CN111475494A (zh) 一种海量数据处理方法、系统、终端及存储介质
CN112613257A (zh) 验证方法、装置、电子设备和计算机可读存储介质
CN116151179A (zh) 芯片设计的布局规划方法及相关设备
US9576085B2 (en) Selective importance sampling
CN112347723B (zh) 基于版图的rom代码提取验证方法及装置
CN113434542B (zh) 数据关系识别方法、装置、电子设备及存储介质
US20110239178A1 (en) Layout design apparatus, layout design method, and computer readable medium having a layout design program
CN109086186B (zh) 日志检测方法及装置
CN113870382A (zh) 一种曲线轨迹定向钻孔剖面图的自动绘制方法
CN111862343A (zh) 一种三维重建方法、装置、设备及计算机可读存储介质
US8751985B1 (en) Hierarchical layout versus schematic (LVS) comparison with extraneous device elimination
CN116301775A (zh) 基于复位树原型图的代码生成方法、装置、设备及介质
US9747405B2 (en) Buffer chain management for alleviating routing congestion
CN115809193A (zh) 前端逆向异常数据健壮性检测方法、装置及存储介质
US11989560B2 (en) Method and device for executing instructions to perform artificial intelligence
CN114861594A (zh) 芯片的低功耗验证方法、装置、设备及存储介质
US8732638B1 (en) Verifying proper representation of semiconductor device fingers
US9514258B2 (en) Generation of memory structural model based on memory layout

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant