CN114861594A - 芯片的低功耗验证方法、装置、设备及存储介质 - Google Patents

芯片的低功耗验证方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN114861594A
CN114861594A CN202210797376.4A CN202210797376A CN114861594A CN 114861594 A CN114861594 A CN 114861594A CN 202210797376 A CN202210797376 A CN 202210797376A CN 114861594 A CN114861594 A CN 114861594A
Authority
CN
China
Prior art keywords
verification
file
target
data
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210797376.4A
Other languages
English (en)
Other versions
CN114861594B (zh
Inventor
覃贵礼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoda Chengdu Electronic Technology Co ltd
Original Assignee
Innoda Chengdu Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoda Chengdu Electronic Technology Co ltd filed Critical Innoda Chengdu Electronic Technology Co ltd
Priority to CN202210797376.4A priority Critical patent/CN114861594B/zh
Publication of CN114861594A publication Critical patent/CN114861594A/zh
Application granted granted Critical
Publication of CN114861594B publication Critical patent/CN114861594B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种芯片的低功耗验证方法、装置、设备及存储介质，方法包括：获取目标文件对应的多个数据块，目标文件为芯片进行低功耗验证所需的文件；分别控制多个验证端获取部分数据块，以使多个验证端分别对部分数据块进行验证，对应得到验证结果，多个验证端获取的所有数据块涵盖目标文件对应的多个数据块；分别获取每个验证端对应的验证结果；合并所有目标结果，得到芯片的低功耗验证结果，所有目标结果包括每个验证端对应的验证结果。本申请能够解决相关技术中低功耗验证的周期较长的技术问题。

Description

芯片的低功耗验证方法、装置、设备及存储介质
技术领域
本申请属于集成电路设计技术领域，尤其涉及一种芯片的低功耗验证方法、装置、设备及计算机可读存储介质。
背景技术
随着微电子技术的迅速发展，芯片的应用越来越广泛。上述芯片是内含集成电路的硅片，其体积很小，在计算机或其他电子设备中被广泛应用。
芯片设计时包括芯片验证流程，该芯片验证流程具体是验证所涉及的逻辑代码是否符合预期以及规范。低功耗验证作为芯片验证流程中众多步骤之一，目前主要实现方式是通过硬件加速器或服务器直接执行低功耗验证程序。但受芯片门数增加等因素影响，这些设备进行低功耗验证的周期较长。
发明内容
本申请实施例提供一种芯片的低功耗验证方法、装置、设备及计算机可读存储介质，能够解决相关技术中低功耗验证的周期较长的技术问题。
一方面，本申请实施例提供一种芯片的低功耗验证方法，方法应用于控制端，方法包括：
获取目标文件对应的多个数据块，目标文件为芯片进行低功耗验证所需的文件；
分别控制多个验证端获取部分数据块，以使多个验证端分别对部分数据块进行验证，对应得到验证结果，多个验证端获取的所有数据块涵盖目标文件对应的多个数据块；
分别获取每个验证端对应的验证结果；
合并所有目标结果，得到芯片的低功耗验证结果，所有目标结果包括每个验证端对应的验证结果。
可选地，获取目标文件对应的多个数据块，包括：
获取目标文件；
解析目标文件，得到目标文件的文件数据；
根据目标文件的类型对目标文件的文件数据进行分块，得到目标文件对应的多个数据块。
可选地，目标文件的类型包括统一电源格式UPF文件、Liberty文件和Verilog文件，根据目标文件的类型对目标文件的文件数据进行分块，包括：
按照芯片中集成电路涉及的功能单元类型，对UPF文件的文件数据进行分块；
按照功能单元类型，对Liberty文件的文件数据进行分块；
按照芯片的功耗域，对Verilog文件的文件数据进行分块。
可选地，得到目标文件的文件数据之后，方法还包括：
对目标文件的文件数据进行有效性验证；
在目标文件的文件数据有效时，执行步骤：根据目标文件的类型对目标文件的文件数据进行分块；
在目标文件的文件数据无效时，输出无效的文件数据所对应的解析结果；
合并所有目标结果，得到芯片的低功耗验证结果，包括：
将解析结果和所有验证结果合并为低功耗验证结果。
可选地，对目标文件的文件数据进行有效性验证，包括以下步骤中的至少一项：
根据Liberty用户指南和参考手册，获取Liberty文件的文件数据中各个功能单元所对应的功能单元语义及语法规则，并确定各个功能单元是否符合对应的功能单元语义及语法规则，其中，若各个功能单元均符合对应的功能单元语义及语法规则，则确定Liberty文件的文件数据有效；
根据IEEE Std 1364-2001标准，获取Verilog文件的文件数据中各个描述所对应的Verilog语法规则，并确定各个描述是否符合对应的Verilog语法规则，其中，若各个描述均符合对应的Verilog语法规则，则确定Verilog文件的文件数据有效；
根据UPF，获取UPF文件的文件数据中各条命令所对应的UPF语法及语义规则，并确定各条命令是否符合对应的UPF语法及语义规则，其中，若各条命令均符合对应的UPF语法以及语义规则时，则确定UPF文件的文件数据有效。
可选地，确定各个功能单元是否符合对应的功能单元语义及语法规则，包括：
在功能单元语义及语法规则中包含library字段要求的情况下，检测功能单元的数据内容中是否包含library字段，其中，在功能单元的数据内容中包括library字段的情况下，功能单元符合对应的功能单元语义及语法规则；
确定各个描述是否符合对应的Verilog语法规则，包括：
在描述包括module字段的情况下，判断module字段中是否包含input信息或者output信息，其中，当module字段中包含input信息或者output信息时，描述符合对应的Verilog语法规则；
确定各条命令是否符合对应的UPF语法及语义规则，包括：
在UPF语法及语义规则中包含create_power_domain字段要求的情况下，检测UPF语法及语义规则对应的命令中是否包括create_power_domain字段，其中，当命令中包括create_power_domain字段时，确定命令符合对应的UPF语法及语义规则。
可选地，分别控制多个验证端获取部分数据块，包括：
分别控制多个验证端获取第一数据块和第一数据块对应的第二数据块，第一数据块为第一目标文件中的部分数据块，第二数据块为第二目标文件中的部分数据块，第一目标文件为UPF文件、Liberty文件和Verilog文件中的任一个，第二目标文件为目标文件中除第一目标文件以外的其他目标文件。
另一方面，本申请实施例提供一种芯片的低功耗验证方法，应用于目标验证端，目标验证端为多个验证端中的任一个；方法包括：
获取目标文件对应的部分数据块，目标文件为芯片进行低功耗验证所需的文件；
验证部分数据块，得到第一验证结果；
将第一验证结果发送至控制端，以使控制端在接收到第一验证结果和其他验证端发送的第二验证结果时，将所有目标结果合并，得到芯片的低功耗验证结果，第二验证结果是其他验证端获取并验证目标文件对应的部分数据块后向控制端反馈的，各个其他验证端和目标验证端获取的所有数据块涵盖目标文件对应的所有数据块，所有目标结果包括第一验证结果和第二验证结果；
其中，控制端和多个验证端连接，其他验证端是多个验证端中除目标验证端以外的验证端。
又一方面，本申请实施例提供了一种芯片的低功耗验证装置，装置包括：
第一获取模块，用于获取目标文件对应的多个数据块，目标文件为芯片进行低功耗验证所需的文件；
控制模块，用于分别控制多个验证端获取部分数据块，以使多个验证端分别对部分数据块进行验证，对应得到验证结果，多个验证端获取的所有数据块涵盖目标文件对应的多个数据块；
第二获取模块，用于分别获取每个验证端对应的验证结果；
合并模块，用于合并所有目标结果，得到芯片的低功耗验证结果，所有目标结果包括每个验证端对应的验证结果；
或者，装置包括：
获取模块，用于获取目标文件对应的部分数据块，目标文件为芯片进行低功耗验证所需的文件；
验证模块，用于验证部分数据块，得到第一验证结果；
发送模块，用于将第一验证结果发送至控制端，以使控制端在接收到第一验证结果和其他验证端发送的第二验证结果时，将所有目标结果合并，得到芯片的低功耗验证结果，第二验证结果是其他验证端获取并验证目标文件对应的部分数据块后向控制端反馈的，各个其他验证端和目标验证端获取的所有数据块涵盖目标文件对应的所有数据块，所有目标结果包括第一验证结果和第二验证结果；
其中，控制端和多个验证端连接，其他验证端是多个验证端中除目标验证端以外的验证端。
再一方面，本申请实施例提供了一种芯片的低功耗验证设备，该芯片的低功耗验证设备包括：
处理器以及存储有计算机程序指令的存储器；
处理器执行计算机程序指令时实现上述方面的芯片的低功耗验证方法的步骤。
再一方面，本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序指令，计算机程序指令被处理器执行时实现上述方面的芯片的低功耗验证方法的步骤。
再一方面，本申请实施例提供了一种计算机程序产品，计算机程序产品包括计算机程序，计算机程序被处理器执行时实现上述方面的芯片的低功耗验证方法的步骤。
本申请实施例的芯片的低功耗验证方法、装置、设备及计算机可读存储介质，能够获取目标文件对应的多个数据块，目标文件为芯片进行低功耗验证所需的文件；分别控制多个验证端获取部分数据块，以使多个验证端分别对部分数据块进行验证，对应得到验证结果，多个验证端获取的所有数据块涵盖目标文件对应的多个数据块；分别获取每个验证端对应的验证结果；合并所有目标结果，得到芯片的低功耗验证结果，所有目标结果包括每个验证端对应的验证结果。其中，因为芯片的低功耗验证结果是多个验证端对应的验证结果合并得到的，多个验证端对应的验证结果又分别经由多个验证端获取的不同部分数据块验证得到，因此多个验证端并行分工完成了芯片的低功耗验证，相比硬件加速器和服务器的相关验证方案，缩短了芯片的低功耗验证周期，解决了相关技术中低功耗验证的周期较长的技术问题。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个实施例提供的芯片的低功耗验证方法的流程示意图；
图2是本申请另一个实施例提供的芯片的低功耗验证装置的结构示意图；
图3是本申请又一个实施例提供的芯片的低功耗验证设备的结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
芯片（chip）的体积很小，被广泛应用在计算机或其他电子设备中。芯片是内涵集成电路（Integrated Circuit，简称IC）的硅片。其中集成电路是把一定数量的常用电子元件，如电阻、电容以及晶体管，以及其之间的连线，通过半导体工艺集成在一起，进而形成具有特定功能的电路。
随着半导体工艺的飞速发展，芯片的工作频率逐渐提高，由此芯片的功耗也迅速增加，但芯片的功耗增加，又导致了芯片发热量大增和芯片可靠性下降的技术问题。
为了提高芯片的可靠性，需要在芯片设计时，从芯片的性能、面积以及功耗各方面进行验证。在本领域中，芯片的验证是指验证芯片的逻辑代码是否符合预期的要求，芯片设计是否符合定义的规范。
但随着芯片规模的增大，芯片设计中验证流程所需要的时间越来越长，占整个设计周期的比例也越来越大。为了提高验证速度，出现了多种验证方法。示例性地，验证方法包括动态仿真、静态检查、虚拟模型、硬件加速、以及现场可编程门阵列（Field-Programmable Gate Array，简称FPGA）原型验证等。
低功耗验证是一种静态检查的验证方法，作为芯片验证众多流程中的一步，主要是通过第三方的视角验证文件是否正确。在相关技术中，主要是通过硬件加速器（如Candence的palladium）直接读取所需的文件，并执行低功耗验证程序。
但硬件加速器不仅价格昂贵，而且需要为此设置特定的机房，并配置专业维护人员。也就是说，这种低功耗验证方法虽然能实现芯片低功耗验证，但各方面的成本和资源消耗难以满足厂商需求。
因此，现有技术中还存在将低功耗验证程序安装到服务器中，通过服务器完成低功耗验证的相关方案。但这种方案受服务器本身资源限制，随着芯片的门数的增加，服务器执行验证的时间变得越来越长，因此现有技术中的低功耗验证方案，客观存在低功耗验证的周期较长的技术问题。
为了解决上述问题，本申请实施例提供了一种芯片的低功耗验证方法、装置、设备及存储介质。下面首先对本申请实施例所提供的芯片的低功耗验证方法进行介绍。
图1示出了本申请一个实施例提供的芯片的低功耗验证方法的流程示意图。如图1所示，该方法可以应用于控制端，该方法可以包括以下步骤：
步骤110，获取目标文件对应的多个数据块，目标文件为芯片进行低功耗验证所需的文件。
步骤120，分别控制多个验证端获取部分数据块，以使多个验证端分别对部分数据块进行验证，对应得到验证结果，多个验证端获取的所有数据块涵盖目标文件对应的多个数据块。
步骤130，分别获取每个验证端对应的验证结果。
步骤140，合并所有目标结果，得到芯片的低功耗验证结果，所有目标结果包括每个验证端对应的验证结果。
本申请实施例能够获取目标文件对应的多个数据块，目标文件为芯片进行低功耗验证所需的文件；分别控制多个验证端获取部分数据块，以使多个验证端分别对部分数据块进行验证，对应得到验证结果，多个验证端获取的所有数据块涵盖目标文件对应的多个数据块；分别获取每个验证端对应的验证结果；合并所有目标结果，得到芯片的低功耗验证结果，所有目标结果包括每个验证端对应的验证结果。其中，因为芯片的低功耗验证结果是多个验证端对应的验证结果合并得到的，多个验证端对应的验证结果又分别经由多个验证端获取的不同部分数据块验证得到，因此多个验证端并行分工完成了芯片的低功耗验证，相比硬件加速器和服务器的相关验证方案，缩短了芯片的低功耗验证周期，解决了相关技术中低功耗验证的周期较长的技术问题。
需要说明的是，上述芯片的低功耗验证方法可以应用于控制端，该控制端并非专用的硬件设备，可以是常用的设备，例如服务器和台式电脑中的至少一者。控制端可以与多个验证端连接，多个验证端的数量可以根据实际所需验证的目标文件的数量和文件大小，以及验证周期要求等进行动态设置。
在其他示例中，芯片的低功耗验证方法也可以应用于多个验证端中的至少一个验证端，本申请后续示例以应用于控制端进行示例说明，当应用于至少一个验证端时。可以参考控制端和多个验证端的交互过程执行。
在一些可选示例中，在步骤110中，上述芯片进行低功耗验证所需的文件可以包括多种文件类型，示例性地，目标文件的类型可以包括UPF（Unified Power Format，统一电源格式）文件、Liberty文件和Verilog文件中的至少一种。在实现时，可以通过接口获取到芯片低功耗验证所需的文件。
其中，Liberty文件是指按照《Liberty User Guides and Reference Manual》（Liberty用户指南和参考手册）编写的文件，可以由芯片生产厂商提供。Verilog文件可以指使用Verilog语言描述的芯片设计文件，可以由芯片设计人员提供。UPF文件可以指按照《IEEE Standard for Design and Verification of Low-Power， Energy AwareElectronic System》编写的功耗管理文件，又称为统一电源格式文件。UPF文件可以描述芯片设计中的低功耗意图，UPF文件可以由芯片设计人员提供。该UPF文件中的UPF是由Synopsys推出的专门用于描述电路电源功耗意图的一种语言标准。
在芯片低功耗验证时，目标文件对应的数据块可以指目标文件需要进行验证的数据内容所组合形成的数据块。该目标文件对应的数据块可以包括：由单个或多个目标文件的文件数据分割生成的多个数据块。由此为后续将数据块分发到不同验证端，实现分布式低功耗验证提供可能性，为缩短低功耗验证周期提供基础。
示例性地，获取目标文件对应的多个数据块可以包括以下步骤：获取目标文件；解析目标文件，得到目标文件的文件数据；根据目标文件的类型对目标文件的文件数据进行分块，得到目标文件对应的多个数据块。
针对不同目标文件，可以依次或同时解析，然后将解析得到的文件数据存储到数据库中。示例性地，可以通过《Liberty User Guides and Reference Manual》 ，解析Liberty文件；通过Verilog语言，解析Verilog文件；通过《IEEE Standard for Design andVerification of Low-Power， Energy Aware Electronic System》，解析UPF文件。
在解析得到各个类型的目标文件的文件数据后，可以根据目标文件的类型对不同目标文件的文件数据进行分块，得到目标文件对应的多个数据块。
本实施例通过解析目标文件，按照目标文件的类型对文件数据进行分块，从而给出了获得目标文件对应的多个数据块的可选实现方案，为后续进行数据块的分发提供了数据基础。
其中，根据目标文件的类型对目标文件的文件数据进行分块，可以包括以下步骤：
当目标文件的类型为UPF文件时，可以按照芯片中集成电路涉及的功能单元（cell）类型，将UPF文件的文件数据进行分块，得到不同功能单元类型的UPF数据块，其中，针对功能单元无关的数据（例如连线相关的数据）可以单独划分为一个UPF数据块。
上述功能单元类型可以包括电压转换（level shifer）单元、隔离（isolation）单元、保留（retention）单元、电源开关（power switch）单元以及其他单元。可以按照不同功能单元类型，将UPF文件的文件数据分成不同类型的UPF数据块。
当目标文件的类型为Liberty文件时，可以按照芯片中集成电路涉及的功能单元类型，对Liberty文件的文件数据进行分块，得到不同功能单元类型的Liberty数据块。
当目标文件的类型为Verilog文件时，可以按照芯片的功耗域（power domain），对Verilog文件的文件数据进行分块，得到不同Verilog数据块。
上述按照目标文件的类型进行文件数据分块的过程可以同时执行，也可以依次执行或变换顺序执行。
在本实施例中，通过不同目标文件的类型，以及目标文件类型中不同的分块标准，使得数据块的划分能够保留文件数据的完整性，保证验证结果的准确性。
以Verilog文件分块进行示例说明，可以将低功耗验证所需的芯片设计阶段所产生的Verilog文件的文件数据，按照芯片的功耗域进行分块，例如可以分为三个Verilog数据块，分别为第一Verilog数据块、第二Verilog数据块和第三Verilog数据块。
其中，第一Verilog数据块：PD_blue，单元top，域边界：clk， rst， sw_c1， sw_c2，iso1_cn， iso2_cn， restore_c1， restore_c2， my_out，i1/ clk， i1/ rst，i1/ cnt，i2/ clk， i2/rst，i2/cnt
第二Verilog数据块：PD_green，单元包含i1，域边界包含：i1/ clk， i1/ rst，i1/cn
第三Verilog数据块：PD_yellow，单元包含i2，域边界：i2/ clk， i2/rst，i2/cnt
上述三个Verilog数据块的分块过程涉及的Verilog语言代码可以包括：
module cnt5 (clk, rst, cnt);
input clk, rst;
output [4:0] cnt;
reg [4:0] cnt;
always @(posedge clk or posedge rst)
begin
if (rst)
cnt <= 5'b00000;
else
cnt <= cnt + 1;
end
endmodule
module top (clk, rst, sw_c1, sw_c2, iso1_cn, iso2_cn, restore_c1,restore_c2, my_out);
input clk, rst, sw_c1, sw_c2, iso1_cn, iso2_cn, restore_c1,restore_c2;
output my_out;
wire [4:0] cnt1, cnt2;
cnt5 i1(.clk(clk), .rst(rst), .cnt(cnt1));
cnt5 i2(.clk(clk), .rst(rst), .cnt(cnt2));
assign my_out = cnt1[3] && cnt2[2];
endmodule
在又一些可选示例中，得到目标文件的文件数据之后，还可以对目标文件的文件数据进行有效性验证；其中，在目标文件的文件数据有效时，可以根据目标文件的类型对目标文件的文件数据进行分块。而当目标文件的文件数据无效时，可以输出无效的文件数据所对应的解析结果，该解析结果可以存储在数据库中。
在本示例中，仅对文件数据验证有效的目标文件进行分块，针对有效性验证不通过，即文件数据无效的目标文件，可以直接输出无效的文件数据所对应的解析结果，由此能够避免使用内容错误的目标文件进行低功耗验证，减少了低功耗验证资源的浪费。
示例性地，上述对目标文件的文件数据进行有效性验证的过程可以包括以下步骤中的至少一项：
（1）根据《Liberty User Guides and Reference Manual》，获取Liberty文件的文件数据中各个功能单元所对应的功能单元语义及语法规则，并确定各个功能单元是否符合对应的功能单元语义及语法规则。
其中，若各个功能单元均符合对应的功能单元语义及语法规则，则确定Liberty文件的文件数据有效。
示例性地，在功能单元语义及语法规则中包含library字段要求的情况下，可以检测功能单元的数据内容中是否包含library字段。若功能单元的数据内容中包括library字段，则功能单元符合对应的功能单元语义及语法规则。
需要说明的是，上述library字段要求是根据《Liberty User Guides andReference Manual》确定的，该功能单元中所需具备的语法语义规则，通过对解析后的Liberty文件的文件数据进行字段检测，可以最终确定该功能单元是否符合对应的功能单元语义及语法规则。
（2）根据IEEE Std 1364-2001标准，获取Verilog文件的文件数据中各个描述所对应的Verilog语法规则，并确定各个描述是否符合对应的Verilog语法规则。
其中，若各个描述均符合对应的Verilog语法规则，则确定Verilog文件的文件数据有效。
示例性地，确定各个描述是否符合对应的Verilog语法规则的过程可以包括：在描述包括module字段的情况下，判断module字段中是否包含input（输入）信息或者output（输出）信息。其中，当module字段中包含input信息或者output信息时，该描述符合对应的Verilog语法规则。
需要说明的是，上述module字段是对数据、功能和时序的封装。可以通过对module字段中的input信息或者output信息进行检测，确定module字段所在描述是否符合对应的Verilog语法规则。
（3）根据UPF，获取UPF文件的文件数据中各条命令所对应的UPF语法及语义规则，并确定各条命令是否符合对应的UPF语法及语义规则。
其中，若各条命令均符合对应的UPF语法以及语义规则时，则确定UPF文件的文件数据有效。
示例性地，确定各条命令是否符合对应的UPF语法及语义规则的过程可以包括：在UPF语法及语义规则中包含create_power_domain字段要求的情况下，检测UPF语法及语义规则对应的命令中是否包括create_power_domain字段。其中，当命令中包括create_power_domain字段时，确定命令符合对应的UPF语法及语义规则。
需要说明的是，Liberty文件应当是芯片生产厂商提供的符合文件编写规则的文件，因此可以依据该编写规则，确定不同功能单元是否符合编写规则中的预设功能单元规则。若所有功能单元均符合对应的预设功能规则，则确定Liberty文件的文件数据有效，反之，则确定Liberty文件的文件数据无效，可以输出解析结果。
Verilog文件是使用Verilog语言编写的描述芯片设计的文件，若其中描述信息不符合Verilog语言编写规则，则指示Verilog文件无效，此时可以输出相应的解析结果；反之，则确定Verilog文件的文件数据有效。
本实施例采用了在解析得到各个类型的目标文件的文件数据后，对文件数据进行有效性判断，如果文件数据有效，再根据目标文件的类型对不同目标文件的文件数据进行分块，得到目标文件对应的多个数据块等步骤，在确定目标文件符合标准规则以后，再对目标文件的文件数据进行分割，能够避免使用内容错误的目标文件进行验证，防止造成验证资源浪费。
在一些可选示例中，在上述步骤120中，可以由多个验证端从服务器拉取目标文件对应的所有数据块，每个验证端从服务器获取的数据块仅是所有数据块中的部分，但所有验证端获取的所有数据块应当涵盖目标文件对应的所有数据块内容，由此才能保障芯片低功耗验证的验证全面性。
但另一方面，由于每个验证端，例如每个验证服务器，并非对目标文件对应的所有文件数据进行验证，因此多个验证端分担了验证压力，并行执行也有利于提高验证端对数据块的获取速度，减少单个验证端的资源占用，也降低了对验证端的硬件设备要求。
在另一些可选示例中，多个验证端的数量可以依据目标文件对应的多个数据块的数量确定，例如不同验证端获取的部分数据块不一致，此时验证端的数量可以等于数据块的总数量，或者数据块的总数量可以与验证端的数量呈倍数关系。当然，在其他示例中，也可以不进行数据块的均匀分配。
在对数据块验证时，可以根据低功耗验证特征，对Liberty数据块、Verilog数据块，UPF数据块进行验证。需要说明的是，由于Liberty数据块、Verilog数据块，UPF数据块之间可能存在关联性，因此在验证端实际验证时，可以以某个数据块类型为主数据块，从数据库中找到该主数据块对应的其他类型的数据块，进而集中在该验证端进行低功耗验证。最终各个验证端经过对对应的数据块进行低功耗验证，均会得到第一验证结果。可以由控制端主动获取，或由各个验证端主动上报第一验证结果给控制端。
即上述分别控制多个验证端获取部分数据块，可以包括：
分别控制多个验证端获取第一数据块和第一数据块对应的第二数据块，第一数据块为第一目标文件中的部分数据块，第二数据块为第二目标文件中的部分数据块，第一目标文件为UPF文件、Liberty文件和Verilog文件中的任一个，第二目标文件为目标文件中除第一目标文件以外的其他目标文件。
本实施例通过以某个类型的数据块为第一数据块（主数据块）帮助获取到了关联的其他类型的数据块，保证了数据块的数据验证完整性，有利于提升数据块验证结果的准确性。
而控制端在得到所有验证端的第一验证结果后，可以将其作为目标结果的一部分，进而合并更新为芯片的低功耗验证结果。
还需要说明的是，验证端的验证程序可以由控制端进行更新，由此适应于不同芯片的低功耗验证需求以及不同验证特征的变换需求。
在又一些可选示例中，若目标文件的文件数据存在无效的情况，由此控制端还会得到解析结果，在控制端得到各个验证端对应的第一验证结果后，控制端可以将解析结果和所有第一结果共同作为目标结果，然后合并所有目标结果，得到芯片的低功耗验证结果。
当本申请实施例提供的芯片的低功耗验证方法应用于多个验证端中的任一个验证端时，即应用于目标验证端时，该方法可以包括以下步骤：
获取目标文件对应的部分数据块，目标文件为芯片进行低功耗验证所需的文件。
验证部分数据块，得到第一验证结果。
将第一验证结果发送至控制端，以使控制端在接收到第一验证结果和其他验证端发送的第二验证结果时，将所有目标结果合并，得到芯片的低功耗验证结果，第二验证结果是其他验证端获取并验证目标文件对应的部分数据块后向控制端反馈的，各个其他验证端和目标验证端获取的所有数据块涵盖目标文件对应的所有数据块，所有目标结果包括第一验证结果和第二验证结果。
其中，控制端和多个验证端连接，其他验证端是多个验证端中除目标验证端以外的验证端。
上述芯片的低功耗验证过程可以参考上述应用于控制端的方法实施例执行，在此不过多赘述，且由于是参考上述应用于控制端的方法实施例执行的，因此也具有其全部有益效果。
图2示出了本申请实施例提供的芯片的低功耗验证装置的硬件结构示意图。在图2中，该芯片的低功耗验证装置可以包括：
第一获取模块210，用于获取目标文件对应的多个数据块，目标文件为芯片进行低功耗验证所需的文件。
控制模块220，用于分别控制多个验证端获取部分数据块，以使多个验证端分别对部分数据块进行验证，对应得到验证结果，多个验证端获取的所有数据块涵盖目标文件对应的多个数据块。
第二获取模块230，用于分别获取每个验证端对应的验证结果。
合并模块240，用于合并所有目标结果，得到芯片的低功耗验证结果，所有目标结果包括每个验证端对应的验证结果。
在一些可选示例中，第一获取模块210，具体可以用于获取目标文件；解析目标文件，得到目标文件的文件数据；根据目标文件的类型对目标文件的文件数据进行分块，得到目标文件对应的多个数据块。
在另一些可选示例中，目标文件的类型可以包括统一电源格式UPF文件、Liberty文件和Verilog文件，第一获取模块210在根据目标文件的类型对目标文件的文件数据进行分块时，可以按照芯片中集成电路涉及的功能单元类型，对UPF文件的文件数据进行分块；按照功能单元类型，对Liberty文件的文件数据进行分块；按照芯片的功耗域，对Verilog文件的文件数据进行分块。
在又一些可选示例中，装置还可以包括：
有效性验证模块，对目标文件的文件数据进行有效性验证；且在目标文件的文件数据有效时，触发第一获取模块20根据目标文件的类型对目标文件的文件数据进行分块。
输出模块，用于在目标文件的文件数据无效时，输出无效的文件数据所对应的解析结果。
合并模块240，具体用于将解析结果和所有验证结果合并为低功耗验证结果。
在再一些可选示例中，该有效性验证模块还可以包括以下至少一个。
Liberty验证单元，可以用于根据Liberty用户指南和参考手册，获取Liberty文件的文件数据中各个功能单元所对应的功能单元语义及语法规则，并确定各个功能单元是否符合对应的功能单元语义及语法规则，其中，若各个功能单元均符合对应的功能单元语义及语法规则，则确定Liberty文件的文件数据有效。
Verilog验证单元，可以用于根据IEEE Std 1364-2001标准，获取Verilog文件的文件数据中各个描述所对应的Verilog语法规则，并确定各个描述是否符合对应的Verilog语法规则，其中，若各个描述均符合对应的Verilog语法规则，则确定Verilog文件的文件数据有效。
UPF验证单元，可以根据UPF，获取UPF文件的文件数据中各条命令所对应的UPF语法及语义规则，并确定各条命令是否符合对应的UPF语法及语义规则，其中，若各条命令均符合对应的UPF语法以及语义规则时，则确定UPF文件的文件数据有效。
在再一些可选示例中，上述Liberty验证单元可以具体用于在功能单元语义及语法规则中包含library字段要求的情况下，检测功能单元的数据内容中是否包含library字段，其中，在功能单元的数据内容中包括library字段的情况下，功能单元符合对应的功能单元语义及语法规则。
在再一些可选示例中，上述Verilog验证单元，可以具体用于在描述包括module字段的情况下，判断module字段中是否包含input信息或者output信息，其中，当module字段中包含input信息或者output信息时，描述符合对应的Verilog语法规则。
在再一些可选示例中，上述UPF验证单元，可以具体用于在UPF语法及语义规则中包含create_power_domain字段要求的情况下，检测UPF语法及语义规则对应的命令中是否包括create_power_domain字段，其中，当命令中包括create_power_domain字段时，确定命令符合对应的UPF语法及语义规则。
在再一些可选示例中，控制模块220可以具体用于分别控制多个验证端获取第一数据块和第一数据块对应的第二数据块，第一数据块为第一目标文件中的部分数据块，第二数据块为第二目标文件中的部分数据块，第一目标文件为UPF文件、Liberty文件和Verilog文件中的任一个，第二目标文件为目标文件中除第一目标文件以外的其他目标文件。
本申请实施例还提供一种芯片的低功耗验证装置，该装置包括：
获取模块，用于获取目标文件对应的部分数据块，目标文件为芯片进行低功耗验证所需的文件；
验证模块，用于验证部分数据块，得到第一验证结果；
发送模块，用于将第一验证结果发送至控制端，以使控制端在接收到第一验证结果和其他验证端发送的第二验证结果时，将所有目标结果合并，得到芯片的低功耗验证结果，第二验证结果是其他验证端获取并验证目标文件对应的部分数据块后向控制端反馈的，各个其他验证端和目标验证端获取的所有数据块涵盖目标文件对应的所有数据块，所有目标结果包括第一验证结果和第二验证结果；
其中，控制端和多个验证端连接，其他验证端是多个验证端中除目标验证端以外的验证端。
图3示出了本申请实施例提供的芯片的低功耗验证设备的硬件结构示意图。其中，芯片的低功耗验证设备可以为计算机、服务器和芯片验证专用设备中的至少一种。该芯片的低功耗验证设备包括处理器301以及存储有计算机程序指令的存储器302。
具体地，上述处理器301可以包括中央处理器（CPU），或者特定集成电路（Application Specific Integrated Circuit ，ASIC），或者可以被配置成实施本申请实施例的一个或多个集成电路。
存储器302可以包括用于数据或指令的大容量存储器。举例来说而非限制，存储器302可包括硬盘驱动器（Hard Disk Drive，HDD）、软盘驱动器、闪存、光盘、磁光盘、磁带或通用串行总线（Universal Serial Bus，USB）驱动器或者两个或更多个以上这些的组合。在合适的情况下，存储器302可包括可移除或不可移除(或固定)的介质。在合适的情况下，存储器302可在综合网关容灾设备的内部或外部。在特定实施例中，存储器302是非易失性固态存储器。
存储器302可包括只读存储器（ROM），闪存设备，随机存取存储器（RAM），磁盘存储介质设备，光存储介质设备，电气、光学或其他物理/有形的存储器存储设备。因此，通常，存储器302包括一个或多个编码有包括计算机可执行指令的软件的有形（非暂态）计算机可读存储介质（例如，存储器设备），并且当该软件被执行（例如，由一个或多个处理器）时，其可操作来执行参考根据本公开的上述方面的方法所描述的操作。
处理器301通过读取并执行存储器302中存储的计算机程序指令，以实现上述实施例中的任意一种芯片的低功耗验证方法。
在一个示例中，芯片的低功耗验证设备还可包括通信接口303和总线310。其中，如图3所示，处理器301、存储器302、通信接口303通过总线310连接并完成相互间的通信。
通信接口303，主要用于实现本申请实施例中各模块、装置、单元和/或设备之间的通信。
总线310包括硬件、软件或两者，将芯片的低功耗验证设备的部件彼此耦接在一起。举例来说而非限制，总线可包括加速图形端口（AGP）或其他图形总线、增强工业标准架构（EISA）总线、前端总线（FSB）、超传输（HT）互连、工业标准架构（ISA）总线、无限带宽互连、低引脚数（LPC）总线、存储器总线、微信道架构（MCA）总线、外围组件互连（PCI）总线、PCI-Express（PCI-X）总线、串行高级技术附件（SATA）总线、视频电子标准协会局部（VLB）总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下，总线310可包括一个或多个总线。尽管本申请实施例描述和示出了特定的总线，但本申请考虑任何合适的总线或互连。
该芯片的低功耗验证设备可以基于芯片的低功耗验证方法，从而实现结合图1至图2描述的芯片的低功耗验证方法和装置。
另外，结合上述实施例中的芯片的低功耗验证方法，本申请实施例可提供一种计算机存储介质来实现。该计算机存储介质上存储有计算机程序指令；该计算机程序指令被处理器执行时实现上述实施例中的任意一种芯片的低功耗验证方法。
另外，本申请实施例还提供了一种计算机程序产品，包括计算机程序，计算机程序被处理器执行时可实现前述方法实施例的步骤及相应内容。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应理解，在本申请实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种芯片的低功耗验证方法，其特征在于，所述方法应用于控制端，所述方法包括：
获取目标文件对应的多个数据块，所述目标文件为所述芯片进行低功耗验证所需的文件；
分别控制多个验证端获取部分所述数据块，以使多个所述验证端分别对部分所述数据块进行验证，对应得到验证结果，多个所述验证端获取的所有所述数据块涵盖所述目标文件对应的多个所述数据块；
分别获取每个所述验证端对应的所述验证结果；
合并所有目标结果，得到所述芯片的低功耗验证结果，所有所述目标结果包括每个所述验证端对应的所述验证结果。
2.根据权利要求1所述的方法，其特征在于，所述获取目标文件对应的多个数据块，包括：
获取目标文件；
解析所述目标文件，得到所述目标文件的文件数据；
根据所述目标文件的类型对所述目标文件的文件数据进行分块，得到所述目标文件对应的多个数据块。
3.根据权利要求2所述的方法，其特征在于，所述目标文件的类型包括统一电源格式UPF文件、Liberty文件和Verilog文件，所述根据所述目标文件的类型对所述目标文件的文件数据进行分块，包括：
按照所述芯片中集成电路涉及的功能单元类型，对所述UPF文件的文件数据进行分块；
按照所述功能单元类型，对所述Liberty文件的文件数据进行分块；
按照所述芯片的功耗域，对所述Verilog文件的文件数据进行分块。
4.根据权利要求3所述的方法，其特征在于，所述得到所述目标文件的文件数据之后，所述方法还包括：
对所述目标文件的所述文件数据进行有效性验证；
在所述目标文件的所述文件数据有效时，执行步骤：根据所述目标文件的类型对所述目标文件的文件数据进行分块；
在所述目标文件的所述文件数据无效时，输出无效的文件数据所对应的解析结果；
所述合并所有目标结果，得到所述芯片的低功耗验证结果，包括：
将所述解析结果和所有所述验证结果合并为所述低功耗验证结果。
5.根据权利要求4所述的方法，其特征在于，所述对所述目标文件的所述文件数据进行有效性验证，包括以下步骤中的至少一项：
根据Liberty用户指南和参考手册，获取所述Liberty文件的文件数据中各个功能单元所对应的功能单元语义及语法规则，并确定各个所述功能单元是否符合对应的所述功能单元语义及语法规则，其中，若各个功能单元均符合对应的所述功能单元语义及语法规则，则确定所述Liberty文件的文件数据有效；
根据IEEE Std 1364-2001标准，获取所述Verilog文件的文件数据中各个描述所对应的Verilog语法规则，并确定各个所述描述是否符合对应的所述Verilog语法规则，其中，若各个所述描述均符合对应的所述Verilog语法规则，则确定所述Verilog文件的文件数据有效；
根据UPF，获取所述UPF文件的文件数据中各条命令所对应的UPF语法及语义规则，并确定各条所述命令是否符合对应的所述UPF语法及语义规则，其中，若各条所述命令均符合对应的所述UPF语法以及语义规则时，则确定所述UPF文件的文件数据有效。
6.根据权利要求5所述的方法，其特征在于，所述确定各个所述功能单元是否符合对应的所述功能单元语义及语法规则，包括：
在所述功能单元语义及语法规则中包含library字段要求的情况下，检测所述功能单元的数据内容中是否包含library字段，其中，在所述功能单元的数据内容中包括library字段的情况下，所述功能单元符合对应的所述功能单元语义及语法规则；
所述确定各个所述描述是否符合对应的所述Verilog语法规则，包括：
在所述描述包括module字段的情况下，判断所述module字段中是否包含input信息或者output信息，其中，当所述module字段中包含input信息或者output信息时，所述描述符合对应的所述Verilog语法规则；
所述确定各条所述命令是否符合对应的UPF语法及语义规则，包括：
在所述UPF语法及语义规则中包含create_power_domain字段要求的情况下，检测所述UPF语法及语义规则对应的所述命令中是否包括create_power_domain字段，其中，当所述命令中包括create_power_domain字段时，确定所述命令符合对应的UPF语法及语义规则。
7.根据权利要求3所述的方法，其特征在于，所述分别控制多个验证端获取部分所述数据块，包括：
分别控制多个所述验证端获取第一数据块和所述第一数据块对应的第二数据块，所述第一数据块为第一目标文件中的部分数据块，所述第二数据块为第二目标文件中的部分数据块，所述第一目标文件为所述UPF文件、所述Liberty文件和所述Verilog文件中的任一个，所述第二目标文件为所述目标文件中除所述第一目标文件以外的其他目标文件。
8.一种芯片的低功耗验证方法，其特征在于，所述方法应用于目标验证端，所述目标验证端为多个验证端中的任一个；所述方法包括：
获取目标文件对应的部分数据块，所述目标文件为所述芯片进行低功耗验证所需的文件；
验证所述部分数据块，得到第一验证结果；
将所述第一验证结果发送至控制端，以使所述控制端在接收到所述第一验证结果和其他验证端发送的第二验证结果时，将所有目标结果合并，得到所述芯片的低功耗验证结果，所述第二验证结果是所述其他验证端获取并验证所述目标文件对应的部分数据块后向所述控制端反馈的，各个所述其他验证端和所述目标验证端获取的所有所述数据块涵盖所述目标文件对应的所有数据块，所有所述目标结果包括所述第一验证结果和所述第二验证结果；
其中，所述控制端和多个所述验证端连接，所述其他验证端是多个所述验证端中除所述目标验证端以外的验证端。
9.一种芯片的低功耗验证装置，其特征在于，所述装置包括：
第一获取模块，用于获取目标文件对应的多个数据块，所述目标文件为所述芯片进行低功耗验证所需的文件；
控制模块，用于分别控制多个验证端获取部分所述数据块，以使多个所述验证端分别对部分所述数据块进行验证，对应得到验证结果，多个所述验证端获取的所有所述数据块涵盖所述目标文件对应的多个所述数据块；
第二获取模块，用于分别获取每个所述验证端对应的所述验证结果；
合并模块，用于合并所有目标结果，得到所述芯片的低功耗验证结果，所有所述目标结果包括每个所述验证端对应的所述验证结果；
或者，所述装置包括：
获取模块，用于获取目标文件对应的部分数据块，所述目标文件为所述芯片进行低功耗验证所需的文件；
验证模块，用于验证所述部分数据块，得到第一验证结果；
发送模块，用于将所述第一验证结果发送至控制端，以使所述控制端在接收到所述第一验证结果和其他验证端发送的第二验证结果时，将所有目标结果合并，得到所述芯片的低功耗验证结果，所述第二验证结果是所述其他验证端获取并验证所述目标文件对应的部分数据块后向所述控制端反馈的，各个所述其他验证端和所述目标验证端获取的所有所述数据块涵盖所述目标文件对应的所有数据块，所有所述目标结果包括所述第一验证结果和所述第二验证结果；
其中，所述控制端和多个所述验证端连接，所述其他验证端是多个所述验证端中除所述目标验证端以外的验证端。
10.一种芯片的低功耗验证设备，其特征在于，所述设备包括：处理器以及存储有计算机程序指令的存储器；
所述处理器执行所述计算机程序指令时实现如权利要求1-8任意一项所述的芯片的低功耗验证方法的步骤。
11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现如权利要求1-8任意一项所述的芯片的低功耗验证方法的步骤。
CN202210797376.4A 2022-07-08 2022-07-08 芯片的低功耗验证方法、装置、设备及存储介质 Active CN114861594B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210797376.4A CN114861594B (zh) 2022-07-08 2022-07-08 芯片的低功耗验证方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210797376.4A CN114861594B (zh) 2022-07-08 2022-07-08 芯片的低功耗验证方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN114861594A true CN114861594A (zh) 2022-08-05
CN114861594B CN114861594B (zh) 2022-09-20

Family

ID=82625674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210797376.4A Active CN114861594B (zh) 2022-07-08 2022-07-08 芯片的低功耗验证方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN114861594B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115563910A (zh) * 2022-11-24 2023-01-03 英诺达(成都)电子科技有限公司 Upf命令的执行方法、装置、设备及存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040117745A1 (en) * 2002-12-17 2004-06-17 International Business Machines Corporation Method of automating chip power consumption estimation calculation
CN101124498A (zh) * 2004-02-12 2008-02-13 帕诺拉马实验室有限公司 用于衬底化/构件化波导化护目镜系统的装置、方法和计算机程序产品
US8413088B1 (en) * 2007-06-07 2013-04-02 Cadence Design Systems, Inc. Verification plans to merging design verification metrics
CN104160441A (zh) * 2011-12-29 2014-11-19 罗伯特·博世有限公司 健康监控系统中的讲话者核实
CN109062856A (zh) * 2018-07-17 2018-12-21 北京比特大陆科技有限公司 计算处理装置和方法、电子设备
CN111339570A (zh) * 2020-02-27 2020-06-26 青岛大学 一种云存储文件完整性的验证方法、装置、设备及介质
CN114139479A (zh) * 2021-10-14 2022-03-04 北京爱芯科技有限公司 仿真验证方法、装置及计算设备
CN114356682A (zh) * 2021-12-10 2022-04-15 上海华虹集成电路有限责任公司 芯片模块最优参数的自学习选择方法
CN114356683A (zh) * 2021-12-29 2022-04-15 北京爱芯科技有限公司 覆盖率融合方法、装置、计算机设备及存储介质

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040117745A1 (en) * 2002-12-17 2004-06-17 International Business Machines Corporation Method of automating chip power consumption estimation calculation
CN101124498A (zh) * 2004-02-12 2008-02-13 帕诺拉马实验室有限公司 用于衬底化/构件化波导化护目镜系统的装置、方法和计算机程序产品
US8413088B1 (en) * 2007-06-07 2013-04-02 Cadence Design Systems, Inc. Verification plans to merging design verification metrics
CN104160441A (zh) * 2011-12-29 2014-11-19 罗伯特·博世有限公司 健康监控系统中的讲话者核实
CN109062856A (zh) * 2018-07-17 2018-12-21 北京比特大陆科技有限公司 计算处理装置和方法、电子设备
CN111339570A (zh) * 2020-02-27 2020-06-26 青岛大学 一种云存储文件完整性的验证方法、装置、设备及介质
CN114139479A (zh) * 2021-10-14 2022-03-04 北京爱芯科技有限公司 仿真验证方法、装置及计算设备
CN114356682A (zh) * 2021-12-10 2022-04-15 上海华虹集成电路有限责任公司 芯片模块最优参数的自学习选择方法
CN114356683A (zh) * 2021-12-29 2022-04-15 北京爱芯科技有限公司 覆盖率融合方法、装置、计算机设备及存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
范小虎等: "一种低功耗异步FIFO在ASIC中的设计", 《济南大学学报(自然科学版)》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115563910A (zh) * 2022-11-24 2023-01-03 英诺达(成都)电子科技有限公司 Upf命令的执行方法、装置、设备及存储介质
CN115563910B (zh) * 2022-11-24 2023-02-03 英诺达(成都)电子科技有限公司 Upf命令的执行方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN114861594B (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
US7711536B2 (en) System and method for verification aware synthesis
US7231627B2 (en) Merging a hardware design language source file with a separate assertion file
CN113947050B (zh) 用于生成形式验证环境的方法、电子设备及存储介质
CN112417798B (zh) 一种时序测试方法、装置、电子设备及存储介质
US10423742B2 (en) Method to perform full accuracy hierarchical block level timing analysis with parameterized chip level contexts
CN115563910B (zh) Upf命令的执行方法、装置、设备及存储介质
Yang et al. A high-performance on-chip bus (MSBUS) design and verification
CN114861594B (zh) 芯片的低功耗验证方法、装置、设备及存储介质
US20110225559A1 (en) Logic verifying apparatus, logic verifying method, and medium
US8706467B2 (en) Compact circuit-simulation output
CN112613257A (zh) 验证方法、装置、电子设备和计算机可读存储介质
US10515169B1 (en) System, method, and computer program product for computing formal coverage data compatible with dynamic verification
US9378325B2 (en) Method and apparatus for performing integrated circuit layout verification
CN112733478B (zh) 用于对设计进行形式验证的装置
CN113343629B (zh) 集成电路验证方法、代码生成方法、系统、设备和介质
US10289773B2 (en) Reset domain crossing management using unified power format
US8959467B2 (en) Structural rule analysis with TCL scripts in synthesis or STA tools and integrated circuit design tools
CN115688643A (zh) 仿真逻辑系统设计的方法、设备及存储介质
CN114548028A (zh) 进行低功耗设计的方法、电子设备及存储介质
CN112131807A (zh) 一种跨时钟域验证方法、装置、设备及介质
US9568553B2 (en) Method of integrated circuit scan clock domain allocation and machine readable media thereof
CN112347723A (zh) 基于版图的rom代码提取验证方法及装置
US10546083B1 (en) System, method, and computer program product for improving coverage accuracy in formal verification
US9047428B2 (en) Determining method, computer product, and determining apparatus
JP2013004066A (ja) 回路生成装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant