JP2013004066A - 回路生成装置 - Google Patents
回路生成装置 Download PDFInfo
- Publication number
- JP2013004066A JP2013004066A JP2011138250A JP2011138250A JP2013004066A JP 2013004066 A JP2013004066 A JP 2013004066A JP 2011138250 A JP2011138250 A JP 2011138250A JP 2011138250 A JP2011138250 A JP 2011138250A JP 2013004066 A JP2013004066 A JP 2013004066A
- Authority
- JP
- Japan
- Prior art keywords
- rtl
- terminal
- name
- connection
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】誤接続や未接続のないRTLを生成することが可能な回路生成装置を提供すること。
【解決手段】RTLファイル25は、複数のモジュールの回路記述を格納する。RTL読み込み部22は、上位のRTLで使用されるモジュール名およびそのモジュール数が記述されたパラメータ21を参照して、RTLファイル25から該当するモジュールのRTLを読み込む。端子名抽出部23は、RTL読み込み部22によって読み込まれたモジュールのRTLから端子名を抽出する。そして、RTL生成部24は、端子名抽出部23によって抽出された端子名に該当する端子属性情報を参照して、上位のRTLで使用されるモジュールを接続して上位のRTLを生成する。したがって、誤接続や未接続のないRTLを生成することが可能となる。
【選択図】図2
【解決手段】RTLファイル25は、複数のモジュールの回路記述を格納する。RTL読み込み部22は、上位のRTLで使用されるモジュール名およびそのモジュール数が記述されたパラメータ21を参照して、RTLファイル25から該当するモジュールのRTLを読み込む。端子名抽出部23は、RTL読み込み部22によって読み込まれたモジュールのRTLから端子名を抽出する。そして、RTL生成部24は、端子名抽出部23によって抽出された端子名に該当する端子属性情報を参照して、上位のRTLで使用されるモジュールを接続して上位のRTLを生成する。したがって、誤接続や未接続のないRTLを生成することが可能となる。
【選択図】図2
Description
本発明は、複数のマクロを接続して上位RTL(Register Transfer Level)を設計する技術に関し、特に、マクロ間の誤接続を防止でき、未結線の確認を容易に行なえる回路生成装置に関する。
近年、半導体集積回路の高集積化が進んでおり、半導体集積回路の回路規模の増大が進んでいる。そのため、複数のマクロを接続して回路設計を行なう場合、マクロの接続数も増加する傾向にある。
一般に、RTLは階層化設計されており、複数のマクロを接続して上位RTLを設計することが多い。これに関連する技術として、下記の特許文献1に開示された発明がある。
特許文献1は、複数の機能ブロックを結線してLSIを構成する設計方法において、結線ミスも未然に防ぎ、機能ブロック間の結線の正誤チェックも可能にすることを目的とする。各機能ブロックの信号線の接続先および入出力方向の情報を記述し、また信号線の接続先を接続機能毎に接続単位として束線化し、それらに接続グループ名を与えて登録したライブラリを用意する。さらに、このライブラリの生成に使用する接続グループの結線の規則や入出力方向の規則を記述した共通グループ定義ライブラリを用意する。システム設計に対する機能ブロック間の結線は、上記のライブラリを用いてRTLを自動生成することで行なわれる。さらに、共通グループ定義ライブラリを用いて結線結果における信号線の機能の正誤や入出力方向の正誤チェックを行なう。
上述のように、回路規模の増大に伴い、複数のマクロの接続数も増加する傾向にあるため、人的要因によるミスの発生や、接続チェックを行なうための工数が増大している。したがって、複数のマクロを接続して上位RTLの設計を行なう際、人的ミスを防ぐと共に、接続チェックを行なう工数を削減することが求められる。
上述の特許文献1においては、共通グループ定義ライブラリからグループライブラリを生成する。そして、グループライブラリおよびIP(Intellectual Property)のRTLを用いて結線を行なってRTLを生成する。そして、共通グループ定義ライブラリを用いてRTLのチェックを行なう。
しかしながら、チェック結果がNGであれば、RTLを人手により再確認する必要がある。また、RTLとライブラリ情報とが異なっている場合、結線時に誤接続や未結線が発生することとになり、RTL修正やチェックも人手により行なう必要がある。
本発明は、上記問題点を解決するためになされたものであり、その目的は、誤接続や未接続のないRTLを生成することが可能な回路生成装置を提供することである。
本発明の一実施例によれば、複数のRTLを接続して上位のRTLを生成する回路生成装置が提供される。RTLファイルは、複数のモジュールの回路記述を格納する。RTL読み込み部は、上位のRTLで使用されるモジュール名およびそのモジュール数が記述されたパラメータを参照して、RTLファイルから該当するモジュールのRTLを読み込む。
端子名抽出部は、RTL読み込み部によって読み込まれたモジュールのRTLから端子名を抽出する。そして、RTL生成部は、端子名抽出部によって抽出された端子名に該当する端子属性情報を参照して、上位のRTLで使用されるモジュールを接続して上位のRTLを生成する。
本発明の一実施例によれば、RTL生成部が、端子名抽出部によって抽出された端子名に該当する端子属性情報を参照して、上位のRTLで使用されるモジュールを接続して上位のRTLを生成するので、誤接続や未接続のないRTLを生成することが可能となる。
図1は、本発明の実施の形態における回路生成装置の構成例を示すブロック図である。回路生成装置は、一般的なコンピュータによって実現され、コンピュータ本体1、ディスプレイ装置2、FD(Flexible Disk)4が装着されるFDドライブ3、キーボード5、マウス6、CD−ROM(Compact Disc-Read Only Memory)8が装着されるCD−ROM装置7、およびネットワーク通信装置9を含む。回路生成プログラムは、FD4またはCD−ROM8等の記録媒体によって供給される。回路生成プログラムがコンピュータ本体1によって実行されることにより、下位RTLから上位RTLの生成が行なわれる。また、回路生成プログラムは他のコンピュータより通信回線を経由し、コンピュータ本体1に供給されてもよい。
また、コンピュータ本体1は、CPU10、ROM(Read Only Memory)11、RAM(Random Access Memory)12およびハードディスク13を含む。CPU10は、ディスプレイ装置2、FDドライブ3、キーボード5、マウス6、CD−ROM装置7、ネットワーク通信装置9、ROM11、RAM12またはハードディスク13との間でデータを入出力しながら処理を行なう。FD4またはCD−ROM8に記録された回路生成プログラムは、CPU10によりFDドライブ3またはCD−ROM装置7を介してハードディスク13に格納される。CPU10は、ハードディスク13から適宜回路生成プログラムをRAM12にロードして実行することによって、下位RTLから上位RTLの生成が行なわれる。
図2は、本発明の実施の形態における回路生成装置の機能的構成を示すブロック図である。この回路生成装置は、使用するモジュール名と使用するモジュール数を含んだパラメータ21を入力情報とし、RTLファイル25から下位RTLを読み込むRTL読み込み部22と、RTL読み込み部22によって読み込まれた下位RTLから端子名と入出力とを抽出する端子名抽出部23と、端子名抽出部23によって抽出された端子名に該当する端子属性情報(接続先インスタンス名、接続先端子名または外部端子名)を端子属性情報ファイル26から読み出して下位RTLを接続し、(上位)RTL27および接続チェック用アサーション28を生成するRTL生成部24とを含む。
パラメータ21は、モジュール名と使用するモジュールの個数とが記述され、上位RTLの接続に必要なモジュールと、それぞれのモジュールの個数を決定するために使用される。
図3は、パラメータ21のフォーマット例およびその記述例を示す図である。図3(a)は、フォーマット例を示しており、モジュール名の後に使用数が記述されることを示している。また、図3(b)は、その記述例を示しており、モジュール“PF_CPU_TYPEA”が1個使用され、モジュール“PF_TIMER_A”が2個使用されることを示している。
図4は、RTLファイル25に格納される下位RTLのモジュール名の記述例を示す図である。RTLは、IEEE1364−1995などの標準規格に準拠しており、モジュール名および端子名が命名規則にしたがって記述される。図4(a)に示すように、モジュール名は、固定値の後に機能名が記述され、その後にユニーク名が記述される。
図4(b)は、モジュール名の一例を示しており、CPUの機能を有するモジュール“PF_CPU_TYPEA”と、DMACの機能を有するモジュール“PF_DMA_CH64”とが記述されている。
RTL読み込み部22は、パラメータ21に記述されたモジュール名にしたがって、RTLファイル25から対象のRTLを読み込む。
端子名抽出部23は、IEEE1364−1995などの標準規格の文法にしたがって、RTL読み込み部22によって読み込まれたRTLの外部端子名を抽出する。
図5は、端子属性情報ファイル26に格納される端子属性情報の一例を示す図である。図5(a)は、端子属性情報のフォーマット例を示しており、モジュール名(<固定値>_<機能名>)が記述された後、そのモジュールがインスタンスされるときのインスタンス名、そのモジュールの命名規則にしたがった外部端子名、それに対応する接続先インスタンス名、および接続先端子名が記述される。
図5(b)は、端子属性情報の記述例を示している。端子属性情報のモジュール名は、モジュール命名規則にしたがい、機能を特定できるものとする。また、インスタンス名は、複数インスタンスされることを考慮して、特殊文字を付加しておく。
また、上位外部端子に接続される端子は、接続先インスタンス名として識別可能な文字列とする。接続先が特定されない端子は、接続先インスタンス名、接続先端子名ともに識別可能な文字列とする。
図6は、RTL生成部24の動作を説明するためのフローチャートである。まず、RTL生成部24は、パラメータ21において記載されたモジュール名から、端子属性情報ファイル26を検索し、モジュール名が一致する端子属性情報を検索する(S11)。すなわち、<固定値>_<機能名>が一致する端子属性情報のモジュールを検索する。
次に、一致するモジュール名があるか否かを判定する(S12)。一致するモジュール名がなければ(S12,No)、誤接続を防ぐためにモジュールで使用されている全端子を未結線として、中間ファイル(スプレットシート)に出力し(S13)、ステップS18に処理が進む。これは、RTLのモジュール名が命名規則にしたがっていない、端子属性情報に登録されていない、などの原因によるものである。
また、一致するモジュール名があれば(S12,Yes)、端子名抽出部23によって抽出された外部端子から、端子属性情報において該当する端子名を検索する(S14)。そして、一致する端子名があるか否かを判定する(S15)。
一致する端子名がなければ(S15,No)、誤接続を防ぐためにその端子を未結線として、中間ファイル(スプレットシート)に出力し(S16)、ステップS18に処理が進む。これは、RTLの端子名が命名規則にしたがっていない、端子属性情報に登録されていない端子が存在する、などの原因によるものである。
一致する端子名があれば(S15,Yes)、端子属性情報にしたがって対応する接続先インスタンス名、接続先端子名を中間ファイル(スプレットシート)に出力し(S17)、ステップS18に処理が進む。
ステップS18において、中間ファイル(スプレットシート)を生成して、処理を終了する。以上の処理によって、接続するために必要な端子を、未接続のものを含めて全て記述されることになる。未結線端子が明示されると共に、未結線の端子については本シートに接続先を記述することにより、未結線状態がないRTLを生成することが可能となる。
なお、端子接続情報に上位のテストベンチなどの接続情報を追加することで、テストベンチ階層のRTLの生成も行なうことが可能となる。
また、RTL生成部24に特定のフォーマットで接続情報を出力する機能を追加することにより、リスト形式の接続情報を出力することも可能となる。
以上説明したように、本実施の形態における回路生成装置によれば、読み込んだ端子名に該当する端子属性情報(接続先インスタンス名、接続先端子名、外部端子名)を参照して接続を行なうようにしたので、誤接続を防止することが可能となった。
また、下位RTLの端子名に該当する端子属性情報がない場合でも、その端子名を出力することでユーザが未結線であることを認識することができ、ユーザが未結線の端子について接続先を与えることで、誤接続や未接続のないRTLを生成することが可能となった。
さらには、RTLと共に接続チェック用アサーションを合わせて生成するので、アサーションのチェックも行なうことが可能となった。
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 コンピュータ本体、2 ディスプレイ装置、3 FDドライブ、4 FD、5 キーボード、6 マウス、7 CD−ROM装置、8 CD−ROM装置、9 ネットワーク通信装置、10 CPU、11 ROM、12 RAM、13 ハードディスク、21 パラメータ、22 RTL読み込み部、23 端子名抽出部、24 RTL生成部、25 RTLファイル、26 端子属性情報ファイル、27 RTL、28 接続チェック用アサーション。
Claims (1)
- 複数のモジュールを接続して上位の回路を生成する回路生成装置であって、
前記複数のモジュールの回路記述を格納するファイルと、
前記上位の回路で使用されるモジュール名が記述されたパラメータを参照して、前記ファイルから該当するモジュールの回路記述を読み込む読込手段と、
前記読込手段によって読み込まれたモジュールの回路記述から端子名を抽出する抽出手段と、
前記抽出手段によって抽出された端子名に該当する端子属性情報を参照して、前記上位の回路で使用されるモジュールを接続して前記上位の回路を生成する生成手段とを含む、回路生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011138250A JP2013004066A (ja) | 2011-06-22 | 2011-06-22 | 回路生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011138250A JP2013004066A (ja) | 2011-06-22 | 2011-06-22 | 回路生成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013004066A true JP2013004066A (ja) | 2013-01-07 |
Family
ID=47672531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011138250A Withdrawn JP2013004066A (ja) | 2011-06-22 | 2011-06-22 | 回路生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013004066A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9507899B2 (en) | 2014-03-06 | 2016-11-29 | Samsung Electronics Co., Ltd. | System and method for register transfer level autointegration using spread sheet and computer readable recording medium thereof |
JP2017520062A (ja) * | 2014-06-30 | 2017-07-20 | セインチップス テクノロジー カンパニーリミテッド | チップ集積方法、装置および記憶媒体 |
-
2011
- 2011-06-22 JP JP2011138250A patent/JP2013004066A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9507899B2 (en) | 2014-03-06 | 2016-11-29 | Samsung Electronics Co., Ltd. | System and method for register transfer level autointegration using spread sheet and computer readable recording medium thereof |
JP2017520062A (ja) * | 2014-06-30 | 2017-07-20 | セインチップス テクノロジー カンパニーリミテッド | チップ集積方法、装置および記憶媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9501593B2 (en) | Semiconductor device design method, system and computer program product | |
US8762912B2 (en) | Tiered schematic-driven layout synchronization in electronic design automation | |
CN112560401B (zh) | Verilog文件转换方法、装置、存储介质及设备 | |
US10268792B2 (en) | Designing a density driven integrated circuit | |
JP2008198132A (ja) | 固有表現抽出プログラム、固有表現抽出方法および固有表現抽出装置 | |
CN104933214A (zh) | 集成电路设计方法和装置 | |
CN108959693B (zh) | 设计集成电路的方法,以及制造集成电路的方法 | |
US11036913B2 (en) | Integrated circuit methods using single-pin imaginary devices | |
US8191027B2 (en) | Validation of an integrated circuit for electro static discharge compliance | |
JP4544118B2 (ja) | 回路検証システムと方法、及びプログラム | |
JP2009205523A (ja) | プロパティ自動生成装置 | |
JP2013004066A (ja) | 回路生成装置 | |
CN112613257A (zh) | 验证方法、装置、电子设备和计算机可读存储介质 | |
US8745553B2 (en) | Method and apparatus for applying post graphic data system stream enhancements | |
US9047428B2 (en) | Determining method, computer product, and determining apparatus | |
US8826219B2 (en) | Method and apparatus used for the physical validation of integrated circuits | |
US20110307849A1 (en) | Logical description difference extracting method, logical design aiding apparatus, and non-transitory computer-readable storage medium thereof | |
CN117806442A (zh) | 一种降低芯片功耗的方法、装置、电子设备及存储介质 | |
JP2011003080A (ja) | 接続検証支援装置 | |
CN113886244A (zh) | Sql语句测试方法、装置、电子设备及可读存储介质 | |
JP5587459B2 (ja) | 論理検証装置 | |
CN115758953A (zh) | 用于生成网表的方法及装置、电子设备、存储介质 | |
JP2006244274A (ja) | Lsi設計方法 | |
JP2009086918A (ja) | 検証支援装置、検証支援方法、及び、検証支援プログラム | |
WO2012131978A1 (ja) | 設計検証装置及び設計検証方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140902 |