CN101526967A - 一种标准单元库的设计方法和装置 - Google Patents

Abstract

本发明公开一种标准单元库的设计方法和装置，所述设计方法包括获取单元高度的步骤，所述获取单元高度的步骤包括：根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度；所述单元高度为水平布线间距的整数倍，且大于或等于第一数值、第二数值和第三数值三者之和：所述第一数值为单位驱动反相器单元的N型晶体管的沟道宽度与最大串联级数的N型晶体管的串联比例的乘积；所述第二数值为单位驱动反相器单元的P型晶体管的沟道宽度与最大串联级数的P型晶体管的串联比例的乘积；所述第三数值为设计规则限制的长度和。通过使用本发明，可以大大降低单元尺寸与版图结构不匹配的情况，减小版图面积，提高版图设计的效率。

Description

一种标准单元库的设计方法和装置

技术领域

本发明涉及专用集成电路设计领域，尤其涉及一种标准单元库的设计方法和装置。

背景技术

标准单元法是一种基于标准单元库的专用集成电路(ASIC，ApplicationSpecific Integrated Circuit)半定制设计方法，该方法首先将电路设计中的一些基本逻辑单元(如门电路、多路开关、触发器等)，按照最佳设计的原则设计，并作为标准单元存入标准单元库中，在进行专用集成电路设计时，根据电路要求从标准单元库中调用所需标准单元，进行自动逻辑综合及自动布局布线，完成电路的设计。

建立合适的标准单元库是标准单元法中非常重要的步骤。目前的标准单元库主要基于CMOS(Complementary Metal-Oxide Semiconductor，互补性金属氧化物半导体)工艺。建立CMOS标准单元库的流程主要可分为单元库设计、单元库建模和单元库验证三个阶段。其中，单元库设计又可分为单元库方案设计、电路设计和版图设计。

如图1所示为现有技术中标准单元库设计流程示意图，包括以下步骤：

步骤11，进行单元库方案设计，获取单元库的各项技术指标。

步骤12，获取单位驱动反相器单元的尺寸和晶体管串联比例。

单位驱动反相器是指一倍驱动能力的反相器单元，它是单元库中所有标准单元的尺寸设计的基础，表示了单元库的速度性能。

步骤13，以单位驱动反相器单元的尺寸为基准，设计单元库中其他标准单元的原理图。

步骤12和步骤13属于电路设计过程。

步骤14，获取版图设计基本参数和版图结构。

在进行标准单元的版图设计时，不仅要准确地实现电路原理图要求的内容，而且还要满足自动布局布线工具的要求，因此，标准单元库中的所有标准单元需使用统一的版图结构。

如图2所示为标准单元的版图结构示意图，版图结构是指标准单元版图中各个图形位于边框四周的位置。确定标准单元版图结构的主要参数包括单元高度、电源/地总线宽度、衬底总线宽度以及中线位置。

以上版图结构参数的具体设计方法如下：

(1)单元高度

可以根据版图的水平布线间距和水平布线通道个数来确定单元高度。

目前的布局布线器一般都采用基于网格的布局布线方法，该方法为：在版图上分别按水平和垂直的方向设定固定间距(布线间距)的布线通道，在进行布局布线时，将标准单元和互连线放置在由布线通道构成的网格上。

如图3所示为版图中的单元高度与水平布线间距和水平布线通道的关系示意图，从图3中可以看出，单元高度为水平布线间距的整数倍。其中，版图的水平布线间距根据版图的设计规则确定，布线通道个数则根据单元库技术指标确定。

(2)中线位置

可以根据N型晶体管与P型晶体管的导电电流的比例因子确定中线位置。

晶体管导电电流的大小直接对应了晶体管沟道宽度的大小，表现在版图中即为N型晶体管和P型晶体管的大小，因此，导电电流的比例因子可以等效为N型晶体管的沟道宽度W_N和P型晶体管的沟道宽度W_P之比。

为了满足单元库的直流特性的要求，单元库的各个标准单元要使用统一的导电电流比例因子，因此，比例因子应根据单元库的直流特性技术指标确定。

(3)电源/地总线宽度

为了能够给标准单元内部的晶体管和互连线留出更大的空间，在确保可提供充足电流的情况下，应尽可能减小标准单元总线的宽度，因此，电源/地总线宽度可根据单元库的最大电流密度技术指标确定。

(4)衬底总线宽度

由于电路在正常工作情况下衬底上的电流很小，所以衬底总线宽度一般取工艺参数中允许的有源区的最小宽度。

以上参数的设计依据和设计来源如表1所示。

表1现有技术中标准单元版图结构参数的设计依据和来源

步骤15，设计每个标准单元的版图，完成单元库设计。

根据电路原理图以及版图设计基本参数的要求，按照上述版图结构为每个标准单元设计版图，从而完成单元库设计。

步骤14和步骤15属于版图设计过程。

使用上述方法进行版图结构设计时，由于仅依据版图设计规则和单元库技术指标的要求，并没有考虑单元尺寸对版图结构的影响，因此，可能会出现单元高度范围内无法同时设计出单元尺寸要求的N型晶体管和P型晶体管的情况，此时，为了实现电路原理图要求的晶体管尺寸，不得不把一个晶体管拆分成两个或者更多个晶体管的方式进行设计。该种情况称为单元尺寸与版图结构不匹配，如图4所示为单元尺寸与版图结构匹配时和不匹配时版图的比较示意图，从图4中可以看出，当单元尺寸与版图结构不匹配时，不但浪费了版图的面积，还大大增加了版图内部互连线的复杂程度，降低了版图设计的效率。

发明内容

有鉴于此，本发明实施例的目的在于提供一种标准单元库的设计方法和装置，以解决在标准单元库的版图设计中，标准单元尺寸与版图结构不匹配造成的版图面积浪费以及版图设计效率降低的问题。

为达到上述目的，一方面，本发明实施例提供一种标准单元库的设计方法，包括获取单元高度的步骤，所述获取单元高度的步骤包括：

根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度；

所述单元高度为水平布线间距的整数倍，且大于或等于第一数值、第二数值和第三数值三者之和：

所述第一数值为单位驱动反相器单元的N型晶体管的沟道宽度与最大串联级数的N型晶体管的串联比例的乘积；

所述第二数值为单位驱动反相器单元的P型晶体管的沟道宽度与最大串联级数的P型晶体管的串联比例的乘积；

所述第三数值为设计规则限制的长度和。

根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度的方法具体包括：

根据最小布线通道个数和水平布线间距，得到第一单元高度；

将所述第一数值、第二数值和第三数值三者之和作为第二单元高度；

判断所述第一单元高度是否大于或等于所述第二单元高度；

所述第一单元高度大于或等于所述第二单元高度时，将所述第一单元高度作为所述单元高度。

根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度的方法具体还包括：

所述第一单元高度小于所述第二单元高度时，执行优化操作，直至优化后的第一单元高度大于或等于优化后的第二单元高度，将所述优化后的第一单元高度作为所述单元高度。

所述第一单元高度为所述水平布线间距的整数倍，且为单元高度的最小值。

所述第一单元高度小于所述第二单元高度时，执行优化操作的方法具体为：

减小所述最大串联级数的晶体管串联比例；和/或

减小所述单位驱动反相器单元的尺寸；和/或

减小晶体管串联级数；和/或

增加所述水平布线通道个数。

另一方面，本发明实施例还提供一种标准单元库的设计装置，包括单元高度获取子模块，所述单元高度获取子模块，用于根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度；

所述单元高度为水平布线间距的整数倍，且大于或等于第一数值、第二数值和第三数值三者之和：

所述第一数值为单位驱动反相器单元的N型晶体管的沟道宽度与最大串联级数的N型晶体管的串联比例的乘积；

所述第二数值为单位驱动反相器单元的P型晶体管的沟道宽度与最大串联级数的P型晶体管的串联比例的乘积；

所述第三数值为设计规则限制的长度和。

所述单元高度获取子模块进一步包括：

第一单元高度获取单元，用于根据最小布线通道个数和水平布线间距，得到第一单元高度；

第二单元高度获取单元，用于将所述第一数值、第二数值和第三数值三者之和作为第二单元高度；

判断单元，用于判断所述第一单元高度是否大于或等于所述第二单元高度；

单元高度获取单元，用于当所述第一单元高度大于或等于所述第二单元高度时，将所述第一单元高度作为所述单元高度。

所述单元高度获取子模块还包括：

优化单元，用于当所述第一单元高度小于所述第二单元高度时，执行优化操作，并将优化结果发送给所述判断单元。

所述第一单元高度为所述水平布线间距的整数倍，且为单元高度的最小值。

所述优化单元进一步包括：

第一优化子单元，用于减小所述最大串联级数的晶体管串联比例；和/或

第二优化子单元，用于减小所述单位驱动反相器单元的尺寸；和/或

第三优化子单元，用于减小所述晶体管串联级数；和/或

第四优化子单元，用于增加所述水平布线通道个数。

与现有技术相比，本发明的实施例具有以下优点：

通过使用本发明实施例提供的方法和装置，在设计标准单元版图的单元高度时，除了满足版图设计规则和单元库技术指标的要求外，还考虑了单元尺寸的影响，即单位驱动反相器单元的尺寸和晶体管串联比例的影响。由于考虑了单元尺寸的影响，因此大大降低了单元尺寸与版图结构不匹配的情况，减小了版图面积，提高了版图设计的效率。

附图说明

图1为现有技术中标准单元库设计流程示意图；

图2为现有技术中标准单元的版图结构示意图；

图3为现有技术中版图中的单元高度与水平布线间距和水平布线通道的关系示意图；

图4为现有技术中单元尺寸与版图结构匹配时和不匹配时版图的比较示意图；

图5为本发明实施例的标准单元库设计流程示意图；

图6为本发明实施例的单元高度与单元尺寸关系示意图；

图7为本发明实施例的单元高度的设计流程示意图；

图8为本发明实施例的off-grid端点布线示意图；

图9为本发明实施例的标准单元库设计装置示意图；

图10为本发明实施例的单元获取子模块示意图。

具体实施方式

本发明实施例提供一种标准单元库设计方法和装置，为了满足任何单位驱动能力的标准单元中的每一个晶体管都能够在不拆分的情况下在版图上实现，在进行版图设计时，需要考虑单元尺寸对版图结构的影响，即单位驱动反相器单元的尺寸和晶体管串联比例的影响。由于在版图设计中考虑了单元尺寸的影响，因此大大降低了单元尺寸与版图结构不匹配的情况，减小了版图面积，提高了版图设计的效率。

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

本发明实施例的标准单元库设计流程如图5所示，具体步骤如下：

步骤51，进行单元库方案设计，获取单元库的各项技术指标。

具体为，根据单元库的用途和面向的工艺获取单元库的各项技术指标，所述技术指标包括：速度和功耗技术指标、最大电流密度技术指标等。

步骤52，获取单位驱动反相器单元的尺寸和晶体管串联比例。

该步骤属于电路设计过程。

根据速度和功耗技术指标，获取单位驱动反相器单元的尺寸。

根据电路仿真测试，获取所有串联级数的晶体管串联比例。

通常情况下，CMOS标准单元库的标准单元中，晶体管串联级数不会超过4级，多为2级或3级。

因此，在本发明的实施例中，分别获取晶体管串联级数为4级、3级和2级的晶体管串联比例，例如，确定4级串联的N型晶体管和P型晶体管的串联比例分别为K_N4、K_P4，3级串联的N型晶体管和P型晶体管的串联比例分别为K_N3、K_P3。

步骤53，根据相关工艺参数及单元库技术指标，获取版图设计基本参数。

步骤54，根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度，并根据该单元高度设计版图结构。

标准单元电路的性能通常由电路的面积、功耗和速度三个方面来确定，且这三个方面相互关联。一般来说，电路的尺寸(面积)越大，驱动能力就越大，从而速度越快，但功耗也越大。对于特定的单元电路，通常只能针对面积、速度及功耗三者中的一至两个方面进行电路性能的优化。

标准单元版图设计中的一般原则为：在保证电路速度或功耗的前提下，使版图面积尽可能的小。

因此，本发明实施例提供的版图设计方法，除了需要保证所有单位驱动能力的标准单元中的晶体管不被拆分以外，还需要保证版图面积(电路的单元尺寸)的优化。

如上所述，确定标准单元版图结构的主要参数包括单元高度、电源/地总线宽度、衬底总线宽度以及中线位置。

本发明的实施例中，以上版图结构参数的具体设计方法如下：

(1)单元高度

在基于网格的布线方法中，为了使标准单元排列的更紧密，提高面积利用率，标准单元一般采用相同的单元高度。

在对单元高度进行设计时，不仅需要满足版图设计规则和单元库技术指标的要求，还需要满足以下条件：对于任何单位驱动能力的标准单元中的每一个晶体管，根据电路原理图要求的尺寸，都可以在不被拆分的情况下，在该单元高度范围内实现，即在设计时还需要考虑单元高度对单元尺寸的影响。

即单元高度一方面受到水平布线通道个数的限制，另一方面还直接影响标准单元的尺寸。

如图6所示，单元高度由单元尺寸以及设计规则限制决定，为以下两者之和：标准单元的N型晶体管的沟道宽度和P型晶体管的沟道宽度之和及设计规则限制值的总和。由于设计规则限制值与产品工艺相关无法调整，因此，单元高度的大小直接与晶体管沟道宽度相关。

假设当前电路中晶体管最大串联级数为4级，W_N0、W_P0分别为单位驱动反相器单元的N型晶体管的沟道宽度和P型晶体管的沟道宽度，K_N4、K_P4分别为4级串联的N型晶体管或P型晶体管串联比例，W_Nmax和W_Pmax分别代表标准单元中可画下的N型晶体管和P型晶体管的最大沟道宽度。

为了保证标准单元库中任何单位驱动能力的标准单元的N型晶体管和P型晶体管都不被拆分，必须满足以下条件：

W_N0×W_N4≤W_Nmax，W_P0×K_P4≤W_pmax (1)

单元高度可以按照以下公式计算：

H＝W_Nmax+W_Pmax+h    (2)

其中，h为设计规则限制1～6的长度的和。

根据公式(1)和公式(2)，也可以采用单位驱动反相器单元的尺寸和晶体管串联比例表示单元高度，如下所示：

H≥W_N0×K_N4+W_P0×K_P4+h    (3)

从公式(1)可以看出，只要W_Nmax和W_Pmax足够大(即单元高度足够大)就能够保证对于任何单位驱动能力的标准单元中的所有晶体管都不被拆分即可以在版图上实现。

然而，W_Nmax和W_Pmax如果过大反而违背了优化面积的初衷，对于小尺寸的标准单元，无法得到更加优化的面积。

因此，为了提高标准单元的面积利用率，达到面积优化的效果，可适当减小单位驱动反相器单元的尺寸和晶体管串联比例或增加单元高度以满足面积优化的条件。

如上所述，单元高度的设计方法如图7所示，具体步骤如下：

步骤71，根据单元库技术指标的要求，获取单元库最小允许的水平布线通道个数。

步骤72，根据最小允许的水平布线通道个数，获取第一单元高度Hr，Hr为单元高度的最小值。

为了可以实现复杂的产品工艺，版图一般具有多个金属层(金属层M1、M2…Mn)，在基于网格的布线方法中，版图中的每层金属会尽量沿着某一个规定的方向并行布线，即每层金属都沿着水平布线通道或垂直布线通道布线，相邻金属层之间的走线方向相互交错。

不同层金属互连的通孔(through via)需要放置在网格的水平布线通道和垂直布线通道的交点上，标准单元的每个端口(pin)必须覆盖至少一个网格交点，例如，在与端口连接的金属层M1范围内，至少能以一个网格交点为中心画一个连接金属层M1和金属层M2的通孔(vial)，且不违反版图设计规则的要求。满足上述要求的标准单元的端口称为on-grid端口，而不满足上述要求的标准单元的端口称为off-grid端口。

由于任何互连线都必须被放置在布线通道上，对于off-grid端口，布局布线器会沿端口的中心建立一条虚拟布线通道，并在虚拟布线通道上进行布线。如图8所示，off-grid端口所在的虚拟布线通道CH3使得与其相邻的两条布线通道CH1和CH2都无法使用，互连线需向两边扩展，增大了版图面积。因此，设计单元库版图时，应保证每个标准单元的每个端口都符合on-grid，才能保证得到优化的版图面积。

在布局过程中，等高的标准单元以行为单位紧密排列，为了使每个标准单元里on-grid的端口在布局后仍然符合on-grid的要求，标准单元的高度设置为各层金属水平布线间距的整数倍，宽度设置为各层金属垂直布线间距的整数倍。

在确定水平布线间距时，应该保证并行的同层金属不会引起设计规则错误，并保证水平布线间距尽可能的小，以增加水平布线通道的数量，提高版图的布线效率，因此水平布线间距应该根据版图的设计规则确定。

水平布线通道的个数直接影响布局布线的效率，水平布线通道太少会降低布线效率，水平布线通道太多又会浪费版图面积，因此，一般根据单元库技术指标的要求取最小允许的布线通道个数。

因此，可以根据最小允许的布线通道个数和水平布线间距，获取第一单元高度Hr，第一单元高度Hr为水平布线间距的整数倍，且为单元高度的最小值。

步骤73，根据单位驱动反相器单元的尺寸和最大级别的晶体管串联比例，获取第二单元高度Hs。

第二单元高度Hs为W_Nmax和W_Pmax最小时的单元高度，当晶体管串联级数为4级时，第二单元高度Hs为：

H_s＝W_N0×K_N4+W_P0×K_P4+h    (4)

即第二单元高度Hs为以下三者之和：

单位驱动反相器单元的N型晶体管的沟道宽度W_N0与最大串联级数的N型晶体管的串联比例K_N4的乘积；

单位驱动反相器单元的P型晶体管的沟道宽度W_P0与最大串联级数的P型晶体管的串联比例K_P4的乘积；

设计规则限制的长度和h。

步骤74，判断第一单元高度Hr是否大于或等于第二单元高度Hs，如果Hr大于或等于Hs，进入步骤75，否则进入步骤76。

步骤75，将第一单元高度Hr作为单元高度。

最终得到的单元高度为水平布线间距的整数倍，且大于或等于以下三者之和：

单位驱动反相器单元的N型晶体管的沟道宽度与最大串联级数的N型晶体管的串联比例的乘积；

单位驱动反相器单元的P型晶体管的沟道宽度与最大串联级数的P型晶体管的串联比例的乘积；

设计规则限制的长度和。

步骤76，对第二单元高度Hs和/或第一单元高度Hr进行优化，优化后返回步骤74。

首先对第二单元高度Hs进行优化：减小Hs的值，使得Hr大于或等于Hs，将第一单元高度Hr作为单元高度。

从公式(4)可以看出，减小Hs的值可以通过减小晶体管串联比例、单位驱动反相器单元的尺寸和/或降低晶体管串联比例实现，具体实现方法如下：

(a)适当减小晶体管串联比例；

假设当前采用的晶体管串联级数为4级，N型晶体管和P型晶体管串联比例分别为K_N4和K_P4，可以通过减小K_N4和K_P4的大小，从而减小第二单元高度Hs的值。

根据减小的K_N4和K_P4重新计算第二单元高度Hs，即返回步骤73。

判断第一单元高度Hr是否大于或等于第二单元高度Hs，即执行步骤74；

当Hr大于或等于Hs时，则不执行(b)～(d)，将第一单元高度Hr作为单元高度；否则执行(b)。

(b)适当减小单位驱动反相器单元的尺寸；

如果适当减小晶体管串联比例后，Hs仍大于Hr，还可以通过适当减小单位驱动反相器单元的尺寸，从而减小第二单元高度Hs的值。

根据减小的单位驱动反相器单元的尺寸重新计算第二单元高度Hs，即返回步骤73。

判断第一单元高度Hr是否大于或等于第二单元高度Hs，即执行步骤74；

当Hr大于或等于Hs时，则不执行(c)～(d)，将第一单元高度Hr作为单元高度；否则执行(c)。

(c)降低晶体管串联级数；

如果适当减小单位驱动反相器单元的尺寸后，Hs仍大于Hr的条件，还可以通过降低晶体管串联级数，减小Hs的值。

假设，当前计算第二单元高度Hs采用的是4级晶体管串联比例，则可以将晶体管串联比例改为3级晶体管串联比例(假设3级串联的N型晶体管串联比例为K_N3，P型晶体管串联比例为K_P3)，从而减小第二单元高度Hs的值。

根据3级串联的N型晶体管串联比例K_N3和P型晶体管串联比例K_P3，重新计算Hs的值(此时4级晶体管串联单元在版图实现时需进行晶体管拆分)，即返回步骤73。

判断第一单元高度Hr是否大于或等于第二单元高度Hs，即执行步骤74；

当Hr大于或等于Hs时，则不执行(d)，进入步骤75，将第一单元高度Hr作为单元高度；否则对第一单元高度Hs进行优化，执行(d)

(d)适当增加布线通道个数。

方法(a)～(c)均是对第二单元高度Hs进行优化，即对单元尺寸进行优化，由于单元高度由布线通道个数和单元尺寸两个方面的因素影响，如果适当优化单元尺寸无法满足Hr大于或等于Hs的条件，则需要适当增大第一单元高度Hr(即适当增加布线通道个数)以满足条件。

根据增加的布线通道个数，重新计算Hr的值，即返回步骤71。

判断第一单元高度Hr是否大于或等于第二单元高度Hs，即执行步骤74；

当Hr大于或等于Hs时，将优化后的第一单元高度Hr作为单元高度；否则再重新对Hs和/或Hr进行优化，直至满足Hr大于或等于Hs的条件。

(2)中线位置

根据最终得到的优化的W_Nmax和W_Pmax，确定中线位置。

(3)电源/地总线宽度

为了能够给单元内部的晶体管和互连线留出更大的空间，在确保可提供充足电流的情况下，应尽可能减小单元总线的宽度，因此，电源/地总线宽度可根据单元库的最大电流密度技术指标确定。

(4)衬底总线宽度

正常工作情况下衬底上的电流很小，所以衬底总线一般取工艺允许的最小宽度。

步骤55，设计单元库中其他标准单元的原理图。

以优化后的单位驱动反相器单元的尺寸为基准，按照晶体管串联比例的要求设计其他标准单元的原理图。

步骤56，设计每个标准单元的版图，完成单元库设计。

根据电路原理图以及版图设计基本参数的要求，按照上述版图结构为每个标准单元设计版图，从而完成单元库设计。

本发明实施例中的结构参数的设计依据和设计来源如表2所示。

表2本发明实施例中结构参数的设计依据和设计来源

版图结构参数	设计依据	依据来源
			单元高度	水平布线间距水平布线通道个数单位驱动反相器尺寸晶体管串联比例	版图设计规则单元库技术指标单元尺寸信息
中线位置	WNmax和WPmax	单元高度
			电源/地总线宽度	最大电流密度	单元库技术指标
衬底总线宽度	有源区最小宽度	版图设计规则

通过以上实施例提供的方法，在设计标准单元版图的单元高度时，除了满足版图设计规则和单元库技术指标的要求外，还考虑了单元尺寸的影响，即单位驱动反相器单元的尺寸和晶体管串联比例的影响。由于考虑了单元尺寸的影响，因此大大降低了单元尺寸与版图结构不匹配的情况，减小了版图面积，提高了版图设计的效率。

本发明实施例的标准单元库设计装置如图9所示，包括：

单元库方案设计模块，用于进行单元库方案设计，获取单元库的各项技术指标。

具体为，根据单元库的用途和面向的工艺获取单元库的各项技术指标，所述技术指标包括：速度和功耗技术指标、最大电流密度技术指标等。

单元尺寸信息获取模块，用于获取单位驱动反相器单元的尺寸和晶体管串联比例。

根据速度和功耗技术指标，获取单位驱动反相器单元的尺寸。

根据电路仿真测试，获取所有串联级数的晶体管串联比例。

基本参数获取模块，用于根据相关工艺参数及单元库技术指标，获取版图设计基本参数。

版图结构设计模块，用于根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度，并根据该单元高度设计版图结构。

原理图设计模块，用于设计其他标准单元的原理图。

版图设计模块，用于根据电路原理图以及版图设计基本参数的要求，按照版图结构设计模块设计的版图结构为每个标准单元设计版图。

版图结构设计模块进一步包括：

单元高度获取子模块，用于根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度。

该得到的单元高度为水平布线间距的整数倍，且大于或等于以下三者之和：

单位驱动反相器单元的N型晶体管的沟道宽度与最大串联级数的N型晶体管的串联比例的乘积；

单位驱动反相器单元的P型晶体管的沟道宽度与最大串联级数的P型晶体管的串联比例的乘积；

设计规则限制的长度和。

中线位置获取子模块，用于获取中线位置。

电源/地总线宽度获取子模块，用于根据单元库的最大电流密度技术指标确定电源/地总线宽度。

衬底总线宽度获取子模块，用于获取衬底总线宽度，所述衬底总线宽度一般为工艺允许的最小宽度。

如图10所示，单元高度获取子模块进一步包括：

第一单元高度获取单元，用于根据最小布线通道个数和水平布线间距，得到第一单元高度。第一单元高度为水平布线间距的整数倍，且为单元高度的最小值。

第二单元高度获取单元，用于根据单位驱动反相器单元的尺寸和最大串联级数的晶体管串联比例，得到第二单元高度。

第二单元高度为以下三者之和：

单位驱动反相器单元的N型晶体管的沟道宽度与最大串联级数的N型晶体管的串联比例的乘积；

单位驱动反相器单元的P型晶体管的沟道宽度与最大串联级数的P型晶体管的串联比例的乘积；

设计规则限制的长度和。

判断单元，用于判断第一单元高度是否大于或等于第二单元高度。

单元高度获取单元，用于当第一单元高度大于或等于第二单元高度时，将第一单元高度作为单元高度。

优化单元，用于当第一单元高度小于第二单元高度时，对第二单元高度和/或第一单元高度进行优化，并将优化的结果发送给判断单元。

优化单元进一步包括：

第一优化子单元，用于减小最大串联级数的晶体管串联比例；和/或

第二优化子单元，用于减小单位驱动反相器单元的尺寸；和/或

第三优化子单元，用于减小晶体管串联级数；和/或

第四优化子单元，用于增加水平布线通道个数。

通过以上实施例提供的装置，在设计标准单元库的单元高度时，除了满足版图设计规则和单元库技术指标的要求外，还考虑了单元尺寸的影响，即单位驱动反相器单元的尺寸和晶体管串联比例的影响。由于考虑了单元尺寸的影响，因此大大降低了单元尺寸与版图结构不匹配的情况，减小了版图面积，提高了版图设计的效率。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该获取机软件产品存储在一个存储介质中，包括若干指令用以使得一台终端设备执行本发明各个实施例所述的方法。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种标准单元库的设计方法，包括获取单元高度的步骤，其特征在于，所述获取单元高度的步骤包括：

根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度；

所述单元高度为水平布线间距的整数倍，且大于或等于第一数值、第二数值和第三数值三者之和：

所述第一数值为单位驱动反相器单元的N型晶体管的沟道宽度与最大串联级数的N型晶体管的串联比例的乘积；

所述第二数值为单位驱动反相器单元的P型晶体管的沟道宽度与最大串联级数的P型晶体管的串联比例的乘积；

所述第三数值为设计规则限制的长度和。

2.根据权利要求1所述标准单元库的设计方法，其特征在于，根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度的方法具体包括：

根据最小布线通道个数和水平布线间距，得到第一单元高度；

将所述第一数值、第二数值和第三数值三者之和作为第二单元高度；

判断所述第一单元高度是否大于或等于所述第二单元高度；

所述第一单元高度大于或等于所述第二单元高度时，将所述第一单元高度作为所述单元高度。

3.根据权利要求1所述标准单元库的设计方法，其特征在于，根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度的方法具体还包括：

所述第一单元高度小于所述第二单元高度时，执行优化操作，直至优化后的第一单元高度大于或等于优化后的第二单元高度，将所述优化后的第一单元高度作为所述单元高度。

4.根据权利要求2所述标准单元库的设计方法，其特征在于，所述第一单元高度为所述水平布线间距的整数倍，且为单元高度的最小值。

5.根据权利要求3所述标准单元库的设计方法，其特征在于，所述第一单元高度小于所述第二单元高度时，执行优化操作的方法具体为：

减小所述最大串联级数的晶体管串联比例；和/或

减小所述单位驱动反相器单元的尺寸；和/或

减小晶体管串联级数；和/或

增加所述水平布线通道个数。

6.一种标准单元库的设计装置，包括单元高度获取子模块，其特征在于，

所述单元高度获取子模块，用于根据单位驱动反相器单元的尺寸和晶体管串联比例得到单元高度；

所述单元高度为水平布线间距的整数倍，且大于或等于第一数值、第二数值和第三数值三者之和：

所述第一数值为单位驱动反相器单元的N型晶体管的沟道宽度与最大串联级数的N型晶体管的串联比例的乘积；

所述第二数值为单位驱动反相器单元的P型晶体管的沟道宽度与最大串联级数的P型晶体管的串联比例的乘积；

所述第三数值为设计规则限制的长度和。

7.根据权利要求6所述标准单元库的设计装置，其特征在于，所述单元高度获取子模块进一步包括：

第一单元高度获取单元，用于根据最小布线通道个数和水平布线间距，得到第一单元高度；

第二单元高度获取单元，用于将所述第一数值、第二数值和第三数值三者之和作为第二单元高度；

判断单元，用于判断所述第一单元高度是否大于或等于所述第二单元高度；

单元高度获取单元，用于当所述第一单元高度大于或等于所述第二单元高度时，将所述第一单元高度作为所述单元高度。

8.根据权利要求6所述标准单元库的设计装置，其特征在于，所述单元高度获取子模块还包括：

优化单元，用于当所述第一单元高度小于所述第二单元高度时，执行优化操作，并将优化结果发送给所述判断单元。

9.根据权利要求7所述标准单元库的设计装置，其特征在于，所述第一单元高度为所述水平布线间距的整数倍，且为单元高度的最小值。

10.根据权利要求8所述标准单元库的设计方法，其特征在于，所述优化单元进一步包括：

第一优化子单元，用于减小所述最大串联级数的晶体管串联比例；和/或

第二优化子单元，用于减小所述单位驱动反相器单元的尺寸；和/或

第三优化子单元，用于减小所述晶体管串联级数；和/或

第四优化子单元，用于增加所述水平布线通道个数。

Images