CN117172193A - 标准单元金属层的版图结构及其设计方法 - Google Patents
标准单元金属层的版图结构及其设计方法 Download PDFInfo
- Publication number
- CN117172193A CN117172193A CN202311358847.2A CN202311358847A CN117172193A CN 117172193 A CN117172193 A CN 117172193A CN 202311358847 A CN202311358847 A CN 202311358847A CN 117172193 A CN117172193 A CN 117172193A
- Authority
- CN
- China
- Prior art keywords
- metal
- line
- lines
- metal lines
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 757
- 238000013461 design Methods 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000010410 layer Substances 0.000 claims abstract description 136
- 239000002346 layers by function Substances 0.000 claims abstract description 76
- 239000011295 pitch Substances 0.000 claims description 46
- 230000002596 correlated effect Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 14
- 230000005669 field effect Effects 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种标准单元金属层的版图结构及其设计方法。标准单元金属层的版图结构设计方法包括：获取功能层的电流信号强度；根据工艺设计规则和电流信号强度，在标准单元的版图范围内，分别确定金属层中多个金属线的线宽、数量和布线间距。基于工艺设计规则和电流信号强度共同确定出金属层中多个金属线的线宽、数量和布线间距能够更加符合功能层的使用需求，能够保证功能层的正常工作，进而可以验证标准单元金属层的版图结构的设计质量是得到提高的。
Description
技术领域
本发明涉及集成电路版图技术领域，特别是涉及一种标准单元金属层的版图结构及其设计方法。
背景技术
随着集成电路工艺的不断发展，特征尺寸的不断减小，传统MOSFET器件的短沟道效应引起了不可忽略的泄漏电流缺陷，以此对器件的静态功耗和性能造成严重影响。为解决泄露电流增大的问题，科研工作者在传统MOSFET器件的基础上，研发出了立体结构的FinFET(Fin-Field-effect-transistor，鳍式场效应晶体管)器件。此器件通过立体栅极取代传统平面栅大幅提升了对沟道的可控面积，从而增强了对沟道的控制能力，明显削弱了栅极泄漏电流缺陷。因此FINFET器件被广泛应用于7 nm的先进工艺制程中，7nm工艺相较于之前的16nm、28nm工艺而言，采用了全新的设计流程，复杂的工艺偏差模型和严格的设计规则约束，同时提升了对芯片可制造设计、电源完整性分析和信号完整性分析的要求。因此7nm FinFET先进工艺大幅提升了芯片的集成度、降低了器件的静态功耗，并最终提升了芯片的响应速度。
基于更小工艺制程下器件的版图设计与制造工艺将更为复杂，版图设计的质量将直接影响着器件的功耗、性能和响应速度等。因此，随着工艺制程越来越小，版图设计的质量也越来越重要，如何提高版图结构的设计质量也成为越来越重要的问题。
发明内容
本申请提供了一种标准单元金属层的版图结构及其设计方法，可以提高版图结构的设计质量。
本申请提供了一种标准单元金属层的版图结构设计方法，所述标准单元金属层的版图结构用于制备与功能层相连接的金属线，所述方法包括：
获取所述功能层的电流信号强度；
根据工艺设计规则和所述电流信号强度，在所述标准单元的版图范围内，分别确定所述金属层中多个金属线的线宽、数量和布线间距。
上述标准单元金属层的版图结构设计方法，通过获取所述功能层的电流信号强度，并根据工艺设计规则和所述电流信号强度，在所述标准单元的版图范围内，分别确定所述金属层中多个金属线的线宽、数量和布线间距。基于工艺设计规则和所述电流信号强度共同确定出所述金属层中多个金属线的线宽、数量和布线间距能够更加符合功能层的走线需求，能够保证各器件的正常工作，进而可以验证标准单元金属层的版图结构的设计质量是得到提高的。
在其中一个实施例中，根据工艺设计规则和所述电流信号强度，在所述标准单元的版图范围内，分别确定所述金属层中多个金属线的线宽、数量和布线间距，包括：
根据版图布局需求，确定所述标准单元的版图范围；
根据所述功能层的电流信号强度，在所述版图范围内，确定所述金属线的数量、线宽和所述金属线间的布线间距。
在其中一个实施例中，所述功能层的电流信号强度与所述金属线的线宽呈正相关，其中，所述根据所述功能层的电流信号强度，在所述版图范围内，确定所述金属线的数量、线宽和所述金属线间的布线间距，包括：
根据所述功能层的电流信号强度确定所述金属线的目标数量；所述金属线的目标数量可以包括12条、7条和10条中的一种；
根据所述目标数量在所述版图范围内确定各所述金属线的线型、线宽和所述金属线间的布线间距，其中，所述线型包括电源线、地线和信号线中的一种。
在其中一个实施例中，根据所述目标数量在所述版图范围内确定各所述金属线的线型、线宽和所述金属线间的布线间距，包括：
在所述目标数量为12条的情况下，将所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；
在远离所述交界线一侧的所述第一区域布局具有第一线宽的5条第一金属线，并在远离所述交界线另一侧的所述第二区域布局具有所述第一线宽的5条第二金属线；
在靠近所述交界线一侧的所述第一区域布局具有第二线宽的1条第三金属线，并在靠近所述交界线另一侧的所述第二区域布局具有所述第二线宽的1条所述第三金属线，以及根据所述标准单元的版图范围确定各所述金属线间的布线间距；其中，所述第一线宽大于所述第二线宽，所述5条第一金属线中的3条作为所述电源线，剩余2条第一金属线作为所述信号线，所述5条第二金属线中的3条作为所述地线，剩余2条第二金属线作为所述信号线，所述2条第三金属线作为所述信号线。
在其中一个实施例中，所述5条第一金属线中的3条所述电源线均为第一类型金属线，2条所述信号线均为第二类型金属线；所述5条第二金属线中的3条所述地线均为所述第二类型金属线，2条所述信号线均为所述第一类型金属线；所述2条第三金属线中的1条所述信号线为所述第一类型金属线，另1条所述信号线为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相同时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
在其中一个实施例中，根据所述目标数量在所述版图范围内确定各所述金属线的线型、线宽和所述金属线间的布线间距，包括：
在所述目标数量为7条的情况下，将所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；
在远离所述交界线一侧的所述第一区域布局具有第一线宽的1条第一金属线，并在远离所述交界线另一侧的所述第二区域布局具有所述第一线宽的1条第二金属线；
在靠近所述交界线一侧的所述第一区域布局2条第三金属线，在靠近所述交界线另一侧的所述第二区域布局2条所述第三金属线，并布局1条中线与所述交界线相重合的所述第三金属线，所述第三金属线具有所述第一线宽，以及根据所述标准单元的版图范围确定各所述金属线间的布线间距；其中，所述1条第一金属线作为所述电源线，所述1条第二金属线作为所述地线，所述5条第三金属线作为所述信号线。
在其中一个实施例中，所述1条第一金属线为第二类型金属线；所述1条第二金属线为所述第二类型金属线；所述5条第三金属线中的3条为第一类型金属线，2条为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相同时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
在其中一个实施例中，根据所述目标数量在所述版图范围内确定各所述金属线的线型、线宽和所述金属线间的布线间距，包括：
在所述目标数量为10条的情况下，将所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；
在远离所述交界线一侧的第一区域布局具有第一线宽的1条第一金属线，并在远离所述交界线另一侧的第二区域布局具有所述第一线宽的1条第二金属线；
在靠近所述交界线一侧的所述第一区域布局具有第二线宽的4条第三金属线，并在靠近所述交界线另一侧的所述第二区域布局具有第三线宽的1条第四金属线以及具有所述第二线宽的3条所述第三金属线，以及根据所述标准单元的版图范围确定各所述金属线间的布线间距；其中，所述1条第一金属线作为所述电源线，所述1条第二金属线作为所述地线，所述8条第三金属线作为所述信号线。
在其中一个实施例中，所述1条第一金属线为第一类型金属线；所述1条第二金属线为第二类型金属线；所述8条第三金属线中的4条为第一类型金属线，4条为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相同时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
本申请还提供了一种标准单元金属层的版图结构，包括：
多个金属线，其中，所述多个金属线的线宽、数量和布线间距在所述标准单元的版图范围内，根据工艺设计规则和功能层的电流信号强度确定。
上述标准单元金属层的版图结构，包括多个金属线，其中，所述多个金属线的线宽、数量和布线间距在所述标准单元的版图范围内，根据工艺设计规则和功能层的电流信号强度确定。基于工艺设计规则和功能层的电流信号强度共同确定出所述金属层中多个金属线的线宽、数量和布线间距能够更加符合功能层的使用需求，能够保证功能层的正常工作，进而可以验证标准单元金属层的版图结构的设计质量是得到提高的。
在其中一个实施例中，所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；所述金属线的数量为12条，其中，12条所述金属线包括：
具有第一线宽的5条第一金属线，所述5条第一金属线位于远离所述版图结构的交界线一侧的所述第一区域；
具有所述第一线宽的5条第二金属线，所述5条第二金属线位于远离所述版图结构的交界线另一侧的所述第二区域；
具有第二线宽的2条第三金属线，分别位于靠近所述交界线一侧的所述第一区域以及靠近所述交界线另一侧的所述第二区域；其中，所述第一线宽大于所述第二线宽，所述5条第一金属线中的3条作为电源线，剩余2条第一金属线作为信号线，所述5条第二金属线中的3条作为地线，剩余2条第二金属线作为所述信号线，所述2条第三金属线作为所述信号线。
在其中一个实施例中，所述第一金属线间的布线间距、所述第二金属线间的布线间距和所述第三金属线间的布线间距分别为0.02um、0.02um、0.02um，所述第一线宽和所述第二线宽分别为0.024um、0.022um。
在其中一个实施例中，所述5条第一金属线中的3条所述电源线均为第一类型金属线，2条所述信号线均为第二类型金属线；所述5条第二金属线中的3条所述地线均为所述第二类型金属线，2条所述信号线均为所述第一类型金属线；所述2条第三金属线中的1条所述信号线为所述第一类型金属线，另1条所述信号线为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相同时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
在其中一个实施例中，所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；所述金属线的数量为7条，其中，7条所述金属线包括：
具有第一线宽的1条第一金属线，所述1条第一金属线位于远离所述版图结构的交界线一侧的所述第一区域；
具有所述第一线宽的1条第二金属线，所述1条第二金属线位于远离所述版图结构的交界线另一侧的所述第二区域；
具有所述第一线宽的5条第三金属线，其中2条所述第三金属线位于靠近所述交界线一侧的所述第一区域，2条所述第三金属线位于靠近所述交界线另一侧的所述第二区域，1条所述第三金属线的中线与所述交界线相重合；其中，所述1条第一金属线作为电源线，所述1条第二金属线作为地线，所述5条第三金属线作为信号线。
在其中一个实施例中，所述第一金属线与最靠近所述第一金属线的所述第三金属线之间的布线间距和所述第二金属线与最靠近所述第二金属线的所述第三金属线之间的布线间距分别为0.04um、0.04um，所述第三金属线间的布线间距为0.04um，所述第一线宽为0.04um。
在其中一个实施例中，所述1条第一金属线为第二类型金属线；所述1条第二金属线为所述第二类型金属线；所述5条第三金属线中的3条为第一类型金属线，2条为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相同时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
在其中一个实施例中，所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；所述金属线的数量为10条，其中，10条所述金属线包括：
具有第一线宽的1条第一金属线，所述1条第一金属线位于远离所述版图结构的交界线一侧的所述第一区域；
具有所述第一线宽的1条第二金属线，所述1条第二金属线位于远离所述版图结构的交界线另一侧的所述第二区域；
具有第二线宽的4条第三金属线，位于靠近所述交界线一侧的所述第一区域；以及具有第三线宽的1条第四金属线和具有所述第二线宽的3条所述第三金属线，位于靠近所述交界线另一侧的所述第二区域；其中，所述1条第一金属线作为电源线，所述1条第二金属线作为地线，所述8条第三金属线作为信号线。
在其中一个实施例中，所述第一金属线与最靠近所述第一金属线的所述第三金属线之间的布线间距和所述第二金属线与最靠近所述第二金属线的所述第三金属线之间的布线间距分别为0.056um、0.056um，所述第三金属线间的布线间距为0.02um，所述第一线宽为0.04um，所述第二线宽为0.024um，所述第三线宽为0.02um。
在其中一个实施例中，所述1条第一金属线为第一类型金属线；所述1条第二金属线为第二类型金属线；所述8条第三金属线中的4条为第一类型金属线，4条为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相同时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
附图说明
为了更清楚地说明本发明实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的标准单元金属层的版图结构设计方法的流程图；
图2为一实施例中提供的标准单元金属层的版图结构设计方法中步骤S20的步骤流程图；
图3为一实施例中提供的标准单元金属层的版图结构设计方法中步骤S202的步骤流程图；
图4为一实施例中提供的标准单元金属层的版图结构设计方法中步骤S2022的步骤流程图；
图5为一实施例中提供的标准单元金属层的版图结构的俯视图；
图6为另一实施例中提供的标准单元金属层的版图结构设计方法中步骤S2022的步骤流程图；
图7为另一实施例中提供的标准单元金属层的版图结构的俯视图；
图8为又一实施例中提供的标准单元金属层的版图结构设计方法中步骤S2022的步骤流程图；
图9为又一实施例中提供的标准单元金属层的版图结构的俯视图；
图10为一实施例中提供的标准单元金属层的版图结构的俯视图；
图11为另一实施例中提供的标准单元金属层的版图结构的俯视图。
附图标记说明：10-第一区域，101-第一金属线，20-第二区域，201-第二金属线，301-第三金属线，302-交界线，401-第四金属线。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
请参阅图1，本发明提供一种标准单元金属层的版图结构设计方法，标准单元金属层的版图结构用于制备与功能层相连接的金属线，包括如下步骤：
S10：获取功能层的电流信号强度。
其中，功能层为集成电路中用于实现集成电路功能的各类器件，而这些器件通常可以包括各类晶体管，例如可以包括金属氧化物半导体场效应晶体管（Metal OxideSemiconductor Field Effect Transisor，MOSFET），或者鳍式场效应晶体管（Fin Field-Effect Transistor，FINFET）。而功能层的电流信号强度是指驱使这些器件进行正常工作所需要的工作电流的强度大小。
另外，集成电路通常可以包括多层金属层，例如集成电路在7nm FinFET工艺下可以包括由下至上依次叠置的M0~M14金属层。其中，金属层通常设计为在功能层的上方，金属层可以与功能层进行连接而对功能层供电。例如，可以选用金属层中的一些金属线与功能层的源极、漏极或栅极进行连接，以对功能层完成供电。
S20：根据工艺设计规则和电流信号强度，在标准单元的版图范围内，分别确定金属层中多个金属线的线宽、数量和布线间距。
在集成电路的版图设计中可以设置一个标准单元数据库，标准单元设计库内包括有多个标准单元。例如在设计某一标准单元金属层的版图结构时，通过选用标准单元数据库中合适的一个或多个标准单元金属层，然后对这些标准单元金属层进行适当拼接后，即可得到整个金属层的版图结构。因此，标准单元金属层的设计十分关键。而功能层的电流信号强度根据不同的功能层的类别而存在差异，由于金属层最终是需要服务于功能层的，因此标准单元金属层的版图结构也需要根据功能层的电流信号强度而发生变化。例如，对于某些电流信号强度较大的功能层，对应的标准单元金属层所包括的各条金属线的线宽均需要设计得较宽一些，以便于承载更大的电流；而相应地，对于某些电流信号强度较小的功能层，对应的标准单元金属层所包括的各条金属线的线宽可以设计得较窄一些，以便于放置更多的金属线。
工艺设计规则是指用于检查芯片布局是否符合制造工艺的要求，标准单元金属层的金属线数量、宽度、布线间距等等均要满足工艺设计规则，才能够使得金属线能够正常工作。例如，标准单元金属层的金属线的宽度需要大于或等于某一宽度阈值，才能够使得金属线能够正常传输电流。而金属线的宽度又将受到另一因素即功能层的电流信号强度的制约，从而基于工艺设计规则和电流信号强度共同确定出金属层中多个金属线的线宽、数量和布线间距能够更加符合功能层的使用需求。
上述标准单元金属层的版图结构设计方法，通过获取功能层的电流信号强度，并根据工艺设计规则和电流信号强度，在标准单元的版图范围内，分别确定金属层中多个金属线的线宽、数量和布线间距。基于工艺设计规则和电流信号强度共同确定出金属层中多个金属线的线宽、数量和布线间距能够更加符合功能层的使用需求，能够保证功能层的正常工作，进而可以验证标准单元金属层的版图结构的设计质量是得到提高的。
在一个实施例中，如图2所示，上述步骤S20，包括：
S201：根据版图布局需求，确定标准单元的版图范围。
版图布局需求可以为集成电路对应的版图尺寸，或者说，可以指整个的集成电路的版图大小，标准单元的版图范围可以为标准单元的高度等尺寸指标的范围。集成电路中的各功能层器件的版图尺寸是基于集成电路的工艺制程而确定的，而在集成电路的工艺制程确定后，集成电路的版图尺寸（即整个集成电路的版图大小）也就确定下来，而集成电路的版图结构是由一个个标准单元拼接而成的，标准单元的高度通常又是相对固定的。因此通过版图布局需求可以确定标准单元的版图范围。例如，集成电路的工艺制程可以包括5nm、7nm、14nm或28nm，则每个工艺制程对应的版图设计需求可以确定标准单元的版图范围，比如说对于7nm的工艺制程，其标准单元高度可以为0.48um。当然，在其他合适的应用场景中，标准单元的高度还可以为其他高度，本实施例在此不做限制。另外，标准单元的宽度通常是可以基于金属层的版图设计而进行适当拉伸和缩减的，也就是说标准单元的宽度可以是不固定的。
S202：根据工艺设计规则和电流信号强度在版图范围内，确定金属线的数量、线宽和金属线间的布线间距。
例如，为了满足功能层的电流信号强度的需求，金属层中多个金属线的线宽均不能大于0.03um，而为了满足工艺设计规则，首先确定金属层中多个金属线的线宽均不能小于0.02um。进一步地，通过确定了多个金属线的线宽以后，再在标准单元的版图范围内确定金属线的数量以及布线间距，以最终得到金属线标准单元的版图结构。
本实施例中，通过版图布局需求确定标准单元的版图范围，并基于标准单元的版图范围对标准单元金属层的版图结构进行布局，可以设计出更符合功能层版图布局需求的标准单元金属层，从而能够进一步地保证功能层能够正常工作，从而进一步地提高标准单元金属层的版图结构的设计质量。
在一个实施例中，功能层的电流信号强度与金属线的线宽正相关。其中，功能层的电流信号强度越高，则金属线的线宽需要设计得越宽，以便于承载更大的电流。
如图3所示，上述步骤S202，包括：
S2021：根据功能层的电流信号强度确定金属线的目标数量。
金属线的目标数量可以依据不同的应用场景而确定，例如，金属线的目标数量可以包括12条、7条和10条中的一种。而在实际的版图设计中，金属线的实际数量还可以根据设计需求对金属线的目标数量进行适当删减，例如，对于金属线的目标数量为12条的情况，有某1条金属线可能用不到，则在版图设计时可以直接删减此条金属线，此时金属线的实际数量为11条。
S2022：根据目标数量在版图范围内确定各金属线的线型、线宽和金属线间的布线间距。
其中，线型包括电源线、地线和信号线中的一种。
示例性地，电源线以及地线可以用于与功能层的源极或者漏极进行连接，信号线可以用于与功能层的栅极或者衬底端进行连接。或者根据功能层的具体类型的不同，电源线、地线和信号线与功能层之间还可以有其他合适的连接方式，在此不做限制。
由于标准单元的版图范围也相对固定（因为标准单元的高度是相对固定的），因此在功能层的电流信号强度确定的情况下，可以利用功能层的电流信号强度与金属线的线宽正相关这一特点，先确定出金属线的目标数量，然后再基于标准单元的版图范围以及金属线的目标数量，确定各金属线的线型、线宽和金属线间的布线间距。
本实施例中，通过利用功能层的电流信号强度与金属线的线宽正相关确定出金属线的目标数量，并基于目标数量在标准单元的版图范围内对标准单元金属层的版图结构进行布局，从而设计出的金属线标准单元的版图结构能够进一步地保证功能层能够正常工作，从而能够进一步地提高标准单元金属层的版图结构的设计质量。
在一个实施例中，如图4所示，上述步骤S2022，包括：
S401：在目标数量为12条的情况下，将版图结构分为沿标准单元的高度方向间隔排布的第一区域10与第二区域20，第一区域10与第二区域20共用一条交界线302，如图5所示。
S402：在远离交界线302一侧的第一区域10布局具有第一线宽的5条第一金属线101，并在远离交界线302另一侧的第二区域20布局具有第一线宽的5条第二金属线201。
如图5所示，第一区域10可以为位于交界线302上方的部分区域，第二区域20可以为位于交界线302下方的部分区域。当然，在其他合适的应用场景中，第一区域10与第二区域20还可以为其他合适的区域，本实施例在此不做限制。
S403：在靠近交界线302一侧的第一区域10布局具有第二线宽的1条第三金属线301，并在靠近交界线302另一侧的第二区域20布局具有第二线宽的1条第三金属线301，以及根据标准单元的版图范围确定各金属线间的布线间距。
其中，第一线宽大于第二线宽，5条第一金属线101中的3条作为电源线，剩余2条第一金属线101作为信号线，5条第二金属线201中的3条作为地线，剩余2条第二金属线201作为信号线，2条第三金属线301作为信号线。
如图5所示，图5中位于第一区域10的金属线内的“vd”表示此根金属线为电源线，图5中位于第一区域10的金属线内的“gd”表示此根金属线为地线。
其中，电源线、地线均采用线宽较宽的金属线，以此充分保证了电源的供给能力，同时预防了闩锁效应和天线效应的发生。
需要说明的是，在其他合适的实施例中，还可以采用其他合适的金属线充当电源线、地线以及信号线，在此不做限制。
另外，还可以先确定金属线数量以及各条金属线的线宽，然后确定各条金属线之间的布线间距，然后基于Prboundry画出位于第一区域10或第二区域20边界的第一条金属线，最后基于布线间距依次设计出其余各条金属线。Prboundry可以理解为辅助线，例如在图5中，位于第一区域10的最上方的1条第一金属线101就可以基于Prboundry进行画出，此时Prboundry具有多条（图5中的虚线），最上方的1条Prboundry可以作为第一区域10的上边界线，当然，在不同的应用环境下，Prboundry可以有不同的使用方式，并不一定指第一区域10或者第二区域20的边界线，本实施例在此不做限制。具体的各条金属线的作出方式为：令这1条第一金属线101的中线与最上方的1条Prboundry相重合，然后基于已经确定的此条第一金属线101的线宽作出此条第一金属线101，然后基于第一区域10的金属线数量、各条金属线的线宽以及各条金属线之间的布线间距依次作出其他金属线。第二区域20的布线方式与此类似，在此不再赘述。另外图7、图9中各条金属线也可以参照类似的采用Prboundry作为辅助线进行辅助对齐的方式进行作出。
此外，第一区域10与第二区域20的尺寸可以相同，例如如图5、图7或图9所示。然而，在其他合适的实施例中，第一区域10与第二区域20的尺寸也可以不同，在此不做限制。第一区域10可以作为P阱区，第二区域20可以作为N阱区，或者，第一区域10可以作为N阱区，第二区域20可以作为P阱区，在此不做限制。
在一个实施例中，如图5所示，5条第一金属线101中的3条电源线均为第一类型金属线，2条信号线均为第二类型金属线；5条第二金属线201中的3条地线均为第二类型金属线，2条信号线均为第一类型金属线；2条第三金属线301中的1条信号线为第一类型金属线，另1条信号线为第二类型金属线；其中，各条第一类型金属线与各条第二类型金属线均沿着标准单元的高度方向交替排布；线宽相同且线长相同时，第一类型金属线的电阻小于第二类型金属线的电阻。
其中，第一类型金属线与第二类型金属线所用到的材料可以不同，从而导致在线宽相同且线长相同时，第一类型金属线的电阻小于第二类型金属线的电阻。也就是说，第一类型金属线可以为同一种材料构成的，第二类型金属线可以为另一种材料构成的。
本实施例中，通过在电流信号强度要求较小、信号线数量要求较多的情况下确定金属线的目标数量为12条，并在金属线的目标数量确定为12条的情况下，基于标准单元的版图范围对标准单元金属层的版图结构进行合理布局，从而能够最大化地利用版图设计面积，进一步地提高标准单元金属层的版图结构的设计质量。另外，通过使得第一类型金属线与第二类型金属线沿着标准单元的高度方向交替排布，能够制备出符合后续工艺设计需求的版图结构。
在一个实施例中，如图6所示，上述步骤S2022，包括：
S601：在目标数量为7条的情况下，将版图结构分为沿标准单元的高度方向间隔排布的第一区域10与第二区域20，第一区域10与第二区域20共用一条交界线302，如图7所示。
S602：在远离交界线302一侧的第一区域10布局具有第一线宽的1条第一金属线101，并在远离交界线302另一侧的第二区域20布局具有第一线宽的1条第二金属线201。
如图7所示，第一区域10可以为位于交界线302上方的部分区域，第二区域20可以为位于交界线302下方的部分区域。当然，在其他合适的应用场景中，第一区域10和第二区域20还可以为其他合适的区域，本实施例在此不做限制。
S603：在靠近交界线302一侧的第一区域10布局2条第三金属线301，在靠近交界线302另一侧的第二区域20布局2条第三金属线301，并布局1条中线与交界线302相重合的第三金属线301，第三金属线301具有第一线宽，以及根据标准单元的版图范围确定各金属线间的布线间距。
其中，1条第一金属线101作为电源线，1条第二金属线201作为地线，5条第三金属线301作为信号线。
如图7所示，图7中位于第一区域10的金属线内的“vd”表示此根金属线为电源线，图7中位于第一区域10的金属线内的“gd”表示此根金属线为地线。
其中，电源线、地线均采用线宽较宽的金属线，以此充分保证了电源的供给能力，同时预防了闩锁效应和天线效应的发生。
本实施例中，通过在电流信号强度要求大、信号线数量要求不多的情况下确定金属线的目标数量为7条，并在金属线的目标数量确定为7条的情况下，基于标准单元的版图范围对标准单元金属层的版图结构进行合理布局，从而能够最大化地利用版图设计面积，进一步地提高标准单元金属层的版图结构的设计质量。
在一个实施例中，如图7所示，1条第一金属线101为第二类型金属线；1条第二金属线201为第二类型金属线；5条第三金属线301中的3条为第一类型金属线，2条为第二类型金属线；其中，各条第一类型金属线与各条第二类型金属线均沿着标准单元的高度方向交替排布；线宽相同且线长相同时，第一类型金属线的电阻小于第二类型金属线的电阻。
在一个实施例中，如图8所示，上述步骤S2022，包括：
S801：在目标数量为10条的情况下，将版图结构分为沿标准单元的高度方向间隔排布的第一区域10与第二区域20，第一区域10与第二区域20共用一条交界线302，如图9所示。
S802：在远离交界线302一侧的第一区域10布局具有第一线宽的1条第一金属线101，并在远离交界线302另一侧的第二区域20布局具有第一线宽的1条第二金属线201。
如图9所示，第一区域10可以为位于交界线302上方的部分区域，第二区域20可以为位于交界线302下方的部分区域。当然，在其他合适的应用场景中，第一区域10和第二区域20还可以为其他合适的区域，本实施例在此不做限制。
S803：在靠近交界线302一侧的第一区域10布局具有第二线宽的4条第三金属线301，并在靠近交界线另一侧的第二区域20布局具有第三线宽的1条第四金属线401以及具有第二线宽的3条第三金属线301，以及根据标准单元的版图范围确定各金属线间的布线间距。
其中，1条第一金属线101作为电源线，1条第二金属线201作为地线，8条第三金属线301作为信号线。
如图9所示，图9中位于第一区域10的金属线内的“vd”表示此根金属线为电源线，图9中位于第一区域10的金属线内的“gd”表示此根金属线为地线。
其中，电源线、地线均采用线宽较宽的金属线，以此充分保证了电源的供给能力，同时预防了闩锁效应和天线效应的发生。
本实施例中，通过在电流信号强度要求不大、信号线数量要求较多的情况下确定金属线的目标数量为10条，并在金属线的目标数量确定为10条的情况下，基于标准单元的版图范围对标准单元金属层的版图结构进行合理布局，从而能够最大化地利用版图设计面积，进一步地提高标准单元金属层的版图结构的设计质量。
在一个实施例中，如图9所示，1条第一金属线101为第一类型金属线；1条第二金属线201为第二类型金属线；8条第三金属线301中的4条为第一类型金属线，4条为第二类型金属线；其中，各条第一类型金属线与各条第二类型金属线均沿着标准单元的高度方向交替排布；线宽相同且线长相同时，第一类型金属线的电阻小于第二类型金属线的电阻。
本发明还提供了一种标准单元金属层的版图结构，包括多个金属线，其中，多个金属线的线宽、数量和布线间距在标准单元的版图范围内，根据工艺设计规则和功能层的电流信号强度确定。
其中，功能层为集成电路中用于实现集成电路功能的各类器件，而这些器件通常可以包括各类晶体管，例如可以包括金属氧化物半导体场效应晶体管（Metal OxideSemiconductor Field Effect Transisor，MOSFET），或者鳍式场效应晶体管（Fin Field-Effect Transistor，FINFET）。而功能层的电流信号强度是指驱使这些器件进行正常工作所需要的工作电流的强度大小。
另外，集成电路通常可以包括多层金属层，例如集成电路在7nm FinFET工艺下可以包括由下至上依次叠置的M0~M14金属层。而在各层的金属层的版图结构通常是通过设计多条金属线而实现的。其中，金属层通常设计为在功能层的上方，金属层可以与功能层进行连接而对功能层供电。例如，可以选用金属层中的一些金属线与功能层的源极、漏极或栅极进行连接，以对功能层完成供电。
在集成电路的版图设计中可以设置一个标准单元数据库，标准单元设计库内包括有多种规格的标准单元。例如在设计某一层的金属层的版图结构时，通过选用金属层的标准单元数据库中合适的一个或多个标准单元金属层，然后对这些标准单元金属层进行适当拼接后，即可得到整个金属层的版图结构。因此，标准单元金属层的设计十分关键。而功能层的电流信号强度根据不同的功能层的类别而存在差异，由于金属层最终是需要服务于功能层的，因此标准单元金属层的版图结构也需要根据功能层的电流信号强度而发生变化。例如，对于某些电流信号强度较大的功能层，对应的标准单元金属层所包括的各条金属线的线宽均需要设计得较宽一些，以便于承载更大的电流；而相应地，对于某些电流信号强度较小且数量较多的功能层，对应的标准单元金属层所包括的各条金属线的线宽可以设计得较窄一些，以便于放置更多的金属线。
工艺设计规则是指用于检查芯片布局是否符合制造工艺的要求，标准单元金属层的金属线数量、宽度、布线间距等等均要满足工艺设计规则，才能够使得金属线能够正常工作。例如，标准单元金属层的金属线的宽度需要大于或等于某一宽度阈值，才能够使得金属线能够正常传输电流。而金属线的宽度又将受到另一因素即功能层的电流信号强度的制约，从而基于工艺设计规则和电流信号强度共同确定出金属层中多个金属线的线宽、数量和布线间距能够更加符合功能层的使用需求。
上述标准单元金属层的版图结构，包括多个金属线，其中，多个金属线的线宽、数量和布线间距在标准单元的版图范围内，根据工艺设计规则和功能层的电流信号强度确定。基于工艺设计规则和电流信号强度共同确定出金属层中多个金属线的线宽、数量和布线间距能够更加符合功能层的使用需求，能够保证功能层的正常工作，进而可以验证标准单元金属层的版图结构的设计质量是得到提高的。
在一个实施例中，如图5所示，版图结构分为沿标准单元的高度方向间隔排布的第一区域10与第二区域20，第一区域10与第二区域20共用一条交界线302；金属线的数量为12条，其中，12条金属线包括：具有第一线宽的5条第一金属线101，5条第一金属线101位于远离版图结构的交界线302一侧的第一区域10；具有第一线宽的5条第二金属线201，5条第二金属线201位于远离版图结构的交界线302另一侧的第二区域20；具有第二线宽的2条第三金属线301，分别位于靠近交界线302一侧的第一区域10以及靠近交界线302另一侧的第二区域20；其中，第一线宽大于第二线宽，5条第一金属线101中的3条作为电源线，剩余2条第一金属线101作为信号线，5条第二金属线201中的3条作为地线，剩余2条第二金属线201作为信号线，2条第三金属线301作为信号线。
其中，电源线、地线均采用线宽较宽的金属线，以此充分保证了电源的供给能力，同时预防了闩锁效应和天线效应的发生。
本实施例中，通过在电流信号强度要求不大、信号线数量要求较多的情况下确定金属线的目标数量为12条，并在金属线的目标数量确定为12条的情况下，基于标准单元的版图范围对标准单元金属层的版图结构进行合理布局，从而能够最大化地利用版图设计面积，进一步地提高标准单元金属层的版图结构的设计质量。
在一个实施例中，如图5所示，第一金属线101间的布线间距、第二金属线201间的布线间距和第三金属线301间的布线间距相等。例如，第一金属线101间的布线间距、第二金属线201间的布线间距和第三金属线301间的布线间距分别为0.02um、0.02um、0.02um，第一线宽和第二线宽分别为0.024um、0.022um。
在一个实施例中，如图5所示，5条第一金属线101中的3条电源线均为第一类型金属线，2条信号线均为第二类型金属线；5条第二金属线201中的3条地线均为第二类型金属线，2条信号线均为第一类型金属线；2条第三金属线301中的1条信号线为第一类型金属线，另1条信号线为第二类型金属线；其中，各条第一类型金属线与各条第二类型金属线均沿着标准单元的高度方向交替排布；线宽相同且线长相同时，第一类型金属线的电阻小于第二类型金属线的电阻。
在一个实施例中，如图7所示，版图结构分为沿标准单元的高度方向间隔排布的第一区域10与第二区域20，第一区域10与第二区域20共用一条交界线302；金属线的数量为7条，其中，7条金属线包括：具有第一线宽的1条第一金属线101，1条第一金属线101位于远离版图结构的交界线302一侧的第一区域10；具有第一线宽的1条第二金属线201，1条第二金属线201位于远离版图结构的交界线302另一侧的第二区域20；具有第一线宽的5条第三金属线301，其中2条第三金属线301位于靠近交界线302一侧的第一区域10，2条第三金属线301位于靠近交界线302另一侧的第二区域20，1条第三金属线301的中线与交界线302相重合；其中，1条第一金属线101作为电源线，1条第二金属线201作为地线，5条第三金属线301作为信号线。
其中，电源线、地线均采用线宽较宽的金属线，以此充分保证了电源的供给能力，同时预防了闩锁效应和天线效应的发生。
本实施例中，通过在电流信号强度要求较大、信号线数量要求不多的情况下确定金属线的目标数量为7条，并在金属线的目标数量确定为7条的情况下，基于标准单元的版图范围对标准单元金属层的版图结构进行合理布局，从而能够最大化地利用版图设计面积，进一步地提高标准单元金属层的版图结构的设计质量。
在一个实施例中，如图7所示，第一金属线101与最靠近第一金属线101的第三金属线301之间的布线间距和第二金属线201与最靠近第二金属线201的第三金属线301之间的布线间距分别为0.04um、0.04um，第三金属线301间的布线间距为0.04um，第一线宽为0.04um。
在一个实施例中，如图7所示，1条第一金属线101为第二类型金属线；1条第二金属线201为第二类型金属线；5条第三金属线301中的3条为第一类型金属线，2条为第二类型金属线；其中，各条第一类型金属线与各条第二类型金属线均沿着标准单元的高度方向交替排布；线宽相同且线长相同时，第一类型金属线的电阻小于第二类型金属线的电阻。
在一个实施例中，如图9所示，版图结构分为沿标准单元的高度方向间隔排布的第一区域10与第二区域20，第一区域10与第二区域20共用一条交界线302；金属线的数量为10条，其中，10条金属线包括：具有第一线宽的1条第一金属线101，1条第一金属线101位于远离版图结构的交界线302一侧的第一区域10；具有第一线宽的1条第二金属线201，1条第二金属线201位于远离版图结构的交界线302另一侧的第二区域20；具有第二线宽的4条第三金属线301，位于靠近交界线302一侧的第一区域10；以及具有第三线宽的1条第四金属线401和具有第二线宽的3条第三金属线301，位于靠近交界线另一侧的第二区域20；其中，1条第一金属线101作为电源线，1条第二金属线201作为地线，8条第三金属线301作为信号线。
本实施例中，通过在电流信号强度要求不大、信号线数量要求较多的情况下确定金属线的目标数量为10条，并在金属线的目标数量确定为10条的情况下，基于标准单元的版图范围对标准单元金属层的版图结构进行合理布局，从而能够最大化地利用版图设计面积，进一步地提高标准单元金属层的版图结构的设计质量。
其中，电源线、地线均采用线宽较宽的金属线，以此充分保证了电源的供给能力，同时预防了闩锁效应和天线效应的发生。
在一个实施例中，如图9所示，第一金属线101与最靠近第一金属线101的第三金属线301之间的布线间距和第二金属线201与最靠近第二金属线201的第三金属线301之间的布线间距分别为0.056um、0.056um，第三金属线301间的布线间距为0.02um，第一线宽为0.04um，第二线宽为0.024um，第三线宽为0.02um。
在一个实施例中，如图9所示，1条第一金属线101为第一类型金属线；1条第二金属线201为第二类型金属线；8条第三金属线301中的4条为第一类型金属线，4条为第二类型金属线；其中，各条第一类型金属线与各条第二类型金属线均沿着标准单元的高度方向交替排布；线宽相同且线长相同时，第一类型金属线的电阻小于第二类型金属线的电阻。
上述三种实施例中的版图结构在保证有效信号的传输能力和工艺设计规则的前提下，最大限度的增加了金属线的数量。此外，三种实施例中的电源线和地线都可以采用大线宽或多线条的金属走线，以此充分保证了对功能层的电源供给能力的同时较好的预防了闩锁效应。此外，关于上述三种实施例的版图结构还可以根据应用场景进行灵活选择，并且还可以根据上述标准单元金属层的版图结构设计方法设计出其他合适的标准单元金属层。可以减短金属线的总长度以减小信号线的寄生效应，从而提升集成电路的良率和稳定性。
另外，在实际的金属层的版图设计中，标准单元金属层可以通过拼接的方式形成金属层的最终版图。例如，如图10所示，图10中包括了四个标准单元金属层，其中各标准单元金属层的高度相同，而宽度可以自由拉伸。其中，图10中的四个标准单元金属层可以为如图5、图7或图9的三种实施例中的任意一种版图结构或者其组合，可以根据应用场景进行灵活选择，并且还可以根据上述标准单元金属层的版图结构设计方法设计出其他合适的标准单元金属层进行组合排列，在此不做限制。
另外，当标准单元金属层进行拼接时，其Prboundry可以相互重合以完成拼接，并且其标准单元金属层也可以适当进行旋转操作以使得各条电源线与地线相匹配而更加符合工艺需求。例如，如图11所示，假设有两个如图7所示的标准单元金属层需要进行上下拼接，则可以使其中一个标准单元金属层旋转180°，以使得两个标准单元金属层的地线gd可以位于同一边，同时，两条地线gd的中线相重合，且两条地线gd的中线与同一Prboundry相重合，以实现标准单元金属层的拼接。当然，在其他合适的应用场景中，还可以有其他合适的拼接方式，在此不做限制。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (19)
1.一种标准单元金属层的版图结构设计方法，其特征在于，所述标准单元金属层的版图结构用于制备与功能层相连接的金属线，所述方法包括：
获取所述功能层的电流信号强度；
根据工艺设计规则和所述电流信号强度，在所述标准单元的版图范围内，分别确定所述金属层中多个金属线的线宽、数量和布线间距。
2.根据权利要求1所述的标准单元金属层的版图结构设计方法，其特征在于，根据工艺设计规则和所述电流信号强度，在所述标准单元的版图范围内，分别确定所述金属层中多个金属线的线宽、数量和布线间距，包括：
根据版图布局需求，确定所述标准单元的版图范围；
根据所述工艺设计规则和所述电流信号强度，在所述版图范围内，确定所述金属线的数量、线宽和所述金属线间的布线间距。
3.根据权利要求2所述的标准单元金属层的版图结构设计方法，其特征在于，所述功能层的电流信号强度与所述金属线的线宽呈正相关，其中，所述根据所述工艺设计规则和所述电流信号强度，在所述版图范围内，确定所述金属线的数量、线宽和所述金属线间的布线间距，包括：
根据所述功能层的电流信号强度确定所述金属线的目标数量；所述金属线的目标数量包括12条、7条和10条中的一种；
根据所述目标数量在所述版图范围内确定各所述金属线的线型、线宽和所述金属线间的布线间距，其中，所述线型包括电源线、地线和信号线中的一种。
4.根据权利要求3所述的标准单元金属层的版图结构设计方法，其特征在于，根据所述目标数量在所述版图范围内确定各所述金属线的线型、线宽和所述金属线间的布线间距，包括：
在所述目标数量为12条的情况下，将所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；
在远离所述交界线一侧的所述第一区域布局具有第一线宽的5条第一金属线，并在远离所述交界线另一侧的所述第二区域布局具有所述第一线宽的5条第二金属线；
在靠近所述交界线一侧的所述第一区域布局具有第二线宽的1条第三金属线，并在靠近所述交界线另一侧的所述第二区域布局具有所述第二线宽的1条所述第三金属线，以及根据所述标准单元的版图范围确定各所述金属线间的布线间距；其中，所述第一线宽大于所述第二线宽，所述5条第一金属线中的3条作为所述电源线，剩余2条第一金属线作为所述信号线，所述5条第二金属线中的3条作为所述地线，剩余2条第二金属线作为所述信号线，所述2条第三金属线作为所述信号线。
5.根据权利要求4所述的标准单元金属层的版图结构设计方法，其特征在于，所述5条第一金属线中的3条所述电源线均为第一类型金属线，2条所述信号线均为第二类型金属线；所述5条第二金属线中的3条所述地线均为所述第二类型金属线，2条所述信号线均为所述第一类型金属线；所述2条第三金属线中的1条所述信号线为所述第一类型金属线，另1条所述信号线为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相同时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
6.根据权利要求3所述的标准单元金属层的版图结构设计方法，其特征在于，根据所述目标数量在所述版图范围内确定各所述金属线的线型、线宽和所述金属线间的布线间距，包括：
在所述目标数量为7条的情况下，将所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；
在远离所述交界线一侧的所述第一区域布局具有第一线宽的1条第一金属线，并在远离所述交界线另一侧的所述第二区域布局具有所述第一线宽的1条第二金属线；
在靠近所述交界线一侧的所述第一区域布局2条第三金属线，在靠近所述交界线另一侧的所述第二区域布局2条所述第三金属线，并布局1条中线与所述交界线相重合的所述第三金属线，所述第三金属线具有所述第一线宽，以及根据所述标准单元的版图范围确定各所述金属线间的布线间距；其中，所述1条第一金属线作为所述电源线，所述1条第二金属线作为所述地线，所述5条第三金属线作为所述信号线。
7.根据权利要求6所述的标准单元金属层的版图结构设计方法，其特征在于，所述1条第一金属线为第二类型金属线；所述1条第二金属线为所述第二类型金属线；所述5条第三金属线中的3条为第一类型金属线，2条为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相等时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
8.根据权利要求3所述的标准单元金属层的版图结构设计方法，其特征在于，根据所述目标数量在所述版图范围内确定各所述金属线的线型、线宽和所述金属线间的布线间距，包括：
在所述目标数量为10条的情况下，将所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；
在远离所述交界线一侧的第一区域布局具有第一线宽的1条第一金属线，并在远离所述交界线另一侧的第二区域布局具有所述第一线宽的1条第二金属线；
在靠近所述交界线一侧的所述第一区域布局具有第二线宽的4条第三金属线，并在靠近所述交界线另一侧的所述第二区域布局具有第三线宽的1条第四金属线以及具有所述第二线宽的3条所述第三金属线，以及根据所述标准单元的版图范围确定各所述金属线间的布线间距；其中，所述1条第一金属线作为所述电源线，所述1条第二金属线作为所述地线，所述8条第三金属线作为所述信号线。
9.根据权利要求8所述的标准单元金属层的版图结构设计方法，其特征在于，所述1条第一金属线为第一类型金属线；所述1条第二金属线为第二类型金属线；所述8条第三金属线中的4条为第一类型金属线，4条为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相同时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
10.一种标准单元金属层的版图结构，其特征在于，包括：
多个金属线，其中，所述多个金属线的线宽、数量和布线间距在所述标准单元的版图范围内，根据工艺设计规则和功能层的电流信号强度确定。
11.根据权利要求10所述的标准单元金属层的版图结构，其特征在于，所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；所述金属线的数量为12条，其中，12条所述金属线包括：
具有第一线宽的5条第一金属线，所述5条第一金属线位于远离所述版图结构的交界线一侧的所述第一区域；
具有所述第一线宽的5条第二金属线，所述5条第二金属线位于远离所述版图结构的交界线另一侧的所述第二区域；
具有第二线宽的2条第三金属线，分别位于靠近所述交界线一侧的所述第一区域以及靠近所述交界线另一侧的所述第二区域；其中，所述第一线宽大于所述第二线宽，所述5条第一金属线中的3条作为电源线，剩余2条第一金属线作为信号线，所述5条第二金属线中的3条作为地线，剩余2条第二金属线作为所述信号线，所述2条第三金属线作为所述信号线。
12.根据权利要求11所述的标准单元金属层的版图结构，其特征在于，所述第一金属线间的布线间距、所述第二金属线间的布线间距和所述第三金属线间的布线间距分别为0.02um、0.02um、0.02um，所述第一线宽和所述第二线宽分别为0.024um、0.022um。
13.根据权利要求11所述的标准单元金属层的版图结构，其特征在于，所述5条第一金属线中的3条所述电源线均为第一类型金属线，2条所述信号线均为第二类型金属线；所述5条第二金属线中的3条所述地线均为所述第二类型金属线，2条所述信号线均为所述第一类型金属线；所述2条第三金属线中的1条所述信号线为所述第一类型金属线，另1条所述信号线为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相同时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
14.根据权利要求10所述的标准单元金属层的版图结构，其特征在于，所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；所述金属线的数量为7条，其中，7条所述金属线包括：
具有第一线宽的1条第一金属线，所述1条第一金属线位于远离所述版图结构的交界线一侧的所述第一区域；
具有所述第一线宽的1条第二金属线，所述1条第二金属线位于远离所述版图结构的交界线另一侧的所述第二区域；
具有所述第一线宽的5条第三金属线，其中2条所述第三金属线位于靠近所述交界线一侧的所述第一区域，2条所述第三金属线位于靠近所述交界线另一侧的所述第二区域，1条所述第三金属线的中线与所述交界线相重合；其中，所述1条第一金属线作为电源线，所述1条第二金属线作为地线，所述5条第三金属线作为信号线。
15.根据权利要求14所述的标准单元金属层的版图结构，其特征在于，所述第一金属线与最靠近所述第一金属线的所述第三金属线之间的布线间距和所述第二金属线与最靠近所述第二金属线的所述第三金属线之间的布线间距分别为0.04um、0.04um，所述第三金属线间的布线间距为0.04um，所述第一线宽为0.04um。
16.根据权利要求14所述的标准单元金属层的版图结构，其特征在于，所述1条第一金属线为第二类型金属线；所述1条第二金属线为所述第二类型金属线；所述5条第三金属线中的3条为第一类型金属线，2条为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相同时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
17.根据权利要求10所述的标准单元金属层的版图结构，其特征在于，所述版图结构分为沿所述标准单元的高度方向间隔排布的第一区域与第二区域，所述第一区域与所述第二区域共用一条交界线；所述金属线的数量为10条，其中，10条所述金属线包括：
具有第一线宽的1条第一金属线，所述1条第一金属线位于远离所述版图结构的交界线一侧的所述第一区域；
具有所述第一线宽的1条第二金属线，所述1条第二金属线位于远离所述版图结构的交界线另一侧的所述第二区域；
具有第二线宽的4条第三金属线，位于靠近所述交界线一侧的所述第一区域；以及具有第三线宽的1条第四金属线和具有所述第二线宽的3条所述第三金属线，位于靠近所述交界线另一侧的所述第二区域；其中，所述1条第一金属线作为电源线，所述1条第二金属线作为地线，所述8条第三金属线作为信号线。
18.根据权利要求17所述的标准单元金属层的版图结构，其特征在于，所述第一金属线与最靠近所述第一金属线的所述第三金属线之间的布线间距和所述第二金属线与最靠近所述第二金属线的所述第三金属线之间的布线间距分别为0.056um、0.056um，所述第三金属线间的布线间距为0.02um，所述第一线宽为0.04um，所述第二线宽为0.024um，所述第三线宽为0.02um。
19.根据权利要求17所述的标准单元金属层的版图结构，其特征在于，所述1条第一金属线为第一类型金属线；所述1条第二金属线为第二类型金属线；所述8条第三金属线中的4条为第一类型金属线，4条为所述第二类型金属线；其中，各条所述第一类型金属线与各条所述第二类型金属线均沿着所述标准单元的高度方向交替排布；线宽相同且线长相同时，所述第一类型金属线的电阻小于所述第二类型金属线的电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311358847.2A CN117172193B (zh) | 2023-10-19 | 2023-10-19 | 标准单元金属层的版图结构及其设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311358847.2A CN117172193B (zh) | 2023-10-19 | 2023-10-19 | 标准单元金属层的版图结构及其设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117172193A true CN117172193A (zh) | 2023-12-05 |
| CN117172193B CN117172193B (zh) | 2024-09-24 |
Family
ID=88941534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311358847.2A Active CN117172193B (zh) | 2023-10-19 | 2023-10-19 | 标准单元金属层的版图结构及其设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117172193B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040145033A1 (en) * | 2002-07-29 | 2004-07-29 | Mcelvain Kenneth S. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
| CN101526967A (zh) * | 2008-03-07 | 2009-09-09 | 北京芯慧同用微电子技术有限责任公司 | 一种标准单元库的设计方法和装置 |
| CN102855360A (zh) * | 2012-09-11 | 2013-01-02 | 中国科学院微电子研究所 | 一种纳米工艺金属层版图的优化设计方法 |
| CN103369822A (zh) * | 2013-08-07 | 2013-10-23 | 广东欧珀移动通信有限公司 | 防反插柔性印刷电路板及其布线方法 |
| US20180093703A1 (en) * | 2015-04-08 | 2018-04-05 | Hitachi Automotive Systems, Ltd. | Power steering device and control device for on-board device |
| CN111244064A (zh) * | 2020-01-19 | 2020-06-05 | 比特大陆科技有限公司 | 半导体芯片、半导体装置和数据处理设备 |
| CN111368493A (zh) * | 2018-12-26 | 2020-07-03 | 杭州广立微电子有限公司 | 一种基于稀疏网格的自动版图布线生成方法 |
| CN114742009A (zh) * | 2022-06-13 | 2022-07-12 | 成都复锦功率半导体技术发展有限公司 | 一种功率器件版图设计方法、芯片及终端 |
-
2023
- 2023-10-19 CN CN202311358847.2A patent/CN117172193B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040145033A1 (en) * | 2002-07-29 | 2004-07-29 | Mcelvain Kenneth S. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
| CN101526967A (zh) * | 2008-03-07 | 2009-09-09 | 北京芯慧同用微电子技术有限责任公司 | 一种标准单元库的设计方法和装置 |
| CN102855360A (zh) * | 2012-09-11 | 2013-01-02 | 中国科学院微电子研究所 | 一种纳米工艺金属层版图的优化设计方法 |
| CN103369822A (zh) * | 2013-08-07 | 2013-10-23 | 广东欧珀移动通信有限公司 | 防反插柔性印刷电路板及其布线方法 |
| US20180093703A1 (en) * | 2015-04-08 | 2018-04-05 | Hitachi Automotive Systems, Ltd. | Power steering device and control device for on-board device |
| CN111368493A (zh) * | 2018-12-26 | 2020-07-03 | 杭州广立微电子有限公司 | 一种基于稀疏网格的自动版图布线生成方法 |
| CN111244064A (zh) * | 2020-01-19 | 2020-06-05 | 比特大陆科技有限公司 | 半导体芯片、半导体装置和数据处理设备 |
| CN114742009A (zh) * | 2022-06-13 | 2022-07-12 | 成都复锦功率半导体技术发展有限公司 | 一种功率器件版图设计方法、芯片及终端 |
Non-Patent Citations (1)
| Title |
|---|
| 黄战武;李志娟;姜建国;叶强;曹玉;: "基于印制电路板板级的可制造性设计分析", 上海交通大学学报, no. 2, 15 April 2007 (2007-04-15), pages 96 - 99 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117172193B (zh) | 2024-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6502226B2 (en) | Semiconductor device, semiconductor device design method, semiconductor device design method recording medium, and semiconductor device design support system | |
| USRE39469E1 (en) | Semiconductor integrated circuit with mixed gate array and standard cell | |
| US10217742B2 (en) | Semiconductor device having dummy active fin patterns | |
| CN105428349B (zh) | 集成电路结构 | |
| US11282829B2 (en) | Integrated circuit with mixed row heights | |
| US20080180132A1 (en) | Semiconductor device and method of fabricating the same | |
| US20160055290A1 (en) | Integrated circuit and routing design of the same | |
| US7737554B2 (en) | Pitch by splitting bottom metallization layer | |
| EP0720233A2 (en) | Library group and semiconductor integrated circuit structured thereof | |
| JPH09289251A (ja) | 半導体集積回路のレイアウト構造およびその検証方法 | |
| US20080178135A1 (en) | Cells of integrated circuit and related technology and method | |
| US20050138593A1 (en) | Semiconductor integrated circuit having diagonal wires, semiconductor integrated circuit layout method, and semiconductor integrated circuit layout design program | |
| US6941535B2 (en) | Design system of semiconductor integrated circuit element, program, program product, design method of semiconductor integrated circuit element, and semiconductor integrated circuit element | |
| US6657910B2 (en) | Semiconductor device having internal power terminals including a positive power terminal and a negative power terminal | |
| US10418325B2 (en) | Semiconductor device and designing method thereof | |
| CN117172193B (zh) | 标准单元金属层的版图结构及其设计方法 | |
| US6476425B1 (en) | Master-slice system semiconductor integrated circuit and design method thereof | |
| US11217528B2 (en) | Semiconductor structure having buried power rail disposed between two fins and method of making the same | |
| US6492205B1 (en) | Utilization of macro power routing area for buffer insertion | |
| KR100310621B1 (ko) | 출력버퍼회로와공핍형전계효과트랜지스터를구비하는개선된입/출력인터페이스 | |
| US6842886B2 (en) | Basic cell of gate array semiconductor device, gate array semiconductor device, and layout method for gate array semiconductor device | |
| US20010045572A1 (en) | Semiconductor interated circuit and method of manufacturing the same | |
| CN117116932B (zh) | 一种基于7 nm FinFET工艺下标准单元版图结构 | |
| US20240234322A1 (en) | Semiconductor integrated circuit device | |
| US6737876B1 (en) | Method and system for determining an operating voltage using a source/drain to gate overlap induced scaling factor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |