CN110620577A - 基于fdsoi结构的电平转换单元电路及版图设计方法 - Google Patents

基于fdsoi结构的电平转换单元电路及版图设计方法 Download PDF

Info

Publication number
CN110620577A
CN110620577A CN201910969246.2A CN201910969246A CN110620577A CN 110620577 A CN110620577 A CN 110620577A CN 201910969246 A CN201910969246 A CN 201910969246A CN 110620577 A CN110620577 A CN 110620577A
Authority
CN
China
Prior art keywords
pmos transistor
nmos transistor
well
transistor
unit circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910969246.2A
Other languages
English (en)
Other versions
CN110620577B (zh
Inventor
张凯
胡晓明
高唯欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910969246.2A priority Critical patent/CN110620577B/zh
Publication of CN110620577A publication Critical patent/CN110620577A/zh
Application granted granted Critical
Publication of CN110620577B publication Critical patent/CN110620577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于FDSOI结构的电平转换单元电路及版图设计方法，所述电路包括第一反相器、锁存电路以及第二反相器，所述第一反相器、锁存电路以及第二反相器中的PMOS晶体管采用P型衬底，衬底电压为P型衬底电压VPW，NMOS晶体管采用N型衬底，衬底电压为N型衬底电压VNW，通过本发明，增强了第一和第二输出节点处的下拉能力，保证第一和第二输出节点处能够全幅振荡；加快了第二反相器开启速度，减小电路延迟15％以上，提高电路的工作性能；同时避免了因PMOS晶体管衬底电压不同而引入不同电位N阱之间的极大间隔，节省面积约70％。

Description

基于FDSOI结构的电平转换单元电路及版图设计方法
技术领域
本发明涉及一种电平转换单元电路，特别是涉及一种基于FDSOI(Fully DepletedSOI，全耗尽型绝缘体上硅)结构的电平转换单元电路及其版图设计方法。
背景技术
如图1所示，为传统CMOS工艺下的现有技术电平转换单元的电路结构，其包括第一反相器(Inv1)10、锁存电路20和第二反相器(Inv2)30。其中，第一反相器(Inv1)10由构建于第一N阱(N-Well)内的第五PMOS晶体管P5和构建于P阱(P-Well)内的第三NMOS晶体管N3构成，用于将输入信号A反相；锁存电路20由构建于第二N阱(N-Well)内的第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4和构建于P阱(P-Well)内的第一NMOS晶体管N1、第二NMOS晶体管N2组成，用于将输入信号A及其反相信号锁存至期望电压下的电平并从第一输出节点out1和第二输出节点out2输出第一和第二中间信号；第二反相器(Inv2)30由构建于第二N阱(N-Well)内的第六PMOS晶体管P6和构建于P阱(P-Well)内的第四NMOS晶体管N4组成，用于将第二输出节点out2输出的第二中间信号反相得到最终输出信号X；构建于第一N阱(N-Well)内的PMOS晶体管衬底接vnwi电压，vnwi＝VDDI，构建于第二N阱(N-Well)内的PMOS晶体管衬底接vnw，vnw＝VDD，构建于P阱(P-Well)内的NMOS晶体管管衬底接vpw，vpw＝0V。点划线上部为两个N阱(N-Well)，PMOS管P5衬底接vnwi即第一N阱(N-Well)电压，PMOS管P1～P4、P6衬底接vnw即N阱(N-Well)电压，点划线下部为P阱(P-Well)，所有NMOS管(点划线下部的N1～N4)衬底接vpw即P阱(P-Well)电压。
由于现有技术电平位移器电路中第一反相器的PMOS晶体管P5和其他PMOS晶体管P1～P4以及P6的衬底电压不同，导致其版图中两个电位(分别对应两个衬底电压)的N阱之间存在很大一片空白区域，造成极大的面积浪费。
而且，在第一输出节点(out1)和第二输出节点(out2)处，由于第一PMOS晶体管P1、第二PMOS晶体管P2的栅极电压高于第一NMOS晶体管N1、第二NMOS晶体管N2的栅极电压，上拉能力(取决于P1和P2)和下拉能力(取决于N1和N2)不平衡。对于传统CMOS器件，影响阈值电压的主要因素是掺杂浓度和氧化层厚度，因此，对图1所示的现有技术上拉和下拉能力不平衡问题，设计师会通过改变晶体管的有源区宽度，来调节饱和电流，从而平衡上拉能力和下拉能力，但这样同时会增加单元面积。
因此，实有必要采取更加先进的技术来解决面积增加问题，而FDSOI(FullyDepleted SOI，全耗尽型绝缘体上硅)器件可以通过改变衬底掺杂类型和衬底电压来改变阈值电压。
发明内容
为克服上述现有技术存在的不足，本发明之一目的在于提供一种基于FDSOI结构的电平转换单元电路及版图设计方法，其增强了第一和第二输出节点处的下拉能力，保证第一和第二输出节点处能够全幅振荡；加快了第二反相器开启速度，减小电路延迟15％以上，提高电路的工作性能；同时避免了因PMOS晶体管衬底电压不同而引入不同电位N阱之间的极大间隔，节省面积约70％。
为达上述及其它目的，本发明提出一种基于FDSOI结构的电平转换单元电路，包括第一反相器、锁存电路以及第二反相器，所述第一反相器、锁存电路以及第二反相器中的PMOS晶体管采用P型衬底，衬底电压为P型衬底电压VPW，NMOS晶体管采用N型衬底，衬底电压为N型衬底电压VNW。
优选地，所述第一反相器包括构建于P阱内的第五PMOS晶体管和构建于N阱内的第三NMOS晶体管，用于将输入信号反相。
优选地，所述第五PMOS晶体管的源极接第一电源电压，所述第三NMOS晶体管的源极接地，所述第五PMOS晶体管和第三NMOS晶体管的栅极相连作为输入端，连接输入信号，所述第五PMOS晶体管和第三NMOS晶体管的漏极相连作为输出端输出所述输入信号的反相信号。
优选地，所述锁存电路包括构建于P阱内的第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管和构建于N阱内的第一NMOS晶体管、第二NMOS晶体管，用于将所述输入信号及其反相信号锁存至期望电压下的电平并从第一输出节点和第二输出节点输出第一和第二中间信号。
优选地，所述第一PMOS晶体管、第二PMOS晶体管的源极接第二电源电压，漏极分别接第三PMOS晶体管、第四PMOS晶体管源极，所述第四PMOS晶体管与第二NMOS晶体管的栅极相连连接所述输入信号，第三PMOS晶体管的栅极以及第一NMOS晶体管的栅极相连连接所述反相信号，所述第三PMOS晶体管的漏极与第一NMOS晶体管的漏极以及第二PMOS晶体管的栅极相连组成所述第一输出节点，所述第四PMOS晶体管的漏极与第二NMOS晶体管的漏极、第一PMOS晶体管的栅极相连组成所述输出节点，所述NMOS晶体管和第二NMOS晶体管的源极接地。
优选地，所述第二反相器包括构建于P阱内的第六PMOS晶体管和构建于N阱内的第四NMOS晶体管，用于将第二输出节点输出的第二中间信号反相得到最终输出信号。
优选地，所述第六PMOS晶体管源极接第二电源电压，所述第四NMOS晶体管的源极接地，第六PMOS晶体管P6的漏极与第四NMOS晶体管N4的漏极相连组成输出最终输出信号，所述第六PMOS晶体管与第四NMOS晶体管栅极相连连接所述第二输出节点。
优选地，所述vpw电压为0V，所述vnw为期望电压VDD。
为达到上述目的，本发明还提供一种基于FDSOI结构的电平转换单元电路的版图设计方法，其根据所应用于的标准单元库参数和流片厂家提供的设计规则文件中最小设计规则，确定所述电平转换单元基本参数，并生成版图。
优选地，所述基本参数包括但不限于单元高度、N-WELL边线、P-WELL边线、水平布线间距和垂直布线间距。
与现有技术相比，本发明一种基于FDSOI结构的电平转换单元电路及版图设计方法通过将第一反相器、锁存电路以及第二反相器中的PMOS晶体管采用P型衬底，衬底电压为P型衬底电压VPW，NMOS晶体管采用N型衬底，衬底电压为N型衬底电压VNW，增强了第一和第二输出节点处的下拉能力，保证第一和第二输出节点处能够全幅振荡；加快了第二反相器开启速度，减小电路延迟15％以上，提高电路的工作性能；同时避免了因PMOS晶体管衬底电压不同而引入不同电位N阱之间的极大间隔，节省面积约70％。
附图说明
图1为现有技术中的电平转换单元电路的电路结构图；
图2为本发明一种基于FDSOI结构的电平转换单元电路的电路结构图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图2为本发明一种基于FDSOI结构的电平转换单元电路的电路结构图。如图2所示，本发明一种基于FDSOI结构的电平转换单元电路，包括：第一反相器(Inv1)10、锁存电路20和第二反相器(Inv2)30。
其中，第一反相器(Inv1)10包括构建于P阱(P-Well)内的第五PMOS晶体管P5和构建于N阱(N-Well)内的第三NMOS晶体管N3，用于将输入信号A反相；锁存电路20包括构建于P阱(P-Well)内的第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第四PMOS晶体管P4和构建于N阱(N-Well)内的第一NMOS晶体管N1、第二NMOS晶体管N2，用于将输入信号A及其反相信号锁存至期望电压下的电平并从第一输出节点out1和第二输出节点out2输出第一和第二中间信号；第二反相器(Inv2)30包括构建于P阱(P-Well)内的第六PMOS晶体管P6和构建于N阱(N-Well)内的第四NMOS晶体管N4，用于将第二输出节点out2输出的第二中间信号反相得到最终输出信号X；构建于P阱(P-Well)内的PMOS晶体管衬底接vpw电压，vpw＝0V，构建于N阱(N-Well)内的NMOS晶体管管衬底接vnw，vnw＝VDD。
具体地，输入信号A连接至第五PMOS晶体管P5、第四PMOS晶体管P4、第三NMOS晶体管N3和第二NMOS晶体管N2的栅极，第五PMOS晶体管P5的源极接第一电源电压VDDI，第五PMOS晶体管P5的漏极与第三NMOS晶体管N3的漏极、第三PMOS晶体管P3的栅极以及第一NMOS晶体管N1的栅极相连组成输入反相信号节点第三NMOS晶体管N3的源极接地VSS；第三PMOS晶体管P3的漏极与第一NMOS晶体管N1的漏极以及第二PMOS晶体管P2的栅极相连组成第一输出节点out1，第四PMOS晶体管P4的漏极与第二NMOS晶体管N2的漏极、第一PMOS晶体管P1的栅极以及第六PMOS晶体管P6的栅极和第四NMOS晶体管N4的栅极相连组成第二输出节点out2，第一PMOS晶体管P1和第二PMOS晶体管P2的源极接第二电源电压VDD(期望电压)，漏极分别接第三PMOS晶体管P3、第四PMOS晶体管P4源极，第一NMOS晶体管N1和第二NMOS晶体管N2的源极接地；第六PMOS晶体管P6的源极接第二电源电压VDD(期望电压)，第四NMOS晶体管N4的源极接地，第六PMOS晶体管P6的漏极与第四NMOS晶体管N4的漏极相连组成输出节点X；点划线上部为P阱(P-Well)，所有PMOS管(点划线上部的P1～P6)衬底接vpw即P阱(P-Well)电压，点划线下部为N阱(N-Well)，所有NMOS管(点划线下部的N1～N4)衬底接vnw即N阱(N-Well)电压。
需要说明的是，本发明所涉及的衬底电压vpw和vnw，并不仅仅限于取值为0和VDD，在本领域技术人员可理解范围之内，合理改变取值均可实现本发明之目的。
本发明还提供了一种电平转换单元的版图设计方法，所述方法根据所应用于的标准单元库参数和流片厂家提供的设计规则文件中最小设计规则，确定所述电平转换单元基本参数，并生成版图，所述基本参数包括：单元高度、N-阱边线、P-阱边线、水平布线间距和垂直布线间距。
具体地，其步骤如下：
确定电平转换单元高度。所述电平转换单元高度与所应用于的标准单元库内所有单元的相对高度相同，所述相对高度为相对于原点的高度；
确定电平转换单元的N阱区域，即确定N-阱边线；
确定电平转换单元的P阱区域，即确定P-阱边线；
确定电平转换单元横向最小布线轨道间隔尺寸，即确定水平布线间距；
确定电平转换单元竖向最小布线轨道间隔尺寸，即确定垂直布线间距。
综上所述，本发明一种基于FDSOI结构的电平转换单元电路及版图设计方法通过将第一反相器、锁存电路以及第二反相器中的PMOS晶体管采用P型衬底，衬底电压为P型衬底电压VPW，NMOS晶体管采用N型衬底，衬底电压为N型衬底电压VNW，增强了第一和第二输出节点处的下拉能力，保证第一和第二输出节点处能够全幅振荡；加快了第二反相器开启速度，减小电路延迟15％以上，提高电路的工作性能；同时避免了因PMOS晶体管衬底电压不同而引入不同电位N阱之间的极大间隔，节省面积约70％。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种基于FDSOI结构的电平转换单元电路，包括第一反相器、锁存电路以及第二反相器，其特征在于：所述第一反相器、锁存电路以及第二反相器中的PMOS晶体管采用P型衬底，衬底电压为P型衬底电压VPW，NMOS晶体管采用N型衬底，衬底电压为N型衬底电压VNW。
2.如权利要求1所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述第一反相器包括构建于P阱内的第五PMOS晶体管和构建于N阱内的第三NMOS晶体管，用于将输入信号反相。
3.如权利要求2所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述第五PMOS晶体管的源极接第一电源电压，所述第三NMOS晶体管的源极接地，所述第五PMOS晶体管和第三NMOS晶体管的栅极相连作为输入端，连接输入信号，所述第五PMOS晶体管和第三NMOS晶体管的漏极相连作为输出端输出所述输入信号的反相信号。
4.如权利要求3所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述锁存电路包括构建于P阱内的第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管和构建于N阱内的第一NMOS晶体管、第二NMOS晶体管，用于将所述输入信号及其反相信号锁存至期望电压下的电平并从第一输出节点和第二输出节点输出第一和第二中间信号。
5.如权利要求4所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述第一PMOS晶体管、第二PMOS晶体管的源极接第二电源电压，漏极分别接第三PMOS晶体管、第四PMOS晶体管源极，所述第四PMOS晶体管与第二NMOS晶体管的栅极相连连接所述输入信号，第三PMOS晶体管的栅极以及第一NMOS晶体管的栅极相连连接所述反相信号，所述第三PMOS晶体管的漏极与第一NMOS晶体管的漏极以及第二PMOS晶体管的栅极相连组成所述第一输出节点，所述第四PMOS晶体管的漏极与第二NMOS晶体管的漏极、第一PMOS晶体管的栅极相连组成所述输出节点，所述NMOS晶体管和第二NMOS晶体管的源极接地。
6.如权利要求5所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述第二反相器包括构建于P阱内的第六PMOS晶体管和构建于N阱内的第四NMOS晶体管，用于将第二输出节点输出的第二中间信号反相得到最终输出信号。
7.如权利要求6所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述第六PMOS晶体管源极接第二电源电压，所述第四NMOS晶体管的源极接地，第六PMOS晶体管P6的漏极与第四NMOS晶体管N4的漏极相连组成输出最终输出信号，所述第六PMOS晶体管与第四NMOS晶体管栅极相连连接所述第二输出节点。
8.如权利要求7所述的一种基于FDSOI结构的电平转换单元电路，其特征在于：所述vpw电压为0V，所述vnw为期望电压VDD。
9.一种如权利要求1所述的基于FDSOI结构的电平转换单元电路的版图设计方法，其特征在于：根据所应用于的标准单元库参数和流片厂家提供的设计规则文件中最小设计规则，确定所述电平转换单元基本参数，并生成版图。
10.如权利要求9所述的一种基于FDSOI结构的电平转换单元电路的版图设计方法，其特征在于：所述基本参数包括但不限于单元高度、N-WELL边线、P-WELL边线、水平布线间距和垂直布线间距。
CN201910969246.2A 2019-10-12 2019-10-12 基于fdsoi结构的电平转换单元电路及版图设计方法 Active CN110620577B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910969246.2A CN110620577B (zh) 2019-10-12 2019-10-12 基于fdsoi结构的电平转换单元电路及版图设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910969246.2A CN110620577B (zh) 2019-10-12 2019-10-12 基于fdsoi结构的电平转换单元电路及版图设计方法

Publications (2)

Publication Number Publication Date
CN110620577A true CN110620577A (zh) 2019-12-27
CN110620577B CN110620577B (zh) 2023-06-02

Family

ID=68925412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910969246.2A Active CN110620577B (zh) 2019-10-12 2019-10-12 基于fdsoi结构的电平转换单元电路及版图设计方法

Country Status (1)

Country Link
CN (1) CN110620577B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111277261A (zh) * 2020-04-03 2020-06-12 上海集成电路研发中心有限公司 一种电平转换电路
CN111294042A (zh) * 2020-02-14 2020-06-16 上海华虹宏力半导体制造有限公司 电平移位电路
CN113938126A (zh) * 2021-10-25 2022-01-14 中国电子科技集团公司第五十八研究所 一种电压锁存式电平转换电路
US11431339B1 (en) 2021-07-13 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifting circuit and method
WO2023133975A1 (zh) * 2022-01-11 2023-07-20 长鑫存储技术有限公司 读出电路版图

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022032A (zh) * 2012-12-07 2013-04-03 中国科学院微电子研究所 标准单元库版图设计方法、布局方法及标准单元库
CN103929172A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 电平移位电路
CN104205594A (zh) * 2012-03-23 2014-12-10 Soitec公司 包含多栅极晶体管的电荷泵电路及其操作方法
CN108140404A (zh) * 2015-10-05 2018-06-08 硅存储技术公司 全耗尽型绝缘体上硅闪存存储器设计
US10079597B1 (en) * 2017-03-15 2018-09-18 Globalfoundries Inc. Circuit tuning scheme for FDSOI
CN110048707A (zh) * 2018-01-15 2019-07-23 美国莱迪思半导体公司 高速和宽范围电平偏移器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205594A (zh) * 2012-03-23 2014-12-10 Soitec公司 包含多栅极晶体管的电荷泵电路及其操作方法
CN103022032A (zh) * 2012-12-07 2013-04-03 中国科学院微电子研究所 标准单元库版图设计方法、布局方法及标准单元库
CN103929172A (zh) * 2013-01-10 2014-07-16 中芯国际集成电路制造(上海)有限公司 电平移位电路
CN108140404A (zh) * 2015-10-05 2018-06-08 硅存储技术公司 全耗尽型绝缘体上硅闪存存储器设计
US10079597B1 (en) * 2017-03-15 2018-09-18 Globalfoundries Inc. Circuit tuning scheme for FDSOI
CN110048707A (zh) * 2018-01-15 2019-07-23 美国莱迪思半导体公司 高速和宽范围电平偏移器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111294042A (zh) * 2020-02-14 2020-06-16 上海华虹宏力半导体制造有限公司 电平移位电路
CN111294042B (zh) * 2020-02-14 2023-07-18 上海华虹宏力半导体制造有限公司 电平移位电路
CN111277261A (zh) * 2020-04-03 2020-06-12 上海集成电路研发中心有限公司 一种电平转换电路
CN111277261B (zh) * 2020-04-03 2023-10-20 上海集成电路研发中心有限公司 一种电平转换电路
US11431339B1 (en) 2021-07-13 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifting circuit and method
TWI788132B (zh) * 2021-07-13 2022-12-21 台灣積體電路製造股份有限公司 位準移位電路及其操作方法以及積體電路
US11831310B2 (en) 2021-07-13 2023-11-28 Tsmc China Company, Limited Level shifting circuit and method
CN113938126A (zh) * 2021-10-25 2022-01-14 中国电子科技集团公司第五十八研究所 一种电压锁存式电平转换电路
CN113938126B (zh) * 2021-10-25 2023-08-01 中国电子科技集团公司第五十八研究所 一种电压锁存式电平转换电路
WO2023133975A1 (zh) * 2022-01-11 2023-07-20 长鑫存储技术有限公司 读出电路版图

Also Published As

Publication number Publication date
CN110620577B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
CN110620577B (zh) 基于fdsoi结构的电平转换单元电路及版图设计方法
US7432740B2 (en) Level conversion circuit for converting voltage amplitude of signal
US7355446B2 (en) Voltage conversion circuit with stable transition delay characteristic
JP5430507B2 (ja) 電圧レベルシフタ
US20070001740A1 (en) Level shifter circuit
JPH10303735A (ja) トランスミッション・ゲート
KR20000028857A (ko) 지연 회로
CN110798201B (zh) 一种高速耐压电平转换电路
JP2006148910A (ja) ラッチ、フリップフロップ及び関連方法
Gundala et al. Nanosecond delay level shifter with logic level correction
US7737756B2 (en) Level shift circuit
Zheng et al. Capacitive floating level shifter: Modeling and design
US9979399B2 (en) Level shifter
US7663403B2 (en) High-speed asynchronous digital signal level conversion circuit
Corsonello et al. A layout strategy for low-power voltage level shifters in 28nm UTBB FDSOI technology
US11239842B1 (en) Level down shifter
Varma et al. Sub Threshold Level Shifters and Level Shifter with LEC for LSI’s
GSAnusha Fast and Power Efficient Voltage Level-Up shifter Using Dual Current Mirror Technique
JP3804647B2 (ja) 半導体集積回路
CN103138740A (zh) 电平移位电路、集成电路装置、电子钟表
CN118199611A (zh) 一种电平转换电路及电平转换器
Bernard et al. Experimental analysis of flip-flops minimum operating voltage in 28nm FDSOI and the impact of back bias and temperature
US8988153B1 (en) Ring oscillator with NMOS or PMOS variation insensitivity
US20230179184A1 (en) Delay cell circuits
CN114499506A (zh) 振荡器及时钟产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant