JP2006148910A - ラッチ、フリップフロップ及び関連方法 - Google Patents
ラッチ、フリップフロップ及び関連方法 Download PDFInfo
- Publication number
- JP2006148910A JP2006148910A JP2005331303A JP2005331303A JP2006148910A JP 2006148910 A JP2006148910 A JP 2006148910A JP 2005331303 A JP2005331303 A JP 2005331303A JP 2005331303 A JP2005331303 A JP 2005331303A JP 2006148910 A JP2006148910 A JP 2006148910A
- Authority
- JP
- Japan
- Prior art keywords
- latch
- output
- signal
- current
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Abstract
【解決手段】ラッチは、第一入力信号を受信する第一入力端と第一出力信号を出力する第一出力端を備えるラッチユニットと、第一出力端にカップリングされ、第一出力信号と第一入力信号が相違するロジック状態に対応するときに第一電流を第一出力端に提供する第一電流源とを含む。
【選択図】図2
Description
20、140、160 電流源
22、24、26、32、34、42、 NMOSトランジスター
44、122、124、126
30 差動増幅器
36、38 抵抗器
40、120 ラッチユニット
134、136 PMOSトランジスター
200 フリップフロップ
260 インバーター
Claims (12)
- ラッチであって、
第一入力信号を受信する第一入力端と第一出力信号を出力する第一出力端を備えるラッチユニットと、
第一出力端にカップリングされ、第一出力信号と第一入力信号が相違するロジック状態に対応するときに第一電流を第一出力端に提供する第一電流源とを含むことを特徴とするラッチ。 - 前記ラッチユニットは、
第二入力信号を受信する第二入力端と、
第二出力信号を出力する第二出力端とを含み、前記ラッチは更に、
第二出力端にカップリングされ、第二出力信号と第二入力信号が相違するロジック状態に対応するときに第二電流を第二出力端に提供する第二電流源とを含むことを特徴とする請求項1記載のラッチ。 - 前記第二電流源は第二電流を第二出力端に提供することによって、第二出力信号と第二入力信号間の電圧差を低めることを特徴とする請求項1記載のラッチ。
- 前記第一電流源は第一入力信号によってイネーブルされることを特徴とする請求項1記載のラッチ。
- 直列接続した複数のラッチを含むフリップフロップであって、そのうち複数のラッチはいずれも、
第一入力信号を受信する第一入力端と第一出力信号を出力する第一出力端を備えるラッチユニットと、
第一出力端にカップリングされ、第一出力信号と第一入力信号が相違するロジック状態に対応するときに第一電流を第一出力端に提供する第一電流源とを含むことを特徴とするフリップフロップ。 - ラッチ方法であって、
入力信号を受信する入力端と出力信号を出力する出力端を備えるラッチユニットを提供し、
出力信号と入力信号が相違するロジック状態に対応すると、第一電流を出力端に提供するステップを含むことを特徴とするラッチ方法。 - 前記出力端に提供される第一電流が出力信号と入力信号間の電圧差を低めることを特徴とする請求項6記載のラッチ方法。
- 前記方法は、出力信号により第一電流の出力端への提供を制御することを特徴とする請求項7記載のラッチ方法。
- 前記入力信号が差動入力信号であることを特徴とする請求項8記載のラッチ方法。
- ラッチユニットと第二電流源を含むラッチであって、そのうちラッチユニットは、
第一入力信号を受信する第一入力端を備える差動対と、
差動対にカップリングされ、クロック信号により第一電流を差動対に提供する第一電流源と、
差動対にカップリングされ、それと第一出力信号を出力する第一出力端を形成する交差結合対とを含み、第二電流源は第二電流を第一出力端に提供することを特徴とするラッチ。 - 前記第二電流源が第一入力信号によってイネーブルされることを特徴とする請求項10記載のラッチ。
- 前記差動対は更に、第二入力信号を受信する第二入力端を含み、前記交差結合対と差動対は更に、第二出力信号を出力する第二出力端を形成し、前記ラッチは更に、
第二出力端にカップリングされ、第三電流を第二出力端に提供する第三電流源を含むことを特徴とする請求項10記載のラッチ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/904,567 US7149128B2 (en) | 2004-11-16 | 2004-11-16 | Data latch |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006148910A true JP2006148910A (ja) | 2006-06-08 |
Family
ID=36386090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005331303A Pending JP2006148910A (ja) | 2004-11-16 | 2005-11-16 | ラッチ、フリップフロップ及び関連方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7149128B2 (ja) |
JP (1) | JP2006148910A (ja) |
TW (1) | TWI311406B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4152969B2 (ja) * | 2005-01-07 | 2008-09-17 | 富士通株式会社 | ラッチ回路および4相クロック発生器 |
US8779810B2 (en) * | 2011-07-15 | 2014-07-15 | Qualcomm Incorporated | Dynamic divide by 2 with 25% duty cycle output waveforms |
US9069652B2 (en) * | 2013-03-01 | 2015-06-30 | Arm Limited | Integrated level shifting latch circuit and method of operation of such a latch circuit |
US9628054B1 (en) * | 2016-01-06 | 2017-04-18 | Global Unichip Corporation | Current-mode logic latch circuit |
US10651832B2 (en) | 2018-08-10 | 2020-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Level shifter |
JP2021044787A (ja) * | 2019-09-13 | 2021-03-18 | キオクシア株式会社 | 半導体集積回路及び受信装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4959816A (en) * | 1987-12-28 | 1990-09-25 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
TW367656B (en) * | 1994-07-08 | 1999-08-21 | Hitachi Ltd | Semiconductor memory device |
KR100322535B1 (ko) * | 1999-06-29 | 2002-03-18 | 윤종용 | 소비전력을 최소화하는 메모리 장치 및 이를 이용한 데이터 기입 및 독출방법 |
-
2004
- 2004-11-16 US US10/904,567 patent/US7149128B2/en active Active
-
2005
- 2005-11-15 TW TW094140096A patent/TWI311406B/zh active
- 2005-11-16 JP JP2005331303A patent/JP2006148910A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20060104123A1 (en) | 2006-05-18 |
TW200618477A (en) | 2006-06-01 |
TWI311406B (en) | 2009-06-21 |
US7149128B2 (en) | 2006-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9438211B1 (en) | High speed latch and method | |
JP4680448B2 (ja) | 高速サンプリングレシーバー | |
CN108233894B (zh) | 一种基于双模冗余的低功耗双边沿触发器 | |
JP2006148910A (ja) | ラッチ、フリップフロップ及び関連方法 | |
WO2020007059A1 (zh) | 移位寄存器单元、驱动方法、发光控制栅极驱动电路和显示装置 | |
CN114567297B (zh) | D触发器以及包括d触发器的处理器和计算装置 | |
JPH098612A (ja) | ラッチ回路 | |
CN114567293B (zh) | 锁存器以及包括锁存器的处理器和计算装置 | |
US7453294B1 (en) | Dynamic frequency divider with improved leakage tolerance | |
CN108494406B (zh) | 一种高速动态锁存型比较器、芯片及通信终端 | |
US6492856B1 (en) | Edge triggered latch with symmetrical paths from clock to data outputs | |
US20090066397A1 (en) | Level shift circuit | |
US6781420B2 (en) | Symmetric differential logic circuits | |
JP2004159329A (ja) | 出力データのスキューを減少させうる出力バッファ回路 | |
CN106341104B (zh) | 反相时钟产生电路和寄存器 | |
US11271549B2 (en) | Semiconductor device for controlling voltage at an input node of a circuit during a low power mode | |
US6031477A (en) | Differential current switch | |
JP2005184774A (ja) | レベルシフト回路 | |
KR100476453B1 (ko) | 레벨 쉬프터 | |
JP3804647B2 (ja) | 半導体集積回路 | |
CN109977063B (zh) | 串行解串系统以及其差动比较器 | |
KR100305710B1 (ko) | 고속출력변환 기능을 가지는 전류감지형 씨모스 플립플롭 | |
CN107579725B (zh) | 半周期延时电路 | |
JP2001127596A (ja) | ラッチ回路及びフリップフロップ回路 | |
US6853229B2 (en) | Circuit for transforming a single ended signal into a differential mode signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |