CN102508977B - 用于模拟电路移植的电路优化方法和装置 - Google Patents
用于模拟电路移植的电路优化方法和装置 Download PDFInfo
- Publication number
- CN102508977B CN102508977B CN 201110361754 CN201110361754A CN102508977B CN 102508977 B CN102508977 B CN 102508977B CN 201110361754 CN201110361754 CN 201110361754 CN 201110361754 A CN201110361754 A CN 201110361754A CN 102508977 B CN102508977 B CN 102508977B
- Authority
- CN
- China
- Prior art keywords
- circuit
- channel
- objective
- optimization
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 114
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000002054 transplantation Methods 0.000 title abstract 4
- 238000013461 design Methods 0.000 claims description 36
- 238000004088 simulation Methods 0.000 claims description 32
- 230000003278 mimic effect Effects 0.000 claims description 28
- 238000004458 analytical method Methods 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 23
- 238000002922 simulated annealing Methods 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 claims description 3
- 238000011156 evaluation Methods 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000012163 sequencing technique Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 238000005206 flow analysis Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请公开了一种用于模拟电路移植的电路优化方法和装置,该模拟电路移植用于将源电路重用于目标电路,该电路优化方法包括:将源电路划分成至少一个直流通路;确定所述至少一个直流通路的顺序;以及按照所述顺序逐个优化目标电路的直流通路。该电路优化方法和装置提高了模拟电路移植中电路优化的效率。
Description
技术领域
本发明涉及集成电路设计自动化领域,更具体地,涉及用于模拟电路移植的电路优化方法和装置。
背景技术
数字集成电路设计的高度自动化使得数字集成电路的设计周期大大缩短。与此相比,模拟集成电路设计的高度手工化使得模拟集成电路的设计周期一般两三倍于数字集成电路的设计周期。因此,混合信号集成电路的设计周期受制于模拟集成电路的设计周期。如果提高模拟集成电路设计的自动化程度,就可以缩短模拟集成电路的设计周期,并且可以明显缩短混合信号集成电路的设计周期,降低其设计成本,提高产品竞争力。
在模拟集成电路设计中,模拟电路移植是一种常见的设计方法,用于将源电路重用于目标电路。模拟电路移植一般包括电路级的集成电路器件参数值的电路优化和版图级的器件位置和连线的物理优化。
在模拟电路移植中,电路优化的第一种方法是一般是设计人员根据自己的设计经验调整器件参数值,然后进行电路仿真,检查设计是否符合要求。不断重复参数调整、电路仿真和设计检查,直到电路性能达到源电路的电路性能。其缺点是,调整过程的效率严重依赖于集成电路设计人员的设计经验和对器件参数对电路性能的影响必须有准确的理解。随着模拟集成电路规模和复杂度的提高,设计人员对电路性能随器件参数的变化地准确性的掌控降低,因此依赖这种设计方法的设计效率会大为降低。
在模拟电路移植中,电路优化的第二种方法是基于电路仿真器的器件参数扫描、仿真,进而根据仿真结果选择合适的器件参数值。第二种方法通常作为前一种方法的补充。其缺点是,扫描的参数数量有限,需要人工确定被扫描的参数,需要人工确定参数被扫描的先后顺序,需要根据仿真值选择参数值。随着模拟集成电路规模和复杂度的提高,设计人员手工确定扫描参数、确定扫描顺序、选择参数值会变得很困难。
在模拟电路移植中,电路优化的第三方法是随机调整参数值,进行电路仿真或符号分析确定电路性能,整体通过优化控制算法,如模拟退火、遗传算法、微粒子群算法等,控制优化过程,实现器件参数值的优化。其缺点是,计算复杂度大,不适合规模大和复杂度高的模拟集成电路的电路优化设计。
无论第一种方法、第二种方法、还是第三种方法,其共同缺点是计算复杂度大,不适合规模大和复杂度高的模拟集成电路的电路优化设计。
发明内容
本发明的目的在于提供一种高效率的用于模拟电路移植的电路优化方法和电路优化装置。
根据本发明的一方面,提供一种用于模拟电路移植的电路优化方法,该模拟电路移植用于将源电路重用于目标电路,所述电路优化方法包括:将源电路划分成至少一个直流通路;确定所述至少一个直流通路的顺序;以及按照所述顺序逐个优化目标电路的直流通路。
根据本发明的另一方面,提供一种用于模拟电路移植的电路优化装置,该模拟电路移植用于将源电路重用于目标电路,所述电路优化装置包括:电路仿真单元,用于进行源电路仿真和目标电路仿真;电路仿真结果分析单元,与电路仿真单元相连接,用于利用源电路和目标电路的仿真结果计算源电路和目标电路的节点信号;电路连接关系分析单元,与电路仿真结果分析单元相连接,用于分析源电路的电路连接关系,以确定源电路中的直流通路;电路调整顺序确定单元,与电路连接关系分析单元相连接,用于分析源电路的直流通路的信号到达顺序,根据信号到达顺序确定源电路的直流通路的顺序;目标电路器件参数值设置单元,与电路仿真单元和优化控制单元相连接,用于设置目标电路的一个直流通路的器件参数值;信号比较单元,与电路仿真结果分析单元相连接,用于比较目标电路的所述一个直流通路和源电路的相应的一个直流通路的节点信号;以及优化控制单元,与信号比较单元和目标电路器件参数值设置单元相连接,用于根据信号比较单元的比较结果,向目标电路器件参数值设置单元提供控制信号,从而按照所述顺序逐个优化目标电路的直流通路。
本发明的电路优化方法和电路优化装置将源电路划分成至少一个直流通路,以直流通路作为电路优化的基本要素,按照确定的电路顺序逐个直流通路进行电路优化。
在模拟电路移植的电路优化设计时,逐个直流通路实现电路各节点的性能指标,可以保证新工艺下电路的外部端口达到最终的目标性能指标。而且,该电路优化方法和装置降低了优化计算的复杂度,显著减少优化过程的无效尝试次数,提高了模拟电路移植中电路优化的效率。
附图说明
图1示出了根据本发明实施例的用于模拟电路移植的电路优化方法的流程图。
图2示出了在根据本发明实施例的用于模拟电路移植的电路优化方法中进行电路连接关系分析的示意图。
图3示出了在根据本发明实施例的用于模拟电路移植的电路优化方法中实现优化控制的流程图。
图4示出了根据本发明实施例的用于模拟电路移植的电路优化装置的示意框图。
具体实施方式
在本申请中,术语“外部端口”指源电路或目标电路作为整体与外部电路之间的输入/输出端口;术语“节点”指源电路或目标电路的各个部分之间的连接点,包括器件之间、模块之间的连接点;术语“信号支路”指源电路或目标电路中从一个节点到另一个节点之间经过相应的器件的信号路径;术语“直流通路”指从电源到地之间经过相应的器件的直流路径;术语“信号到达顺序”指信号在信号传播方向上到达不同模块、直流通路或器件的先后顺序,例如信号最先到达输入端,最后到达输出端。
通常,源电路和目标电路各自包括在多个节点处相连的多个器件。根据不同电路部分实现的相对独立的功能,可以将源电路和目标电路分别划分成相对应的至少一个模块,如电源模块、接收模块、放大模块、信号处理模块等。每个模块包括一部分器件,并且各个模块在模块之间的节点处相连接,各个器件在模块内的节点和模块之间的节点处相连接。
本发明人认识到现有的电路优化方法存在的缺点原因在于在模拟电路移植的电路优化过程中,使用源电路的外部端口的性能指标作为优化目标,却忽略了源电路的各节点的性能指标。然而,正是源电路的各节点的性能指标确保了源电路的外部端口的达到了最终的性能指标。因此,如果以源电路的各节点的性能指示作为优化目标,则可以减轻计算复杂度。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
图1示出了根据本发明实施例的用于模拟电路移植的电路优化方法的流程图。
首先,执行源电路仿真(步骤S101)。源电路仿真可以采用商业化的电路仿真工具,如Cadence公司的Spectre和Synopsys公司的Hspice。
源电路仿真包括对整个源电路进行直流分析、交流分析、瞬态分析和电路的其他数值分析。这些分析所采用的技术方法在本文中不再详述,具体可参考公开的技术参考书和相关技术论文。
然后,分析源电路仿真结果(步骤S102)。该分析包括利用源电路仿真结果计算节点和支路对应的直流分析信号值/分布及函数、交流分析信号值/分布及函数、瞬态分析信号值/分布及函数。对源电路仿真结果进行分析的对象或范围是源电路的全部节点的电压、支路电流、以及基于前者的函数计算。
然后,分析电路连接关系(步骤S103)。该分析包括直流通路分析和信号流分析(含反馈分析)。
在分析电路连接关系时,可以将源电路划分为电路模块1、电路模块2、电路模块3、电路模块4、电路模块5、电路模块6、……、电路模块Nm,如图2所示。
在直流通路分析中,对于每个电路模块,从任一电源端开始,按照电流在器件内的流动方向遍历器件,直到电路的任一接地端。例如,在MOS晶体管中的电流流动方向是从漏到源,在双极晶体管中的电流流动方向是从集电极到发射极,在电阻中的电流流动方向是从一端到另一端,在二极管中的电流流动方向是从P端到N端。结果,可以将连接在同一个电源端和同一个接地端之间的能够独立提供完整直流电流路径的几个器件作为一个直流通路。对于每个电路模块,可以确定至少一个直流通路。例如,在图2中,电路模块4可以划分成直流通路1、直流通路2、直流通路3、直流通路4、直流通路5、直流通路6、……、直流通路Np。
在信号流分析中,在直流通路分析的基础上,将每个直流通路作为一个整体处理。也即,电路模块以直流通路为基本元素。对于每个电路模块,从输入端开始,按信号传播方向遍历直流通路,直到输出端。信号传播路径中信号到达直流通路的先后顺序以信号到达深度进行标记,例如,若赋予信号流经当前直流通路的信号到达深度为N,那么确定该信号后续流经的直流通路的信号到达深度为N+1。
然后,确定电路调整顺序(步骤S104)。根据信号到达顺序,可以确定电路模块和直流通路的顺序。
例如,在图2中,电路模块的顺序是电路模块1、电路模块2、电路模块3、电路模块4、电路模块5、电路模块6、……、电路模块Nm,其中,对于电路模块4,直流通路的顺序是直流通路1、直流通路2、直流通路3、直流通路4、直流通路5、直流通路6、……、直流通路Np。
然后,对于每一个直流通路,设置目标电路器件参数值(步骤S105)。该步骤包括设置电路器件的初始参数值和在器件参数优化过程中设置电路器件的中间参数值。
在设置目标电路器件的初始参数值时可采用两种方法:
a)采用随机方法确定目标电路器件的初始参数值,Pi=rand[PiL,PiH],即目标电路器件的初始参数值Pi设置为器件参数的下限值PiL和上限值PiH之间任一随机值;或
b)根据源电路器件之间比例关系以及新旧工艺特征尺寸之间的比例关系确定目标电路器件的初始参数值。
在上述两种方法中,方法a)易于实现,但由于随机方法的不确定性导致初始值距离最终的优化点较远,后续优化迭代需要的次数相对较多。方法b)较前者实现略显复杂,但新值产生更接近最终的优化点,后续优化迭代需要的次数相对较少。因而,方法b)优化效率比方法a)的优化效率更高。
在器件参数优化过程中设置目标电路器件的中间参数值可采用两种方法:
a)采用随机方法确定目标电路器件的中间参数值,Pi=rand[PiL,PiH],即确定目标电路器件的中间参数值Pi设置为器件参数的下限值PiL和上限值PiH之间任一随机值,而忽略了与参数当前取值下的电路性能和目标值的差距之间的关系;或
b)根据目标电路的每一个直流通路的性能评估值与源电路的相应的一个直流通路的性能值之间的差异幅度以及器件参数值对电路性能影响方向/趋势/幅度确定对应器件参数值的调整方向和调整幅度,
Pinew=Piold+(fspec-fmeas)*k (1)
其中,
Pinew是第i个器件参数Pi调整后的值,如果fspec=fmeas,则Pi取值不变;
Piold是第i个器件参数Pi调整前的值;
fspec是电路性能的目标值;
fmeas是第i个器件参数Pi的值为Piold时的电路性能的实际值;
k是第i个器件参数Pi对电路性能影响因子,k为0时,Pi取值不变。
如果参数Pi影响多个电路性能指标,则仍然可以针对一个主要电路性能指标确定目标电路器件的中间参数值。
替代地,根据设计要求,可以针对上述多个电路性能指标以线性规划的方式确定最优的Pinew,如下式所示:
min(∑(fspecj-fcalcj)2)(2)
其中,
fcalcj=fmeas+kj*(Pinew-Piold)(3)
其中,
fspecj是第j个电路性能指标的目标值;
fcalcj是在第i个器件参数Pi的值为Pinew时第j个电路性能指标的计算值;
kj是针对第j个电路性能指标,第i个器件参数Pi对电路性能影响因子,kj为0时,Pi取值不变。
在上述两种方法中,方法a)易于实现,但由于随机方法的不确定性,参数值的改变在方向上与需要改变的方向可能不一致,从而导致无效尝试。即使参数值的改变在方向上与需要改变的方向一致,但在幅度上距离最终的优化点较远,后续优化迭代需要的次数相对较多。方法b)较前者实现略显复杂,但新值产生在方向上与最终的优化点一致,而且在幅度改变上逐步趋近于最终的优化点,达到最终的优化点的尝试次数相对较少。因而,方法b)优化效率比方法a)的优化效率更高。
然后,执行目标电路仿真(步骤S106)和分析目标电路仿真结果(步骤S107)。在步骤S106中执行的目标电路仿真可以与在步骤S101中执行的源电路仿真使用类似的电路仿真工具,并进行类似的分析,故在此省略详细的描述。
然而,目标电路仿真的对象和范围与源电路仿真不同。如上所述,在本发明中以直流通路作为电路优化的基本要素,因此目标电路仿真的对象是目标电路的一个直流通路。根据在步骤S104中确定的电路顺序逐个直流通路进行电路优化。例如,第一次目标电路仿真的直流通路是第一电路模块的第一直流通路,第二次电路仿真的对象是第一电路模块的第二直流通路,依此类推。而且,目标电路仿真的范围是目标电路的当前直流通路与之前的所有直流通路之间的节点电压、支路电流、以及基于前者的函数计算。
然后,对源电路、目标电路之间对应的节点信号进行比较(步骤S108)。如上所述,在本发明中以直流通路作为电路优化的基本要素,因此该比较步骤包括对目标电路的当前直流通路和源电路的相应直流通路之间的相应节点、支路和函数计算结果等信息进行比较。
然后,判断目标电路性能满足设计要求(步骤S109)。如果目标电路性能满足设计要求,则结束电路优化(步骤S110)。相反,如果目标电路性能未满足设计要求,则转至步骤S105,重新执行步骤S105-S109的操作,即确定目标电路器件的新的参数值和/或选择目标电路的下一个直流通路作为新的仿真对象。
图3示出了在根据本发明实施例的用于模拟电路移植的电路优化方法中实现优化控制的流程图。在本发明的优选实施例中,在上述的步骤S109中设置优化控制条件,主要步骤包括:
在步骤S10901中,检查目标电路的整体优化结果是否满足设计要求。如果是,则转至步骤S110以结束电路优化。如果否,则转至步骤S10902以执行进一步的处理。
在步骤S10902中,检查目标电路的当前直流通路是否满足设计要求。如果是,则转至步骤S10903以选择目标电路的下一个直流通路作为新的仿真对象,进一步地转至步骤S105,重新执行步骤S105-S109的操作,即针对目标电路的下一个直流通路确定目标电路器件的初始参数值。如果否,则转至步骤S10904以执行进一步的处理。
在步骤S10904中,检查目标电路的当前直流通路在一定模拟退火温度下或遗传代(generation)下的优化迭代次数是否达到极限值。如果是,则转至步骤S10905以改变模拟退火温度和/或遗传代,进一步地转至步骤S105,重新执行步骤S105-S109的操作,即针对目标电路的当前直流通路,在新的模拟退火温度和/或遗传代下优化目标电路器件参数值。如果否,则转至步骤S105,重新执行步骤S105-S109的操作,即针对目标电路的当前直流通路确定目标电路器件的新的参数值。
应当注意,在对目标电路逐个直流通路进行电路优化时,按照利用源电路的分析而确定的电路顺序。在从一个电路模块的最后一个直流通路至下一个电路模块的第一个直流通路时,对目标电路的电路优化是逐个电路模块进行的。
在上文中描述了根据本发明的用于模拟电路移植的电路优化方法的一个实施例,将源电路和目标电路划分成对应的电路模块以及位于每个电路模块内的相对应的直流通路。然而,在替代的实施例中,可以将整个电路作为整体划分成直流通路,而不将电路划分成电路模块。例如,在电路规模小或反馈回路复杂时,将整个电路作为整体分析的优化效率更高。
图4示出了根据本发明实施例的用于模拟电路移植的电路优化装置的示意框图。该电路优化装置包括:电路仿真单元U101、电路仿真结果分析单元U102、电路连接关系分析单元U103、电路调整顺序确定单元U104、目标电路器件参数值设置单元U105、信号比较单元U106、以及优化控制单元U107。该电路优化装置的每一个单元可以实现为硬件、软件和固件之一或它们的组合。
电路仿真单元U101对源电路和目标电路中的每一个进行直流分析、交流分析、瞬态分析和电路的其他数值分析。
电路仿真结果分析单元U102与电路仿真单元U101相连接。电路仿真结果分析单元U102利用源电路和目标电路的仿真结果计算节点和支路对应的直流分析信号值/分布及函数、交流分析信号值/分布及函数、瞬态分析信号值/分布及函数。
在该实例中,对源电路和目标电路的仿真和仿真结果分析使用相同的电路仿真单元U101和电路仿真结果分析单元U102。然而,目标电路仿真的对象和范围与源电路仿真不同。对源电路仿真结果进行分析的对象或范围是源电路的全部节点的电压、支路电流、以及基于前者的函数计算。在本发明中以直流通路作为电路优化的基本要素,因此目标电路仿真的对象是目标电路的一个直流通路,并且按照确定的电路调整顺序逐个直流通路进行电路优化。例如,第一次目标电路仿真的直流通路是第一电路模块的第一直流通路,第二次电路仿真的对象是第一电路模块的第二直流通路,依此类推。而且,目标电路仿真的范围是目标电路的当前直流通路与之前的所有直流通路之间的节点电压、支路电流、以及基于前者的函数计算。
电路连接关系分析单元U103与电路仿真结果分析单元U102相连接。电路连接关系分析单元U103分析源电路的电路连接关系,其中从电源端开始,按照电流在器件内的流动方向遍历器件,直到电路的任一接地端,以确定至少一个直流通路。
电路调整顺序确定单元U104与电路连接关系分析单元U103相连接。电路调整顺序确定单元U104分析源电路的直流通路的信号到达顺序,其中从输入端开始按信号传播方向遍历直流通路,直到输出端,以获得每个直流通路的信号到达顺序,然后根据信号到达顺序确定电路模块和直流通路的顺序。
目标电路器件参数值设置单元U105与电路仿真单元U101和优化控制单元U107相连接。目标电路器件参数值设置单元U105向电路仿真单元U101提供目标电路器件的初始参数值,以及在器件参数优化过程中,根据优化控制单元U107的控制信号,向电路仿真单元U101提供目标电路器件的中间参数值。
信号比较单元U106与电路仿真结果分析单元U102相连接。信号比较单元U106对目标电路的当前直流通路和源电路的相应直流通路之间的相应节点、支路和函数计算结果等信息进行比较。
优化控制单元U107与信号比较单元U106和目标电路器件参数值设置单元U105相连接。优化控制单元U107根据信号比较单元U106的比较结果,向目标电路器件参数值设置单元U105提供控制信号,或者使得目标电路器件参数值设置单元U105在优化过程中设置目标电路的当前直流通路的器件中间参数值以进行新的电路优化尝试,或者使得目标电路器件参数值设置单元U105在优化过程中设置目标电路的下一个直流通路的器件初始参数值,按照确定的电路调整顺序逐个直流通路进行电路优化。在模拟退火温度和/或遗传代导致无效的优化尝试次数超过极限值时,优化控制单元U107改变模拟退火温度下和/或遗传代,进行新的电路优化尝试。在完成目标电路中的全部直流通路的电路优化(即目标电路性能满足整体设计要求)时,优化控制单元U107结束电路优化过程。
上述用于模拟电路移植的电路优化方法和电路优化装置以直流通路作为电路优化的基本要素,降低了优化计算的复杂度,显著减少优化过程的无效尝试次数。
在现有技术中,目标电路的调整对象和范围与源电路相同,即包括目标电路的全部节点的电压、支路电流、以及基于前者的函数计算。
例如,假定源电路包括50个器件,每个器件的选择空间(explorationspace)有8种情形。整个电路的选择空间是850,优化过程中每次迭代的命中概率是1/850。针对所有器件同时进行目标电路的器件参数调整,目标电路的实际优化尝试时间Tall可以表示为
Tall=T1×850 (4)
其中,T1表示每次优化尝试的时间。
在本发明的电路优化方法中,采用了直流通路分析和信号流分析确定每个直流通路的器件组成以及优化过程中直流通路之间的先后顺序,按照确定的电路调整顺序逐个直流通路进行电路优化。
仍然假定源电路包括50个器件,每个器件的选择空间有8种情形。进一步地,假定源电路可以划分成10个直流通路,每个直流通路上有5个器件。每一个直流通路的选择空间是85,优化过程中每次迭代的命中概率是1/85。
目标电路的实际优化尝试时间Tall可以表示为
Tall=∑Tpart,i
=10×T1×85 (5)
其中,Tpart,i表示第i个直流通路的实际优化时间(i=1,…,10),T1表示每次优化尝试的时间。
对比上述公式(4)和(5),可以看到本发明的电路优化方法比现有技术的电路优化方法的电路优化速度快得多。随着电路规模的加大,电路优化速度的效果更加明显。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (12)
1.一种用于模拟电路移植的电路优化方法,所述模拟电路移植用于将源电路重用于目标电路,所述电路优化方法包括:
将源电路划分成至少一个直流通路;
确定所述至少一个直流通路的顺序;以及
按照所述顺序逐个优化目标电路的直流通路;
其中,将源电路划分成至少一个直流通路的步骤包括:
针对源电路,从电源端开始,按照电流在器件内的流动方向遍历器件,直到接地端,其中将连接在同一个电源端和同一个接地端之间的能够独立提供完整直流电流路径的器件作为一个直流通路,以获得所述至少一个直流通路;
确定所述至少一个直流通路的顺序的步骤包括:
针对源电路,从输入端开始,按信号传播方向遍历所述至少一个直流通路,直到输出端,以获得所述至少一个直流通路中的直流通路的信号到达顺序;以及
根据信号到达顺序确定所述至少一个直流通路的顺序;按照所述顺序逐个优化目标电路的直流通路的步骤包括:
设置目标电路的每一个直流通路的器件参数值,使得目标电路的每一个直流通路和源电路的相应的一个直流通路的节点信号满足设计要求。
2.根据权利要求1所述的电路优化方法,其中按照所述顺序逐个优化目标电路的直流通路的步骤包括:
a)按照所述顺序,选择目标电路的一个直流通路;
b)设置目标电路的所述一个直流通路中的器件参数值;
c)对目标电路的所述一个直流通路与在所述顺序中位于所述一个直流通路之前的所有直流通路进行目标电路仿真;
d)分析目标电路仿真结果,以获得目标电路的所述一个直流通路的节点信号;
e)比较目标电路的所述一个直流通路和源电路的相应的一个直流通路的节点信号;以及
f)根据优化控制条件,重复步骤a)~e),使得目标电路的所有直流通路满足设计要求。
3.根据权利要求2所述的电路优化方法,其中所述根据优化控制条件,重复步骤a)~e)的步骤包括:
如果目标电路的所述一个直流通路未满足设计要求,则重复步骤a)~e),其中选择新的器件参数值,以重新优化目标电路的所述一个直流通路;
如果目标电路的所述一个直流通路已满足设计要求,则重复步骤a)~e),其中选择目标电路的下一个直流通路进行优化;以及
如果目标电路的所有直流通路满足设计要求,则结束电路优化过程。
4.根据权利要求3所述的电路优化方法,其中所述根据优化控制条件,重复步骤a)~e)的步骤还包括:
如果模拟退火温度、或遗传代或模拟退火温度和遗传代二者导致无效的优化尝试次数超过极限值,则重复步骤a)~e),相应地改变模拟退火温度、或遗传代或模拟退火温度和遗传代二者,以进行新的电路优化尝试。
5.根据权利要求2所述的电路优化方法,其中设置目标电路的所述一个直流通路中的器件参数值的步骤包括:
在目标电路的所述一个直流通路中,在器件参数优化开始时,设置目标电路的所述一个直流通路中的器件的初始参数值;以及
在目标电路的所述一个直流通路中,在器件参数优化过程中,设置目标电路的所述一个直流通路中的器件的中间参数值。
6.根据权利要求5所述的电路优化方法,其中设置目标电路的所述一个直流通路中的器件的初始参数值的步骤包括:
采用随机方法确定目标电路器件的初始参数值;或
根据源电路器件之间比例关系以及新旧工艺特征尺寸之间的比例关系确定目标电路器件的初始参数值。
7.根据权利要求5所述的电路优化方法,其中设置目标电路的所述一个直流通路中的器件的中间参数值的步骤包括:
采用随机方法确定目标电路器件的中间参数值;或
根据目标电路的所述一个直流通路的性能评估值与源电路的对应的直流通路的性能值之间的差异幅度以及器件参数值对电路性能影响方向/趋势/幅度确定对应器件的中间参数值的调整方向和调整幅度。
8.根据权利要求7所述的电路优化方法,其中设置目标电路的所述一个直流通路中的器件的中间参数值的步骤包括:
对于多个电路性能指标以线性规划的方式确定最优的器件的中间参数值。
9.根据权利要求1所述的电路优化方法,其中将源电路划分成至少一个直流通路的步骤包括:
将源电路划分成至少一个电路模块;以及
将所述至少一个电路模块中的每一个划分成至少一个直流通路。
10.一种用于模拟电路移植的电路优化装置,所述模拟电路移植用于将源电路重用于目标电路,所述电路优化装置包括:
电路仿真单元,用于进行源电路仿真和目标电路仿真;
电路仿真结果分析单元,与电路仿真单元相连接,用于根据源电路仿真和目标电路仿真的结果计算源电路和目标电路的节点信号;
电路连接关系分析单元,与电路仿真结果分析单元相连接,用于分析源电路的电路连接关系,以确定源电路的直流通路;
电路调整顺序确定单元,与电路连接关系分析单元相连接,用于分析源电路的直流通路的信号到达顺序,根据信号到达顺序确定源电路的直流通路的顺序;
目标电路器件参数值设置单元,与电路仿真单元和优化控制单元相连接,用于设置目标电路的一个直流通路的器件参数值;
信号比较单元,与电路仿真结果分析单元相连接,用于比较目标电路的所述一个直流通路和源电路的相应的一个直流通路的节点信号;以及
优化控制单元,与信号比较单元和目标电路器件参数值设置单元相连接,用于根据信号比较单元的比较结果,向目标电路器件参数值设置单元提供控制信号,从而按照所述顺序逐个优化目标电路的直流通路。
11.根据权利要求10所述的电路优化装置,其中优化控制单元配置成:
如果目标电路的所述一个直流通路未满足设计要求,则选择新的器件参数值,以重新优化目标电路的所述一个直流通路;
如果目标电路的所述一个直流通路已满足设计要求,则选择目标电路的下一个直流通路进行优化;以及
如果目标电路的所有直流通路满足设计要求时,则结束电路优化过程。
12.根据权利要求11所述的电路优化装置,其中优化控制单元还配置成:
如果模拟退火温度、或遗传代或模拟退火温度和遗传代二者导致无效的优化尝试次数超过极限值,则改变模拟退火温度、或遗传代或模拟退火温度和遗传代二者,以进行新的电路优化尝试。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110361754 CN102508977B (zh) | 2011-11-15 | 2011-11-15 | 用于模拟电路移植的电路优化方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110361754 CN102508977B (zh) | 2011-11-15 | 2011-11-15 | 用于模拟电路移植的电路优化方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102508977A CN102508977A (zh) | 2012-06-20 |
CN102508977B true CN102508977B (zh) | 2013-09-04 |
Family
ID=46221062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110361754 Active CN102508977B (zh) | 2011-11-15 | 2011-11-15 | 用于模拟电路移植的电路优化方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102508977B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8516429B2 (en) | 2011-11-15 | 2013-08-20 | Midtronics, Inc. | Circuit optimization method and apparatus for analog circuit migration |
US9195792B2 (en) * | 2013-10-31 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company Limited | Circuit design porting between process design types |
CN106326507B (zh) * | 2015-06-24 | 2019-07-16 | 中国科学院微电子研究所 | 一种模拟集成电路约束提取方法及系统 |
CN106354894B (zh) * | 2015-07-15 | 2019-12-03 | 中国科学院微电子研究所 | 一种模拟电路的布局方法及系统 |
CN108875106B (zh) * | 2017-05-15 | 2021-10-22 | 中国科学院微电子研究所 | 一种电路设计的移植方法和系统 |
CN109753705B (zh) * | 2018-12-24 | 2020-04-03 | 北京华大九天软件有限公司 | 一种集成电路设计中ic初值估算方法 |
CN113673195B (zh) * | 2021-10-25 | 2022-02-22 | 南京集成电路设计服务产业创新中心有限公司 | 一种基于网络拓扑顺序的电路门尺寸优化方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1510733A (zh) * | 2002-12-24 | 2004-07-07 | 北京艾克赛利微电子技术有限公司 | 面向工艺移植的晶体管级集成电路优化方法 |
US7659751B2 (en) * | 2004-06-28 | 2010-02-09 | Technion Research & Development Foundation Ltd. | Multiple-output transistor logic circuit |
CN102024067A (zh) * | 2009-09-09 | 2011-04-20 | 中国科学院微电子研究所 | 一种模拟电路工艺移植的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001267324A (ja) * | 2000-03-22 | 2001-09-28 | Hitachi Ltd | 配線修正方法 |
-
2011
- 2011-11-15 CN CN 201110361754 patent/CN102508977B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1510733A (zh) * | 2002-12-24 | 2004-07-07 | 北京艾克赛利微电子技术有限公司 | 面向工艺移植的晶体管级集成电路优化方法 |
US7659751B2 (en) * | 2004-06-28 | 2010-02-09 | Technion Research & Development Foundation Ltd. | Multiple-output transistor logic circuit |
CN102024067A (zh) * | 2009-09-09 | 2011-04-20 | 中国科学院微电子研究所 | 一种模拟电路工艺移植的方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2001-267324A 2001.09.28 |
Also Published As
Publication number | Publication date |
---|---|
CN102508977A (zh) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102508977B (zh) | 用于模拟电路移植的电路优化方法和装置 | |
US8006220B2 (en) | Model-building optimization | |
Ziems et al. | Adaptive multilevel inexact SQP methods for PDE-constrained optimization | |
US8726211B2 (en) | Generating an equivalent waveform model in static timing analysis | |
US20140082576A1 (en) | Gradient aocv methodology enabling graph-based timing closure with aocv timing models | |
CN106202935B (zh) | 一种流域径流预报的校正方法及其系统 | |
CN109214023B (zh) | 一种工艺设计工具包的测试方法及装置 | |
CN103309805B (zh) | xUnit框架下面向对象软件中测试目标的自动化选择方法 | |
CN107402859B (zh) | 软件功能验证系统及其验证方法 | |
CN102024067B (zh) | 一种模拟电路工艺移植的方法 | |
CN102375895B (zh) | 一种自动构建器件模型参数优化提取过程的方法 | |
US10527665B2 (en) | Predicting noise propagation in circuits | |
Hirpurkar et al. | Parameter estimation for the nonlinear forms of the Muskingum model | |
CN109754122A (zh) | 一种基于随机森林特征提取的bp神经网络的数值预测方法 | |
CN117077018B (zh) | 基于机器学习的数据处理方法、装置及存储介质 | |
WO2012112625A1 (en) | Method and apparatus for characterizing and reducing proximity effect on cell electrical characteristics | |
Zhao et al. | Efficient performance modeling for automated CMOS analog circuit synthesis | |
US8516429B2 (en) | Circuit optimization method and apparatus for analog circuit migration | |
CN104486222B (zh) | 基于蚁群优化算法的小时延缺陷测试关键路径选择方法 | |
Liao et al. | An LDE-Aware g m/I D-Based Hybrid Sizing Method for Analog Integrated Circuits | |
CN112231775A (zh) | 一种基于Adaboost算法的硬件木马检测方法 | |
JP5565289B2 (ja) | 探索プログラム、探索方法及び探索処理装置 | |
Mrazek et al. | EvoApproxLib: Extended library of approximate arithmetic circuits | |
CN102609563B (zh) | Sram型fpga的低功耗设计方法 | |
US6654712B1 (en) | Method to reduce skew in clock signal distribution using balanced wire widths |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |