CN116997901A - 一种电路设计方法以及相关设备 - Google Patents

一种电路设计方法以及相关设备 Download PDF

Info

Publication number
CN116997901A
CN116997901A CN202180095758.6A CN202180095758A CN116997901A CN 116997901 A CN116997901 A CN 116997901A CN 202180095758 A CN202180095758 A CN 202180095758A CN 116997901 A CN116997901 A CN 116997901A
Authority
CN
China
Prior art keywords
circuit
devices
parameters
index
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180095758.6A
Other languages
English (en)
Inventor
李定
胡贻升
丁翀俊
方尚侠
李志超
孟祥隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN116997901A publication Critical patent/CN116997901A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/12—Sizing, e.g. of transistors or gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请提供了一种电路设计方法以及相关设备，适用于集成电路技术领域。该方法包括：获取基于多个第一器件的构建的第一电路图，且每个第一器件包括第一参数，第一参数为多种工艺下使用的且名称归一化的参数，然后基于第一电路图获取多个第一器件的电学参数的指标，并根据多个第一器件的电学参数的指标，确定多个第二参数，第二参数与第一参数一一对应，由此将第一器件包括的第一参数替换为第二参数，得到第二器件，并输出多个第二器件构建的第二电路图。通过上述方法，减少在电学参数的指标调整或者工艺PDK变化对电路的参数调整，再运行仿真查看结果再重新调整的过程，即能够减少多次迭代操作，由此提升电路设计的效率。

Description

一种电路设计方法以及相关设备 技术领域
本申请实施例涉及集成电路技术领域，尤其涉及一种电路设计方法以及相关设备。
背景技术
随着半导体技术的发展，先进的半导体工艺下半导体制造厂提供的工艺设计包(process design kit，PDK)中待处理器件用来做集成电路通用模拟程序(Simulation Program with Integrated Circuit Emphasis，SPICE)仿真的模型越来越复杂，即模型参数间的耦合越来越大。而传统的模拟集成电路设计流程，需要将电路设计规格(design specification spec)作为设计输入，设计人员根据电路设计规格，通过电路及工艺待处理器件的简化公式手算推导确定大致的电路结构和待处理器件参数，然后在电子设计自动化(electronic design automation，EDA)软件中画好电路及搭建验证台(testbench)，再通过反复运行待处理器件级的SPICE进行电路仿真，根据仿真结果的电路输出及待处理器件工作状态所呈现的规格达成情况进行多次迭代调整。基于模型参数间的耦合越来越大的特征，设计人员很难通过简化公式靠手算预估电路及待处理器件的合适的工作状态和噪声及非线性等电路性能指标，导致设计人员依赖SPICE仿真结果来判断电路工作状态是否符合预期，而SPICE仿真是通过解电路方程来得到电路工作状态，当电路及器件模型比较复杂时SPICE仿真比较耗时，通过不停的SPICE仿真迭代来确定电路的架构和待处理器件参数，得到期望的性能，然而这种过程非常耗时，即电路设计效率较低。
目前，能够使用计算机通过数学优化算法调整待处理器件参数基于仿真结果变化来寻找电路的最优化设计。通常用户指定设计空间范围(例如电路结构、待处理器件类型以及参数选取范围)以及设计规格指标和权重，计算机软件将设计问题转换为数学优化问题，通过数值算法求解问题。
然而，当存在太多可能电路设计目标和约束时，优化器难以在合理时间内在数量较多的目标和约束之间提供完全的折中，因此确定合适的权重较为困难，而且错误的权重分配又会导致不当设计，因此在电路规模越大，出现不当设计的问题越严重，由此会降低电路设计的效率。
发明内容
本申请实施例提供了一种电路设计方法以及相关设备，用于减少对电路的工艺参数调整再运行仿真查看结果再重新调整的过程，即能够减少多次迭代操作，由此提升电路设计的效率。
第一方面，本申请提供了一种电路设计方法。该方法可以由电路设计设备执行，或者也可以由配置于电路设计设备中的芯片执行，本申请对此不作限定。该方法包括：获取基于多个第一器件构建的第一电路图，具体地，通过设计人员从标准器件库获取第一器件，并基于第一器件构建第一电路图，从而完成对第一电路图的输入。每个第一器件包括第一参数，第一参数为多种工艺下使用的且名称归一化的参数，例如，以第一器件为MOS器件 为例，MOS器件的第一参数为长度(length)以及宽度(width)。基于此，再基于第一电路图获取多个第一器件的电学参数的指标(例如单位增益带宽积的指标，运放直流增益的指标以及负载电容的指标等)，并根据多个第一器件的电学参数的指标，确定多个第二参数，该第二参数为工艺设计工具包PDK包括的参数，且第二参数与第一参数一一对应。基于此，将第一器件包括的第一参数替换为第二参数，得到第二器件，该第二器件包括第二参数，最后输出多个第二器件构建的第二电路图。
在该实施方式中，通过分别获取基于多个第一器件构建的第一电路图以及多个第一器件的电学参数的指标，此时能够将电路图与电路图的电学参数的指标解耦，因此在电路图的电学参数的指标调整时不需要对电路图的电学参数进行调整。其次，由于第一器件包括多种工艺下使用的且名称归一化的参数，即不考虑具体所使用的工艺设计工具包PDK所包括的参数，而第二器件的电学参数为PDK包括的参数，因此能够将电路图与工艺PDK解耦，因此在工艺PDK变化时也不需要对电路图的电学参数进行调整。由于现有技术需要通过优化算法遍历设计空间得到最优的设计结果或者几种最优输出供设计人员选择，而在电路图的电学参数调整或者工艺PDK变化时，需要多次遍历设计空间以运行仿真并且通过结果判断是否需要对电路图中的电学参数，而本方案在上述情况下，不需要对电路图的电学参数进行调整，由此能够减少多次迭代操作，由此提升电路设计的效率。
在第一方面的一种可能的实现方式中，第一电路图包括多个第一器件之间的连接关系，且每个第一器件包括器件特性，多个第一器件之间的连接关系为多个第一器件的端口之间用导线连接后所形成的拓扑关系，第一器件的器件特性为第一器件的器件属性。基于此，先获取第一电路图的电学参数的指标，第一电路图的电学参数可以包括但不限于运放直流增益，单位增益带宽积、负载电容等，第一电路图的具体电学参数需要根据电路设计的实际需求确定。再基于多个第一器件之间的连接关系以及每个第一器件的器件特性对第一电路图的电学参数的指标进行分解，得到多个第一器件的电学参数的指标。具体地，通过个第一器件之间的连接关系以及每个第一器件的器件特性，基于内部的固化的公式及参数设置计算输出多个第一器件的电学参数的指标，固化的公式及参数设置来自教科书或者由设计人员经验总结输出，也允许设计人员自定义，在此不做限定。
在该实施方式中，对第一电路图的电学参数的指标进行分解，由于能够充分考虑第一器件之间的连接关系以及每个第一器件的器件特性，保证对电路参数的指标的合理分解，因此所得到的多个第一器件的电学参数的指标能够更接近于每个第一器件的真实指标，提升第一器件的电学参数的指标的可靠性，从而提升电路设计的可靠性。
在第一方面的一种可能的实现方式中，由于第一电路图包括多个第一器件之间的连接关系，且每个第一器件包括器件特性。基于此，能够基于多个第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性通过公式及仿真判决的方式确定多个第二参数。或者，基于多个第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性通过器件特征库查找表的方式确定多个第二参数。
在该实施方式中，确定多个第二参数的过程中，还考虑第一器件之间的连接关系以及每个第一器件的器件特性，由此能够进一步地保证对第二参数的准确确定，避免第二参数与真实参数的偏差过大，造成后续多次对第二参数的调整，从而提升第二参数确定的准确 度，由此提升输出第二电路图的效率，即提升电路设计的效率。其次，通过公式及仿真判决的方式或器件特征库查找表的方式确定第二参数，保证在实际应用中不同环境和不同的第一电路图下均能完成第二参数的确定，在提升确定第二参数的灵活性的基础上，还能够提升确定第二参数的可靠性，由此提升电路设计的灵活性以及可靠性。
在第一方面的一种可能的实现方式中，在将第一器件包括的第一参数替换为第二参数，得到第二器件之前，还能够基于多个第二参数对第一电路图进行仿真，得到第一电路图的多个电路仿真结果，其中，第一电路图的多个电路仿真结果为第一电路图中每个第一器件进行仿真后所得到的电学参数，并且确定第一电路图的多个电路仿真结果满足多个第一器件的电学参数的指标，此时再将第一器件包括的第一参数替换为第二参数，得到第二器件。
在该实施方式中，在第一电路图的多个电路仿真结果满足多个第一器件的电学参数的指标时，说明所确定的多个第二参数能够达到对第一电路图进行电路设计的指标，此时基于该第二参数输出第二电路图即为所需电路，由此保证电路设计的可靠性。
在第一方面的一种可能的实现方式中，先获取包括多个器件模型的工艺设计工具包PDK，其中，工艺PDK包括多个器件模型，然后调用工艺PDK对第一电路图中的每个第一器件进行替换，得到第三电路，此时第三电路包括多个第三器件，第三器件为第一器件被器件模型替换后的器件，第三器件的工艺参数为前述实现方式中所确定的第二参数，然后对第三电路中每个第三器件进行仿真，得到第一电路图的多个电路仿真结果(例如运放直流增益的仿真结果，单位增益带宽积的仿真结果以及负载电容的仿真结果)。
在该实施方式中，调用工艺PDK进行器件替换，使得不体现真实工艺参数的第一器件被替换为具有真实工艺参数的第三器件，基于第三器件进行仿真更能够模拟在实际应用中以及具体工艺下的电路仿真，由此所得到的第一电路图的多个电路仿真结果接近于真实电路运行结果，保证电路仿真结果的准确度。
在第一方面的一种可能的实现方式中，进行仿真的类型至少为两种，不同类型的仿真用于得到不同的电路仿真结果。应理解，本实施例中仿真类型包括但不限于交流(alternating current，AC)仿真、瞬态(transient，TRAN)仿真以及直流(direct current，DC)仿真等。
在该实施方式中，对于不同第一电路图中器件的特征以及连接关系，进行不同类型的仿真，所得到的不同的类型的仿真结果能够从不同维度显示第一电路图的特性，并且在不满足电路参数指标时，还便于确定具体哪个第二参数需要调整，提升第二参数调整的效率，由此提升电路设计的准确度以及效率。
在第一方面的一种可能的实现方式中，在确定第一电路图的多个电路仿真结果不满足多个第一器件的电学参数的指标时，将重新确定多个第二参数。
在该实施方式中，由于多个电路仿真结果不满足多个第一器件的电学参数的指标，即所确定的多个第二参数可能存在部分达不到对第一电路图进行电路设计的指标，因此需要重新调整第二参数，以确保所输出的第二电路图是所需的电路。
在第一方面的一种可能的实现方式中，还能够对第一电路图进行划分，以得到多个电路子图，每个电路子图包括至少一个第一器件，多个电路子图之间存在处理优先级，处理优先级指示多个电路子图进行仿真的顺序。
例如，对第一电路图进行划分后得到电路子图A，电路子图B以及电路子图C，电路子图A，电路子图B以及电路子图C之间的处理优先级为电路子图A至电路子图C至电路子图B，那么后续进行参数确认的流程中，就应先对电路子图A的参数进行确认，并且在电路子图A的仿真结果满足电路子图A的电路指标时，再进行电路子图C的参数确认以及仿真，并且在电路子图C的仿真结果满足电路子图C的电路指标时，再进行电路子图B的参数确认以及仿真，这就是每个电路子图之间所存在的处理优先级。
在该实施方式中，通过对第一电路图进行划分成多个电路子图，由于电路子图中相较于第一电路图所包括的第一器件较少。在第一电路图为大规模集成电路，包括多个第一器件时，基于处理优先级所指示的多个电路子图进行仿真的顺序，分别对多个电路子图进行参数确认以及仿真，在一个电路子图的仿真结果满足对应的电路指标时，再进行下一个电路子图的参数确认以及仿真流程，进行仿真的时间小于对第一电路图进行仿真的时间，由此能够节省仿真时间，从而提升电路设计的效率。
在第一方面的一种可能的实现方式中，还能够获取每个电路子图的约束条件(例如电路子图中给的第一器件对噪声的贡献百分比，电路子图中第一级增益和第二级增益的分配等)以及每个电路子图的调优目标(例如面积最优、功耗最优以及品质因素值等)，该约束条件为电路子图中包含的第一器件的电学参数的变化范围，而调优目标为电路子图的电学参数的目标值。基于此，先获取第一电路图的电学参数的指标，再基于每个子图的约束条件以及调优目标对第一电路图的电学参数的指标进行分解，得到多个第一器件的电学参数的指标。
在该实施方式中，对第一电路图的电学参数的指标进行分解，在将第一电路图划分为多个子图的情况下，由于能够充分考虑每个子图中包含的第一器件的电学参数的变化范围，以及电路子图的电学参数的目标值，以保证对电路参数的指标的合理分解，因此所得到的多个第一器件的电学参数的指标能够更接近于每个第一器件的真实指标，提升第一器件的电学参数的指标的可靠性，从而提升电路设计的可靠性。
在第一方面的一种可能的实现方式中，每个子图包括多个第一器件之间的连接关系，且每个第一器件包括器件特性，多个第一器件之间的连接关系为多个第一器件的端口之间用导线连接后所形成的拓扑关系，第一器件的器件特性为第一器件的器件属性。基于此，基于多个第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性通过公式及仿真判决的方式确定多个第二参数。或者，基于多个第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性通过器件特征库查找表的方式确定多个第二参数。
在该实施方式中，在确定多个第二参数的过程中，由于考虑第一器件之间的连接关系以及每个第一器件的器件特性，由此能够保证对每个电路子图中的第二参数的准确确定，避免第二参数与真实参数的偏差过大，造成后续多次对第二参数的调整，从而提升第二参数确定的准确度，由此提升输出第二电路图的效率，即提升电路设计的效率。其次，通过公式及仿真判决的方式或器件特征库查找表的方式确定第二参数，保证在实际应用中不同环境和不同的第一电路图下均能完成第二参数的确定，在提升确定第二参数的灵活性的基础上，还能够提升确定第二参数的可靠性，由此提升电路设计的灵活性以及可靠性。
在第一方面的一种可能的实现方式中，多个电路子图包括第一电路子图以及第二电路子图，第一电路子图的仿真顺序在第二电路子图的仿真顺序之前，第二电路子图为处理优先级指示的最后一个进行仿真的电路子图。基于此，在将第一器件包括的第一参数替换为第二参数，得到第二器件之前，先根据处理优先级从多个电路子图中确定第一电路子图以及第二电路子图，再基于多个第二参数对第一电路子图进行仿真，得到第一电路子图的多个电路仿真结果，该第一电路子图的多个电路仿真结果为第一电路子图中每个第一器件进行仿真后所得到的电学参数。
进一步地，确定第一电路子图的多个电路仿真结果满足多个第一器件的电学参数的指标，并基于多个第二参数对第二电路子图进行仿真，得到第二电路子图的多个电路仿真结果，该第二电路子图的多个电路仿真结果为第二电路子图中每个第一器件进行仿真后所得到的电学参数。在确定第二电路子图的多个电路仿真结果满足多个第一器件的电学参数的指之后，将第一器件包括的第一参数替换为第二参数，得到第二器件，并且输出多个第二器件构建的第二电路图。
应理解，第一电路子图与第二电路子图可以为相邻的电路子图，也可以为不相邻的电路子图，若第一电路子图与第二电路子图为不相邻的电路子图，那么在第一电路子图与第二电路子图之间还有至少一个电路子图，因此第一电路子图的多个电路仿真结果满足第一电路子图的多个第一器件的电学参数的指标时，需要对第一电路子图的下一个电路子图进行仿真，并且在下一个电路子图的仿真结果满足下一个电路子图的多个第一器件的电学参数的指标时，再进行后续仿真以及判断，直至到达第二电路子图的仿真流程，此处未描述中间电路子图的仿真以及判断过程，不应理解为本申请实施例的限定。
在该实施方式中，由于第一电路子图的仿真顺序在第二电路子图之前，因此在第一电路子图的多个电路仿真结果满足多个第一器件的电学参数的指标时，说明所确定的第一电路子图的多个第二参数能够达到对第一电路子图进行电路设计的指标，此时能够继续对第二电路子图进行仿真，并且在第二电路子图的多个电路仿真结果满足满足多个第一器件的电学参数的指标时，说明所确定的第二电路子图的多个第二参数能够达到对第二电路子图进行电路设计的指标，而第二电路子图为处理优先级指示的最后一个进行仿真的电路子图，因此此时所确定的第一电路子图的第二参数以及第二电路子图的第二参数为第一电路图所需的工艺参数，因此多个第二器件构建的第二电路图即为所需电路，由此保证电路设计的可靠性。
在第一方面的一种可能的实现方式中，先获取包括多个器件模型的工艺设计工具包PDK，再调用工艺PDK对第一电路子图中的每个第一器件进行替换，得到第三电路子图，此时第三电路子图包括多个第三器件，第三器件为第一器件被器件模型替换后的器件，第三器件的工艺参数为第二参数，最后对第三电路子图中每个第三器件进行仿真，得到第一电路子图的多个电路仿真结果。类似地，先获取包括多个器件模型的工艺设计工具包PDK，再调用工艺PDK对第二电路子图中的每个第一器件进行替换，得到第四电路子图，该第四电路子图包括多个第三器件，第三器件为第一器件被器件模型替换后的器件，第三器件的工艺参数为第二参数，最后对第四电路子图中每个第三器件进行仿真，得到第二电路子图的多个电路仿真结果。
在该实施方式中，调用工艺PDK进行器件替换，使得不体现真实工艺参数的第一器件被替换为具有真实工艺参数的第三器件，基于第三器件进行仿真更能够模拟在实际应用中以及具体工艺下的电路仿真，由此所得到的第一电路子图的多个电路仿真结果以及第一电路子图的多个电路仿真结果均能够接近于真实电路运行结果，保证电路仿真结果的准确度。
在第一方面的一种可能的实现方式中，进行仿真的类型至少为两种，不同类型的仿真用于得到不同的电路仿真结果。应理解，本实施例中仿真类型包括但不限于AC仿真、TRAN仿真以及DC仿真等。
在该实施方式中，进行不同类型的仿真，所得到的不同的类型的仿真结果能够从不同维度显示第一电路子图的特性以及第二电路子图的特征，并且在不满足电路参数指标时，还便于确定具体哪个第二参数需要调整，提升第二参数调整的效率，由此提升电路设计的准确度以及效率。
在第一方面的一种可能的实现方式中，在确定第一电路子图的多个电路仿真结果不满足第一电路子图的多个第一器件的电学参数的指标是，将重新确定第一电路子图的第二参数，应理解，此时不对其他电路子图的第二参数进行重新确定。类似地，在确定第二电路子图的多个电路仿真结果不满足第二电路子图的多个第一器件的电学参数的指标，将重新确定第二电路子图的第二参数，应理解，此时不对其他电路子图的第二参数进行重新确定。
在该实施方式中，由于第一电路子图的多个电路仿真结果不满足第一电路子图的多个第一器件的电学参数的指标，即所确定的第一电路子图的多个第二参数可能存在部分达不到对第一电路子图进行电路设计的指标，因此需要重新调整第一电路子图的第二参数，以保证第一电路子图的第二参数是准确的，同理可知，也能够保证第二字图的第二参数是准确的，从而确保所输出的第二电路图是所需的电路。
在第一方面的一种可能的实现方式中，在获取第一电路图之前，还能够提供电路输入界面，以通过电路输入界面接收电路输入操作，并根据电路输入操作执行获取第一电路图。其次，在获取第一电路图的电学参数的指标之前，还能够提供流程编辑界面，以通过流程编辑界面接收指标输入操作，并根据指标输入操作执行获取第一电路图的电学参数的指标。进一步，还能够提供结果显示界面，以通过结果显示界面显示第二电路图以及第一电路图的多个电路仿真结果。
在该实施方式中，用户能够通过对电路输入界面进行电路输入操作，从而完成第一电路图的输入，并对流程编辑界面进行指标输入操作，从而完成第一电路图的电学参数的指标的输入，由此通过界面通过内部集成的处理模块和验证模块对应参数化的后台软件函数库，从而在此之上建立的类似低代码的自动化设计验证软件实现本方案，从而提升本方案的可行性以及灵活性。其次，还能够通过结果显示界面显示第二电路图以及第一电路图的多个电路仿真结果，能够使得用户能够更为直观的看到所得到的第二电路图以及对应的仿真结果，由此提升电路设备的可应用性。
第二方面，本申请提供了一种电路设计设备，包括处理器。该处理器与存储器耦合，可用于执行存储器中的指令，以实现上述第一方面中任一种可能实现方式中的方法。可选地，该终端设备还包括存储器。可选地，该终端设备还包括通信接口，处理器与通信接口耦合，所述通信接口用于输入和/或输出信息，所述信息包括指令和数据中的至少一项。应 理解，通信接口可以通过同一个硬件逻辑来实现，也可以由不同的硬件逻辑实现，例如，一个硬件接口可以只具有输入或输出功能，或者一个硬件接口可以同时具有输入和输出功能。
在另一种实现方式中，该终端设备为配置于电路设计设备中的芯片或芯片系统。当该终端设备为配置于电路设计设备中的芯片或芯片系统时，所述通信接口可以是输入/输出接口、接口电路、输出电路、输入电路、管脚或相关电路等。所述处理器也可以体现为处理电路或逻辑电路。
在具体实现过程中，存储器可以为非瞬时性(non-transitory)存储器，例如只读存储器(read only memory，ROM)，其可以与处理器集成在同一块芯片上，也可以分别设置在不同的芯片上，本申请实施例对存储器的类型以及存储器与处理器的设置方式不做限定。
应理解，相关的信息交互过程，例如发送消息可以为从处理器输出消息的过程，接收消息可以为向处理器输入接收到的消息的过程。具体地，处理输出的信息可以输出给发射器，处理器接收的输入信息可以来自接收器。其中，发射器和接收器可以统称为收发器。
第三方面，本申请提供了一种处理器，包括：输入电路、输出电路和处理电路。所述处理电路用于通过所述输入电路接收信号，并通过所述输出电路发射信号，使得所述处理器执行上述第一方面中任一种可能实现方式中的方法。
在具体实现过程中，上述处理器可以为芯片，输入电路可以为输入管脚，输出电路可以为输出管脚，处理电路可以为晶体管、门电路、触发器和各种逻辑电路等。输入电路所接收的输入的信号可以是由例如但不限于接收器接收并输入的，输出电路所输出的信号可以是例如但不限于输出给发射器并由发射器发射的，且输入电路和输出电路可以是同一电路，该电路在不同的时刻分别用作输入电路和输出电路。本申请实施例对处理器及各种电路的具体实现方式不做限定。
第四方面，本申请提供了一种计算机程序产品，所述计算机程序产品包括：计算机程序(也可以称为代码，或指令)，当所述计算机程序被运行时，使得计算机执行上述第一方面中任一种可能实现方式中的方法。
第五方面，本申请提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序(也可以称为代码，或指令)当其在计算机上运行时，使得计算机执行上述第一方面中任一种可能实现方式中的方法。
第六方面，本申请提供了一种非易失性计算机可读存储介质，所述非易失性计算机可读存储介质存储有计算机程序(也可以称为代码，或指令)当其在计算机上运行时，使得计算机执行上述第一方面中任一种可能实现方式中的方法。
第七方面，本申请提供了一种芯片系统，该芯片系统包括处理器和接口，所述接口用于得到程序或指令，所述处理器用于调用所述程序或指令以实现第一方面所涉及的功能。
在一种可能的设计中，所述芯片系统还包括存储器，所述存储器，用于保存电路设计设备必要的程序指令和数据。该芯片系统，可以由芯片构成，也可以包括芯片和其他器件。
需要说明的是，本申请第二方面至第七方面的实施方式所带来的有益效果可以参照第一方面的实施方式进行理解，因此没有重复赘述。
附图说明
图1为本申请实施例中流程结构的一个示意图；
图2为本申请实施例中电路设计的一个实施例示意图；
图3为本申请实施例中第一电路图的一个电路示意图；
图4为本申请实施例中电路输入界面的一个界面示意图；
图5为本申请实施例中流程编辑界面的一个界面示意图；
图6为本申请实施例中功能组件库中功能组件的一个实施例示意图；
图7为本申请实施例中分解第一电路图的电学参数的指标得到多个第一器件的电学参数的指标的一个流程示意图；
图8为本申请实施例中确定第二参数的一个流程示意图；
图9为本申请实施例中得到第一电路图的多个电路仿真结果的一个流程示意图；
图10为本申请实施例中电路设计的一个流程示意图；
图11为本申请实施例中电路设计的另一实施例示意图；
图12为本申请实施例中对第一电路图进行划分得到多个电路子图的一个实施例示意图；
图13为本申请实施例中第一电路图的设计流程图的一个实施例示意图；
图14为本申请实施例中电路子图的流程设计图的一个实施例示意图；
图15为本申请实施例中电路子图的流程设计图的另一实施例示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
随着半导体技术的发展，模型参数间的耦合越来越大。目前能够使用计算机通过数学优化算法调整待处理器件参数基于仿真结果变化来寻找电路的最优化设计。通常用户指定设计空间范围(例如电路结构、待处理器件类型以及尺寸选取范围)以及设计规格指标和权重，计算机软件将设计问题转换为数学优化问题，通过数值算法求解问题。然而，当存在太多可能电路设计目标和约束时，优化器难以在合理时间内在数量较多的目标和约束之间提供完全的折中，因此确定合适的权重较为困难，而且错误的权重分配又会导致不当设计，因此在电路规模越大，出现不当设计的问题越严重，由此会降低电路设计的效率。
为了解决上述问题，本申请实施例提供了一种电路设计方法以及相关设备，能够减少 对电路的工艺参数调整再运行仿真查看结果再重新调整的过程，即能够减少多次迭代操作，由此提升电路设计的效率。
为了便于理解，首先对本申请实施例中所涉及的专业技术术语进行解释。
一、标准器件库
标准器件库为包括多个标准器件的数据库。
二、标准器件
标准器件为器件的参数在工艺下使用的且名称归一化的器件，即标准参数为多种工艺下使用的且名称归一化的参数。例如，MOS器件，为标准器件的MOS器件只有MOS器件的类型以及与MOS器件的尺寸相关的几个参数，MOS器件的类型包括N沟道MOS器件和P沟道MOS器件，而与MOS器件的尺寸相关的几个参数，以MOS器件的长度(length)为例，在不同工艺下有不同的名称，例如：L、l、length以及channel length等，而在调用标准器件时，设计人员只需要确定MOS器件的length即可，不需要知道在不同工艺下的具体名称。
三、功能组件库
功能组件库是为设计流程图中提供参数化定义的功能模块供用户使用及配置及符号化呈现的功能模块，本实施例将功能模块定义为功能组件。功能组件库所包括的功能组件根据功能类型能够细分为系统设计类功能组件，电路设计类功能组件，电路仿真类功能组件，基础流程类功能组件以及观测定位类功能组件等。
具体地，系统设计类功能组件用于对电路图的电学参数的指标进行优化，例如带宽与相位裕度优化或者用于进行增益与带宽优化等。电路设计类功能组件用于进行查表等功能，例如，进行跨导查表或漏极电流(intensity of current drain，id)查表等。电路仿真类功能组件用于对电路图进行仿真以得到仿真结果，例如，进行交流(alternating current，AC)仿真、瞬态(transient，TRAN)仿真以及直流(direct current，DC)仿真等多种不同种类的仿真。基础流程类功能组件用于在实际可执行的应用程序中进行判断功能、循环功能、分支功能以及嵌套功能等。观测定位类功能组件用于进行断点功能或者打印功能等。应理解，前述示例仅用于对每个功能组件的部分功能进行介绍，在实际应用中，还存在其他功能组件，且每个功能组件具有更多不同的功能，因此不应理解为本申请实施例的限定。
四、设计流程图
设计流程图是在界面可视化显示的流程图。对于EDA软件而言，需要提供给设计人员能搭建可视化流程图所需的功能支持，包括组件拖曳摆放功能以及流程连线功能等。以及EDA软件能将用户输入的设计流程图转换成实际可执行的应用程序，实际可执行的应用程序按流程图中定义的操作对设计人员所输入的电路图进行处理生成最终所得到的电路图。
五、特性求解函数
特性求解函数为设计人员设计器件的参数时使用的一些功能函数，每个器件对应一个特性求解函数。基于此，特性求解函数为能够对器件的参数进行计算(依赖设计人员输入的器件的参数来计算确定)的函数，因此基于特性求解函数，能够通过函数参数化的配置来实现所需求的输出。
六、可操作内置函数
可操作内置函数为对特性求解函数进行封装后，所得到的软件程序的函数。
七、工艺设计包(process design kit，PDK)
工艺PDK为半导体制造厂所提供的包括多个器件模型的设计包，不同的半导体制造厂的工艺PDK不同，即不同的工艺PDK中所包括的器件模型的参数不同，因此对于同一器件，使用不同的工艺PDK所确定的进行仿真的参数不同。
八、电路子图
子图(subgraph)是指节点集和边集分别是某一图的节点集的子集和边集的子集的图。基于此，本实施例中所描述的电路子图为将电路图中的多个器件进行划分，得到包括至少一个器件的图，划分得到的多个电路子图能够形成一个完整的电路图。应理解，对电路图进行划分之后所得到的电路子图中器件的器件属性不会变更，每个器件的端口之间用导线连接后所形成的拓扑关系也不会变更。
九、器件属性
器件属性指器件本身的属性，且器件属性能够体现器件的电学参数的具体数值。示例性地，基于将本方案应用于软件(即EDA软件)的基础上，EDA软件中电阻器件的器件属性具体展示为10欧姆(Ω)，同理可知，EDA软件中电容器件的器件属性具体展示为10法拉(farad，F)，EDA软件中电感器件的器件属性具体展示为10亨(H)等。
十、电学参数的指标
在电路设计领域，电路图的电学参数的指标为设计人员根据具体需求确定的电路图所构成的电路应达到的指标，例如，电路图的电学参数为电路图所构成的电路的运放直流增益(Av)应大于100dB以及单位增益带宽积(gain bandwidth product，GBW)应大于500兆(M)。而器件的电学参数指标则为该器件应达到的指标，例如，负载电容器件的电容的电容值(capacitance)应小于10F等。
基于此前述介绍，下面介绍本申请实施例中的具体流程结构，请参阅图1，图1为本申请实施例中流程结构的一个示意图，如图1所示，通过引入软件编程概念，将设计人员的电路设计思想及计算过程和仿真判决通过画软件流程图的方式呈现，设计人员通过从标准器件库101中获取第一器件，并基于第一器件构建第一电路图102，具体地，第一器件为前述介绍的标准器件，定义第一器件的工艺参数为第一参数，第一参数即为前述介绍的标准参数。
基于此，设计人员先输入第一电路图102的电学参数的指标，然后从功能组件库104中调用系统设计类功能组件，以及从功能组件库104中调用电路设计类功能组件，并且在设计流程图103中使用系统设计类功能组件对第一电路图102的电学参数的指标进行分解，以体现第一电路图102中每个第一器件的电学参数的指标。进而使用电路设计类功能组件确定第二参数，并且将第一器件包括的第一参数替换为第二参数，得到第二器件，此时第二参数为工艺PDK中所包括的器件模型的参数。
由此可知，通过系统设计类功能组件获取基于多个第一器件构建的第一电路图以及多个第一器件的电学参数的指标，能够将电路图与电路图的电学参数的指标解耦。其次，通过电路设计类功能组件确定第一电路图102第二参数，由于第一器件包括多种工艺下使用 的且名称归一化的参数，即不考虑具体所使用的工艺设计工具包PDK所包括的参数，而第二器件的电学参数为工艺PDK包括的参数，由此能够将第一电路图102与工艺PDK解耦。
具体地，在设计流程图103的不同功能组件中，为提升设计效率并降低对设计人员的软件编程能力要求，将每个第一器件对应的特性求解函数进行封装，以得到对应的可操作内置函数，并提供图形界面对组件进行拖曳的方式来实现电路的低代码设计。其次，设计流程图103中不同功能组件集成用例库，使得在设计流程中也支持直接生成SPICE 105的网标、仿真验证的方式完成设计迭代。
基于此，在设计流程图103完成低代码设计后，结合第一电路图102中的多个第一器件之间的连接关系以及每个第一器件包括器件特性，启动后台的软件处理框架106进行处理。具体将设计流程图103中不同功能组件对应代码按流程组合成程序后执行非仿真类代码并输出典型参数给电路，然后通过工艺设计工具包PDK中的器件模型替换第一电路图中每个第一器件，此时每个器件模型的工艺参数为第二参数，因此能够基于实际工艺PDK确定第二参数，并且调用测试台加载电路进行仿真类代码基于第二参数执行仿真，然后获取第一电路图的多个电路仿真结果。
进一步地，通过前述介绍可知，功能组件库包括多个功能组件，其中基础流程类功能组件能够在实际可执行的应用程序中进行判断功能，因此设计人员在完成设计流程图时，需要基于拖曳摆放基础流程类功能组件，通过基础流程类功能组件在实际可执行的应用程序执行判断功能。因此需要将第一电路图的多个电路仿真结果作为基础流程类功能组件的输入，最终完成整个模拟设计流程。在第一电路图的多个电路仿真结果满足多个第一器件的电学参数的指标时，输出第二电路图108。应理解，在输出第二电路图108时，还能够得到第一电路图的多个电路仿真结果并且在相应的界面进行展示，具体此处不做限定。
通过图1可知，与基于传统电路设计流程，本申请实施例中所提供的电路设计的流程结构能够将设计人员从设计迭代环节中释放出来，通过第一电路图102记录不包括工艺参数的设计电路图，并通过设计流程图103记录电路设计的流程方法，当设计人员调整第一电路图102的电学参数的指标时，整个流程结构能够摆脱对设计人员的依赖，通过设计流程图103能够重新分解第一电路图102的电学参数的指标，再次得到第一电路图102中每个第一器件的电学参数的指标，并基于所介绍的流程得到仿真结果能够满足多个第一器件的电学参数的指标的工艺参数，从而得到满足第一电路图102的电学参数的指标的第二电路图108。
上述主要对本申请实施例的流程结构进行了介绍，下面将以方法的角度对本申请实施例提供的方案进行详细介绍，请参阅图2，图2为本申请实施例中电路设计的一个实施例示意图，如图2所示，电路设计的方法的一个实施例如下。
201、获取第一电路图。
本实施例中，获取第一电路图，第一电路图是基于多个第一器件的构建的，第一器件包括第一参数。具体地，通过设计人员从标准器件库获取第一器件，并基于第一器件构建第一电路图，从而完成对第一电路图的输入。具体地，第一器件为前述介绍的标准器件，定义第一器件的工艺参数为第一参数，第一参数即为前述介绍的标准参数。
具体地，第一电路图还包括多个第一器件之间的连接关系，并且每个第一器件包括器 件特性。多个第一器件之间的连接关系为多个第一器件的端口之间用导线连接后所形成的拓扑关系，每个第一器件所包括的器件特性为第一器件的器件属性。
在实际应用中，通过软件程序执行本申请实施例时，能够通过工具识别第一电路图中多个第一器件分别为独立的对象，并且获得每个第一器件对应的特性求解函数。基于此，对每个第一器件对应的特性求解函数进行封装，以得到对应的可操作内置函数，然后将多个第一器件对应的特性求解函数输出给设计流程图，作为可使用的器件模块，从而完成软件处理框架的软件流程。其次，基于第一电路图还包括多个第一器件之间的连接关系，并且每个第一器件包括器件特性，此时多个第一器件之间的连接关系以及每个第一器件包括器件特性会转换为对应的SPICE网表，用于生成设计流程图中可调用进行仿真的验证用例。
可选地，为了便于区分多个第一器件，还可以对每个第一器件进行编号，每个第一器件对应一个独立且不重复的编号标识，例如，第一电路图中包括第一器件A，第一器件B以及第一器件C，此时将第一器件A的编号标识确定为“1”，将第一器件B的编号标识确定为“2”，以及将第一器件C的编号标识确定为“3”，由此设计人员以及后续程序产品进行工艺参数以及仿真模拟时，能够直接通过编号标识确定对应的第一器件，能够进一步地提升电路设计的效率。
为了便于理解，请参阅图3，图3为本申请实施例中第一电路图的一个电路示意图，如图3所示，设计人员输入所搭建的第一电路图，该第一电路图为典型的两级运算放大器电路，第一电路图具体包括MOS器件，耦合电容器件，偏置电压电流源，负载电容器件以及多个模块对外端口。图3中MOS器件分别包括M1，M2至M8，图3中耦合电容器件为Cc，偏置电压电流源为Ibias，负载电容器件为CL，以及多个模块对外端口分别为Vin-、Vin+、Vout以及VDD。
具体地，MOS器件M5，MOS器件M7以及MOS器件M8与模块对外端口VDD连接，而偏置电压电流源Ibias，MOS器件M3，MOS器件M4，MOS器件M6以及负载电容器件CL接地。MOS器件M8与偏置电压电流源Ibias连接，MOS器件M5与MOS器件M1以及MOS器件M2连接，且MOS器件M1与对外端口Vin-连接，MOS器件M2与对外端口Vin+连接。MOS器件M3与MOS器件M1连接，MOS器件M4与MOS器件M2连接，MOS器件M6与耦合电容器件Cc连接，且MOS器件M6以及耦合电容器件Cc均与负载电容器件CL连接。
具体地，MOS器件包括宽(width)以及长(length)的标准参数，而耦合电容器件Cc包括电容值(capacitance)的标准参数，偏置电压电流源包括电压值(voltage)的标准参数，负载电容器件包括电容值(capacitance)的标准参数，而多个模块对外端口Vin-、Vin+、Vout以及VDD均包括电压值(voltage)的标准参数。应理解，前述示例仅用于理解本方案，具体第一电路图需要根据设计需求灵活确定。
可选地，在实际应用中，还能够提供电路输入界面，以通过电路输入界面接收电路输入操作，并根据电路输入操作执行获取第一电路图的步骤。本实施例中，具体通过设计人员在电路输入界面对第一器件进行拖曳的方式来实现电路输入操作，即电路输入界面主要用于设计人员搭建基于标准器件(即第一器件)的第一电路图。为了便于理解，请参阅图4，图4为本申请实施例中电路输入界面的一个界面示意图，如图4所示，设计人员在电路输入界面对包括第一器件的界面601根据具体设计需求选择第一器件，并且对所选择的第 一器件进行拖曳，以完成电路输入操作，从而能够获取第一电路图602。应理解，图4的示例仅用于对如何在电路输入界面进行对第一电路图进行电路输入操作，因此电路输入界面的具体界面布局以及界面格式均不应理解为本方案的限定。
202、获取第一电路图的电学参数的指标。
本实施例中，获取第一电路图的电学参数的指标，此时第一电路图的电学参数的指标为步骤201输入的第一电路图的电学参数的指标。具体地，设计人员能够结合自身实际电路设计思路以及需求输入希望第一电路图所能够得到的电学参数的指标。具体地，电学参数可以包括但不限于运放直流增益(Av)，单位增益带宽积(gain bandwidth product，GBW)、负载电容(load capacitance，CL)、相位裕度(phase margin，PM)、摆率(slew rate，SR)、噪声(noise voltage，Vn)以及非线性失真(total harmonic distortion，THD)等，具体电学参数需要根据电路设计的实际需求确定。
可选地，在实际应用中，还能够提供流程编辑界面，以通过流程编辑界面接收指标输入操作，并根据指标输入操作执行获取第一电路图的电学参数的指标的步骤。本实施例中，通过前述介绍可知，功能组件库所包括的功能组件根据功能类型能够细分为系统设计类功能组件，电路设计类功能组件，电路仿真类功能组件，基础流程类功能组件以及观测定位类功能组件等，基于此，设计人员在流程编辑界面进行拖曳的方式对功能组件库所包括的功能组件进行操作，即使用系统设计类功能组件，电路设计类功能组件，电路仿真类功能组件，基础流程类功能组件以及观测定位类功能组件搭建设计流程图，在设计流程图中通过不同的功能组件定义规格输入，对不同的功能组件进行参数设置，并且定义每个功能组件与第一电路图的对应关系以及输入第一电路图的电学参数的指标。基于此，在搭建设计流程图的过程中，支持拖曳式的方式，利用内部集成的函数和验证用例库，从而实现电路设计软件的设计流程图中每个功能组件的具体例化，以实现低代码的快速开发。
为了便于理解，请参阅图5，图5为本申请实施例中流程编辑界面的一个界面示意图，如图5所示，图5中(A)图中所示出的功能组件库701包括多种不同的功能组件，设计人员在功能组件库701中根据具体设计需求选择具体的功能组件，并且对所选择的功能组件进行拖曳，从而完成设计流程图的搭建，以得到图5中(B)图中所示出的设计流程图702，并且在完成设计流程图702的搭建后，在系统设计类功能组件703中输入对第一电路图的电学参数的指标，从而完成对第一电路图的电学参数的指标的指标输入操作，从而能够获取第一电路图的电学参数的指标。
进一步地，系统设计类功能组件703对第一电路图的电学参数的指标进行分解得到多个第一器件的电学参数的指标，将多个第一器件的电学参数的指标输入至电路设计类功能组件704，电路设计类功能组件704确定第二参数，并且基于第二参数调用工艺PDK，将第一电路图中的第一器件替换为工艺PDK中的器件模型，将替换后的第一器件输入至电路仿真类功能组件705，电路仿真类功能组件705基于替换后的第一器件进行电路仿真以得到多个第一器件的电路仿真结果，并且将第一器件的电路仿真结果输入至基础流程类功能组件706，基础流程类功能组件706判断多个第一器件的电路仿真结果是否满足多个第一器件的电学参数的指标，并且在满足时输出结果，以结束流程。应理解，图5的示例仅用于对如何在流程编辑界面进行对第一电路图的电学参数的指标进行指标输入操作，因此流程 编辑界面的具体界面布局以及界面格式均不应理解为本方案的限定。
203、基于多个第一器件之间的连接关系以及每个第一器件的器件特性对第一电路图的电学参数的指标进行分解，得到多个第一器件的电学参数的指标。
本实施例中，由于第一电路图还包括多个第一器件之间的连接关系，并且每个第一器件包括器件特性，基于此，能够基于多个第一器件之间的连接关系以及每个第一器件的器件特性对步骤202获取的第一电路图的电学参数的指标进行分解，得到多个第一器件的电学参数的指标。
示例性地，以第一电路图为图3中的电路示意图，且所获取的第一电路图的电学参数的指标包括第一电路图的运放直流增益的指标，第一电路图的单位增益带宽积的指标，第一电路图的负载电容的指标以及第一电路图的耦合电容器件的指标作为示例进行介绍，第一电路图具体包括MOS器件M1至M8，耦合电容器件Cc，偏置电压电流源Ibias以及负载电容器件CL，对第一电路图的电学参数的指标进行分解后，可以得到MOS器件M1的运放直流增益的指标以及MOS器件M1的单位增益带宽积的指标，还可以得到MOS器件M2的运放直流增益的指标以及MOS器件M2的单位增益带宽积的指标，同理可知，能够得到MOS器件M3至MOS器件M8的运放直流增益的指标，以及MOS器件M3至MOS器件M8的单位增益带宽积的指标，进一步地，还可以得到负载电容器件CL的负载电容的指标以及耦合电容器件Cc的耦合电容器件的指标。前述示例仅用于理解本方案，不应理解为本方案的限定。
具体地，设计人员在输入第一电路图的电学参数的指标之后，能够从功能组件库中调用系统设计类功能组件以及电路设计类功能组件，具体将系统设计类功能组件例化为系统设计类功能组件，并且使用系统设计类功能组件对第一电路图的电学参数的指标进行分解，得到多个第一器件的电学参数的指标，用以体现第一电路图中每个第一器件的电学参数的指标，由此能够通过在不同功能组件体现第一电路图中第一器件的工艺参数的操作，然后通过连线将第一器件的工艺参数传递到从组件库中调出的系统设计类功能组件变成实际例化的功能模块，由此能够将第一电路图与实际的工艺参数解耦。
为了便于理解，先对功能组件库中涉及设计流程的功能组件进行介绍，请参阅图6，图6为本申请实施例中功能组件库中功能组件的一个实施例示意图，如图6所示，功能组件库301包括系统设计类功能组件302，电路设计类功能组件303，电路仿真类功能组件304，基础流程类功能组件305以及观测定位类功能组件306。应理解，在实际应用中，还存在其他功能组件，因此不应理解为本申请实施例的限定。
基于图3所示出的第一电路图以及图6所示出的功能组件库的示例进行介绍，请参阅图7，图7为本申请实施例中分解第一电路图的电学参数的指标得到多个第一器件的电学参数的指标的一个流程示意图，如图7所示，功能组件库701中的系统设计类功能组件702内部是一些固化的公式及参数设置，固化的公式及参数设置来自教科书或者由设计人员经验总结输出，也允许设计人员自定义，例如，单级运放直流增益的公式如下：
A V＝G M*R 0； (1)
其中，A V为直流增益，G M为电导，R 0为电阻。
其次，单级运放的单位增益带宽积的公式如下：
其中，GBW为单位增益带宽积，gm为跨导，p i为电功率，C C为耦合电容器件的电容。
应理解，前述公式仅用于对固化的公式进行介绍，系统设计类功能组件702内部的具体公式在此不做限定。
基于此，通过向系统设计类功能组件输入第一电路图的电学参数的指标，系统设计类功能组件能够通过多个第一器件之间的连接关系以及每个第一器件的器件特性，基于内部的固化的公式及参数设置计算输出多个第一器件的电学参数的指标。
示例性地，若第一电路图的电学参数的指标包括第一电路图的运放直流增益的指标，第一电路图的单位增益带宽积的指标，第一电路图的负载电容的指标以及第一电路图的耦合电容器件的指标，基于图3所示出的第一电路图，系统设计类功能组件702能够通过多个第一器件之间的连接关系以及每个第一器件的器件特性，基于公式(1)将第一电路图的运放直流增益的指标分解为MOS器件M1至MOS器件M8运放直流增益的指标，以及通过多个第一器件之间的连接关系以及每个第一器件的器件特性，基于公式(2)将第一电路图的单位增益带宽积的指标分解为MOS器件M1至MOS器件M8的单位增益带宽积的指标。
同理可知，还能够通过其他未示出的公式得到负载电容器件CL的负载电容的指标以及耦合电容器件Cc的耦合电容器件的指标。应理解，图7示例仅用于对得到多个第一器件的电学参数的指标进行介绍，在实际应用中，需要根据具体第一电路图的电学参数的指标以及第一电路图进行指标分解，因此不应理解为本申请实施例的限定。
204、基于多个第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性确定多个第二参数。
本实施例中，由于第一电路图还包括多个第一器件之间的连接关系，并且每个第一器件包括器件特性，基于此，还能够基于多个第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性确定多个第二参数。具体地，基于多个第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性通过公式及仿真判决的方式确定多个第二参数，或者，基于多个第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性通过器件特征库查找表的方式确定多个第二参数。且第二参数与第一参数一一对应。
为了便于理解，基于图3至图7的示例进行介绍，请参阅图8，图8为本申请实施例中确定第二参数的一个流程示意图，如图8所示，通过向系统设计类功能组件输入第一电路图的电学参数的指标，系统设计类功能组件能够通过个第一器件之间的连接关系以及每个第一器件的器件特性计算输出MOS器件M1至MOS器件M8运放直流增益的指标，以及MOS器件M1至MOS器件M8的单位增益带宽积的指标，负载电容器件CL的负载电容的指标以及耦合电容器件Cc的耦合电容器件的指标。
基于此，设计人员调用系统设计类功能组件，系统设计类功能组件基于第一电路图的电学参数的指标中的输入噪声指标计算输出跨导值A，并指定所输出的跨导值A对应的是图3中MOS器件M1的跨导值以及MOS器件M2的跨导值，由此能够与图3所示出的第一电路图产生关联，然后系统设计类功能组件基于所得到的跨导值A和计算得到的单位增益带 宽积计算输出电容值A，并指定所输出的电容值A对应的是图3中耦合电容器件Cc的电容值，系统设计类功能组件再基于输入的第一级增益和跨导值A计算得到第一级输出阻抗，并指定所得到的第一级输出阻抗对应图3中MOS器件M2和MOS器件M4。
进一步地，电路设计类功能组件基于噪声模块输出的跨导值A和分配第一级电流比例以及第一电路图的输出阻抗的指标，通过调用器件特性查找表计算得到MOS器件M1以及MOS器件M2的工艺参数中的length值，然后继续调用组件库中的电路设计类功能组件基于噪声模块输出的跨导值A和所得到的L值确定MOS器件M1以及MOS器件M2的工艺参数中的width值，由此得到MOS器件M1的第二参数以及MOS器件M2的第二参数。同理可知，能够通过类似的方式对其他MOS器件M3至M8的第二参数进行计算，在此不再赘述。
205、调用工艺设计工具包PDK对第一电路图中的每个第一器件进行替换，得到第三电路。
本实施例中，先获取包括多个器件模型的工艺设计工具包PDK，然后调用工艺PDK对第一电路图中的每个第一器件进行替换，得到第三电路，此时第三电路包括多个第三器件，第三器件为第一器件被工艺PDK中的器件模型替换后的器件，且第三器件的工艺参数为步骤204所确定第二参数。具体地，由于工艺PDK中包括多个工艺参数不同的器件模型，基于步骤204所确定的第二参数，从工艺PDK中查找工艺参数为第二参数的器件模型，并且将该器件模型替换掉所对应的第一器件，此时能够得到器件参数为第二参数的第三电路。
206、对第三电路中每个第三器件进行仿真，得到第一电路图的多个电路仿真结果。
本实施例中，对第三电路中每个第三器件进行仿真，得到第一电路图的多个电路仿真结果，此时第一电路图的多个电路仿真结果为第一电路图中每个第一器件进行仿真后所得到的电学参数。具体地，需要通过电路仿真类功能组件对第三电路中每个第三器件进行仿真，且电路仿真类功能组件进行仿真的类型至少为两种，不同类型的仿真用于得到不同的电路仿真结果，应理解，本实施例中仿真类型包括但不限于AC仿真、TRAN仿真以及DC仿真。可选地，还能够通过进行THD仿真所得到的非线性失真值对所进行的仿真行为进行评估，THD值具体通过对所进行的仿真类型、仿真激励及所得到的仿真结果进行计算得到。
进一步地，在得到第一电路图的多个电路仿真结果后，需要判断第一电路图的多个电路仿真结果是否满足多个第一器件的电学参数的指标，满足则执行步骤207，不满足则执行步骤208。
为了便于理解，基于图3至图8的示例，且进行AC仿真以及通过THD仿真所得到非线性失真值对AC仿真进行评估的方式进行介绍，请参阅图9，图9为本申请实施例中得到第一电路图的多个电路仿真结果的一个流程示意图，如图9所示，在图8完成多个第二参数的确定后，将进入仿真迭代流程，通过调用功能组件库中的电路仿真类功能组件进行仿真迭代流程，由于步骤202能获取第一电路图的电学参数的指标，并且通过系统设计类功能组件对第一电路图的电学参数的指标进行分解能够得到多个第一器件的电学参数的指标。
基于此，设计人员在电路仿真类功能组件上设置运行第一电路图的电学参数的指标包括第一电路图的运放直流增益的指标，第一电路图的单位增益带宽积的指标，第一电路图的负载电容的指标以及第一电路图的耦合电容器件的指标，用户调用基础流程类功能组件，基础流程类功能组件基于电路仿真类功能组件输出的仿真结果与系统设计类功能组件分解 得到的多个第一器件的电学参数的指标进行判断。其次，THD仿真能够用来验证第一电路图的谐波失真性能，当进行THD仿真之后所输出的仿真结果(即所得到的THD值)也需要与系统设计类功能组件分解得到的多个第一器件的电学参数的指标(即THD的指标)进行判断，从而能够判断第一电路图的多个电路仿真结果是否满足多个第一器件的电学参数的指标。
207、确定第一电路图的多个电路仿真结果满足多个第一器件的电学参数的指标，输出多个第二器件构建的第二电路图。
本实施例中，在第一电路图的多个电路仿真结果满足多个第一器件的电学参数的指标时，能够输出多个第二器件构建的第二电路图，此时第二器件包括步骤204所确定的第二参数。可选地，在实际应用中，还能够提供结果显示界面，以通过结果显示界面显示第二电路图以及所得到的多个电路仿真结果。
具体地，第二电路图还包括多个第二器件之间的连接关系，并且每个第二器件包括器件特性。应理解，所得到的第二电路图中多个第二器件之间的连接关系与第一电路图中多个第一器件之间的连接关系是相同的，即多个第二器件的端口之间用导线连接后所形成的拓扑关系与多个第一器件的端口之间用导线连接后所形成的拓扑关系与相同。其次，由于器件特性具体器件的器件属性，因此在将第一参数替换为第二参数时，器件特征也发生了变化，因此第二器件的器件特征不同于第一器件的器件特性。
208、确定第一电路图的多个电路仿真结果不满足多个第一器件的电学参数的指标，并重新确定多个第二参数。
本实施例中，在第一电路图的多个电路仿真结果不满足多个第一器件的电学参数的指标时，将重新确定多个第二参数，即重新执行步骤204。
为了便于理解步骤207以及步骤208，基于图9的示例进行介绍，请参阅图10，图10为本申请实施例中电路设计的一个流程示意图，如图10所示，在AC仿真输出的电路仿真结果仿真结果满足多个第一器件的电学参数的指标，且THD仿真输出的电路仿真结果仿真结果也满足多个第一器件的电学参数的指标时，输出多个第二器件构建的第二电路图。其次，在AC仿真输出的电路仿真结果仿真结果不满足多个第一器件的电学参数的指标时，则通过连线延伸上之前的系统设计类功能组件，触发系统设计类功能组件后续流程调整第二参数，直至输出的仿真结果满足多个第一器件的电学参数的指标。
其次，在THD仿真输出的电路仿真结果仿真结果不满足多个第一器件的电学参数的指标时，会触发调整第一级增益及MOS器件M6的第二参数中的length值，直至输出满足多个第一器件的电学参数的指标，即所有仿真输出的电路仿真结果的均满足第一器件的电学参数的指标时，整个设计流程结束，输出多个第二器件构建的第二电路图。
在一种可能的实现方式中，电路设计软件框架可将基于前述实施例中所介绍的设计流程图按对应的功能组件及关系转换成具体的计算操作程序，并加载标准库、器件特征库、具体工艺PDK和仿真模型文件、仿真激励等外部输入数据库，软件后台执行程序动作并调用各种电路仿真器执行对应的仿真动作及仿真结果的数据提取，按流程逻辑执行完全部流程动作，输出最终的基于实际工艺的电路图(第二电路图)及基于SPICE仿真结果的评估报告。
在一种可能的实现方式中，功能组件库能够提供可用流程编辑界面的功能组件及每个功能组件对应功能的软件代码，提供可指定第一电路图对应器件参数。
通过图2以及图2对应的实施例可知，当设计人员通过输入上述第一电路图以及第一电路图的电学参数的指标后，手动触发EDA软件按设计流程图执行设计流程，先将设计流程图变成实际运行程序代码，然后基于功能组件库中的功能组件实现对第一电路图中每个第一器件的工艺参数的计算处理，并调用工艺PDK对第一电路图中的第一器件进行器件模型替换得到第三电路，再调用仿真器对第三电路进行SPICE仿真以获取仿真结果，并基于仿真结果进行判断及调整器件的工艺参数，最终按照设计流程执行完输出最终的电路图，并且可以输出仿真报告，整个流程自动完成。设计人员也可以在设计流程图中增加断点及打印，实现交互式操作。基于此，当第一电路图的工艺变化时，设计人员无需再次输入第一电路图的电学参数的指标，因此基于第一电路图的电学参数的指标依旧能够输出第二电路图，以实现对于第一电路图的电学参数的指标的设计重用。其次，或者在第一电路图的电学参数的指标调整后，设计人员无需指定新的工艺PDK，因此基于原有的工艺PDK依旧能够输出第二电路图，以实现对于工艺PDK的设计重用，从而提升电路设计的效率。
在另一种实现方式中，还可以将电路细化为多个电路子图，然后分别对多个电路子图进行参数确认以及仿真，在一个电路子图的仿真结果满足对应的电路指标时，再进行下一个电路子图的参数确认以及仿真流程，具体请参阅图11，图11为本申请实施例中电路设计的另一实施例示意图，如图11所示，电路设计的方法的另一个实施例如下。
401、获取第一电路图。
本实施例中，获取第一电路图，第一电路图是基于多个第一器件的构建的，第一器件包括第一参数。获取第一电路图的具体方式，第一器件以及第一参数等与步骤101中所介绍的类似，在此不再赘述。
402、对第一电路图进行划分，以得到多个电路子图。
本实施例中，对步骤401所获取的第一电路图进行划分，能够得到多个电路子图，每个电路子图均包括至少一个第一器件，且多个电路子图之间存在处理优先级，处理优先级指示多个电路子图进行仿真的顺序。例如，对第一电路图进行划分后得到电路子图A，电路子图B以及电路子图C，电路子图A，电路子图B以及电路子图C之间的处理优先级为电路子图A至电路子图C至电路子图B，那么后续进行参数确认的流程中，就应先对电路子图A的参数进行确认，并且在电路子图A的仿真结果满足电路子图A的电路指标时，再进行电路子图C的参数确认以及仿真，并且在电路子图C的仿真结果满足电路子图C的电路指标时，再进行电路子图B的参数确认以及仿真，这就是每个电路子图之间所存在的处理优先级。
为了便于理解，以图3所介绍的第一电路图作为示例进行说明，请参阅图12，图12为本申请实施例中对第一电路图进行划分得到多个电路子图的一个实施例示意图，如图12所示，对第一电路图500进行拆分后可以得到电路子图501、电路子图502、电路子图503、电路子图504以及电路子图505，并且多个电路子图之间的处理优先级为电路子图501，电路子图502，电路子图503，电路子图504以及电路子图505。应理解，图12所示例的电路子图以及多个电路子图之间的处理优先级均根据第一电路图以及电路设计需求确定，不 应理解为本方案的限定。
具体地，每个子图包括多个第一器件之间的连接关系，且每个第一器件包括器件特性，所述多个第一器件之间的连接关系为多个第一器件的端口之间用导线连接后所形成的拓扑关系，所述第一器件的器件特性为第一器件的器件属性。此时每个子图中所包括的多个第一器件之间的连接关系与第一电路图中所包括的多个第一器件之间的连接关系相同，且由于并未对第一器件的参数进行调整，因此每个子图中所包括的第一器件的器件特性与第一电路图中所包括的第一器件的器件特性也相同。
403、获取第一电路图的电学参数的指标。
本实施例中，获取第一电路图的电学参数的指标，获取第一电路图的电学参数的指标的方式以及第一电路图的电学参数的指标与步骤102中所介绍的类似，在此不再赘述。
404、获取每个电路子图的约束条件以及每个电路子图的调优目标。
本实施例中，还要获取每个电路子图的约束条件以及每个电路子图的调优目标，该约束条件为电路子图中包含的第一器件的电学参数的变化范围，而调优目标为电路子图的电学参数的目标值。
具体地，每个电路子图的约束条件包括但不限于电路子图中给的第一器件对噪声的贡献百分比，电路子图中第一级增益和第二级增益的分配等，其次，每个电路子图的调优目标包括但不限于面积最优、功耗最优以及品质因素值等。具体需要设计人员根据每个子图所包括的第一器件进行限定，因此不对每个电路子图的约束条件以及每个电路子图的调优目标进行限定。为了便于理解，以图12所示出的电路子图502作为示例进行说明，电路子图502的约束条件包括MOS器件M5对噪声的贡献百分比为50％，MOS器件M8对噪声的贡献百分比为20％，以及MOS器件M7对噪声的贡献百分比为30％，且电路子图502的调优目标包括MOS器件M5，MOS器件M8以及MOS器件M7的共同功耗占第一电路图运行功耗的20％。应理解，前述示例仅用于理解本方案，具体约束条件以及调优目标需要根据每个电路子图所包括的第一器件以及第一电路图的整体需求确定。
405、基于每个子图的约束条件以及每个电路子图的调优目标对第一电路图的电学参数的指标进行分解，得到多个第一器件的电学参数的指标。
本实施例中，基于每个子图的约束条件以及每个电路子图的调优目标对第一电路图的电学参数的指标进行分解，得到多个第一器件的电学参数的指标。
具体地，设计人员在输入第一电路图的电学参数的指标，并且输入每个电路子图的约束条件以及每个电路子图的调优目标后，能够从功能组件库中调用系统设计类功能组件以及电路设计类功能组件，具体将系统设计类功能组件例化为系统设计类功能组件，并且使用系统设计类功能组件对第一电路图的电学参数的指标进行分解，得到多个第一器件的电学参数的指标，用以体现第一电路图中每个第一器件的电学参数的指标，由此能够通过在不同功能组件体现第一电路图中第一器件的工艺参数的操作，然后通过连线将第一器件的工艺参数传递到从组件库中调出的系统设计类功能组件变成实际例化的功能模块，由此能够将第一电路图与实际的工艺参数解耦。
基于此，前述介绍的设计流程图均为第一电路图的设计流程图，由于在本实施例中将第一电路图划分成多个电路子图，因此能够基于拆分所得到的多个电路子图将第一电路图 的设计流程图具体步骤拆分为每个电路子图的流程设计图。基于此，通过第一电路图的设计流程图对整体第一电路图进行设计，然后对于每个电路子图的流程设计图按照处理优先级执行，并且基于电路子图的仿真结果是否满足电路子图中第一器件的电学参数的指标，以判断是否调整需要电路子图的中第一器件的电路指标，还是基于处理优先级调用后续电路子图来对应的流程设计图完成仿真，前述每个电路子图的流程设计图用于单独对电路子图执行仿真。
为了便于理解，基于图12所示出的多个电路子图对第一电路图的设计流程图进行介绍，请参阅图13，图13为本申请实施例中第一电路图的设计流程图的一个实施例示意图，如图13所示，电路子图-1为图12中的电路子图501，电路子图-2为图12中的电路子图502，电路子图-3为图12中的电路子图503，电路子图-4为图12中的电路子图504以及电路子图-5为图12中的电路子图505。基于此，首先需要完成电路子图-1的设计流程图，以此类推，完成电路子图-2至电路子图-4的设计流程图，基于图3所示出的第一电路图的连接关系以及图12所示出的多个电路子图的连接关系。
进一步地，完成电路子图-1至电路子图-4的设计流程图连线后，还需要判断是否满足输出级增益，应理解，此处判断是基于图3所示出的第一电路图的连接关系以及图12所示出的多个电路子图的连接关系所加入的判断流程，在实际应用中，对于不同的第一电路图此处还可以存在其他判断条件或者无判断条件，因此此处不应理解为本方案的限定。基于此，在满足输出级增益时，完成电路子图-5的设计流程图，并且在完成电路子图-5的设计流程图后输出第二电路图，然而在不满足输出级增益时，则需要调整每个电路子图中第一器件的电学参数的指标，并且重新进行前述步骤，直至能够满足约束条件。应理解，图12的仅用于理解本方案，而不应理解为本方案的限定。
进一步地，下面基于图12所示出的多个电路子图，对电路子图-1的第一器件的电学参数的指标以及电路子图-5的第一器件的电学参数的指标进行介绍，通过前述实施例可知，系统设计类功能组件内部是一些固化的公式及参数设置，固化的公式及参数设置来自教科书或者由设计人员经验总结输出，也允许设计人员自定义，因此在进行指标分解时，系统设计类功能组件以及会通过每个子图的约束条件以及每个电路子图的调优目标，并调用固化的公式及参数设置对第一电路图的指标进行分解。
示例性地，对于电路子图-1的第一器件的电学参数的指标而言，需要通过固化的公式(前述未示出)并且基于电路子图-1的约束条件以及调优目标对第一电路图的电学参数的指标进行分解，得到电路子图-1的第一器件的电学参数的指标，例如，电路子图-1的约束条件包括效应有效比例，而电路子图-1的调优目标包括输出级增益，电路子图-1(图12中的电路子图501)包括MOS器件M6，负载电容器件CL以及模块对外端口Vout，基于电路子图-1的约束条件以及调优目标对第一电路图的电学参数的指标进行分解，能够得到电路子图-1的第一器件的电学参数的指标。
例如，电路子图-1中的第一器件的电学参数的指标为输出摆动幅度的指标(即模块对外端口Vout的电学参数的指标)、相位裕度的指标(即MOS器件M6的电学参数的指标)以及负载电容的指标(即负载电容器件CL的电学参数的指标)。
其次，电路子图-5的约束条件包括初始电容，初始电容具体为MOS器件M1管的跨导 与增益带宽积相除得到的值，而电路子图-5的调优目标包括输出级增益，电路子图-5(图12中的电路子图505)包括耦合电容器件Cc，通过固化的公式(前述未示出)并且基于电路子图-5的约束条件以及调优目标对第一电路图的电学参数的指标进行分解，得到电路子图-5的第一器件的电学参数的指标，例如，电路子图-5的第一器件的电学参数的指标为输出摆动幅度的指标以及增益带宽积的指标(即耦合电容器件的电学参数的指标)。应理解，前述示例禁用与理解本方案，具体指标需要根据实际情况灵活确定以及分解。
406、基于多个第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性确定每个电路子图中的第二参数。
本实施例中，每个子图也包括多个第一器件之间的连接关系，且每个第一器件包括器件特性。基于步骤405得到的第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性，能够确定每个电路子图中的第二参数。
具体地，基于多个第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性通过公式及仿真判决的方式确定多个第二参数，或者，基于多个第一器件的电学参数的指标，多个第一器件之间的连接关系以及每个第一器件的器件特性通过器件特征库查找表的方式确定多个第二参数。确定每个电路子图中的第二参数与步骤404中确定第一电路图的第二参数的方式类似，在此不再赘述。
407、根据处理优先级从多个电路子图中确定第一电路子图以及第二电路子图。
本实施例中，根据每个电路子图之间的处理优先级从多个电路子图中确定第一电路子图以及第二电路子图，第一电路子图的仿真顺序在第二电路子图的仿真顺序之前，第二电路子图为处理优先级指示的最后一个进行仿真的电路子图。例如，基于图12所示出的多个电路子图，第二电路子图为电路子图505，而第一电路子图可以为电路子图501、电路子图502、电路子图503以及电路子图504中任一电路子图，只要保证第一电路子图的仿真顺序在第二电路子图的仿真顺序之前即可，此处不做限定。
由此可知，步骤406中每个电路子图中的第二参数包括第一电路子图的第二参数以及第二电路子图的第二参数。
408、调用工艺设计工具包PDK对第一电路子图中的每个第一器件进行替换，得到第三电路子图。
本实施例中，先获取包括多个器件模型的工艺设计工具包PDK，然后调用工艺PDK对第一电路子图中的每个第一器件进行替换，得到第三电路子图，此时第三电路子图包括多个第三器件，第三器件为第一器件被工艺PDK中的器件模型替换后的器件，且第三器件的工艺参数为步骤406所确定的第一电路子图的第二参数。具体地，由于工艺PDK中包括多个工艺参数不同的器件模型，基于步骤406所确定的每个电路子图中的第二参数，从工艺PDK中查找工艺参数为第二参数的器件模型，并且将该器件模型替换掉所对应的第一器件，此时能够得到器件参数为第二参数的第三电路子图。
409、对第三电路子图中每个第三器件进行仿真，得到第一电路子图的多个电路仿真结果。
本实施例中，对第三电路子图中每个第三器件进行仿真，得到第一电路子图的多个电路仿真结果，此时第一电路子图的多个电路仿真结果为第三电路子图中每个第三器件进行 仿真后所得到的电学参数。具体地，需要通过电路仿真类功能组件对第三电路子图中每个第三器件进行仿真，且电路仿真类功能组件进行仿真的类型至少为两种，不同类型的仿真用于得到不同的电路仿真结果，应理解，本实施例中仿真类型包括但不限于AC仿真、TRAN仿真以及DC仿真。可选地，还能够通过进行THD仿真所得到的非线性失真值对所进行的仿真行为进行评估，THD值具体通过对所进行的仿真类型、仿真激励及所得到的仿真结果进行计算得到。
进一步地，在得到第一电路子图的多个电路仿真结果后，需要判断第一电路子图的多个电路仿真结果果是否满足第一电路子图的多个第一器件的电学参数的指标，满足则执行步骤410，不满足则执行步骤411。
为了便于理解，下面基于图12所示出的多个电路子图，以及步骤405所示例的电路子图-1的第一器件的电学参数的指标对电路子图-1进行仿真的流程进行详细描述，请参阅图14，图14为本申请实施例中电路子图的流程设计图的一个实施例示意图，如图14所示，在电路子图-1对应的流程设计图中，由于电路子图-1包括MOS器件M6，且电路子图-1的第一器件的电学参数的指标为输出摆动幅度的指标、相位裕度的指标以及负载电容的指标，此时还能够获取电路子图-1的约束条件为输出级增益以及效应有效比例。根据设计人员经验，首先MOS器件M6需要确定工作在饱和区，结合数值计算和器件特性查找表可以得到MOS器件M6工作在饱和区的栅极电压范围。先栅极电压范围进行多点的扫描，并且在扫描式根据器件特性查找表确定MOS器件M6的跨导和输出阻抗，此时通过计算得到实际输出级增益，然后对实际输出级增益是否满足约束条件中的输出级增益进行判断，
基于此，在实际输出级增益不满足约束条件中的输出级增益时，需要调整MOS器件M6的工艺参数，例如MOS器件M6的沟道长度(L)或沟道宽度(W)，并且基于调整后的MOS器件M6的工艺参数，再次确定MOS器件M6的跨导和输出阻抗，并计算得到实际输出级增益，在实际输出级增益满足约束条件中的输出级增益时，将满足约束条件的跨导和输出阻抗进行保存。由于需要对栅极电压范围进行多点扫描，因此在完成对栅极电压范围的多点扫描后，计算所保存的多个跨导和输出阻抗中选择计算所得到功耗最小的值为目标跨导和目标输出阻抗。基于此，在确定目标跨导和目标输出阻抗后，对第三电路子图中每个第三器件进行仿真，得到第一电路子图的多个电路仿真结果，从而能够判断第一电路子图的多个电路仿真结果是否满足第一电路子图的多个第一器件的电学参数的指标。
410、确定第一电路子图的多个电路仿真结果满足第一电路子图的多个第一器件的电学参数的指标，调用工艺PDK对第二电路子图中的每个第一器件进行替换，得到第四电路子图。
本实施例中，在第一电路子图的多个电路仿真结果满足第一电路子图的多个第一器件的电学参数的指标时，能够再次调用工艺PDK对第二电路子图中的每个第一器件进行替换，得到第四电路子图，此时第四电路子图包括多个第三器件，第三器件为第一器件被器件模型替换后的器件，第三器件的工艺参数为第二参数。
具体地，先获取包括多个器件模型的工艺设计工具包PDK，然后调用工艺PDK对第二电路子图中的每个第二器件进行替换，得到第四电路子图，此时第四电路子图包括多个第三器件，第三器件为第二器件被工艺PDK中的器件模型替换后的器件，且第三器件的工艺 参数为步骤406所确定的第二电路子图的第二参数。具体地，由于工艺PDK中包括多个工艺参数不同的器件模型，基于步骤406所确定的每个电路子图中与第二参数对应的第二参数，从工艺PDK中查找工艺参数为第二参数的器件模型，并且将该器件模型替换掉所对应的第二器件，时能够得到器件参数为第二参数的第四电路子图。
411、确定第一电路子图的多个电路仿真结果不满足第一电路子图的多个第一器件的电学参数的指标，并重新确定第一电路子图的第二参数。
本实施例中，在确定第一电路子图的多个电路仿真结果不满足第一电路子图的多个第一器件的电学参数的指标时，将重新确定第一电路子图的第二参数，即重新执行步骤406中重新确定第一电路子图的第二参数，应理解，此时不需要重新确定其他电路子图的第二参数。
412、对第四电路子图中每个第三器件进行仿真，得到第二电路子图的多个电路仿真结果。
本实施例中，对第四电路子图中每个第三器件进行仿真，得到第二电路子图的多个电路仿真结果，此时第二电路子图的多个电路仿真结果为第四电路子图中每个第三器件进行仿真后所得到的电学参数。具体地，需要通过电路仿真类功能组件对第四电路子图中每个第三器件进行仿真，且电路仿真类功能组件进行仿真的类型至少为两种，不同类型的仿真用于得到不同的电路仿真结果，应理解，本实施例中仿真类型包括但不限于AC仿真、TRAN仿真以及DC仿真等。
进一步地，在得到第二电路子图的多个电路仿真结果后，需要判断第二电路子图的多个电路仿真结果果是否满足第二电路子图的多个第一器件的电学参数的指标，满足则执行步骤413，不满足则执行步骤414。
为了便于理解，下面基于图12所示出的多个电路子图，以及步骤405所示例的电路子图-5的第一器件的电学参数的指标对电路子图-5进行仿真的流程进行详细描述，请参阅图15，图15为本申请实施例中电路子图的流程设计图的另一实施例示意图，如图15所示，在电路子图-5对应的流程设计图中，由于电路子图-1包括电容Cc，且电路子图-5的第一器件的电学参数的指标为输出摆动幅度的指标以及增益带宽积的指标，此时电路子图-5的约束条件为初始电容。基于初始电容，此时需要对初始电容进行0.5倍至2倍的遍历，并结合第一电路图中生成SPICE网标进行仿真，不同倍数下初始电容对应的第二电路子图的多个电路仿真结果，从而能够判断第二电路子图的多个电路仿真结果是否满足第二电路子图中的多个第一器件的电学参数的指标。
413、确定第二电路子图的多个电路仿真结果满足第二电路子图的多个第一器件的电学参数的指标，基于第二参数输出第二电路图。
本实施例中，在第二电路子图的多个电路仿真结果满足第二电路子图的多个第一器件的电学参数的指标时，将基于第二参数输出第二电路图，此时第二电路图包括多个第二器件，第二器件的工艺参数为第二参数。具体地，基于图15所示例的流程，由于需要对初始电容进行0.5倍至2倍的遍历，并结合第一电路图中生成SPICE网标进行仿真，因此不同倍数下初始电容对应的第二电路子图的多个电路仿真结果均满足电路子图-5中的第一器件的电学参数的指标中增益带宽积的指标时，将保存相位裕度是最大值时的电容值(第二参 数)，并且输出电容Cc的电容值为该第二参数的第二电路图。
414、确定第二电路子图的多个电路仿真结果不满足第二电路子图的多个第一器件的电学参数的指标，并重新确定第二电路子图的第二参数。
本实施例中，在确定第二电路子图的多个电路仿真结果不满足第二电路子图的多个第一器件的电学参数的指标，并重新确定第二电路子图的第二参数，即重新执行步骤406中重新确定第二电路子图的第二参数，应理解，此时不需要重新确定其他电路子图的第二参数。
在一种可能的实现方式中，电路设计软件框架可将基于前述实施例中所介绍的设计流程图按对应的功能组件及关系转换成具体的计算操作程序，并加载标准库、器件特征库、具体工艺PDK和仿真模型文件、仿真激励等外部输入数据库，软件后台执行程序动作并调用各种电路仿真器执行对应的仿真动作及仿真结果的数据提取，按流程逻辑执行完全部流程动作，输出最终的基于实际工艺的电路图(第二电路图)及基于SPICE仿真结果的评估报告。
在一种可能的实现方式中，电路设计功能组件库能够提供可用流程编辑界面的功能组件及每个功能组件对应功能的软件代码，提供可指定第一电路图对应器件参数。
通过图11以及图11对应的实施例可知，基于工艺PDK中的模型器件完成模拟电路的流程开发后，调用本实施例所介绍的设计流程图(第一电路图的设计流程图和每个电路子图的流程设计图)，即可实现电路的全自动设计。当设计工艺不变化(即工艺PDK不变化)但第一电路图的电学参数的指标调整后，设计人员无需修改第一电路图和设计流程图，只需要改变第一电路图的设计流程图中每个电路子图的电学参数的指标，即可完成重新设计。其次，当设计工艺变化(即工艺PDK变化)，但第一电路图中第一器件的端口数量不变时，只需修改第一电路图中的器件类型，如果器件的端口数量改变，将修改第一电路图的连接关系，此时对设计流程图中的器件端口配置相关变量配置即可完成修改。在完成修改后，生成对应的满足第一电路图的电学参数的指标的第二电路图的输出，以实现设计重用，从而提升电路设计的效率。
本申请实施例提供一种计算机程序产品，所述计算机程序产品包括：计算机程序(也可以称为代码，或指令)，当所述计算机程序被运行时，使得计算机执行上述任一方法实施例中的方法。
本申请还提供了一种电路设计设备，包括至少一个处理器，所述至少一个处理器用于执行存储器中存储的计算机程序，以使得所述电路设计设备执行上述任一方法实施例中的方法。
应理解，上述电路设计设备可以是一个或多个芯片。例如，该电路设计设备可以是现场可编程门阵列(field programmable gate array，FPGA)，可以是专用集成芯片(application specific integrated circuit，ASIC)，还可以是系统芯片(system on chip，SoC)，还可以是中央处理器(central processor unit，CPU)，还可以是网络处理器(network processor，NP)，还可以是数字信号处理电路(digital signal processor，DSP)，还可以是微控制器(micro controller unit，MCU)，还可以是可编程控制器(programmable logic device，PLD)或其他集成芯片。
本申请实施例还提供了一种电路设计设备，包括处理器和通信接口。所述通信接口与所述处理器耦合。所述通信接口用于输入和/或输出信息。所述信息包括指令和数据中的至少一项。所述处理器用于执行计算机程序，以使得所述电路设计设备执行上述任一方法实施例中的方法。应理解，通信接口可以通过同一个硬件逻辑来实现，也可以由不同的硬件逻辑实现，例如，一个硬件接口可以只具有输入或输出功能，或者一个硬件接口可以同时具有输入和输出功能。
本申请实施例还提供了一种电路设计设备，包括处理器和存储器。所述存储器用于存储计算机程序，所述处理器用于从所述存储器调用并运行所述计算机程序，以使得所述电路设计设备执行上述任一方法实施例中的方法。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
应注意，本申请实施例中的处理器可以是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑待处理器件、分立门或者晶体管逻辑待处理器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
可以理解，本申请实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM，DR RAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
根据本申请实施例提供的方法，本申请还提供一种计算机程序产品，该计算机程序产品包括：计算机程序代码，当该计算机程序代码在计算机上运行时，使得该计算机执行图3以及图11所示实施例中的各个单元执行的方法。
根据本申请实施例提供的方法，本申请还提供一种计算机可读存储介质，该计算机可读存储介质存储有程序代码，当该程序代码在计算机上运行时，使得该计算机执行图3以及图11所示实施例中的各个单元执行的方法。
上述各个装置实施例中模块和方法实施例中各个单元完全对应，由相应的模块或单元执行相应的步骤，例如通信单元(收发器)执行方法实施例中接收或发送的步骤，除发送、接收外的其它步骤可以由处理单元(处理器)执行。具体单元的功能可以参考相应的方法实施例。其中，处理器可以为一个或多个。
在本说明书中使用的术语“部件”、“模块”、“系统”等用于表示计算机相关的实体、硬件、固件、硬件和软件的组合、软件、或执行中的软件。例如，部件可以是但不限于，在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。通过图示，在计算设备上运行的应用和计算设备都可以是部件。一个或多个部件可驻留在进程和/或执行线程中，部件可位于一个计算机上和/或分布在2个或更多个计算机之间。此外，这些部件可从在上面存储有各种数据结构的各种计算机可读介质执行。部件可例如根据具有一个或多个数据分组(例如来自与本地系统、分布式系统和/或网络间的另一部件交互的二个部件的数据，例如通过信号与其它系统交互的互联网)的信号通过本地和/或远程进程来通信。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储 在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (14)

  1. 一种电路设计的方法，其特征在于，包括：
    获取第一电路图，其中，所述第一电路图是基于多个第一器件构建的，每个第一器件包括第一参数，所述第一参数为多种工艺下使用的且名称归一化的参数；
    基于所述第一电路图获取多个第一器件的电学参数的指标；
    根据所述多个第一器件的电学参数的指标，确定多个第二参数，其中，所述第二参数为工艺设计工具包PDK包括的参数，所述第二参数与所述第一参数一一对应；
    将所述第一器件包括的第一参数替换为所述第二参数，得到第二器件，其中，所述第二器件包括所述第二参数；
    输出多个所述第二器件构建的第二电路图。
  2. 根据权利要求1所述的方法，其特征在于，所述第一电路图包括多个第一器件之间的连接关系，且每个第一器件包括器件特性，所述多个第一器件之间的连接关系为多个第一器件的端口之间用导线连接后所形成的拓扑关系，所述第一器件的器件特性为第一器件的电学参数；
    所述基于所述第一电路图获取多个第一器件的电学参数的指标，包括：
    获取第一电路图的电学参数的指标；
    基于所述多个第一器件之间的连接关系以及每个第一器件的器件特性对所述第一电路图的电学参数的指标进行分解，得到所述多个第一器件的电学参数的指标。
  3. 根据权利要求2所述的方法，其特征在于，所述根据所述多个第一器件的电学参数的指标，确定多个第二参数，包括：
    基于所述多个第一器件的电学参数的指标，所述多个第一器件之间的连接关系以及每个第一器件的器件特性通过公式及仿真判决的方式确定所述多个第二参数；
    或，
    基于所述多个第一器件的电学参数的指标，所述多个第一器件之间的连接关系以及每个第一器件的器件特性通过器件特征库查找表的方式确定所述多个第二参数。
  4. 根据权利要求1至3中任一项所述的方法，其特征在于，在所述将所述第一器件包括的第一参数替换为所述第二参数，得到第二器件之前，所述方法还包括：
    基于所述多个第二参数对所述第一电路图进行仿真，得到所述第一电路图的多个电路仿真结果，其中，所述第一电路图的多个电路仿真结果为所述第一电路图中每个第一器件进行仿真后所得到的电学参数；
    确定所述第一电路图的多个电路仿真结果满足所述多个第一器件的电学参数的指标。
  5. 根据权利要求4中所述的方法，其特征在于，所述基于所述多个第二参数对所述第一电路图进行仿真，得到所述第一电路图的多个电路仿真结果，包括：
    获取工艺设计工具包PDK，其中，所述工艺PDK包括多个器件模型；
    调用所述工艺PDK对所述第一电路图中的每个第一器件进行替换，得到第三电路，其中，所述第三电路包括多个第三器件，所述第三器件为所述第一器件被器件模型替换后的器件，所述第三器件的工艺参数为所述第二参数；
    对所述第三电路中每个第三器件进行仿真，得到所述第一电路图的多个电路仿真结果。
  6. 根据权利要求1所述的方法，其特征在于，所述方法还包括：
    对所述第一电路图进行划分，以得到多个电路子图，其中，所述电路子图包括至少一个第一器件，多个电路子图之间存在处理优先级，所述处理优先级指示多个电路子图进行仿真的顺序。
  7. 根据权利要求6所述的方法，其特征在于，所述方法还包括：
    获取每个电路子图的约束条件以及每个电路子图的调优目标，其中，所述约束条件为电路子图中包含的第一器件的电学参数的变化范围，所述调优目标为电路子图的电学参数的目标值；
    所述基于所述第一电路图获取多个第一器件的电学参数的指标，包括：
    获取第一电路图的电学参数的指标；
    基于每个子图的约束条件以及每个电路子图的调优目标对所述第一电路图的电学参数的指标进行分解，得到所述多个第一器件的电学参数的指标。
  8. 根据权利要求7所述的方法，其特征在于，每个子图包括多个第一器件之间的连接关系，且每个第一器件包括器件特性，所述多个第一器件之间的连接关系为多个第一器件的端口之间用导线连接后所形成的拓扑关系，所述第一器件的器件特性为第一器件的电学参数；
    所述根据所述多个第一器件的电学参数的指标，确定多个第二参数，具体包括：
    基于所述多个第一器件的电学参数的指标，所述多个第一器件之间的连接关系以及每个第一器件的器件特性通过公式及仿真判决的方式确定所述多个第二参数；
    或，
    基于所述多个第一器件的电学参数的指标，所述多个第一器件之间的连接关系以及每个第一器件的器件特性通过器件特征库查找表的方式确定所述多个第二参数。
  9. 根据权利要求6至8中任一项所述的方法，其特征在于，所述多个电路子图包括第一电路子图以及第二电路子图，所述第一电路子图的仿真顺序在所述第二电路子图的仿真顺序之前，所述第二电路子图为所述处理优先级指示的最后一个进行仿真的电路子图；
    在所述将所述第一器件包括的第一参数替换为所述第二参数，得到第二器件之前，所述方法还包括：
    根据所述处理优先级从所述多个电路子图中确定所述第一电路子图以及所述第二电路子图；
    基于所述多个第二参数对所述第一电路子图进行仿真，得到所述第一电路子图的多个电路仿真结果，其中，所述第一电路子图的多个电路仿真结果为所述第一电路子图中每个第一器件进行仿真后所得到的电学参数；
    确定所述第一电路子图的多个电路仿真结果满足所述多个第一器件的电学参数的指标；
    基于所述多个第二参数对所述第二电路子图进行仿真，得到所述第二电路子图的多个电路仿真结果，其中，所述第二电路子图的多个电路仿真结果为所述第二电路子图中每个第一器件进行仿真后所得到的电学参数；
    确定所述第二电路子图的多个电路仿真结果满足所述多个第一器件的电学参数的指 标。
  10. 根据权利要求9中所述的方法，其特征在于，所述基于所述多个第二参数对所述第一电路子图进行仿真，得到所述第一电路子图的多个电路仿真结果，包括：
    获取工艺设计工具包PDK，其中，所述工艺PDK包括多个器件模型；
    调用所述工艺PDK对所述第一电路子图中的每个第一器件进行替换，得到第三电路子图，其中，所述第三电路子图包括多个第三器件，所述第三器件为所述第一器件被器件模型替换后的器件，所述第三器件的工艺参数为所述第二参数；
    对所述第三电路子图中每个第三器件进行仿真，得到所述第一电路子图的多个电路仿真结果；
    所述基于所述多个第二参数对所述第二电路子图进行仿真，得到所述第二电路子图的多个电路仿真结果，包括：
    获取工艺设计工具包PDK，其中，所述工艺PDK包括多个器件模型；
    调用所述工艺PDK对所述第二电路子图中的每个第一器件进行替换，得到第四电路子图，其中，所述第四电路子图包括多个第三器件，所述第三器件为所述第一器件被器件模型替换后的器件，所述第三器件的工艺参数为所述第二参数；
    对所述第四电路子图中每个第三器件进行仿真，得到所述第二电路子图的多个电路仿真结果。
  11. 根据权利要求1至10任一项所述的方法，其特征在于，在所述获取第一电路图之前，所述方法还包括：
    提供电路输入界面，以通过所述电路输入界面接收电路输入操作；
    在所述获取第一电路图的电学参数的指标之前，所述方法还包括：
    提供流程编辑界面，以通过所述流程编辑界面接收指标输入操作；
    所述方法还包括：
    提供结果显示界面，以通过所述结果显示界面显示所述第二电路图以及所述第一电路图的多个电路仿真结果。
  12. 一种电路设计设备，其特征在于，包括：
    至少一个处理器和输入输出接口通信接口；
    所述处理器与所述通信接口耦合；
    所述处理器通过运行存储在存储器中的代码执行如权利要求1至11中任一项所述的方法。
  13. 一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有指令，当所述指令在计算机或处理器上运行时，使得所述计算机或所述处理器执行如权利要求1至11中任一项所述的方法。
  14. 一种计算机程序产品，其特征在于，所述计算机程序产品包括指令，当所述指令在计算机或处理器上运行时，使得所述计算机或所述处理器执行如权利要求1至11中任一项所述的方法。
CN202180095758.6A 2021-06-25 2021-06-25 一种电路设计方法以及相关设备 Pending CN116997901A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/102391 WO2022267010A1 (zh) 2021-06-25 2021-06-25 一种电路设计方法以及相关设备

Publications (1)

Publication Number Publication Date
CN116997901A true CN116997901A (zh) 2023-11-03

Family

ID=84544014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180095758.6A Pending CN116997901A (zh) 2021-06-25 2021-06-25 一种电路设计方法以及相关设备

Country Status (4)

Country Link
US (1) US20240135075A1 (zh)
EP (1) EP4325391A4 (zh)
CN (1) CN116997901A (zh)
WO (1) WO2022267010A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116187224B (zh) * 2023-04-27 2023-07-18 芯耀辉科技有限公司 一种制程设计套件器件库及设计迁移方法
CN117553571B (zh) * 2024-01-11 2024-04-02 宝鸡宝钛装备科技有限公司 一种高温合金熔炼波形采集装置
CN118095159A (zh) * 2024-04-08 2024-05-28 广州泓锐信息技术有限公司 基于Arduino的电路仿真方法及仿真系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8645878B1 (en) * 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
JP2017068646A (ja) * 2015-09-30 2017-04-06 株式会社ジーダット 回路設計装置、方法、プログラム及び記録媒体
CN109635488B (zh) * 2018-12-26 2020-05-12 南京九芯电子科技有限公司 一种平板显示集成电路工艺设计方法及工具
CN112417803B (zh) * 2020-12-02 2024-02-06 苏州复鹄电子科技有限公司 一种基于人工智能算法的模拟集成电路设计参数自动优化方法

Also Published As

Publication number Publication date
EP4325391A4 (en) 2024-06-19
WO2022267010A1 (zh) 2022-12-29
US20240135075A1 (en) 2024-04-25
EP4325391A1 (en) 2024-02-21

Similar Documents

Publication Publication Date Title
CN116997901A (zh) 一种电路设计方法以及相关设备
Koziel et al. A space-mapping framework for engineering optimization—Theory and implementation
JP2954894B2 (ja) 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置
US7367006B1 (en) Hierarchical, rules-based, general property visualization and editing method and system
US20040243373A1 (en) Electromagnetic/circuit co-simulation and co-optimization with parametric layout components
CN105677846B (zh) 推荐系统及其构建方法
JP2001256271A (ja) 不要輻射解析方法および装置
CN112214210A (zh) 后勤业务规则引擎及其配置方法、装置、设备和存储介质
CN116911227B (zh) 一种基于硬件的逻辑映射方法、装置、设备及存储介质
CN109214023B (zh) 一种工艺设计工具包的测试方法及装置
US10467366B2 (en) Methods and systems for simulating high-speed link designs
CN116502596A (zh) 芯片功耗评估方法、功耗模型的生成方法和计算机设备
US11694091B2 (en) Creation of scope definitions
CN114741085A (zh) 数据处理方法、装置、设备及存储介质
CN114117985A (zh) 集成运放的智能验证方法、系统、介质及终端设备
US10817631B1 (en) Low-dropout regulator and charge pump modeling using frequency-domain fitting methods
CN110851665B (zh) 标定信息提取方法、装置、电子设备及存储介质
US8918749B2 (en) Integrated circuit schematics having imbedded scaling information for generating a design instance
US9773080B2 (en) Thermal simulation device and method
CN112560413A (zh) 基于配置模式的报表扩展方法、装置和设备
US8904325B2 (en) Verification test set and test bench map maintenance
US9064070B2 (en) Indicator-based product design optimization to find defective and non-defective status
US8131521B1 (en) Block specific harmonic balance analysis system
CN110674179A (zh) 一种查询接口的生成方法、装置及介质
US20090024377A1 (en) System and Method for Modeling Semiconductor Devices Using Pre-Processing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination