CN109635488B - 一种平板显示集成电路工艺设计方法及工具 - Google Patents

一种平板显示集成电路工艺设计方法及工具 Download PDF

Info

Publication number
CN109635488B
CN109635488B CN201811600122.9A CN201811600122A CN109635488B CN 109635488 B CN109635488 B CN 109635488B CN 201811600122 A CN201811600122 A CN 201811600122A CN 109635488 B CN109635488 B CN 109635488B
Authority
CN
China
Prior art keywords
file
panel display
parameter
integrated circuit
flat panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811600122.9A
Other languages
English (en)
Other versions
CN109635488A (zh
Inventor
牛欢欢
朱能勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huada Jiutian Information Technology Co.,Ltd.
Original Assignee
Nanjing Jiuxin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Jiuxin Electronic Technology Co ltd filed Critical Nanjing Jiuxin Electronic Technology Co ltd
Priority to CN201811600122.9A priority Critical patent/CN109635488B/zh
Publication of CN109635488A publication Critical patent/CN109635488A/zh
Application granted granted Critical
Publication of CN109635488B publication Critical patent/CN109635488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种平板显示集成电路工艺设计方法，包括以下步骤：1）设计不同宽、长比器件，并进行TFT特性测试，提取所述不同宽、长比器件的模拟仿真模型和角模型；2）制定流程的设计规范；3）生成基础器件的符号视图和门级子电路的示意图和符号视图；4）设计可变参数单元的版图；5）开发工艺层技术文件；6）开发验证文件，并对开发的参数单元进行交叉验证。本发明的平板显示集成电路工艺设计方法及工具，通过CDF参数设置自动生成对应的网表，简化了仿真验证的流程；避免了后期验证中版图和原理图检查不一致的现象。

Description

一种平板显示集成电路工艺设计方法及工具
技术领域
本发明涉及集成电路技术领域，特别是涉及一种平板显示集成电路工艺设计方法及工具包。
背景技术
液晶显示产品中一般都包括显示单元、驱动电路单元、电源管理单元等。目前主流的液晶平板显示工艺一般只针对显示单元，驱动电路和电源管理电路都使用IC 集成电路设计。随着液晶平板显示工艺的不断进步，把液晶面板的驱动电路和显示电路集成在液晶玻璃面板上生产，可以更大的提高液晶面板电路的集成度，短液晶面板电路设计的周期，减少电路设计的错误率，提高电路效率，节约制造成本。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种平板显示集成电路工艺设计方法及工具，可以简化仿真验证的流程，使原理图和版图具有更高的一致性。
为实现上述目的，本发明提供的平板显示集成电路工艺设计方法，包括以下步骤：
1）设计不同宽、长比器件，并进行TFT特性测试，提取所述不同宽、长比器件的模拟仿真模型和角模型；
2）制定流程的设计规范；
3）生成基础器件的符号视图和门级子电路的示意图和符号视图；
4）设计可变参数单元的版图；
5）开发工艺层技术文件；
6）开发验证文件，并对开发的参数单元进行交叉验证。
进一步地，步骤1）所述的获取所述不同宽、长比器件的角模型，进一步包括，
结合TFT特性测试，得到工艺波动；
提取器件的角模型；
其中，所述工艺波动，包括，Vth波动范围、Ion波动范围，以及Ioff波动范围。
进一步地，所述步骤2），进一步包括，
制定所述器件的模型名称、原理图上显示的参数、仿真后反标的参数信息、影响版图变化的参数变量、参数的最大最小值范围，以及仿真参数的计算公式。
进一步地，所述步骤3）进一步包括，
定义器件的CDF参数，Callback函数，并导出正确的仿真网表信息。
进一步地，所述步骤4）进一步包括，
根据工艺尺寸、CDF参数变量，设计可变参数单元的版图；
定义Schematic driven Layout时需要对应的terminal、pin信息。
进一步地，步骤5）所述工艺层技术文件，包括，工艺层次编号、层次显示，以及工艺中对布局布线的最小尺寸定义。
更进一步地，步骤6）所述开发验证文件，是根据EDA工具的语法，开发对应的验证文件；所述验证文件，包括，DRC文件、LVS文件，以及RCX runset文件。
为实现上述目的，本发明还提供一种平板显示集成电路工艺设计工具，包括，工艺设计规则文件、工艺技术文件、模型仿真文件、可变参数化器件单元库、工艺设计规则检查验证文件、版图原理图一致性检查文件、寄生电阻电容参数提取文件、说明文档、全局化变量开发单元、器件调整参数定义单元，以及单元器件参数回调单元，其中，
所述工艺技术文件，包括工艺层次信息；
所述全局化变量开发单元，其开发P Cell 的全局化变量；
所述器件调整参数定义单元，其定义器件调整的参数；
所述单元器件参数回调单元，其限制每个参数的设置范围和类型。
进一步地，所述全局化变量开发单元，其用于对应工艺文件的器件尺寸定义、grid定义，方块电阻值和电容值定义。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行如上文所述的平板显示集成电路工艺设计方法步骤。
本发明的平板显示集成电路工艺设计方法及工具，具有以下有益效果：
1）器件的仿真用到的参数也可以通过CDF 参数设置自动生成对应的网表，简化仿真验证的流程。
2）版图可以很好的继承电路原理图设计的连接关系和参数设置，避免后期验证中，版图和原理图检查不一致，却很难定位错误的问题。
3）针对门级可变参数单元(Nand, Nor, Tran, INV等)，通过调用MOS基本单元，以sub-circuit方式来设计原理图符号和版图单元，满足FPD 设计中的数字电路设计。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的平板显示集成电路工艺设计方法流程图；
图2为根据本发明的平板显示集成电路工艺设计工具结构示意图；
图3为根据本发明的平板显示集成电路工艺设计包开发流程图；
图4为传统液晶平板显示电路系统框图；
图5为液晶平板显示电路集成后的系统框图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的平板显示集成电路工艺设计方法流程图，如图1所示，本发明的平板显示集成电路工艺设计方法包括：
首先，在步骤101，设计至少一种规格的组合器件，测试器件TFT特性。该步骤中，设计不同宽（W）/长（L）组合器件，测试器件TFT特性。
在步骤102，提取组合器件的精确模拟仿真模型。该步骤中，首先要根据工艺规则，以及客户需求来设计器件的测试版图，流片过程中，对参数做Split以cover不同corner，流片后在对wafer上不同位置的器件进行I-V，C-V测试，高低温测试等，最后把测试的原始数据导入模型提取软件，并输入Process的基本信息，由软件完成参数提取并输出SPICEModel。提取出满足集成电路设计中不同宽/长比器件精确模拟仿真的模型。
在步骤103，结合组合器件测试的工艺波动，获取平板显示器的角模型（Cornermodel）。该步骤中，结合测试所得工艺波动，如Vth波动范围，Ion波动范围，Ioff波动范围，提取FPD器件的Corner model。
在步骤104，根据工艺信息制定流程的设计规范。该步骤中，根据液晶平板显示单元的工艺信息，制定PDK的设计规范（Spec），包括：制定所述器件的模型名称，原理图上显示的参数，仿真后反标的参数信息，影响版图变化的参数变量，参数的最大最小值范围和仿真参数的计算公式。
在步骤105，生成基础器件的符号视图和门级子电路的示意图和符号视图。该步骤中，生成基础器件的symbol view，以及门级sub-circuit电路的schematic view 和symbolview。
在步骤106，定义组合器件的组合描述格式参数和回调函数，并导出正确的仿真网表信息。该步骤中，定义器件的CDF参数，Callback函数，并能导出正确的仿真网表信息。
在步骤107，根据所述工艺信息和所述器件的组合描述格式参数，设计可变参数单元的版图，定义所述版图设计示意图的相关信息。该步骤中，根据工艺尺寸，CDF参数变量，设计可变参数单元的版图，定义Schematic driven Layout时需要对应的terminal，pin信息。
在步骤108，开发工艺层技术文件，包括，开发工艺层次编号，层次显示，和定义所述工艺中布局布线的最小尺寸。
在步骤109，开发验证文件，并对开发的参数单元（Pcell：Parameterized Cell）进行交叉验证。该步骤中，根据EDA工具的语法，开发对应的验证文件（DRC，LVS，RCX runset），并对开发的Pcell进行交叉验证。其中，DRC 验证文件包括：运行设置选择控制选项，工艺层次处理命令（用于生成规则文件中所要应用到的层次，包括原始层和衍生层），每一条工艺规则的逻辑定义命令（工艺各层的宽度，相同层次的间距和不同层次的间距，以及不同层次的包含关系等）；LVS验证文件包括：工艺原始层，识别层，器件端口层的定义及各层次的连接关系，版图中器件提取的定义，以及器件尺寸测量的规则，以保证电路原理图设计和版图设计中的一致性； RCX 文件包括：对应工艺的参数(金属的厚度，金属层的方块电阻值，介质层的厚度，介质层的介电常数等)，工艺效应系数（比如线宽增大效应，温度系数等），工艺寄生电阻和电容参数的查表。
液晶平板显示PDK（Process Design Kit）中针对每个基础器件，都有对应的可变参数单元（Parameterized Cell），它的原理图符号单元与仿真单元，版图单元都共用同一套控制Cell的CDF (Component Description Format) 参数。器件的仿真用到的参数也可以通过CDF 参数设置自动生成对应的网表，简化仿真验证的流程。另外，版图可以很好的继承电路原理图设计的连接关系和参数设置，避免后期验证中，版图和原理图检查不一致，却很难定位错误的问题。
针对门级可变参数单元(Nand, Nor, Tran, INV等)，通过调用MOS基本单元，以sub-circuit方式来设计原理图符号和版图单元，满足FPD 设计中的数字电路设计。
图2为根据本发明的平板显示集成电路工艺设计工具结构示意图，如图2所示，本发明的平板显示集成电路工艺设计工具（PDK），包括，工艺设计规则文件（Design Rule）、工艺技术文件（Techfile）、模型仿真文件（Spice Model）、可变参数化器件单元库（PCelllibraray）、工艺设计规则检查验证文件（DRC Runset）、版图原理图一致性检查文件（LVSRunset）、寄生电阻电容参数提取文件（RCX Runset）、说明文档（documents）、全局化变量开发单元（Global Parameter）、器件调整参数定义单元（CDF Parameter），以及单元器件参数回调单元（Callback Function），其中，
工艺技术文件，包括工艺层次信息。
全局化变量开发单元，开发PCell的全局化变量，包括对应工艺文件的器件尺寸定义，grid定义，方块电阻值，电容值定义等。
器件调整参数定义单元，定义器件调整的参数（Component DescriptionFormat）。
单元器件参数回调单元，用来限制每个参数的设置范围和类型。
可变参数化器件单元库，包括，器件的原理图单元（Symbol.view）、器件的LVS 视图单元（Aucdl.view）、器件的Spectre 格式仿真视图单元（Spectre.view）、器件的Hspice格式仿真视图单元（Hspice.view）、器件的后仿真反标单元（Ivpcell.view）、器件的版图单元（Layout.view）、单元库的二进制工艺文件（Techfile.db）、单元库启动初始化设置文件（Lib Initial File），以及器件在单元库中分类定义文件（Category File）。
图3为根据本发明的平板显示集成电路工艺设计工具开发流程图，如图3所示，FPDPDK 开发的流程：Design Rule -> Techfile -> DRC -> Model -> LVS -> RCX ->PCell。
由于液晶平板显示的电路主要是关注电路中的开启关闭液晶阵列电压，以及setup、hold等时序特性，偏向于是数模混合的应用，所以PDK开发除了包含以上常规IC PDK的基础device 器件外，还有与门，非门，与非门，或非门等门级器件单元。
图4为传统液晶平板显示电路系统框图，如图4所示，分为IC工艺和FPD工艺。
图5为液晶平板显示电路集成后的系统框图，如图5所示，只用到FPD工艺。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行如上文所述的平板显示集成电路工艺设计方法步骤。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种平板显示集成电路工艺设计方法，包括以下步骤：
1）设计不同宽、长比器件，测试所述器件TFT特性，提取所述器件的模拟仿真模型，结合所述器件TFT特性测试的工艺波动，获取平板显示器的角模型；
2）根据工艺信息制定流程的设计规范；
所述步骤2），进一步包括，制定所述器件的模型名称、原理图上显示的参数、仿真后反标的参数信息、影响版图变化的参数变量、参数的最大最小值范围，以及仿真参数的计算公式；
3）生成基础器件的符号视图和门级子电路的示意图和符号视图；
4）根据所述工艺信息和所述器件的组合描述格式参数，设计可变参数单元的版图；
5）开发工艺层技术文件；
6）开发验证文件，并对开发的参数单元进行交叉验证。
2.根据权利要求1所述的平板显示集成电路工艺设计方法，其特征在于，所述步骤3）进一步包括，
定义所述器件的CDF参数，Callback函数，并导出正确的仿真网表信息。
3.根据权利要求1所述的平板显示集成电路工艺设计方法，其特征在于，所述步骤4）进一步包括，
定义Schematic driven Layout时需要对应的terminal、pin信息。
4.根据权利要求1所述的平板显示集成电路工艺设计方法，其特征在于，步骤5）所述工艺层技术文件，包括，工艺层次编号、层次显示，以及工艺中对布局布线的最小尺寸定义。
5.根据权利要求1所述的平板显示集成电路工艺设计方法，其特征在于，步骤6）所述开发验证文件，是根据EDA工具的语法，开发对应的验证文件；所述验证文件，包括，DRC文件、LVS文件，以及RCX runset文件。
6.一种平板显示集成电路工艺设计工具，采用权利要求1-5任一项所述方法进行平板显示集成电路的工艺设计，其特征在于，包括，工艺设计规则文件、工艺技术文件、模型仿真文件、可变参数化器件单元库、工艺设计规则检查验证文件、版图原理图一致性检查文件、寄生电阻电容参数提取文件、说明文档、全局化变量开发单元、器件调整参数定义单元，以及单元器件参数回调单元，其中，
所述工艺技术文件，包括工艺层次信息；
所述全局化变量开发单元，其开发P Cell 的全局化变量；
所述器件调整参数定义单元，其定义器件调整的参数；
所述单元器件参数回调单元，其限制每个参数的设置范围和类型。
7.根据权利要求6所述的平板显示集成电路工艺设计工具，其特征在于，所述全局化变量开发单元，其用于对应工艺文件的器件尺寸定义、grid定义，方块电阻值和电容值定义。
8.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1至5任一项所述的平板显示集成电路工艺设计方法步骤。
CN201811600122.9A 2018-12-26 2018-12-26 一种平板显示集成电路工艺设计方法及工具 Active CN109635488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811600122.9A CN109635488B (zh) 2018-12-26 2018-12-26 一种平板显示集成电路工艺设计方法及工具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811600122.9A CN109635488B (zh) 2018-12-26 2018-12-26 一种平板显示集成电路工艺设计方法及工具

Publications (2)

Publication Number Publication Date
CN109635488A CN109635488A (zh) 2019-04-16
CN109635488B true CN109635488B (zh) 2020-05-12

Family

ID=66077761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811600122.9A Active CN109635488B (zh) 2018-12-26 2018-12-26 一种平板显示集成电路工艺设计方法及工具

Country Status (1)

Country Link
CN (1) CN109635488B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111681580A (zh) * 2020-07-01 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板设计方法、装置及电子设备
CN112270146B (zh) * 2020-10-28 2024-05-24 中国科学院微电子研究所 工艺设计工具包开发方法、装置、电子设备及存储介质
CN115989576A (zh) * 2020-11-30 2023-04-18 华为技术有限公司 电路版图的识别方法及识别设备
CN112416362B (zh) * 2020-12-11 2022-06-21 北京华大九天科技股份有限公司 一种pdk编译功能的实现方法
CN112507641B (zh) * 2020-12-17 2022-07-05 中科芯云微电子科技有限公司 一种集成电路交替式验证方法及系统
CN113515913B (zh) * 2021-03-19 2023-10-24 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 一种stt-mram相关电路的磁性工艺设计方法
CN113050389B (zh) * 2021-03-30 2022-12-02 长鑫存储技术有限公司 光刻工艺条件添加方法及装置、设计系统、介质和设备
EP4325391A4 (en) * 2021-06-25 2024-06-19 Huawei Tech Co Ltd CIRCUIT DESIGN METHOD AND ASSOCIATED DEVICE
CN115147094B (zh) * 2022-09-01 2022-12-27 中国电子科技集团公司信息科学研究院 异构集成微系统工艺库开发平台的开发方法及建设方法
CN115131007B (zh) * 2022-09-01 2022-11-29 中国电子科技集团公司信息科学研究院 异构集成微系统工艺库开发平台的过程管理方法及装置
CN116306540A (zh) * 2023-03-10 2023-06-23 北京华大九天科技股份有限公司 数据处理装置及方法、服务器和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102368276A (zh) * 2011-09-14 2012-03-07 天津蓝海微科技有限公司 一种自动验证电学规则文件正确性的流程方法
CN102591997A (zh) * 2011-01-05 2012-07-18 上海华虹Nec电子有限公司 多电压芯片设计的版图和原理图一致性比较方法
CN105740487A (zh) * 2014-12-09 2016-07-06 中芯国际集成电路制造(上海)有限公司 基于工艺设计包的版图与原理图一致性验证方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831271B1 (ko) * 2006-08-16 2008-05-22 동부일렉트로닉스 주식회사 물리적 레이어의 프로그램적 생성을 통한 물리적 레이아웃 데이터를 변경하는 방법
US8060843B2 (en) * 2008-06-18 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Verification of 3D integrated circuits
CN102402631B (zh) * 2010-09-10 2013-04-17 北京华大九天软件有限公司 一种集成电路层次网表比较方法
US8402404B1 (en) * 2011-11-17 2013-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked die interconnect validation
CN103136400A (zh) * 2011-12-03 2013-06-05 上海北京大学微电子研究院 互联线rc工艺角建模方法
CN103678742A (zh) * 2012-09-17 2014-03-26 北京华大九天软件有限公司 一种集成电路版图连接错误的高效调试方法
CN104750899B (zh) * 2013-12-31 2018-04-17 上海华虹宏力半导体制造有限公司 双极型晶体管的参数提取方法
CN108647390B (zh) * 2018-01-31 2022-04-22 深圳大学 标准单元库设计方法、设计装置、标准单元库和cmos图像传感芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102591997A (zh) * 2011-01-05 2012-07-18 上海华虹Nec电子有限公司 多电压芯片设计的版图和原理图一致性比较方法
CN102368276A (zh) * 2011-09-14 2012-03-07 天津蓝海微科技有限公司 一种自动验证电学规则文件正确性的流程方法
CN105740487A (zh) * 2014-12-09 2016-07-06 中芯国际集成电路制造(上海)有限公司 基于工艺设计包的版图与原理图一致性验证方法

Also Published As

Publication number Publication date
CN109635488A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
CN109635488B (zh) 一种平板显示集成电路工艺设计方法及工具
US8117576B2 (en) Method for using an equivalence checker to reduce verification effort in a system having analog blocks
US9665676B2 (en) Integrated circuit design system
US7016794B2 (en) Floor plan development electromigration and voltage drop analysis tool
CN102870119B (zh) 用于电子设计自动化的单元延迟改变的建模
US9342647B2 (en) Integrated circuit design method and apparatus
US9754070B2 (en) Path-based floorplan analysis
US20220004689A1 (en) Unified material-to-systems simulation, design, and verification for semiconductor design and manufacturing
EP1989647A1 (en) Computation of electrical properties of an ic layout
CN104933214B (zh) 集成电路设计方法和装置
CN103838894A (zh) 一种pdk自动测试实现方法
US8799850B2 (en) Simulation-based design state snapshotting in electronic design automation
CN110619137A (zh) 针对电压降的时序分析方法及应用
CN109214023B (zh) 一种工艺设计工具包的测试方法及装置
US8627253B2 (en) Method for substrate noise analysis
US7340697B2 (en) Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies
US20170046470A1 (en) Process design kit for efficient and accurate mismatch simulation of analog circuits
US7890914B2 (en) Layout data reduction for use with electronic design automation tools
CN117709017A (zh) 一种集成电路器件的紧凑模型提取方法
US20110301922A1 (en) Equivalent circuit simulation system and method
TWI775299B (zh) 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法
US20110078649A1 (en) Wafer layout assisting method and system
US10242135B2 (en) Testbench chaining for multiple blocks in hierarchical circuit design
CN109657384B (zh) 一种tft模型参数的提取方法
CN114580326A (zh) 用于器件功能仿真中的网表导出方法、服务器和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 2305, Yingying building, No. 99, Tuanjie Road, yanchuang Park, Nanjing area, China (Jiangsu) pilot Free Trade Zone, Nanjing, Jiangsu Province

Patentee after: Nanjing Huada Jiutian Technology Co., Ltd

Address before: 210032 8 Floor, Block A, Chuangzhi Building, 17 Xinghuo Road, Jiangbei New Area, Nanjing, Jiangsu Province

Patentee before: NANJING JIUXIN ELECTRONIC TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201221

Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Shanghai Huada Jiutian Information Technology Co.,Ltd.

Address before: Room 2305, Yingying building, No. 99, Tuanjie Road, yanchuang Park, Nanjing area, China (Jiangsu) pilot Free Trade Zone, Nanjing, Jiangsu Province

Patentee before: Nanjing Huada Jiutian Technology Co., Ltd