CN102915385A - 一种基于时域梯形法差分的互连线模型降阶方法 - Google Patents
一种基于时域梯形法差分的互连线模型降阶方法 Download PDFInfo
- Publication number
- CN102915385A CN102915385A CN2011102214995A CN201110221499A CN102915385A CN 102915385 A CN102915385 A CN 102915385A CN 2011102214995 A CN2011102214995 A CN 2011102214995A CN 201110221499 A CN201110221499 A CN 201110221499A CN 102915385 A CN102915385 A CN 102915385A
- Authority
- CN
- China
- Prior art keywords
- time domain
- domain
- time
- trapezoidal
- nonhomogeneous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明属集成电路领域,涉及一种基于时域梯形法差分的互连线模型降阶方法。该方法包括:在读取互连线电路的特性数据并利用改进节点电压法建立对应的时域方程后;用梯形法对互连线电路时域方程离散得非齐次递推关系;用非齐次Arnoldi算法构造投影矩阵,再用投影矩对互连线电路的时域方程进行合同变换得降阶系统;最后用梯形法对降阶系统离散求得时域输出。本发明能保证时域梯形法差分后降阶系统和原始系统的状态变量的匹配,保证时域降阶精度,和降阶过程的数值稳定性及降阶系统的无源性。比现有时域模型降阶方法计算复杂度极大降低,比频域降阶方法在时域具有更高的精度。
Description
技术领域
本发明属于集成电路领域,涉及一种基于时域梯形法差分的互连线模型降阶方法,具体涉及一种可对互连线电路进行快速仿真的模型降阶方法。
技术背景
随着集成电路技术的高速发展,集成电路工作频率达到数GHz,单片集成电路晶体管数目达到数亿,特征尺寸也已进入22纳米。互连线延时已超过器件延时成为决定集成电路性能的主要因素。
研究显示,互连线系统规模可达数万到数十万规模,直接分析如此大规模的电路,非常耗时甚至不可能。通过寻找一个能足够精确描述互连线电路输入输出行为的小规模降阶系统来代替原始大规模系统的模型降阶方法可有效降低互连线分析的复杂度。模型降阶方法寻找的降阶系统要求在数学上精确逼近原始系统,同时保持原始系统的重要物理特性如无源性、稳定性等。
传统的模型降阶方法包括时域模型降阶法和频域模型降阶法两种。在互连线模型降阶中最为成熟的频域模型降阶方法基于矩匹配的思想,通过匹配若干个降阶系统和原始系统传递函数的Taylor展开系数(矩)来实现模型降阶[1-5]。其典型代表PRIMA[4]通过Krylov子空间方法来构造投影矩阵,利用投影矩阵对原互连线系统进行变换得到降阶系统,实现了降阶系统和原始系统的隐式矩匹配,具有数值稳定、保持无源性的特性。
频域模型降阶方法研究已较为成熟,但是对于电路而言,研究者更关注的是其时域行为,频域逼近的误差转换到时域会放大,频域很小的误差在时域可能会产生很大的误差。因此,直接在时域进行降阶的时域模型降阶方法近年来也被提出来以提高降阶系统在时域的逼近精度[6-7]。这些时域模型降阶方法在时域利用正交基函数对系统状态变量展开,求得展开系数矩阵后,利用展开系统矩阵构造投影矩阵,进而对时域系统矩阵进行降阶。在文献[6]中,提出了切比雪夫多项式展开方法及一般正交多项式展开方法。与频域的降阶方法相比,在得到相同规模的降阶系统时,切比雪夫法有更高的效率和精度。文献[7]提出了基于小波配置的时域模型降阶方法,进一步提高了时域模型降阶方法的效率和精度。但上述的时域模型降阶方法在求解正交多项式展开系统时复杂度过高,难以对大规模系统进行模型降阶。
与本发明相关的现有技术参考文献有:
[1]L.T.Pillage and R.A.Rohrer,“Asymptotic waveform evaluation for timing analysis,”IEEETrans.Computer-Aided Design,vol.9,pp.352-366,Apr.1990.
[2]P.Feldmann and R.W.Freund,“Efficient linear circuit analysis by Padévia Lanczos process,”IEEE Trans.Computer-Aided Design,vol.14,pp.639-649,May 1995.
[3]Silveira L,Kamon M,Elfadel I,White J.Coordinate-transformed arnoldi for generatingguaranteed stable reduced-order models of RLC circuits.Proceedings of IEEE/ACMInternational Conference on Computer-Aided Design,San Jose,CA,November 1996;288-294,
[4]Odabasioglu,M.Celik and L.Pileggi,“PRIMA:Passive Reduced-Order InterconnectMacromodeling Algorithm”,IEEE Trans.On CAD of Integrated Circuits and Systems,vol.17,no.8,pp.645-654,Aug.1998.
[5]Roland W.Freund,SPRIM:Structure-Preserving Reduced-Order Interconnect Macromodeling.Proc.Of IEEE/ACMICCAD’2004,pp80-87,Nov.,2004.
[6]Janet Meiling Wang,Chia-Chi Chu,Qingjian Yu and Ernest S.Kuh,”On projection-basedalgorithms for model-order-reduction of interconnects,IEEE trans.Circuits and Systems,vol.49,pp.1563-1585,2002.
[7]Xuan Zeng,Lihong Feng,Yangfeng Su,Wei Cai,Dian Zhou and Charles Chiang,“Time DomainModel Order Reduction by Wavelet”,pp.21-26,March 6,IEEE/ACM Design Automation andTest in Europe,2006.
发明内容
本发明的目的是,针对现有技术存在的问题,提出了一种基于时域梯形法差分的互连线模型降阶方法。具体涉及一种可对互连线电路进行快速仿真的模型降阶方法。
本发明为了达到上述目的,提供了下述技术方案:
一种基于时域梯形法差分的互连线模型降阶方法,它可以用图1描述,其特征在于,其包括步骤:
步骤一:读取互连线电路的特性数据及输入激励;
步骤二:利用改进节点电压法(MNA)建立互连线电路的时域方程:
步骤三:用梯形法差分方法对互连线网络的时域方程进行离散,得到非齐次递推关系,该递推关系形成了一个非齐次Krylov子空间;
步骤四:利用非齐次Arnoldi算法构造步骤三产生的递推关系的正交投影矩阵Vq∈RN×n,n=N;
步骤五:利用正交投影矩阵Vq∈RN×n,对互连线电路的时域方程进行合同变换获得n阶的降阶系统;
步骤六:利用梯形法数值求解降阶系统的时域输出。
本发明的基于时域梯形法差分的互连线模型降阶方法,可以保证时域梯形法差分后降阶系统和原始系统的状态变量的匹配,保证时域降阶精度,同时可保证降阶过程的数值稳定性及降阶系统的无源性。与现有技术的时域模型降阶方法相比较,本发明计算复杂度极大降低;与现有技术的频域模型降阶方法相比较,本发明能避免时频域转换误差,在时域具有更高的精度。
本发明的有益效果在于,本发明的基于时域梯形法差分的互连线模型降阶方法的优点有:
1.高的降阶精度
本发明采用非齐次Arnoldi算法产生正交投影矩Vq,可以证明利用Vq+对N阶原始系统进行降阶产生的n阶降阶系统的状态空间与原始系统的状态空间矩匹配,因此,本发明具有较高的降阶精度;此外,本发明可消除时频转换引入的误差,相比于频域降阶方法,本发明在时域有更高的精度。
2.良好的数值稳定性
本发明利用非齐次Arnoldi算法来构造非齐次Krylov子空间的正交基,非齐次Arnoldi方法与Arnoldi过程类似,是数值稳定的,因此,本发明提出的基于时域梯形法差分的模型降阶方法具有良好的数值稳定性。
3.保证无源性
本发明提出的基于时域梯形法差分的模型降阶方法,基于合同变换来获得降阶系统,经过合同变换得到降阶系统可以保证降阶系统的无源性,因此,本发明提出的基于时域梯形法差分的模型降阶方法得到的降阶系统可以保持原系统的无源性。
4.低的计算复杂度
现有时域模型降阶方法在求解正交多项式展开系数时复杂度过高,本发明直接利用非齐次Arnoldi算法求解投影矩阵,算法复杂度极大降低。
为了便于理解,以下将通过具体的附图和实施例对本发明的基于时域梯形法差分的互连线模型降阶方法进行详细地描述。需要特别指出的是,具体实例和附图仅是为了说明,显然本领域的普通技术人员可以根据本文说明,在本发明的范围内对本发明做出各种各样的修正和改变,这些修正和改变也纳入本发明的范围内。另外,本发明引用了公开文献,这些文献是为了更清楚地描述本发明,它们的全文内容均纳入本文进行参考,就好像它们的全文已经在本文中重复叙述过一样。
附图说明
图1是本发明基于时域梯形法差分的互连线模型降阶方法的流程图;
图2是阶数为12738,输入1GHz的pulse信号时的总线电路降阶到30阶时,本发明基于时域梯形法差分的模型降阶方法、基于小波的时域模型降阶方法和频域降阶方法PRIMA的误差比较图;
具体实施方式
实施例1
本发明基于时域梯形法差分的互连线模型降阶方法的实现步骤如图1所示。
步骤一:读取互连线电路的特性数据及输入激励,互连线电路的特性数据包括经过互连线寄生参数提取得到的电阻、电容和电感寄生网络网表;
步骤二:利用改进节点电压法建立互连线电路的时域方程(1):
y(t)=LTx(t)
其中,x∈iN×1表示由未知节点电压和支路电流组成的状态变量,这里N为方程中的未知变量个数,同时表示原始系统的阶数;y表示输出电压或电流;C,G∈iN×N,其中C表示电容、电感的贡献,G表示电阻的贡献;B∈iN×p,L∈iN×m,分别表示p个输入,m个输出的关联矩阵。u(t)为t时刻的输入源;
步骤三:用梯形法差分方法对(1)进行离散,整理可得:
其中,h为离散步长。xi表示第i个离散时间点上状态变量的值。可以得到{x0,x1L,xiL}满足如下递推关系:
x0=G-1b0 (3.1)
xi=-S-1Txi-1+S-1bi,i≥1 (3.2)
其中, ,bi=Bu(ti)+Bu(ti-1);
步骤四:利用非齐次Arnoldi算法构造步骤三产生的递推关系的正交投影矩阵Vq∈RN×n,n=N;
非齐次Arnoldi算法具体流程如下:
输入:降阶阶数n及A,φ0,φ1
输出:正交规范矩阵Vq
1.计算β=||φ0||
2.计算
3.对于i=1:n-1
4.计算
5.对于j=1:i
6.循环计算
7.计算
8.结束j循环
9.计算hi+1,i=||qi+1||
11.计算
12.结束i循环
13.投影矩阵Vq=[q1 q2 L qn]
非齐次Arnoldi过程计算完成之后,就得到投影矩阵Vq;其中:
这里F∈R(n-1)×(n-1),e1为n-1维单位矩阵的第1列,J=[b1 b2 L bn-1], n为降阶阶数;
步骤五:利用正交投影矩阵Vq∈RN×n,对互连线的时域方程进行合同变换获得n阶的降阶系统;
利用正交投影矩阵Vq得到的降阶系统如下:
步骤六:利用梯形法离散方法数值求解降阶系统的时域输出。
梯形法离散(4),得:
实施例2
本实施例采用的为总线电路,电路阶数为12738,输入为1GHz的pulse信号。本实施例中将该电路分别降阶到30,50,70阶,在时域观察其中一个输出信号,以此衡量不同降阶方法的精度。本发明以HSPICE仿真结果为原始系统输出的精确结果;定义相对误差rel_err如下:
错误!未找到引用源。显示了不同模型降阶方法的降阶时间和精度。从表1可见,本发明提出的基于时域梯形法差分的模型降阶方法降阶时间与现有频域模型降阶方法相当,远远低于现有时域模型降阶方法。在精度方面,本发明提出的基于时域梯形法差分的模型降阶方法误差远小于现有的频域模型降阶方法PRIMA,也小于现有的基于小波配置法的时域模型降阶方法。需要指出的是基于小波配置法的时域模型降阶方法,由于不同降阶阶数时,求解原始系统采用的配置点数相同,所以对于不同降阶阶数,其计算时间基本相同。
表1:
如图1所示,其中显示了将测试电路降阶到30阶时,不同降阶方法时域误差的分布,其中,可以看到,本发明提出的基于时域梯形法差分的模型降阶方法的误差远小于现有的基于小波配置法的时域模型降阶方法和频域模型降阶方法PRIMA,同时其时域误差分布也更为均匀。
本发明实例结果表明,本发明的基于时域梯形法差分的模型降阶方法精度与现有时域方法相当,时间复杂度更低;本发明方法时域精度优于现有频域模型降阶方法,二者时间复杂度相当。
Claims (6)
1.一种基于时域梯形法差分的互连线模型降阶方法,其特征在于,其包括步骤:
步骤一:读取互连线电路的特性数据及输入激励;
步骤二:利用改进节点电压法(MNA)建立互连线电路的时域方程:
步骤三:用梯形法差分方法对互连线网络的时域方程进行离散,得到非齐次递推关系,该递推关系形成一个非齐次Krylov子空间;
步骤四:利用非齐次Arnoldi算法构造步骤三产生的递推关系的正交投影矩阵Vq∈RN×n,n=N;
步骤五:利用正交投影矩阵Vq∈RN×n,对互连线电路的时域方程进行合同变换获得n阶的降阶系统;
步骤六:利用梯形法数值求解降阶系统的时域输出。
3.如权利要求1所述的基于时域梯形法差分的互连线模型降阶方法,其特征在于,所述步骤三中用梯形法差分方法对互连线的时域方程进行离散,得到非齐次递推关系如下:
x0=G-1b0 (3.1)
xi=-S-1Txi-1+S-1bi,i≥1 (3.2)
其中, ,bi=Bu(ti)+Bu(ti-1)。
4.如权利要求2所述的基于时域梯形法差分的互连线模型降阶方法,其特征在于,所述步骤三中,利用非齐次Arnoldi算法求得所述的非齐次Krylov子空间的正交基,然后通过正交基对原始系统进行投影得到降阶系统。
6.如权利要求1所述的基于时域梯形法差分的互连线模型降阶方法,其特征在于,所述步骤六中利用梯形法离散方法数值求解降阶系统的时域输出,得:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110221499.5A CN102915385B (zh) | 2011-08-03 | 2011-08-03 | 一种基于时域梯形法差分的互连线模型降阶方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110221499.5A CN102915385B (zh) | 2011-08-03 | 2011-08-03 | 一种基于时域梯形法差分的互连线模型降阶方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102915385A true CN102915385A (zh) | 2013-02-06 |
CN102915385B CN102915385B (zh) | 2017-06-20 |
Family
ID=47613751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110221499.5A Active CN102915385B (zh) | 2011-08-03 | 2011-08-03 | 一种基于时域梯形法差分的互连线模型降阶方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102915385B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104614985A (zh) * | 2014-11-27 | 2015-05-13 | 北京航空航天大学 | 一种基于非线性规划的高阶系统最优降阶方法 |
CN108153147B (zh) * | 2017-12-27 | 2021-03-12 | 东北石油大学 | 一种无源性的分析方法 |
CN112861457A (zh) * | 2021-02-10 | 2021-05-28 | 山东英信计算机技术有限公司 | 一种延迟电路系统的模型降阶方法、装置及介质 |
CN112949230A (zh) * | 2021-02-26 | 2021-06-11 | 山东英信计算机技术有限公司 | 一种非线性电路宏模型提取方法、系统及介质 |
CN114117999A (zh) * | 2021-11-19 | 2022-03-01 | 苏州浪潮智能科技有限公司 | 一种互连线数学模型的降阶方法、装置、电子设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1604092A (zh) * | 2004-11-04 | 2005-04-06 | 复旦大学 | 一种单输入单输出rcs互连电路降阶方法 |
CN1707467A (zh) * | 2005-04-21 | 2005-12-14 | 复旦大学 | 一种参数系统的模型降阶方法 |
CN1799053A (zh) * | 2003-05-30 | 2006-07-05 | 加利福尼亚大学董事会 | 使用代数多重网格方法的电路网络分析 |
CN1967548A (zh) * | 2006-07-28 | 2007-05-23 | 上海第二工业大学 | 建立互连树电路的时域状态空间数学模型的方法 |
CN101901279A (zh) * | 2009-06-01 | 2010-12-01 | 复旦大学 | 集成电路电源地网络的分析方法和装置 |
-
2011
- 2011-08-03 CN CN201110221499.5A patent/CN102915385B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1799053A (zh) * | 2003-05-30 | 2006-07-05 | 加利福尼亚大学董事会 | 使用代数多重网格方法的电路网络分析 |
CN1604092A (zh) * | 2004-11-04 | 2005-04-06 | 复旦大学 | 一种单输入单输出rcs互连电路降阶方法 |
CN1707467A (zh) * | 2005-04-21 | 2005-12-14 | 复旦大学 | 一种参数系统的模型降阶方法 |
CN1967548A (zh) * | 2006-07-28 | 2007-05-23 | 上海第二工业大学 | 建立互连树电路的时域状态空间数学模型的方法 |
CN101901279A (zh) * | 2009-06-01 | 2010-12-01 | 复旦大学 | 集成电路电源地网络的分析方法和装置 |
Non-Patent Citations (2)
Title |
---|
XUANZENG ET AL: "Time Domain Model Order Reduction by Wavelet Collocation Method", 《DESIGN,AUTOMATION AND TEST IN EUROPE,2006.DATE`06.PROCEEDINGS》 * |
杨帆: "集成电路分析中的模型降阶方法研究", 《中国博士学位论文全文数据库-信息科技辑(月刊)》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104614985A (zh) * | 2014-11-27 | 2015-05-13 | 北京航空航天大学 | 一种基于非线性规划的高阶系统最优降阶方法 |
CN108153147B (zh) * | 2017-12-27 | 2021-03-12 | 东北石油大学 | 一种无源性的分析方法 |
CN112861457A (zh) * | 2021-02-10 | 2021-05-28 | 山东英信计算机技术有限公司 | 一种延迟电路系统的模型降阶方法、装置及介质 |
CN112861457B (zh) * | 2021-02-10 | 2023-05-23 | 山东英信计算机技术有限公司 | 一种延迟电路系统的模型降阶方法、装置及介质 |
CN112949230A (zh) * | 2021-02-26 | 2021-06-11 | 山东英信计算机技术有限公司 | 一种非线性电路宏模型提取方法、系统及介质 |
CN114117999A (zh) * | 2021-11-19 | 2022-03-01 | 苏州浪潮智能科技有限公司 | 一种互连线数学模型的降阶方法、装置、电子设备及存储介质 |
CN114117999B (zh) * | 2021-11-19 | 2024-01-09 | 苏州浪潮智能科技有限公司 | 一种互连线数学模型的降阶方法、装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN102915385B (zh) | 2017-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | Bayesian model fusion: large-scale performance modeling of analog and mixed-signal circuits by reusing early-stage data | |
US20210287120A1 (en) | Machine learning-based prediction of metrics at early-stage circuit design | |
US20150331981A1 (en) | Timing Verification of an Integrated Circuit | |
Yang et al. | Smart-MSP: A self-adaptive multiple starting point optimization approach for analog circuit synthesis | |
Heydari et al. | Model-order reduction using variational balanced truncation with spectral shaping | |
CN102915385A (zh) | 一种基于时域梯形法差分的互连线模型降阶方法 | |
CN102142052A (zh) | 一种针对电路仿真中电路稀疏矩阵的快速lu分解方法 | |
US11755797B2 (en) | System and method for predicting performance, power and area behavior of soft IP components in integrated circuit design | |
US11526641B2 (en) | Formal gated clock conversion for field programmable gate array (FPGA) synthesis | |
Yang et al. | Pre-routing path delay estimation based on transformer and residual framework | |
TW201528017A (zh) | 透過考量不同電路拓撲之輸入波形產生來特徵化元件 | |
Witherden et al. | On the development and implementation of high-order flux reconstruction schemes for computational fluid dynamics | |
US11443087B2 (en) | System and method for power analysis for design logic circuit with irregular clock | |
CN103678738B (zh) | 基于时域多步积分的互连线模型降阶方法 | |
Han et al. | An adaptive graph sparsification approach to scalable harmonic balance analysis of strongly nonlinear post-layout RF circuits | |
Gupta et al. | STEAM: Spline-based tables for efficient and accurate device modelling | |
CN101901279A (zh) | 集成电路电源地网络的分析方法和装置 | |
Zhu et al. | Two-stage newton–raphson method for transistor-level simulation | |
Harutyunyan et al. | Advanced topics in model order reduction | |
US11222154B2 (en) | State table complexity reduction in a hierarchical verification flow | |
Ye et al. | Fast variational interconnect delay and slew computation using quadratic models | |
TWI856519B (zh) | 用於記憶體模組電路之瞬態分析的方法、系統及非暫時性電腦可讀媒體 | |
US11663384B1 (en) | Timing modeling of multi-stage cells using both behavioral and structural models | |
Wang et al. | Fast timing analysis of clock networks considering environmental uncertainty | |
Statter et al. | A novel high-throughput method for table look-up based analog design automation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |