CN1799053A - 使用代数多重网格方法的电路网络分析 - Google Patents
使用代数多重网格方法的电路网络分析 Download PDFInfo
- Publication number
- CN1799053A CN1799053A CNA2004800149275A CN200480014927A CN1799053A CN 1799053 A CN1799053 A CN 1799053A CN A2004800149275 A CNA2004800149275 A CN A2004800149275A CN 200480014927 A CN200480014927 A CN 200480014927A CN 1799053 A CN1799053 A CN 1799053A
- Authority
- CN
- China
- Prior art keywords
- grade
- node
- level
- iteration
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/18—Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
本申请公开了使用代数多重网格方法的电路网络分析,其中描述了用于将代数多重网格方法应用到具有规则及不规则图案的电路网络的分析中的技术。可以将自适应处理应用于网格粗化以及误差平滑,以增加处理速度。
Description
本申请要求于2003年5月30日提交的题为“使用自适应代数多重网格方法的电路网络分析”的美国临时专利申请No.60/475,069的权益,并且该申请的全部公开内容通过引用而结合于此,作为本申请的一部分。
技术领域
本申请涉及诸如功率网络和时钟网络之类的电路网络的分析以及电路仿真技术。
背景技术
可以将电路视为节点以及节点之间连接的电路元件的网络。这样,可以基于节点分析来分析电路,在节点分析中,可以基于节点处电荷守恒,即,进入节点的总电流等于离开节点的总电流(基尔霍夫第二定律),针对每个节点写出节点方程。对于具有N个节点的电路,可以以电路元件的特性(例如,电阻、电容、以及电感)以及节点电压和电流来表示N个节点的N个方程。这N个方程可以写成矩阵方程,并且使用各种矩阵方法来求解。对于具有某些控制源(电感和电流控制源)的电路,可以为不同电路支路加入额外的方程,以完全描述电路。
可以基于电路矩阵方程来执行功率网络分析,以研究电路网络的行为,例如压降、电压振荡、以及电迁移。过大的压降可能减小电路的开关速度以及噪声裕度,并且在某些情况下甚至可能引起逻辑故障。电迁移可能减小芯片寿命。此外,当功率网络谐振频率下降到信号频率的范围时,可能出现电压振荡。
基于上述节点分析的功率网络分析的一个瓶颈是在诸如集成电路之类的大型功率网络中变量的巨大数量。一种用于求解这种节点方程的公知的电路网络分析软件程序是最初由加州大学伯克利分校开发的SPICE电路仿真器。SPICE使用LU分解来求解节点电压的节点方程。当电路元件以及节点数目增加时,LU分解方法以及其他直接方法的收敛变慢,并且变得不足以应对具有大量电路元件及节点的各种电路。
因此,需要一种能够分析具有大量节点和元件的电路并且产生快速收敛的功率网络分析及电路仿真技术。
发明内容
本申请中所描述的技术将代数多重网格方法应用于电路网络的分析。例如,在一种实施方式中,一种用于分析电路网络的方法包括:使用具有不同节点数目的多个网格等级来表示电路网络,以根据代数多重网格方法来表示所述电路网络;从一个等级向下一较粗等级进行限制映射,以将所述一个等级的计算结果传播到所述下一较粗等级;从一个等级向下一较细等级进行插值映射,以将所述一个等级的计算结果传播到所述下一较细等级。在每个等级中执行迭代平滑运算,以获得每个等级的计算结果,其中所述计算结果包括每个等级中的节点状态。将上述从最细等级向最粗等级的限制映射和迭代平滑运算以及从最粗等级返回最细等级的插值映射和迭代平滑运算重复至少一次,以获得所述电路网络的解。
作为另一示例,一种用于分析电路网络的方法包括如下步骤。向代表电路网络的矩阵应用代数多重网格方法,以构建具有不同程度的粗化网格的多个矩阵。利用活动网格表示所述电路网络中表现出活跃的电路活跃性的区域,并且利用非活动网格表示所述电路网络中表现出较不活跃的电路活跃性的区域。
在另一示例中,一种用于分析电路网络的方法包括:使用具有细节点和粗节点的节点矩阵来表示电路网络;应用自适应粗网格构建过程,以将所述矩阵中的网格节点分配为粗网格节点或细网格节点。根据(1)电路活跃性以及(2)所述矩阵的矩阵结构来进行这种分配。接着,在与所述自适应粗网格构建过程中所获得的最细等级中的活动区域相对应的选定局部细网格中应用迭代平滑运算。
与某些其他着重于由功率网络的电阻引起的IR-drop的片上功率网格分析方法不同,这里所描述的示例性分析方法可以包括电路网络的电感的贡献,因为当信号频率增加到一定水平时,这种影响变得可以与电阻的贡献相比较。另外,这里所描述的网格粗化及误差平滑运算中的自适应特征可以大大改进处理速度。
将在附图、详细描述以及权利要求中更详细地描述这些以及其他实施方式、示例及相关优点。
附图说明
图1图示了根据一种实施方式的电路网络的三级多重网格结构的示例,以及用于在不同等级之间进行映射且在每一等级中进行误差平滑的相应处理操作。
图2图示了适于本申请中所述的代数多重网格分析的、具有不规则的空间电路图案的线性RLC电路的示例。
图3A和3B图示了基于本申请所述的粗化技术的粗化结构的示例。
图4示出了其中将非全局活动区域应用于最细网格等级的电路网络的自适应3级多重网格结构的示例。
图5A和5B比较了根据SPICE以及本自适应AMG方法得到的一个节点的瞬态分析电压波形。
具体实施方式
这里描述的网络分析方法基于W.L.Briggs在“A MultigridTutorial”(多重网格指南),SIMA 2000(网址为http://www.llnl.gov/cacs/people/henson/mgtut/ps/mgtut.pdf)中所描述的代数多重网格(AMG)方法。AMG是一种多重网格方法,并且是一种用于求解偏微分方程的有效技术。多重网格方法的基本思想将细等级(fine level)的难以抑制(hard-to-damp)的低频误差映射到粗等级(coarse level)的易于抑制(easy-to-damp)的高频误差,求解映射后的粗等级问题,然后将粗等级的误差校正映射回细等级。构建了一种具有多个等级的分层网格结构来执行这种多重网格计算。在每一等级上,诸如Gauss-Seidel之类的前向迭代平滑运算符去除高频误差。有两种多重网格方法:几何多重网格和代数多重网格(AMG)。几何多重网格方法通常需要规则的网孔(mesh)结构。AMG不需要规则的网孔结构,并且可以应用于其他非规则结构。至少在这一方面,AMG是几何多重网格方法的良好替代。AMG的粗化以及插值运算基于矩阵自身。如果所分析的问题具有规则的网孔结构,则这种开销可能使AMG的效率低于几何多重网格方法。
诸如数字或混合信号电路之类的许多电路通常具有不规则的结构。这里所描述的网络分析方法采用代数多重网格方法,并且不需要规则的电路图案。因此,可以分析具有不规则电路图案的电路。
在另一方面,各种其他功率网格分析技术集中于由功率网络的电阻引起的压降,而不分析网络中存在的电感的影响。当信号频率增加时,片上功率网络的电感的影响变得可以与电阻的影响相比较。因此,为了适当地对电路进行特征化,不能再忽略电感的影响。这里所述的基于AMG的网络分析方法可以设计为包括电感的影响(例如,电路中的自感及互感)。通过比较残留的范数与用户定义的误差容限,来检验并且确保本网络分析方法的准确度。
另外,这里所述的网络分析方法在多重网格循环中的多次迭代的每次迭代中执行误差平滑运算。只有在残留误差的范数小于预定误差容限水平或阈值时,迭代才终止。
另外,这里所述的网络分析方法集成了自适应网格结构和自适应平滑运算,来捕获各种网络中多速率行为以及电路潜伏(latency)。这种自适应设计允许向活动电路区域分配更多计算,以便准确地捕获这些区域的行为,并且允许向非活动电路区域分配较少的计算,以减小计算负担。与多速率行为一起研究电路空间及时间潜伏,以避免任何多余的计算,同时不失去准确度以及分析的收敛性。本发明还能够分析具有高频芯片-封装-板级分析的电磁延迟的耦合效应。因此,作为一个示例,可以在分析中包括电路中电感的影响。
具有N个节点的一般网络在积分近似之后在数学上可以表示为一个矩阵方程:
A0x=b,
其中,x是节点电压的向量,b是代表电路网络中电流源的影响以及来自先前时间点的贡献的矩阵,并且矩阵A0代表电路网络的空间结构。对于具有大量节点的电路,矩阵A0很大,并且对于求解x中节点电压的矩阵方程而言,在计算上是复杂的。
基于AMG概念,由矩阵A代表的电路网络可以“粗化”为一个或多个简化的分层网格(例如,A1、A2等),这些网格代表不同粗化程度的电路网络,这些网络的节点数较少。例如,第一级粗化电路网络A1可以使用一个节点来代表原始电路网络A0中某个电路区域内的两个或多个节点。第二级粗化电路网络A2可以使用一个节点来代表第一级粗化电路网络A1中某个电路区域内的两个或多个节点。不是直接求解大型矩阵方程A0x=b,而是以迭代方式来求解多个等级的电路网络A0、A1和A2,以从一个网格向下一较粗网格传播残留误差,以便通过迭代平滑来去除,并且使用一个网格的解作为下一较细网格的初始解。例如,可以在粗等级A0和A1处平滑某些低空间频率误差,而在最粗的等级A2处可以平滑某些高空间频率误差。在该示例中,原始矩阵方程实质上被转换为三个在电路空间结构中具有不同粗化等级的矩阵方程:
A0x0=b0
A1x1=b1
A2x2=b2。
残留误差通过限制映射从A0传播到A1,并最终传播到A2,同时解通过插值映射从A2传播到A1,并最终传播到A0。对于一个单个迭代循环,计算可以沿着下列映射例程进行:
A0→A1→A2→A1→A0。
当然,可以实现多于3个等级的粗化。注意,这里,由于映射,用于求解A0x0=b0的计算不同于直接求解原始矩阵方程A0x=b。
图1图示了上述多重网格映射的一个示例。平面110代表任何粗化之前的原始电路网络A0,其中示出了5个节点。平面120代表第一粗化电路网络(A1),其中从A0上的节点1映射到A1中的节点1,从A0上的节点2和3映射到A1上的节点2,等等。平面130代表基于A1的第二粗化电路网络(A2)其中从A1上的节点1和2映射到A2上的节点1,并且从A1上的节点3和4映射到A2上的节点2。从一个等级的网格(例如,A1)向较粗等级的网格(例如,A2)的映射是限制(restriction)。从一个等级的网格(例如,A1)向较细等级的网格(例如,A0)的映射是插值(interpolation)。在每个等级处,使用迭代求解方法来求解该等级的矩阵方程并且平滑误差。来自每个等级的残留误差是A0x0与b0(A0情况)、A1x1与b1(A1情况)、A2x2与b2(A2情况)之间差的绝对值。残留误差与节点一起映射到下一较粗等级,从而可以连续平滑误差。
图1还在右侧以流程图示出了计算过程。在从最细等级到最粗等级的限制过程以及从最粗等级到最细等级的插值过程中在每个等级中执行平滑。因此,在细等级中没有减小的高空间频率误差将在粗等级中平滑。具体地说,重复该循环,直至残留误差落到预定阈值以下。
在图1所示的单个多重网格循环中的计算在数学上可以以单个V循环方案(single V-cycle scheme),如下描述。从细等级到粗等级的映射运算符称作限制运算符Ih 2h。粗到细等级的映射运算符称作插值运算符I2h h。在不同等级分层对系统矩阵方程Ahuh=fh求解;上标表示网格结构的等级。
单个V循环方案:Vh←Vh(vh,fh)
·利用初始猜测vh作为解,对Ahuh=fh松弛(relax)v1次
·计算残留:rh=fh-Ahuh
·计算
(限制映射)
о利用初始猜测v2h=0,对A2hu2h=f2h松弛v1次,r2h=f2h-A2hu2h
о计算
(限制映射)
■利用初始猜测v4h=0,对A4hu4h=f4h松弛v1次,
■计算残余r4h=f4h-A4hu4h
■计算
·
·
·至最粗等级
·
·
■校正
(插值映射)
■利用初始猜测u4h,对A4hu4h=f4h松弛v2次
о校正
(插值映射)
о利用初始猜测u2h,对A2hu2h=f2h松弛v2次
·校正
(插值映射)
●利用初始猜测uh,对Ahuh=fh松弛v2次在上述示例中,矩阵I1(l=h、2h、4h、8h等)代表从一个等级向相邻等级的映射运算,并且r1代表在等级l(l=h、2h、4h、8h等)处的残留误差。从细到粗等级的映射运算符I1称作限制运算符,并且从粗到细等级的映射运算符称作插值运算符。参数v1和v2是常数,用作不同等级处的迭代次数。
上述多重网格方法的基本思想是将细等级的、难以抑制的低频误差,映射到粗等级的、易于抑制的高频误差,求解映射后的粗等级问题,然后将粗等级的误差校正映射回细等级。在细等级,消除了在粗等级中平滑处理不能去除的高频误差。因此,通过不同等级中的运算,消除了不同空间频率的误差。在每一等级中,由平滑运算符(是诸如Gauss-Seidel方法之类的前向迭代方法)去除该等级的高频误差。
基于具体的布图以及电路网络的特性来选择网格等级数。例如,在一种实施方式中,当通过直接求解方法(例如,高斯消元法)能迅速求解缩减后的矩阵时,就停止分层网格结构的构建。例如,可以使用LU分解或因式分解方法(高斯消元法的扩展)来发现最粗等级。一旦发现最粗等级的确切解,通过从一个等级向下一较细等级插值并且在每个等级中进行平滑运算,从最粗等级开始执行插值返回到最细网格(即,原始电路网格)。从细网格到最粗网格的限制运算以及从最粗网格返回细网格的插值运算的迭代称作单个多重网格循环,这一循环将重复数次,直至在残留误差减小到小于阈值时解收敛。
这里所述的网络分析方法可以对不同的电路元件使用不同模型。对于表现出电阻(R)和电容(C)而没有电感(L)的无源电路元件的电路,电路的系统方程可以表示为
其中,X是节点电压的向量,G是电导(1/R),U(t)代表来自电流源的电流。对方程(2.1)应用时间步长(time step)为h的梯形近似,得到如下方程:
(2.2)中左侧的矩阵是对称正定的,这使迭代方法迅速收敛。
当包括电感时,可以写出如下的系统矩阵方程:
其中,
并且
方程(2.3)可以写为:
应用时间步长为h的梯形近似,通过如下方程得到方程(2.4)的解
虽然改进节点分析(NMA)方法可以处理没有导纳描述的元件,但是当包括电感时,由于引入电流的改变,(2.5)中的瞬态分析系统矩阵不再对称正定。因为多重网格和PCG方法要求矩阵为对称正定,所以需要某些额外处理来重新表示系统。因此,可变向量被拆分为节点电压向量和支路电流向量。使用分块矩阵运算,方程(2.5)可以分解为节点电压和支路电流的两个迭代公式,分别是:
在方程(2.6)中,L-1对应于A.Devgan,et al.,“How to EfficientlyCapture On-Chip inductance Effects:Introducing a New CircuitElement K”,IEEE/ACM International Conference on ComputerAided,pp 150-155(2000年11月)中的K矩阵。通过稀疏化(sparsification)方法减小矩阵求逆的开销。如果电感矩阵是对称正定(S.P.D.)的,则系统矩阵也是S.P.D.。这一条件对前向欧拉、后向欧拉积分近似方法也成立。注意,(2.6)中重新表示的系统矩阵的拓扑不再与原始电路拓扑相同。基于几何的粗网格缩减算法可以直接应用于RLC网络。
作为电源网络的示例,电源网络可以具有分离的电源和地。在许多应用中,功率网络可能具有如图2所示的不规则网孔。每个交叉节点可能具有接地电容。在相邻的交叉节点之间是电阻器,或者是串连连接的电阻器和电感器。还可以包括互感。有源设备可以被模型化为时变电流源。
AMG方法没有网格概念。在采用AMG方法时,这里所述的网络分析方法基于感兴趣的特定电路网络的原始矩阵A,确定级间映射运算符(即,限制和插值)的确切表示。在AMG中,平滑误差意味着具有相对小的残留的误差分量。因此,在平滑运算的数次迭代之后,残留较小,但是误差缓慢减小:
Ae≈0
(3.1)
其中,e表示代数误差向量,并且是向量u与其近似向量v之间的差。可以将方程(3.1)写为如下形式:
因此,细节点的误差可以由其近邻的误差的线性组合来很好地表示。
如果已经定义了粗细节点,细节点的误差可以仅仅由插值过程中其粗节点近邻的误差来近似。当然,可以使用其他插值方法。这种简单方法对功率网格问题非常适用。根据方程(3.2),可以构建插值运算符I2h h。在两个方向的级间映射是对称的,因此通过将插值运算符转置可以得到限制运算符Ih 2h,即,
结果,粗等级矩阵A2h保持对
称正定。如果矩阵是对称正定的,则只要每一等级的平滑运算收敛,就可以保证AMG的收敛。例如,对此的详细证明可以在K.Stuben,“Algebraic Multigrid:An Introduction with Applications”,GMDReport No.53(1999年3月)中找到。
在某些功率网格网络中,同一层的RLC值可能是统一的。由于非统一的功率密度以及开关事件的定时,电源噪声可能表现出空间差异。因此,功率网络的某些节点的节点电压变化可能比其他节点更迅速。这些迅速变化的节点比电路网络中其他节点更为活跃。
由于节点活跃性的这种差异,电路网络中的节点在计算上是不相等的,即,与“非活跃”节点中相对慢的变化相比,应该更准确地监视和分析“活跃”节点的迅速变化,以充分地对它们的行为建模。这种差别计算对待可以用来准确地对电路网络进行特征化,以在计算时获得快速收敛,并且减少多余的计算。鉴于此,这里所述的网络分析方法可以实现为在应用多重网格粗化时是“自适应”的,从而活跃区域比非活跃区域具有更细的网格结构。
当在多重网格框架中实现自适应粗化方案时,在粗等级上向活跃区域分配相对较细的网格。可以根据电路活跃性以及电路网络的矩阵表示(即,电路的空间结构),来自适应地确定粗网格节点。粗网格可以包括两种节点:非自适应和自适应粗节点。根据矩阵,通过着色方案来选择非自适应粗节点。可以根据电路活跃性来确定自适应粗节点。
非自适应粗节点的选择可以在分层多重网格结构中除了最粗等级之外的每个等级中使用两级着色方案。首先,在除了最粗网格之外的给定等级网格中,将每个节点的势设置为它的度(degree),即,直接连接的相邻节点数。选择具有最大势(最大的直接连接相邻节点)的节点作为粗节点(第一粗节点),并且将其所有未分配的相邻节点设置为细节点。接着,对每个新设置的细节点,将这种细节点的每个相邻节点的势增加1。此时,在当前未分配的节点中,选择具有最大势的节点作为第二粗节点,并且将其直接连接的相邻节点设置为细节点。重复该过程,直至每个节点都被分配为细或粗节点。最后,每个细节点至少具有一个相邻的粗节点。每个等级中这种细和粗节点的分配不考虑电路活跃性。细和粗节点在图形上由两种不同颜色代表,这样,这种分配节点的方法称作双色方案。
可以根据电路的活跃性来选择自适应粗节点。一种用于测量电路活跃性影响的适当候选者是节点电压的一阶导数。作为示例,可以根据方程(2.4)来近似图2所示的RLC网络的节点电压的一阶导数。因为不是每个节点都具有接地电容器,所以电压向量V可以拆分为两个分离的电压向量V1和V2,其中V1是具有节点电容器的节点的集合,并且V2是支路中电阻与电感之间的节点的集合。V1中节点电压的一阶导数可以如下计算。根据方程(2.4),可以得到如下方程:
交叉节点电压的一阶导数可以近似为
电容矩阵的逆可以容易地获得,因为电容矩阵实际上是对角线矩阵。在该具体实施方式中,具有相对大的电压导数的节点是“活跃”的,并且由此选择作为自适应粗节点。可以选择一阶导数的阈值,从而可以将一阶导数大于阈值的节点选择为自适应节点。
在某些实施方式中,这种基于电路活跃性的自适应粗化可以应用于分层多重网格结构的最细等级。其他等级中的粗网格选择可以仅仅由着色方案来确定,这部分地是因为具有较细的第一等级粗网格的活跃元件在下一粗等级上将仍然具有相对较细的网格。
图3A和3B分别示出了非自适应和自适应粗化结构的示例,其中图3A示出了非自适应粗化结构,图3B示出了自适应粗化结构。色彩的灰度随着粗化程度增加,从而细等级由浅色表示,而粗等级由深色表示。较深的颜色表示网格结构中较粗的等级。在图3A中,三种不同颜色代表三个不同网格等级。在图3B中,在每个粗化等级中基于电路活跃性,来修改仅仅根据两级着色方案得到的粗化结构。在该具体示例中,电路活动明显集中在电路的左上角,因此,在该区域中选择了较多的自适应粗节点。在每个网格等级中,活跃区域的网格比其他区域细。
图3A示出了最细网格中的节点,包括所有粗节点(自适应和非自适应)以及细节点。图3A中基于最细网格的粗网格可以只包括粗节点。例如,中间灰度的节点可以代表图1所示的网格A1中的节点,并且深色灰度的节点可以代表网格A2(即,图1中最粗的网格)中的节点。图3B示出了具有自适应粗节点的最细网格A0。
许多电路表现出空间及时间潜伏以及多速率行为。在本文中空间潜伏意味着在任意时间点,只有电路网络的一部分活动,而电路网络的其他部分不活动。本文中时间潜伏是指电路网络的给定部分在某些时间段中是活动的,而在其他时间段中是不活动的。多速率行为是指电路网络的活动部分具有不同的电流和电压变化速率。
因此,在本网络分析方法中可以实现额外的“自适应”特征,以避免或减少由于空间和时间潜伏一起多速率行为引起的某些多余计算。作为示例,可以根据电路网络不同区域的活跃性,来利用不同的时间步长大小对它们进行仿真。为了收敛,在如此进行仿真时不将最小时间步长大小施加于整个电路。再参考图1,由于在所有不同等级中的多重网格限制和插值,对这些不同区域的仿真与电路网络的其他区域没有分开。这不同于各种基于分割的商用快速仿真器(对每个子电路使用不同的时间步长大小,并且单独求解每个子电路)。这种商用仿真器可以减小计算开销,但是收敛性差,并且难以正确捕获互感耦合效应。
这里所述的网络分析方法可以结合自适应网格结构和自适应平滑运算,以捕获多速率行为和电路潜伏。与非活动区域相比,可以向活动区域分配相对较细的网格结构,并且经历更多的误差平滑运算。通过使用多重网格方法可以保证收敛性,因为只用每个等级中的平滑运算能够抑制高频误差,多重网格就收敛。
作为示例,最细等级中的全局细网格可以减小为与活动区域相对应的数个局部细网格,并且只在这些局部细网格内迭代平滑操作。这种技术可以用来避免或减少非活动区域的多余计算。这种非全局粗化还可以应用于最细等级之外的其他粗化网格等级。因此,多重网格结构可以具有两个或多个非全局网格等级。如上所述,可以通过节点电压的一阶导数来检测活动区域。依靠自适应网格结构和自适应平滑,可以对活动和非活动子电路使用不同的“时间步长大小”,即,非活动子电路可以每数个时间点经历一次最细等级的误差平滑运算。结果,活动区域中的迭代平滑运算比非活动区域中更频繁。
图4图示了电路网络的自适应三级粗化多重网格结构的配置随时间变化的示例。示出了在四个不同时刻t1、t2、t3和t4处具有三个等级110、120和130的多重网格结构。最细网格等级110中的活动区域被示为局部细网格区域。这种非全局最细网格等级对于电路活跃性的变化是“自适应”的。在时刻t1,最细网格等级具有3个活动区域。然而,在t2,只有一个活动区域。在时刻t3和t4,电路网络的活动区域进一步变化。当活动区域变化时,如图所示,多重网格结构相应地变化。在一种实施方式中,只在最细等级110中的活动区域中局部地执行迭代平滑运算,而在粗等级120和130的所有节点中全局地执行迭代平滑运算。等级120和130中的粗化结构也随着电路网络动态地改变。
多重网格仿真中的这种“自适应”特征可以应用于线性电路。如果线性网络(功率或时钟网络)中时间点之间的节点电压变化小于阈值M,则将该节点示为空闲节点。对于活动区域,可以定义不同等级的阈值,以确定各种程度的活跃性,这导致网格结构的多个局部细等级。
上述具有/不具有自适应特征的多重网格电路仿真以ANSI C实现,并且在具有2GB内存的SUN Blade100(300MHz)工作站上执行。将每个等级中的预平滑和后平滑迭代次数设置为3,并且将多重网格迭代终止控制残留范数设置为1×10-10。在每个网格等级中,使用Gauss-Seidel方法作为平滑运算符。
表1
节点 | SPICE | AMG | 加速 |
1706 | 1.68 | 0.17 | 9.8 |
2637 | 3.91 | 0.28 | 14 |
5105 | 15.01 | 0.57 | 26.3 |
10322 | 54.44 | 0.98 | 55.5 |
40842 | 708.22 | 3.93 | 180.2 |
91562 | X | 8.98 |
表2
节点 | SPICE | AMG | 自适应AMG | 自适应加速 |
1706 | 18.06 | 1.36 | 1.36 | 13.2 |
2637 | 41.23 | 4.08 | 3.78 | 10.9 |
5105 | 122.1 | 9.13 | 8.89 | 13.7 |
10322 | 456.42 | 18.7 | 18.1 | 25.2 |
40842 | 5048.5 | 165.1 | 155.2 | 32.5 |
表1列出了SPICE3以及无自适应特征的本AMG方法的DC分析运行时间的结果。该结果表明,对于大型电路,本AMG方法比SPICE3快100倍。表2比较了SPICE3、非自适应AMG、以及自适应AMG的瞬态分析运行时间。时变电流被模型化为三角形波形,并且峰值电流为2mA,上升和下降时间是40ps。这种模型化的详情例如可以在S.Zhao,K.Roy,C.K.Koh,“Frequency domain analysis of switching noiseon power supply network”,IEEE/ACM International Conference onComputer Aided Design(2000)中找到。电流源不是均匀地分布,并且定时也不同。对5ns的持续时间进行瞬态分析。实验结果表明自适应AMG比非自适应AMG快速。相对于非自适应AMG的加速不是非常明显,这部分地是因为应用自适应网格结构来获得快速收敛,而没有使平滑运算变为自适应。当将自适应概念进一步应用于每个等级中的平滑运算时,可以期望获得速度的更多改进。在瞬态分析时,本方法比SPICE3快大约20倍。性能加速可以与T.Chen & C.Chen,“EfficientLarge-Scale Power Grid Analysis Based on PreconditionedKrylov-Subspace Iterative Methods”,IEEE/ACM DesignAutomation Conference(2001)中所公开的PCG方法相媲美。
这里的测试表明多重网格迭代次数不会随着问题规模迅速增加,并且迭代此时表现为独立于问题规模。
图5A和5B比较了由SPICE(图5A)与本自适应AMG方法(图5B)得到的一个节点的瞬态分析电压波形。波形几乎相同。
在实施方式中,上述多重网格技术及其变体可以实现为计算机软件指令。这种指令可以存储在一个或多个机器可读存储介质或设备上,并且例如由一个或多个计算机处理器执行,或者使及其执行电路分析。
仅仅公开了几种实施方式。然而,应该理解,可以做出各种变化和增强。
Claims (26)
1、一种用于分析电路网络的方法,包括:
使用具有细节点和粗节点的节点矩阵来表示电路网络;
应用自适应粗网格构建过程,来根据(1)电路活跃性以及(2)所述矩阵的矩阵结构,将所述矩阵中的网格节点分配为粗网格节点或细网格节点,以构建具有不同数目节点的多个网格等级,以分别表示所述电路网络;以及
在与所述自适应粗网格构建过程中所获得的最细等级中的活动区域相对应的选定局部细网格中应用迭代平滑运算。
2、如权利要求1所述的方法,其中所述粗网格节点被划分为根据所述矩阵结构选择的非自适应粗节点以及根据电路活跃性选择的自适应粗节点。
3、如权利要求2所述的方法,其中,在分配非自适应粗节点时,在其度中具有最大势的节点被选择作为第一非自适应粗节点,并且所述第一非自适应粗节点的每个相邻节点被暂时分配为细节点,并且其中在分配下一等级的粗细网格节点之前将所述第一非自适应粗节点的每个相邻节点的势增加一个单位,从而在分配非自适应粗节点完成时,每个细节点至少具有一个相邻粗节点。
4、如权利要求2所述的方法,其中根据节点电压的一阶导数选择自适应粗节点。
5、如权利要求4所述的方法,其中当粗节点的一阶导数大于阈值时,选择所述粗节点作为自适应粗节点。
6、如权利要求5所述的方法,还包括在不是最细等级的等级中选择自适应粗节点。
7、如权利要求1所述的方法,在某一等级中进行所述迭代平滑运算之后,还包括:
将所述等级中的节点限制映射到具有较少节点的下一等级;
在所述下一等级中再执行迭代平滑运算;以及
重复所述限制映射和所述迭代平滑运算,直至到达能够通过诸如高斯消元法之类的直接矩阵求解方法求解的节点等级。
8、如权利要求1所述的方法,在某一等级中进行所述迭代平滑运算之后,还包括:
将所述等级中的节点插值映射到具有较多节点的下一等级;
在所述下一等级中再执行迭代平滑运算;以及
重复所述插值映射和所述迭代平滑运算,直至到达最细的节点等级。
9、如权利要求8所述的方法,还包括:
在最细等级中的迭代平滑运算之后,计算误差的残留值;
比较所述残留值与预定阈值;
当所述残留值小于所述阈值时,终止任何进一步的处理;以及
当所述残留值大于所述阈值时,所述方法还包括:
将最细等级中的节点限制映射到具有较少节点的下一较粗等级,
在所述下一较粗等级再执行迭代平滑运算;以及
重复所述限制映射和所述迭代平滑运算,直至到达能够通过诸如高斯消元法之类的直接矩阵求解方法求解的最粗节点等级,
将所述最粗等级中的节点插值映射到具有较多节点的下一较细等级;
在所述下一较细等级中再执行迭代平滑运算;以及
重复所述插值映射和所述迭代平滑运算,直至到达最细的节点等级,以及
在不同的等级中重复所述限制映射、所述插值映射、以及各自的迭代平滑运算,直至最细等级中的所述残留值小于所述阈值。
10、如权利要求1所述的方法,还包括在不同时刻根据电路活跃性动态改变所述电路网络的活动和非活动区域的指定。
11、如权利要求10所述的方法,还包括:与非活动区域相比,在活动区域中更频繁地执行迭代平滑运算。
12、如权利要求1所述的方法,还包括:在无源线性电路中,向表现出电阻和电容而没有电感的无源电路以及表现出电感的无源电路应用不同的模型。
13、如权利要求12所述的方法,还包括:在使系统矩阵变为对称正定的处理期间,将节点电压和支路电流分离为不同的向量。
14、一种用于分析电路网络的方法,包括:
使用具有不同节点数目的多个网格等级来表示电路网络,以根据代数多重网格方法来表示所述电路网络;
从一个等级向下一较粗等级进行限制映射,以将所述一个等级的计算结果传播到所述下一较粗等级;
从一个等级向下一较细等级进行插值映射,以将所述一个等级的计算结果传播到所述下一较细等级;
在每个等级中执行迭代平滑运算,以获得每个等级的计算结果,其中所述计算结果包括每个等级中的节点状态;以及
将(1)从最细等级向最粗等级的限制映射和迭代平滑运算以及(2)从最粗等级返回最细等级的插值映射和迭代平滑运算重复至少一次,以获得所述电路网络的解。
15、如权利要求14所述的方法,其中所述最粗等级是这样一个等级:该等级中节点的矩阵方程可以通过诸如高斯消元法之类的直接矩阵方法来求解。
16、如权利要求14所述的方法,其中至少一个等级包括仅与所述电路网络中选定的电路区域相对应的节点,并且不包括与所述电路网络中的非活动电路区域相对应的节点。
17、如权利要求14所述的方法,还包括:
将最细等级中具有与所述电路网络中的活动电路区域相对应的节点的区域分配为活动局部细网格;以及
只在最细等级中的所述活动局部细网格中执行迭代平滑运算,以获得最细等级的计算结果。
18、如权利要求14所述的方法,还包括:
将某一等级中具有与所述电路网络中的活动电路区域相对应的节点的区域分配为活动局部网格,并且将该等级中其他区域分配为非活动网格;以及
与非活动网格相比,在活动局部网格中更频繁地执行迭代平滑运算。
19、如权利要求14所述的方法,还包括应用自适应粗网格构建过程,以将所述矩阵中的网格节点分配为粗网格节点或细网格节点。
20、如权利要求19所述的方法,其中通过如下步骤来分配粗节点:
将在其度中具有最大势的节点分配为第一粗节点,并且将所有相邻节点分配为初始细节点;
对于每个所述初始细节点,将每个相邻节点的势增加一个单位;
将除了所述第一粗节点之外的其他节点中具有最大势的节点分配为第二粗节点;以及
重复对没有分配为粗节点的节点进行分配,直至所有节点都被分配。
21、如权利要求19所述的方法,其中根据节点电压的一阶导数值来选择所述粗节点。
22、一种用于分析电路网络的方法,包括:
向代表电路网络的矩阵应用代数多重网格方法,以构建具有不同程度的粗化网格的多个矩阵;
利用活动网格表示所述电路网络中表现出活跃的电路活跃性的区域,并且利用非活动网格表示所述电路网络中表现出较不活跃的电路活跃性的区域;以及
与非活动网格相比,在活动网格中更频繁地执行迭代平滑运算,以减小计算量。
23、如权利要求22所述的方法,还包括:
将粗网格中的节点限制映射到下一较粗网格;
在所述下一较粗网格中执行迭代平滑运算;以及
重复所述限制映射和所述迭代平滑运算,直至到达这样的最粗网格:其矩阵方程能够通过诸如高斯消元法之类的直接矩阵求解方法求解。
23、如权利要求22所述的方法,还包括:
将一个网格中的节点插值映射到下一较细等级;
在所述下一较细等级中执行迭代平滑运算;以及
重复所述插值映射和所述迭代平滑运算,直至到达最细网格。
25、一种包括机器可读介质的产品,其中所述机器可读介质存储了机器可执行指令,所述指令使机器:
向代表电路网络的矩阵应用代数多重网格方法,以构建具有不同程度的粗化网格的多个矩阵;
根据电路活跃性,将所述电路网络划分为活动区域和非活动区域;以及
与非活动区域相比,在活动区域中更频繁地执行迭代平滑运算。
26、如权利要求25所述的产品,其中所述机器可执行指令还包括使机器进行如下操作的指令:执行迭代平滑运算,以求解每个网格的矩阵方程,并且将每个网格的计算结果映射到下一较细或较粗网格,直至解的残留误差小于预定阈值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US47506903P | 2003-05-30 | 2003-05-30 | |
US60/475,069 | 2003-05-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1799053A true CN1799053A (zh) | 2006-07-05 |
Family
ID=33511645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004800149275A Pending CN1799053A (zh) | 2003-05-30 | 2004-06-01 | 使用代数多重网格方法的电路网络分析 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7765497B2 (zh) |
EP (1) | EP1629410A4 (zh) |
CN (1) | CN1799053A (zh) |
WO (1) | WO2004109452A2 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102663166A (zh) * | 2011-12-08 | 2012-09-12 | 清华大学 | 一种片上供电网络仿真方法及系统 |
CN102915385A (zh) * | 2011-08-03 | 2013-02-06 | 复旦大学 | 一种基于时域梯形法差分的互连线模型降阶方法 |
CN103279612A (zh) * | 2013-05-30 | 2013-09-04 | 南京理工大学 | 复杂目标雷达回波快速获取的多重网格预条件方法 |
CN103714529A (zh) * | 2012-09-29 | 2014-04-09 | 西门子公司 | 一种基于多级网格的图像分割方法及装置 |
CN109327822A (zh) * | 2012-10-05 | 2019-02-12 | 交互数字专利控股公司 | 增强机器类型通信(mtc)设备覆盖的方法和装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7765497B2 (en) | 2003-05-30 | 2010-07-27 | The Regents Of The University Of California | Circuit network analysis using algebraic multigrid approach |
WO2006078302A1 (en) | 2005-01-14 | 2006-07-27 | The Regents Of The University Of California | Efficient transistor-level circuit simulation |
US8020122B2 (en) | 2005-06-07 | 2011-09-13 | The Regents Of The University Of California | Circuit splitting in analysis of circuits at transistor level |
US7467367B1 (en) * | 2005-10-27 | 2008-12-16 | Cadence Design Systems, Inc. | Method and system for clock tree synthesis of an integrated circuit |
US8255849B1 (en) * | 2008-12-08 | 2012-08-28 | Cadence Design Systems, Inc. | Solver for modeling a multilayered integrated circuit with three-dimensional interconnects |
US8024051B2 (en) * | 2009-02-24 | 2011-09-20 | Oracle America, Inc. | Parallel power grid analysis |
CN101908087B (zh) * | 2010-07-16 | 2012-07-04 | 清华大学 | 基于gpu的集成电路电源地线网络的并行仿真方法 |
US9052703B2 (en) * | 2012-02-02 | 2015-06-09 | Emerson Process Management Power & Water Solutions, Inc. | Enhanced sequential method for solving pressure/flow network parameters in a real-time distributed industrial process simulation system |
US9858369B2 (en) * | 2012-10-18 | 2018-01-02 | Helic, Inc. | Large-scale power grid analysis on parallel architectures |
US9053278B1 (en) | 2013-03-15 | 2015-06-09 | Gear Design Solutions | System and method for hybrid cloud computing for electronic design automation |
US9286427B1 (en) | 2013-03-15 | 2016-03-15 | Gear Design Solutions | System and method for netlist extraction and circuit simulation |
CN105095545B (zh) * | 2014-05-15 | 2018-09-07 | 济南概伦电子科技有限公司 | 电路仿真中基于工作区域的器件缓冲 |
CN106645862B (zh) * | 2016-10-28 | 2019-04-30 | 中国电力科学研究院 | 一种变电站接地网最大跨步电位差和最大接触电位差的智能识别方法 |
CN110084419A (zh) * | 2019-04-21 | 2019-08-02 | 合肥市太泽透平技术有限公司 | 一种cfd中自动映像实现细网格解的初始化方法 |
US11923666B2 (en) * | 2021-01-15 | 2024-03-05 | University Of Tennessee Research Foundation | Scalable reconfigurable apparatus and methods for electric power system emulation |
US11754637B2 (en) | 2021-03-10 | 2023-09-12 | University Of Tennessee Research Foundation | Power system component testing using a power system emulator-based testing apparatus |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5467291A (en) | 1991-09-09 | 1995-11-14 | Hewlett-Packard Company | Measurement-based system for modeling and simulation of active semiconductor devices over an extended operating frequency range |
US5379231A (en) | 1992-05-29 | 1995-01-03 | University Of Texas System | Method and apparatus for simulating a microelectric interconnect circuit |
US5313398A (en) | 1992-07-23 | 1994-05-17 | Carnegie Mellon University | Method and apparatus for simulating a microelectronic circuit |
WO1994003413A1 (en) | 1992-08-10 | 1994-02-17 | New Mexico State University Technology Transfer Corporation | A digitally-configurable analog vlsi chip and method for real-time solution of partial differential equations |
US5694052A (en) | 1995-02-17 | 1997-12-02 | Matsushita Electric Industrial Co., Ltd. | Method and system for analysis and evaluation of semiconductor circuit performance characteristic |
KR100247724B1 (ko) | 1995-09-01 | 2000-03-15 | 포만 제프리 엘 | 실리사이드화된 접촉 영역을 갖는 확산 저항 구조 및 그의 제조 방법 |
US5790415A (en) | 1996-04-10 | 1998-08-04 | Pullela; Satyamurthy | Complementary network reduction for load modeling |
US6665849B2 (en) | 1999-06-09 | 2003-12-16 | Interuniversitair Microelektronica Centrum Vzw | Method and apparatus for simulating physical fields |
US6577992B1 (en) | 1999-05-07 | 2003-06-10 | Nassda Corporation | Transistor level circuit simulator using hierarchical data |
US6662149B1 (en) | 1999-05-27 | 2003-12-09 | International Business Machines Corporation | Method and apparatus for efficient computation of moments in interconnect circuits |
US6308300B1 (en) | 1999-06-04 | 2001-10-23 | Rutgers University | Test generation for analog circuits using partitioning and inverted system simulation |
JP2001147948A (ja) | 1999-11-19 | 2001-05-29 | Matsushita Electric Ind Co Ltd | セルの遅延時間計算方法及び半導体集積回路のレイアウト最適化方法 |
JP2001202394A (ja) | 2000-01-18 | 2001-07-27 | Mitsubishi Electric Corp | 回路解析ツール、及び、回路解析ツールとして機能させるプログラムを記録した記録媒体 |
US6574022B2 (en) | 2001-03-19 | 2003-06-03 | Alan Y. Chow | Integral differential optical signal receiver |
US6789237B1 (en) | 2001-05-11 | 2004-09-07 | Northwestern University | Efficient model order reduction via multi-point moment matching |
US6895524B2 (en) | 2001-09-28 | 2005-05-17 | Sun Microsystems, Inc. | Circuit reduction technique for improving clock net analysis performance |
JP2003133434A (ja) | 2001-10-23 | 2003-05-09 | Mitsubishi Electric Corp | 半導体集積回路 |
TW518816B (en) | 2002-02-01 | 2003-01-21 | Richtek Technology Corp | Inductor equivalent circuit and its application circuit |
JP2003264292A (ja) | 2002-03-11 | 2003-09-19 | Fujitsu Display Technologies Corp | シミュレーション方法 |
WO2004021252A1 (en) | 2002-08-27 | 2004-03-11 | Freescale Semiconductor, Inc. | Fast simulation of circuitry having soi transistors |
US7765497B2 (en) | 2003-05-30 | 2010-07-27 | The Regents Of The University Of California | Circuit network analysis using algebraic multigrid approach |
US6842714B1 (en) * | 2003-08-22 | 2005-01-11 | International Business Machines Corporation | Method for determining the leakage power for an integrated circuit |
US7444604B2 (en) | 2003-09-26 | 2008-10-28 | Nascentric, Inc. | Apparatus and methods for simulation of electronic circuitry |
US7295961B2 (en) | 2003-11-12 | 2007-11-13 | Agilent Technologies, Inc. | Method for generating a circuit model |
WO2006078302A1 (en) | 2005-01-14 | 2006-07-27 | The Regents Of The University Of California | Efficient transistor-level circuit simulation |
US8020122B2 (en) | 2005-06-07 | 2011-09-13 | The Regents Of The University Of California | Circuit splitting in analysis of circuits at transistor level |
WO2007005005A1 (en) | 2005-06-29 | 2007-01-11 | The Regents Of The University Of California | Electrical signaling via differential transmission line |
-
2004
- 2004-06-01 US US10/558,842 patent/US7765497B2/en not_active Expired - Fee Related
- 2004-06-01 WO PCT/US2004/017237 patent/WO2004109452A2/en not_active Application Discontinuation
- 2004-06-01 EP EP04753957A patent/EP1629410A4/en not_active Withdrawn
- 2004-06-01 CN CNA2004800149275A patent/CN1799053A/zh active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102915385A (zh) * | 2011-08-03 | 2013-02-06 | 复旦大学 | 一种基于时域梯形法差分的互连线模型降阶方法 |
CN102663166A (zh) * | 2011-12-08 | 2012-09-12 | 清华大学 | 一种片上供电网络仿真方法及系统 |
CN102663166B (zh) * | 2011-12-08 | 2015-10-28 | 清华大学 | 一种片上供电网络仿真方法及系统 |
CN103714529A (zh) * | 2012-09-29 | 2014-04-09 | 西门子公司 | 一种基于多级网格的图像分割方法及装置 |
CN103714529B (zh) * | 2012-09-29 | 2016-12-21 | 西门子公司 | 一种基于多级网格的图像分割方法及装置 |
CN109327822A (zh) * | 2012-10-05 | 2019-02-12 | 交互数字专利控股公司 | 增强机器类型通信(mtc)设备覆盖的方法和装置 |
CN109327822B (zh) * | 2012-10-05 | 2022-10-25 | 交互数字专利控股公司 | 增强机器类型通信(mtc)设备覆盖的方法和装置 |
CN103279612A (zh) * | 2013-05-30 | 2013-09-04 | 南京理工大学 | 复杂目标雷达回波快速获取的多重网格预条件方法 |
CN103279612B (zh) * | 2013-05-30 | 2016-03-23 | 南京理工大学 | 复杂目标雷达回波快速获取的多重网格预条件方法 |
Also Published As
Publication number | Publication date |
---|---|
US7765497B2 (en) | 2010-07-27 |
US20070157133A1 (en) | 2007-07-05 |
WO2004109452A2 (en) | 2004-12-16 |
EP1629410A2 (en) | 2006-03-01 |
WO2004109452A3 (en) | 2005-03-03 |
EP1629410A4 (en) | 2006-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1799053A (zh) | 使用代数多重网格方法的电路网络分析 | |
Hachtel et al. | A survey of third-generation simulation techniques | |
US7555733B1 (en) | Hierarchical partitioning | |
US9753895B2 (en) | Method for process variation analysis of an integrated circuit | |
Sheeran | Generating fast multipliers using clever circuits | |
CN102368276A (zh) | 一种自动验证电学规则文件正确性的流程方法 | |
Zhang et al. | Parasitic-aware optimization and retargeting of analog layouts: A symbolic-template approach | |
JP2007242015A (ja) | メッシュ回路のタイミングの不確定性を判定するための方法及び装置 | |
US7373289B2 (en) | Electrical isomorphism | |
Jha et al. | Imagin: Library of imply and magic nor-based approximate adders for in-memory computing | |
US9348957B1 (en) | Repetitive circuit simulation | |
US20230385501A1 (en) | Dvd simulation using microcircuits | |
Xiong et al. | A hierarchical matrix inversion algorithm for vectorless power grid verification | |
Shin et al. | Impact of on-chip interconnection in a large-scale memristor crossbar array for neural network accelerator and neuromorphic chip | |
Du et al. | Efficient action extraction with many-to-many relationship between actions and features | |
Li | Power grid simulation via efficient sampling-based sensitivity analysis and hierarchical symbolic relaxation | |
Aliyev et al. | Design Space Exploration of Sparsity-Aware Application-Specific Spiking Neural Network Accelerators | |
CN100347711C (zh) | 基于松弛操作的层次式电源/地线网络的瞬态分析方法 | |
JP7353253B2 (ja) | 半導体装置の電気特性を解析する方法およびシステム | |
CN1193308C (zh) | 用于检索特征向量数据空间的方法 | |
Krishna et al. | A methodology to optimize the number and placement of decoupling capacitors in a multilevel power delivery network | |
Svoboda et al. | Design Space Exploration of Sparsity-Aware Application-Specific Spiking Neural Network Accelerators | |
White et al. | Transistor Sizing Using Particle Swarm Optimisation | |
Le Borne | Hierarchical matrices for convection-dominated problems | |
Kaufmann et al. | Multi-objective intrinsic evolution of embedded systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |