JP4777227B2 - パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体 - Google Patents
パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体 Download PDFInfo
- Publication number
- JP4777227B2 JP4777227B2 JP2006340954A JP2006340954A JP4777227B2 JP 4777227 B2 JP4777227 B2 JP 4777227B2 JP 2006340954 A JP2006340954 A JP 2006340954A JP 2006340954 A JP2006340954 A JP 2006340954A JP 4777227 B2 JP4777227 B2 JP 4777227B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- calculated value
- actual measurement
- computer
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(実施の形態1)
(実施の形態2)
S102 ステップ
S103 ステップ
S104 ステップ
S105 ステップ
S201 ステップ
S202 ステップ
S203 ステップ
S204 ステップ
S205 ステップ
S301 ステップ
S302 ステップ
S303 ステップ
S304 ステップ
401 領域
402 領域
501 領域
S601 ステップ
S602 ステップ
S603 ステップ
S604 ステップ
701 領域
702 領域
801 領域
S901 ステップ
S902 ステップ
S903 ステップ
S904 ステップ
Claims (11)
- コンピュータが、モデル式を構成するパラメータの数値を入力するステップと、
前記コンピュータが、前記パラメータの数値を前記モデル式に入力し計算値を算出するステップと、
前記コンピュータが、実デバイスの入出力応答を実測値とし、前記実測値と前記計算値の間の一致の度合いの評価を行うステップと、を有し、
前記実測値と前記計算値の一致の度合いは、前記実測値の連結線と前記計算値の連結線に挟まれた部分の面積を、前記実測値の連結線とドレイン電流=0で挟まれた部分の面積で除算した結果をパーセンテージで表した数値で評価することを特徴とするパラメータ抽出方法。 - コンピュータが、モデル式を構成するパラメータの数値を入力するステップと、
前記コンピュータが、前記パラメータの数値を前記モデル式に入力し計算値を算出するステップと、
前記コンピュータが、実デバイスの入出力応答を実測値とし、前記実測値と前記計算値の間の一致の度合いの評価を行うステップと、を有し、
前記実測値と前記計算値の一致の度合いは、実測値における複数個のデータでの隣接する2点と、前記実測値の2点に対応する前記計算値での2点に囲まれる面積に相当する数値を見積もることで、前記実測値の連結線と前記計算値の連結線に挟まれた部分の面積を、前記実測値の連結線とドレイン電流=0で挟まれた部分の面積で除算した結果をパーセンテージで表した数値を求め、評価することを特徴とするパラメータ抽出方法。 - 請求項1または2において、前記実測値は、入力物理量に対する出力物理量の応答を示した2次元のグラフとして表記されるものであることを特徴とするパラメータ抽出方法。
- 請求項1乃至3のいずれか一において、前記計算値は、前記モデル式を構成する前記パラメータが具体的な数値として入力されることにより、前記実測値を表記した2次元のグラフ上に表記されるものであることを特徴とするパラメータ抽出方法。
- 請求項1乃至4のいずれか一において、前記モデル式は、半導体素子のパラメータを有するモデル式であることを特徴とするパラメータ抽出方法。
- 請求項5における前記パラメータが前記モデル式または前記モデル式を表す文字と数字の組み合わせと共にネットリストに記述され、回路計算が行われることを特徴とする回路動作検証方法。
- コンピュータに、
前記コンピュータが、モデル式を構成するパラメータの数値を入力するステップと、
前記コンピュータが、前記パラメータの数値を前記モデル式に入力し計算値を算出するステップと、
前記コンピュータが、実デバイスの入出力応答を実測値とし、前記実測値と前記計算値の間の一致の度合いの評価を行うステップと、を実行させるためのプログラムを記憶し、
前記実測値と前記計算値の一致の度合いは、前記実測値の連結線と前記計算値の連結線に挟まれた部分の面積を、前記実測値の連結線とドレイン電流=0で挟まれた部分の面積で除算した結果をパーセンテージで表した数値で評価することを特徴とするコンピュータ読み取り可能な記憶媒体。 - コンピュータに、
前記コンピュータが、モデル式を構成するパラメータの数値を入力するステップと、
前記コンピュータが、前記パラメータの数値を前記モデル式に入力し計算値を算出するステップと、
前記コンピュータが、実デバイスの入出力応答を実測値とし、前記実測値と前記計算値の間の一致の度合いの評価を行うステップと、を実行させるためのプログラムを記憶し、
前記実測値と前記計算値の一致の度合いは、前記実測値における前記複数個のデータでの隣接する2点と、前記実測値の2点に対応する前記計算値での2点に囲まれる面積に相当する数値を見積もることで、前記実測値の連結線と前記計算値の連結線に挟まれた部分の面積を、前記実測値の連結線とドレイン電流=0で挟まれた部分の面積で除算した結果をパーセンテージで表した数値を求め、評価することを特徴とするコンピュータ読み取り可能な記憶媒体。 - 請求項7または8において、前記実測値は、入力物理量に対する出力物理量の応答を示した2次元のグラフとして表記されるものであることを特徴とするコンピュータ読み取り可能な記憶媒体。
- 請求項7乃至9のいずれか一において、前記計算値は、前記モデル式を構成する前記パラメータが具体的な数値として入力されることにより、前記実測値を表記した2次元のグラフ上に表記されるものであることを特徴とするコンピュータ読み取り可能な記憶媒体。
- 請求項7乃至10のいずれか一において、前記モデル式は、半導体素子のパラメータを有するモデル式であることを特徴とするコンピュータ読み取り可能な記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006340954A JP4777227B2 (ja) | 2005-12-27 | 2006-12-19 | パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005376630 | 2005-12-27 | ||
JP2005376630 | 2005-12-27 | ||
JP2006340954A JP4777227B2 (ja) | 2005-12-27 | 2006-12-19 | パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007200290A JP2007200290A (ja) | 2007-08-09 |
JP2007200290A5 JP2007200290A5 (ja) | 2009-12-03 |
JP4777227B2 true JP4777227B2 (ja) | 2011-09-21 |
Family
ID=38454795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006340954A Expired - Fee Related JP4777227B2 (ja) | 2005-12-27 | 2006-12-19 | パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4777227B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5463856B2 (ja) * | 2009-11-02 | 2014-04-09 | 富士通株式会社 | 入力パラメータ値セット特定プログラム、方法及び装置 |
US8515714B2 (en) * | 2010-06-02 | 2013-08-20 | Livermore Software Technology Corp. | Curve matching for parameter identification |
CN108894120B (zh) * | 2018-02-09 | 2021-07-02 | 广西交通科学研究院有限公司 | 拱上建筑拆装过程中拱圈变形安全判断方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006012114A (ja) * | 2004-05-25 | 2006-01-12 | Oki Electric Ind Co Ltd | 適応評価器、遺伝的アルゴリズムマシン及び適応度計算方法 |
-
2006
- 2006-12-19 JP JP2006340954A patent/JP4777227B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007200290A (ja) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lim et al. | Optimal design of accelerated degradation tests based on Wiener process models | |
McConaghy et al. | Variation-aware design of custom integrated circuits: a hands-on field guide | |
KR101904518B1 (ko) | 희귀 불량 현상을 식별하기 위한 방법 및 시스템 | |
US8302046B1 (en) | Compact modeling of circuit stages for static timing analysis of integrated circuit designs | |
US7761275B2 (en) | Synthesizing current source driver model for analysis of cell characteristics | |
TWI444844B (zh) | 模擬參數校正技術 | |
US8286120B2 (en) | Non-invasive leakage power device characterization of integrated circuits using device grouping and compressive sensing | |
US5825673A (en) | Device, method, and software products for extracting circuit-simulation parameters | |
KR20050083556A (ko) | 반도체 회로 장치의 시뮬레이션 방법 및 반도체 회로장치의 시뮬레이터 | |
US10713405B2 (en) | Parameter generation for semiconductor device trapped-charge modeling | |
US10867115B2 (en) | System and method for calculating cell edge leakage | |
Lin et al. | A gray system modeling approach to the prediction of calibration intervals | |
Popp | New innovational outlier unit root test with a break at an unknown time | |
JP4500338B2 (ja) | テストパターン評価方法及びテストパターン評価装置 | |
US20130014069A1 (en) | Equivalent Device Statistical Modeling for Bitline Leakage Modeling | |
Harrell et al. | Resampling, validating, describing, and simplifying the model | |
JP4777227B2 (ja) | パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体 | |
US8150638B1 (en) | Predicting parasitic capacitance in schematic circuit simulations using sub-circuit modeling | |
Nasri et al. | Semi-parametric copula-based models under non-stationarity | |
JP2001035930A (ja) | 特性抽出装置、特性評価装置、および、半導体装置 | |
JPWO2006006198A1 (ja) | 電力算出装置、電力算出方法、耐タンパ性評価装置及び耐タンパ性評価方法 | |
CN107688694A (zh) | 使用多个选通点的单元感知缺陷表征和波形分析 | |
US7617056B2 (en) | Parameter extraction method, method for inspecting circuit operation, and storage medium having program to perform the parameter extraction method | |
JP4871194B2 (ja) | パラメータ抽出方法及び当該パラメータ抽出方法を実行させるプログラムを具備するコンピュータ読み取り可能な記憶媒体 | |
JP5370256B2 (ja) | 解析支援プログラム、解析支援装置および解析支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091021 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091021 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110629 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |