JPH07263564A - 大規模集積回路の設計方法 - Google Patents

Abstract

(57)【要約】 【目的】 モジュール間配線の設計の手間のほとんどか
からない設計方法を提供する。 【構成】 ライブラリとして登録されたモジュール間
を、ＬＳＩの所定の機能を実現するように全て接続した
結線済み回路データを予め設計しておくとともに、各モ
ジュールがそのＬＳＩチップ上に存在しない場合にその
モジュールへの接続配線終端をどのような状態にしてお
くのか指定する未接続終端データも作成しておき、新規
ＬＳＩの開発に際して使用する回路モジュールが選択さ
れたならば上記結線済み回路データから使用しないモジ
ュールのデータを削除し、代わりに上記未接続終端デー
タを挿入するようにした。 【効果】 予めライブラリとして用意されたものの中か
ら任意のモジュールを選択しても新たにそれらを接続す
る結線データを設計する必要がないため、ＬＳＩの開発
期間が短縮されるとともに、配線ミスがなくなり、ＴＡ
Ｔも短縮される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＳＩ（大規模集積回
路）の設計方法さらにはスタンダードセル方式のＬＳＩ
の設計に適用して特に有効な技術に関し、例えばカスタ
ム・マイクロコンピュータの設計に利用して好適な技術
に関する。

【０００２】

【従来の技術】従来、ユーザーが所望する機能および仕
様を有するカスタム・マイクロコンピュータの設計手法
として、例えば汎用マイクロコンピュータで既に使用さ
れ実績のある機能回路ブロック（以下、モジュールと称
する）をそれぞれデータベースに登録し、図７に示すよ
うにライブラリとして用意しておいて、その中から所望
のモジュールをユーザーに選択させ、それらのモジュー
ルを１つの半導体チップ１上に配置して各モジュール
２，２……間を結線するようにしたいわゆるスタンダー
ドセル方式のＬＳＩ設計方法が知られている。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。

【０００４】すなわち、かかる設計手法においてはライ
ブラリの中から選択されたモジュールのレイアウトの設
計およびモジュール間配線の設計は通常メーカー側にお
いて行なうのが一般的であったが、ユーザー側において
行なえるようにしたいという要望もある。しかるに、特
にモジュール間配線の設計は使用するモジュールの内部
構成を熟知していないと配線ミスを生じ易いため、従来
はユーザー側においてモジュール間配線の設計を行なう
ことが困難であった。また、メーカー側においてもモジ
ュール間配線の設計は配線数が多くかつ複雑となるため
時間がかかるとともに、配線ミスがあるとそれを修正す
るのにも時間がかかる。そのため、従来の設計手法にあ
ってはＴＡＴ（ターンアラウンドタイム）が長くなると
いう問題点があった。

【０００５】この発明は上記のような問題点に着目して
なされたもので、その目的とするところは、予め用意さ
れたライブラリの中から所望のモジュールを選択し、そ
れらを接続して所望の機能のＬＳＩを得る設計手法にお
いて、モジュール間配線の設計の手間のほとんどかから
ない設計方法を提供することにある。

【０００６】本発明の他の目的は、モジュール間配線の
設計ミスがなくこれによってＴＡＴの短いＬＳＩの設計
方法を提供することにある。

【０００７】本発明のさらに他の目的は、カスタム・マ
イクロコンピュータの開発に適したＬＳＩの設計方法を
提供することにある。

【０００８】本発明のさらに他の目的は、開発したＬＳ
Ｉの試験が簡単に行なえるＬＳＩの設計方法を提供する
ことにある。

【０００９】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【００１１】すなわち、ライブラリとして登録された機
能回路ブロックとしてのモジュール間をＬＳＩの所定の
機能を実現するように全て接続した結線済み回路データ
を予め設計しておくとともに、各モジュールがそのＬＳ
Ｉチップ上に存在しない場合にそのモジュールへの接続
配線終端をどのような状態にしておくのか指定する未接
続終端データも作成しておき、新規ＬＳＩの開発に際し
て使用するモジュールが選択されたならば上記結線済み
回路データから使用しないモジュールのデータを削除
し、代わりに上記未接続終端データを挿入するようにし
たものである。ここで、上記モジュールには、スタンダ
ードセル方式においてセルと呼ばれるものも含まれる。

【００１２】また、予めライブラリとして用意しておく
モジュールの数が多い場合には、使用頻度や関連性等を
考慮して数個のグループに分類し、それぞれのグループ
毎に上記結線済み回路データおよび未接続終端データを
用意し、各グループの回路間はバスにより接続するよう
にする。

【００１３】上記の場合、好ましくは結線済み回路デー
タから使用しないモジュールを削除した後に、削除した
ことにより空白となったチップ上の空白エリアが他のモ
ジュールにより埋められるように再配置するアルゴリズ
ムもしくはそれに従って作成されたプログラムを利用し
て占有面積の縮小化処理を行なうようにする。

【００１４】さらに、設計終了後の論理試験に使用され
るいわゆるテストパターンと呼ばれるデータに関して
も、全てのモジュールにより構成されたＬＳＩを想定し
て予め作成しておいて、使用するモジュールが選択され
たならばそれらに対応して上記テスト用データから削除
されたモジュールに関するテストパターンを削除したも
のを使用して試験を行なうようにする。

【００１５】

【作用】上記した手段によれば、予めライブラリとして
用意されたものの中から任意のモジュールを選択しても
新たにそれらを接続する結線データを設計する必要がな
い。

【００１６】また、予めライブラリとして用意しておく
回路モジュールを数個のグループに分類し、各グループ
の回路間はバスにより接続するようにすれば、結線済み
回路データをグループ単位で分担設計することができる さらに、テストパターンに関しても不要なものを削除す
るだけでよいので、開発したＬＳＩに合せて新たにテス
トパターンを作成する必要がない。

【００１７】

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。図１は本発明をカスタム・マイクロコンピ
ュータの設計に適用した場合の概念を示す。

【００１８】この実施例では、シングルチップ・マイク
ロコンピュータを構成するのに使用される回路モジュー
ルを集めたＣＰＵコア１０と、ＣＰＵの周辺回路のうち
それほど使用頻度の高くない回路を集めた周辺モジュー
ル集合体２０と、ユーザーが既に開発し所有している専
用論理回路もしくは新たに設計した専用論理回路からな
るユーザー論理部３０とにグループ分けしておいて、そ
れぞれについて必要なモジュールの選択および未接続終
端データとの差し替えを行なった後、それらを１つの半
導体チップ１上に配置してバス４０にて結合する。上記
ユーザー論理部３０は、ゲートアレイにより構成するこ
ともできる。

【００１９】上記ＣＰＵコア１０には、演算制御機能を
有するプロセッサ（中央処理装置）ＣＰＵと、割り込み
制御機能を有する割込み制御回路ＩＮＴと、ブロック転
送制御機能を有するブロック転送制御回路ＤＭＡと、随
時読み出し書込み可能な記憶機能を有するランダム・ア
クセス・メモリＲＡＭと、基本周波数クロックを発生す
る機能を有する発振回路ＣＰＧと、基本周波数クロック
を分周して周期や位相の異なる複数のクロック信号を形
成する機能を有する分周回路ＰＳＣと、上記ＲＡＭがダ
イナミック回路からなる場合にそのリフレッシュ信号を
発生する機能を有するリフレッシュ制御回路ＲＥＦと、
読み出し専用の記憶機能を有するリード・オンリ・メモ
リＲＯＭと、ハードウェアの異常を検出するためのタイ
マ信号を発生する機能を有するウォッチドッグタイマ回
路ＷＤＴと、上記各種タイマ回路からの出力パルスを合
成したり加工したりしてユーザシステムで必要なタイミ
ングパルスを形成して外部へ出力する機能を有するタイ
ミングパターン制御回路ＴＰＣと、外部装置との間のシ
リアル通信機能を有するシリアル・コミュニケーション
・インタフェース回路ＳＣＩと、ディジタル出力信号を
アナログ信号に変換する機能を有するＤ／Ａ変換回路Ｄ
ＡＣと、ＣＰＵから出力されるアドレス信号をデコード
する機能を有するアドレスデコード回路ＤＥＣと、複数
本のタイマカウンタを有し各々が設定された時間を計時
する機能を有するインテグレイテッド・タイマパルス・
ユニットＩＴＵと、信号の入出力機能を有する入出力ポ
ートＰＲＴと、アナログ入力信号をディジタル信号に変
換する機能を有するＡ／Ｄ変換回路ＡＤＣとがモジュー
ルとして設けられている。

【００２０】また、上記周辺モジュール集合体２０に
は、割り込み制御機能を有する割込み制御回路ＩＮＴ
と、バス占有権の調停機能を有するバス制御回路ＢＳＣ
と、アドレス信号をデコードする機能を有するアドレス
デコード回路ＤＥＣと、内部のレジスタの値とタイマカ
ウンタとの値が一致した時に別のレジスタの値をタイマ
カウンタに読み込んで計時する機能を有するリロードタ
イマ回路ＴＩＭと、前述したのと同様な機能を有するイ
ンテグレイテッド・タイマパルス・ユニットＩＴＵと、
外部装置との間のシリアル通信機能を有するシリアル・
コミュニケーション・インタフェース回路ＳＣＩと、信
号の入出力機能を有する入出力ポートＰＲＴと、パルス
幅変調用タイマ信号を形成する機能を有するタイマ回路
ＰＷＭと、前述したのと同様な機能を有するタイミング
パターン制御回路ＴＰＣと、ディジタル出力信号をアナ
ログ信号に変換する機能を有するＤ／Ａ変換回路ＤＡＣ
と、アナログ入力信号をディジタル信号に変換する機能
を有するＡ／Ｄ変換回路ＡＤＣと、基本周波数クロック
を発生する機能を有する発振回路ＣＰＧと、基本周波数
クロックを分周して周期や位相の異なる複数のクロック
信号を形成する機能を有する分周回路ＰＳＣとがモジュ
ールとして設けられている。

【００２１】なお、特に制限されないが、周辺モジュー
ル集合体２０には比較的個数を多く必要とするリロード
タイマ回路ＴＩＭやＤ／Ａ変換回路ＤＡＣ、Ａ／Ｄ変換
回路ＡＤＣ、がそれぞれ２つずつ設けられている。ま
た、上記ＣＰＵコア１０、周辺モジュール集合体２０お
よびユーザー論理部３０には、それぞれ内部の回路をバ
ス４０に接続するインタフェースＩ／Ｆが設けられてい
る。

【００２２】さらに、この実施例では、上記ＣＰＵコア
１０と周辺モジュール集合体２０に関しては、各々上記
全てのモジュールを互いに結線した結線済み回路データ
と、各モジュールが存在しない場合にそのモジュールへ
の接続配線終端をどのような状態にしておくのか指定す
る未接続終端データとを作成しておく。

【００２３】また、上記ＣＰＵコア１０と周辺モジュー
ル集合体２０を構成する回路モジュールを登録したライ
ブラリを用意する。さらに、上記全てのモジュールによ
り構成されたＬＳＩを想定してテストパターンを作成し
ておく。その場合、テストパターンに関しても、各モジ
ュール毎のテストが可能なようにライブラリ化しておく
のが望ましい。

【００２４】図３には上記ＣＰＵコア１０に関して全て
のモジュールを互いに結線した結線済み回路データに基
づくひな形図面が、また図４には上記周辺モジュール集
合体２０に関して全てのモジュールを互いに結線した結
線済み回路データに基づくひな形図面がそれぞれ示され
ている。なお、図３および図４において、破線で示され
ているのは、未使用モジュールとして削除可能であるこ
とを表わしている。

【００２５】同図からも分かるように、プロセッサＣＰ
Ｕと、発振回路ＣＰＧと、分周回路ＰＳＣと、割込み制
御回路ＩＮＴと、アドレスデコード回路ＤＥＣは、マイ
クロコンピュータＬＳＩでは必ず使用されるモジュール
である。また、この実施例において、モジュールの削除
すなわち不要なモジュールを未接続終端データと差し替
えるということは、図５に示されているように、本来の
モジュール（図ではブロック転送制御回路モジュールＤ
ＭＡ）の回路図を、上記未接続終端データを図面化した
ダミーひな形図５０で置き換えることを意味している。
このようにダミー図面を利用することにより、画面を参
照しながら行なうシステムの論理設計が容易化される。

【００２６】次に、本発明方法によるＬＳＩの開発設計
手順を図６を用いて説明する。なお、本発明方法による
ＬＳＩの開発設計にあたっては、上記のごとくして作成
された結線済み回路データと未接続終端データとテスト
パターンをＬＳＩ開発設計装置のデータベースに格納し
ておく。また、上記ライブラリに登録されているモジュ
ールの機能および仕様を記載したリストを用意してお
く。

【００２７】まず、ユーザーにおいて、上記リストを参
照してＣＰＵコア１０と周辺モジュール集合体２０の各
ライブラリの中から使用したいモジュールを選択すると
ともに外部端子の仕様（数や配置等）を決定する。ま
た、ライブラリに登録されているモジュールでは実現で
きない論理機能があるときは、ユーザー論理モジュール
としてその機能および仕様を決定し、ＬＳＩ全体のシス
テム設計を行なう（ステップＳ１）。

【００２８】これによって、使用しないモジュールが明
らかになるのでそれをＬＳＩ開発設計装置に入力して指
定してやると、上記結線済み回路データから使用しない
モジュールの回路データが削除され、代わりに上記未接
続終端データが挿入され、所望の機能および仕様を有す
るＬＳＩの論理設計データが得られる（ステップＳ
２）。ＬＳＩ開発設計装置は、この論理設計データに基
づいて、シンボル化された論理符号を用いた図面（最上
位図面）として出力させることができるように構成され
ている。しかも、このとき削除されたモジュールは図５
に示したようなダミーひな形図５０として図面上に表わ
される。

【００２９】また、この段階でユーザー論理を実現する
回路がまだ設計されていなければ（データベースに登録
されていなければ）、ここで例えばゲートアレイを用い
たユーザー論理回路の設計を行なう。さらに、上記モジ
ュール削除情報に基づいてテストパターンの入った上記
ライブラリから所望のモジュールに関するテストパター
ンを選んで実際に使用するテストパターンを作成する
（ステップＳ３）。

【００３０】次に、上記論理設計データに基づいて上記
テストパターンを使用して論理シミュレーションを行な
う（ステップＳ４）。シミュレーションの結果、問題が
なければ各モジュールのレイアウトを決定する（ステッ
プＳ５）。この際、モジュールを削除したことにより空
白となったチップ上の空白エリアが他のモジュールによ
り埋められるように再配置するアルゴリズムに従ったプ
ログラムを予め作成し開発設計装置に組み込んでおくこ
とにより、コンピュータにより自動的にレイアウト設計
を行なわせ、チップ面積の縮小化を図るようにしてい
る。

【００３１】なお、ＬＳＩを構成する各回路を半導体チ
ップ上に空白エリアを生じないように配置もしくは再配
置するアルゴリズムに関しては既に種々の方法が提案さ
れているので、それを利用すればよい。図２には、上記
のようにしてレイアウト設計を行なった場合の図面が示
されている。

【００３２】上記レイアウト設計終了後は、上記ステッ
プＳ５で得られたレイアウト設計データに基づいてプロ
セスで使用するマスクを作成し（ステップＳ６）、それ
らのマスクを用いてＬＳＩを製造する（ステップＳ
７）。

【００３３】上記実施例に従うと、予めライブラリとし
て用意されたものの中から任意のモジュールを選択して
ＬＳＩを構成しても既にモジュール間結線データがメー
カーにおいて設計されており、不要なものを削除するだ
けであるため、新たにモジュール間を接続する結線デー
タを設計する必要がない。そのため、ステップＳ５のレ
イアウト設計までの工程を全てユーザー側において行な
っても配線ミスがなく、その結果ＴＡＴも短縮されるよ
うになる。

【００３４】また、上記ステップＳ３で作成されたテス
トパターンを用いて製造ラインの最終工程で良品を選別
するため行なわれる選別試験を行なうこともできる。

【００３５】以上説明したように、上記実施例は、ライ
ブラリとして登録された機能回路ブロックとしてのモジ
ュール間を、ＬＳＩの所定の機能を実現するように全て
接続した結線済み回路データを予め設計しておくととも
に、各モジュールがそのＬＳＩチップ上に存在しない場
合にそのモジュールへの接続配線終端をどのような状態
にしておくのか指定する未接続終端データも作成してお
き、新規ＬＳＩの開発に際して使用する回路モジュール
が選択されたならば上記結線済み回路データから使用し
ないモジュールの回路データを削除し、代わりに上記未
接続終端データを挿入するようにしたので、ライブラリ
の中から任意のモジュールを選択しても新たにそれらを
接続する結線データを設計する必要がないため、ＬＳＩ
の開発期間が短縮されるとともに、配線ミスがなくな
り、ＴＡＴも短縮されるという効果がある。

【００３６】また、上記実施例では、ライブラリとして
用意しておく回路モジュールを、使用頻度や関連性等を
考慮して例えばＣＰＵコアと周辺モジュールとユーザー
論理部とにグループ分けして、各グループ毎に上記結線
済み回路データおよび未接続終端データを用意し、各グ
ループの回路間はバスにより接続するようにしたので、
結線済み回路データをグループ単位で分担設計できるた
め、ＬＳＩ全体の結線済み回路データを比較的簡単に設
計できるとともに、バスを介して全てのモジュールを合
理的に結合させることができ、また、外部バスにより他
のＬＳＩと結合されたシステムを構成するＬＳＩにあっ
ては内部モジュール間がバスで結合された構成を備えて
いると外部とのインタフェイスがとり易いので、本発明
は特にバス・インタフェイスを有するカスタム・マイク
ロコンピュータを開発する場合に利用すると非常に設計
がやり易くなるという効果がある。

【００３７】さらに、結線済み回路データから使用しな
いモジュールを削除した後に、削除したことにより空白
となったチップ上の空白エリアが他のモジュールにより
埋められるように再配置するアルゴリズムもしくはそれ
に従って作成されたプログラムを利用してモジュールの
再配置を行なうようにしたので、設計されたＬＳＩのチ
ップサイズを小さくし、歩留りを向上させることができ
るという効果がある。

【００３８】さらに、設計終了後の論理試験に使用され
るいわゆるテストパターンと呼ばれるテスト用データに
関しても、全てのモジュールにより構成されたＬＳＩを
想定して予め作成しておいて、使用するモジュールが選
択されたならばそれらに対応して上記テスト用データか
ら削除されたモジュールに関するテストパターンを削除
したものを使用してシミュレーションや試験を行なうよ
うにしたので、開発したＬＳＩに合せてテストパターン
を新たに作成する必要がなく、より一層ＬＳＩの開発期
間が短縮される。

【００３９】以上本発明によってなされた発明を実施例
に基づき具体的に説明したが、本発明は上記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、予め
ライブラリとして用意しておく回路の単位および結線済
み回路データは、上述したモジュールと呼ばれる単位に
限定されず、例えばゲート回路のような論理素子レベル
の単位で用意しておくようにしてもよい。また、ＣＰＵ
コアや周辺モジュール集合体を構成するモジュールの種
類および数は図３の実施例に限定されず、使用頻度等を
考慮して任意のモジュールを任意の数だけ搭載したもの
を用意すればよい。

【００４０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるカスタ
ム・マイクロコンピュータの設計に適用した場合につい
て説明したが、この発明はそれに限定されるものでな
く、ＬＳＩを設計する場合一般に利用することができ
る。

【００４１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００４２】すなわち、予め用意されたライブラリの中
から所望のモジュールを選択し、それらを接続して所望
の機能のＬＳＩを得る設計手法において、任意のモジュ
ールを選択しても新たにそれらを接続する結線データを
設計する必要がなく、これによってＬＳＩの開発期間が
短縮されるとともに、配線ミスがなくなり、ＴＡＴも短
縮される。また、開発したＬＳＩの試験も簡単に行なえ
るようになる。

【図面の簡単な説明】

【図１】本発明に係るＬＳＩの設計方法をカスタム・マ
イクロコンピュータの設計に適用した場合の概念を示す
説明図、

【図２】本発明に係るＬＳＩの設計方法により設計され
たカスタム・マイクロコンピュータのレイアウトの一例
を示す平面図、

【図３】ＣＰＵコアの結線済みデータを図面化した一実
施例を示すブロック図、

【図４】周辺モジュールの結線済みデータを図面化した
一実施例を示すブロック図、

【図５】削除されたモジュールの未接続終端データを図
面化したダミーひな形図で置き換えた状態を示すブロッ
ク図、

【図６】本発明方法によるＬＳＩの開発設計手順を示す
フローチャート、

【図７】従来のＬＳＩの設計方法の概略およびそれによ
り設計されたカスタム・マイクロコンピュータのレイア
ウト図の一例を示す平面図である。

【符号の説明】

１ 半導体チップ １０ ＣＰＵコア ２０ 周辺モジュール集合体 ３０ ユーザー論理部 ４０ バス ５０ ダミーひな形図 Ｉ／Ｆ インタフェース

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ライブラリとして登録された複数の機能
   回路ブロック間を所定の機能を実現するように全て接続
   した結線済み回路データを予め設計しておくとともに、
   各機能回路ブロックが当該集積回路に存在しない場合に
   各機能回路ブロックへの接続配線の終端をそれぞれどの
   ような状態にしておくのか指定する未接続終端データを
   作成しておき、上記ライブラリの中から使用する機能回
   路ブロックが選択されたならば上記結線済み回路データ
   から使用しない機能回路ブロックに関するデータを削除
   し、代わりに上記未接続終端データを挿入するようにし
   たことを特徴とする大規模集積回路の設計方法。
2. 【請求項２】 上記機能回路ブロックをグループ分けし
   て各グループ毎にライブラリとして登録しておくととも
   に、各グループ毎に上記結線済み回路データおよび未接
   続終端データを作成しておき、上記ライブラリの中から
   使用する機能回路ブロックが選択されたならば上記結線
   済み回路データから使用しない機能回路ブロックに関す
   るデータを削除し、代わりに上記未接続終端データを挿
   入するとともに、各グループの回路間はバスにより接続
   するようにしたことを特徴とする請求項１に記載の大規
   模集積回路の設計方法。
3. 【請求項３】 上記結線済み回路データから使用しない
   機能回路ブロックを削除した後に、削除したことにより
   空白となったチップ上の空白エリアが他の機能回路ブロ
   ックにより埋められるように再配置するようにしたこと
   を特徴とする請求項１または２に記載の大規模集積回路
   の設計方法。
4. 【請求項４】 回路設計終了後に行なわれる論理試験に
   使用されるテスト用データを、全ての機能回路ブロック
   により構成された集積回路用に予め作成しておいて、削
   除する機能回路ブロックが決定されたならばそれに対応
   して上記テスト用データから、上記削除された機能回路
   ブロックに関するテスト用データを削除したものを使用
   して試験を行なうようにことを特徴とする請求項１、２
   または３に記載の大規模集積回路の設計方法。
5. 【請求項５】 上記グループの１つはプロセッサと、シ
   ングルチップマイクロコンピュータを構成する最大公約
   数的な周辺回路とをそれぞれ機能回路ブロックとし、他
   のグループの１つは周辺回路のみを機能回路ブロックと
   し、さらに他のグループの１つは専用論理回路により構
   成されていることを特徴とする請求項２、３または４に
   記載の大規模集積回路の設計方法。