JPH11232077A - 情報処理システム - Google Patents

Abstract

(57)【要約】 【課題】 少なくとも処理の一部分が、プログラマブル
論理回路で処理される情報処理システムにおいて、アプ
リケーションプログラムを高速に処理することができる
プログラマブル論理回路の構成方法を提供する。 【解決手段】 同じ処理を行うソフトウエアモジュール
とハードウエアモジュールとを同時に実行して、処理時
間を比較する処理時間比較手段を設ける。処理時間比較
手段での比較結果に基づいて、プログラムに記述された
処理を、ソフトウエアモジュールとハードウエアモジュ
ールのどちらで実行するかを決める実行モジュール決定
手段を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、少なくとも処理
の一部分が、回路構成を再構成できるプログラマブル論
理回路で処理可能である情報処理システムに関するもの
である。

【０００２】

【従来の技術】デジタル回路装置、特に特定用途向け集
積回路（ＡＳＩＣ）の分野において、製品の開発期間を
短縮するために、フィールドプログラマブルゲートアレ
イ（ＦＰＧＡ）やプログラマブルロジックデバイス（Ｐ
ＬＤ）などで構成されたプログラマブル論理回路が広く
使われている。

【０００３】これらのプログラマブル論理回路は、論理
回路を記述する回路情報をこれらに読み込ませること
で、内部の論理回路と論理回路間の結線を自由に構成す
ることができる。このため、プログラマブル論理回路装
置を用いることで、従来は回路設計の終了後に数週間か
ら数か月を必要とした集積回路の作製時間が不要になる
というメリットがある。特に、米国特許第４，７００，
１８７号の発明のような電気的に再構成可能なプログラ
マブル論理回路装置は、一度作製した回路を必要に応じ
て自由に何度でも変更できるという利点があり、プログ
ラマブル論理回路装置は、ますます広く使われるように
なってきている。

【０００４】ところで、最近の論理回路は複雑さが増
し、一つのプログラマブル論理回路装置では実現できな
い規模にまで回路規模が大きくなっている。

【０００５】この問題を解決するためのひとつの方法と
して、異なる時間に異なる論理回路を実現するためにプ
ログラマブル論理回路を処理の途中で再構成することが
提案されている。この方法を用いることにより、携帯情
報端末のように、装置が小型であるため、内蔵できる回
路規模に制約がある場合でも、様々な処理が比較的高速
に行えるという利点がある。

【０００６】しかし、プログラマブル論理回路を再構成
するときには、回路全体の回路情報を再度読み込ませる
ため、再構成に時間がかかるという欠点がある。さら
に、処理の途中で再構成することは、処理を一時中断
し、その時のデータをプログラマブル論理回路の外部の
記憶装置に待避させ、新たな回路情報を読み込んで再構
成し、再構成前のデータと再構成に伴う新しいデータを
入力するという余分な処理が必要で、データを出し入れ
する処理は冗長なものとになる。

【０００７】この問題を解決するために、米国アトメル
社の「ＣＯＮＦＩＧＵＲＡＢＬＥＬＯＧＩＣ」という名
のデータブックに記載されているプログラマブル論理回
路、および米国ザイリンクス社の「ＴＨＥ ＰＲＯＧＲ
ＡＭＭＡＢＬＥ ＬＯＧＩＣ」という名のデータブック
に記載されているプログラマブル論理回路では、データ
を記憶するためのデータ記憶装置を有し、回路の動作中
でも外部の記憶装置から回路情報の一部を読み込んで部
分的に再構成を行うことで、再構成するための時間を最
小に留めるようにしている。

【０００８】以上のようなプログラマブル論理回路を用
いて、高速かつ簡便に処理することができる計算機シス
テムが、特開平６−３０１５２２号公報に開示されてい
る。この計算機システムは、複数のプログラムを元に、
プログラマブル論理回路上にハードウエアを構成する例
である。これを、図１１を参照しながら説明する。

【０００９】すなわち、図１１の従来例においては、計
算機で実行するソースプログラム１０００は、回路構成
を変更できない固定部と、プログラマブル論理回路のよ
うに回路構成を変更できる可変部とで構成される。ライ
ブラリ１００１には、固定部の構成に関する情報と、可
変部が構成することができる回路の情報が格納されてい
る。

【００１０】コンパイラ１００２は、ソースプログラム
１０００を解析し、ライブラリ１００１を参照しなが
ら、オブジェクトコードと、ハードウエア構成データに
変換する。例えば、コンパイラ１００２は、ソースプロ
グラムのフロー解析を行い、関数の頻度を検出し、その
検出した頻度に基づいて、呼び出し回数の多い関数をハ
ードウエアで処理する関数として決定し、ハードウエア
構成データ１００３を作成し、出力する。

【００１１】次に、コンパイラ１００２は、ハードウエ
アで処理すると決めた部分を所定の可変部で処理するこ
とを示すコードを生成する。そして、このコードを、残
りのソフトウエアで処理する部分に付加してオブジェク
トコード１００４を作成し、出力する。計算機１００５
は、固定部と、ハードウエア構成データにより構成され
た可変部とを用いて、オブジェクトコードに応じた処理
を実行する。

【００１２】このようにして、従来例１では、コンパイ
ル時に呼び出し回数の多い関数をハードウエア化するこ
とにより処理全体の高速化を図っている。

【００１３】次に、前記問題を解決する従来例２とし
て、特開平５−１５０９４３号公報に開示されるコンピ
ュータ装置の場合を説明する。この従来例２において
は、プログラマブル論理回路で行う処理と、固定的な論
理回路装置で行う処理とに分離された処理を、アプリケ
ーションプログラムとして、情報処理システムとしての
コンピュータ装置で実行する。

【００１４】この従来例２のコンピュータ装置は、ＣＰ
Ｕ、メモリ、プログラマブル論理回路、ハードディスク
などの外部記憶装置、およびその他の入出力インターフ
ェースで構成される。

【００１５】外部記憶装置には、プログラマブル論理回
路の回路データと、アプリケーションプログラムが記憶
してある。メモリには、外部記憶装置からアプリケーシ
ョンプログラムをロードするイニシャルローディングプ
ログラムが記憶してある。

【００１６】ＣＰＵは、これらのプログラムを実行する
とともに、プログラマブル論理回路に回路データを書き
込む。プログラマブル論理回路は、ＣＰＵのバスライン
に接続され、バスライン上の信号を入力し、論理処理を
施してバスラインへ信号を返す。この従来例２における
処理手順を、図１２に示す。

【００１７】まず、実行すべきプログラムファイルを指
定する（ステップＳ１）。次に、指定したプログラムフ
ァイルに回路データが含まれるか否か判別し（ステップ
Ｓ２）、含まれる場合は、回路データ書き込みプログラ
ムをロードして実行し（ステップＳ３）、続いて回路デ
ータをロードして（ステップＳ４）、その回路データを
プログラマブル論理回路に書き込む（ステップＳ５）。
その後、アプリケーションプログラムをロードし（ステ
ップＳ６）、実行する（ステップＳ７）。

【００１８】指定したプログラムファイルに回路データ
が含まれていない場合には、ステップＳ２からステップ
Ｓ６に飛び、そのまま、アプリケーションプログラムを
ロードし、実行する。

【００１９】以上のように、この従来例２の場合、プロ
グラマブル論理回路上の機能を用いる命令実行時に、回
路が所定の論理処理を行う。これにより、アプリケーシ
ョンごとに特殊なハードウエアを設けることなく、必要
に応じた論理回路を構成して処理の高速化を図ることが
できる。

【００２０】

【発明が解決しようとする課題】しかしながら、以上説
明した、処理の一部分をプログラマブル論理回路で処理
する情報処理システムの従来例は、次のような問題があ
る。

【００２１】従来例１では、プログラマブル論理回路に
より構成される可変部で実行する処理を、ひとつのプロ
グラム内で呼び出し回数の多い関数のように一元的に決
めている。

【００２２】プログラマブル論理回路は、処理を実行す
る前に、回路を構成する時間が必要である。したがっ
て、本来、この回路構成時間を含めた可変部の処理時間
と固定部の処理時間とを比較して可変部で実行する処理
を決める必要があるが、従来例１では、このプログラマ
ブル論理回路の構成時間を考慮して、プログラマブル論
理回路により構成される可変部で実行する処理を決める
ようにしてはいない。このため、従来例１の場合におい
て、実際には、固定部で処理した方が早い場合も生じ、
効率的な処理が行えない問題がある。

【００２３】このプログラマブル論理回路の回路構成時
間を考慮して、可変部と固定部のどちらで処理を実行す
るかをきめる場合の問題点をさらに、説明する。

【００２４】一般に、呼び出し回数や処理回数が少ない
場合は、実際の処理時間に対して、プログラマブル論理
回路の回路構成時間の割合が大きいので、固定部でソフ
トウエア的に処理したほうが処理時間が短い。一方、呼
び出し回数や処理回数が多い場合は、実際の処理時間に
対して、プログラマブル論理回路の回路構成時間の割合
が小さいので、可変部でハードウエア的に処理したほう
が処理時間が短い。

【００２５】このとき、処理を可変部と固定部に振り分
ける基準となる、関数などの呼び出し回数や処理回数
は、使用する可変部と固定部のアーキテクチャと処理速
度（クロック周波数）により決まる。ある処理を行うた
めに必要なクロック数は、可変部と固定部のアーキテク
チャにより決まり、処理時間は必要なクロック数に、ク
ロック周波数の逆数を掛け合わせることにより求められ
る。

【００２６】一般的に、情報処理システムのアーキテク
チャが異なれば、情報処理を行うプログラムも異なるの
で、アーキテクチャ毎にプログラムを用意する必要があ
る。一方、アーキテクチャが同じであれば、クロック周
波数が異なっても同じプログラムを用いることができ、
クロック周波数が高くなれば処理速度が早くなることが
期待できる。

【００２７】ところが、処理の一部分をプログラマブル
論理回路で処理する情報処理システムは、アーキテクチ
ャが同じであっても、先に述べたように、固定部と可変
部のクロック周波数が異なれば、可変部と固定部に処理
を振り分ける基準となる呼び出し回数や処理回数が異な
るので、可変部と固定部のいずれを使用するかを簡単に
決めることができるようにするためには、クロック周波
数の組み合わせ毎にプログラムを準備する必要がある。

【００２８】最近では半導体デバイスの製造技術の進歩
が早いので、同じアーキテクチャであってもクロック周
波数の高い半導体デバイスが次々と開発される。このよ
うな状況を鑑みると、クロック周波数の組み合わせ毎に
プログラムを準備することは、大変な労力を必要とし、
実用的な情報処理システムに適用することは現実的では
ないという問題がある。

【００２９】次に、従来例２では、プログラム毎にハー
ドウエアで処理する部分を、プログラム実行前に、プロ
グラマブル論理回路に構成している。情報処理システム
が、複数のプログラムを用いて複数の処理を連続して実
行するときには、先に実行されたプログラムによってプ
ログラマブル論理回路上に構成された回路と同じ回路
を、後に実行されるプログラムが使用できる場合があ
る。

【００３０】先に実行されたプログラムによってプログ
ラマブル論理回路に構成された回路を利用することがで
きれば、回路を構成する時間が短くできるので、先に述
べた処理を振り分ける基準となる呼び出し回数や処理回
数も小さくなり、比較的、呼び出し回数や処理回数が少
ない処理も、プログラマブル論理回路に構成された回路
でハードウエア的に処理することで、プログラム全体の
処理時間を短くすることができる。

【００３１】ところが、個々のプログラムを作成すると
きには、情報処理システムで連続して実行されるプログ
ラムを予測することはできないので、共通に利用される
であろう回路を見出すことは不可能である。よって、複
数のプログラムで共通に利用することができる回路であ
っても、これを利用して、プログラム全体の処理時間を
短くすることができないという問題がある。

【００３２】この発明は、以上の点にかんがみ、プログ
ラマブル論理回路の回路構成時間を考慮して、ソフトウ
エアとハードウエアのどちらで処理を実行するかを効率
良く決定することができるようにした情報処理システム
を提供することを目的とする。

【００３３】

【課題を解決するための手段】上記課題を解決するた
め、この発明による情報処理システムは、プログラムに
より実行される処理の少なくとも一部分の処理が、プロ
グラマブル論理回路で処理できるものであって、かつ、
前記プログラムが、プログラム言語で処理を記述したソ
フトウエアモジュールの組み合わせからなると共に、前
記プログラマブル論理回路に構成する回路情報で、前記
ソフトウエアモジュールが行う処理と同じ処理を記述し
たハードウエアモジュールを、前記プログラム内に備え
る情報処理システムにおいて、同じ処理を行う前記ソフ
トウエアモジュールと前記ハードウエアモジュールとを
同時に実行して、処理時間を比較する処理時間比較手段
と、前記処理時間比較手段での比較結果に基づいて、前
記プログラムに記述された処理を、前記ソフトウエアモ
ジュールと前記ハードウエアモジュールのどちらで実行
するかを決める実行モジュール決定手段と、を備えるこ
とを特徴とするまた、請求項２の発明は、請求項１に記
載の情報処理システムにおいて、前記処理時間比較手段
は、前記同じ処理を行う前記ソフトウエアモジュールと
前記ハードウエアモジュールとの、それぞれ１回の処理
時間を計測することにより、前記ソフトウエアモジュー
ルと前記ハードウエアモジュールとの処理時間が、同じ
になる繰り返し回数を算出し、前記実行モジュール決定
手段は、前記処理時間比較手段により算出された繰り返
し回数よりも大きい繰り返し回数の処理は、前記ハード
ウエアモジュールで実行することを指示することを特徴
とする情報処理システム。

【００３４】また、請求項３の発明は、請求項１に記載
の情報処理システムにおいて、前記処理時間比較手段
は、同じ処理を行う前記ソフトウエアモジュールと前記
ハードウエアモジュールとの、それぞれ１回の処理時間
を計測することにより、前記ソフトウエアモジュールと
前記ハードウエアモジュールとの処理時間が、同じにな
る繰り返し回数を算出し、前記実行モジュール決定手段
は、前記処理時間比較手段により算出された繰り返し回
数よりも小さい繰り返し回数の処理は、前記ソフトウエ
アモジュールで実行することを指示することを特徴とす
る。

【００３５】また、請求項４の発明は、請求項１に記載
の情報処理システムにおいて、前記処理時間比較手段
は、前記同じ処理を行う前記ソフトウエアモジュールと
前記ハードウエアモジュールとの、それぞれ１回の処理
時間を計測することにより、前記ソフトウエアモジュー
ルと前記ハードウエアモジュールとの処理時間が、同じ
になる繰り返し回数を算出し、前記実行モジュール決定
手段は、前記処理時間比較手段により算出された繰り返
し回数とおなじ繰り返し回数の処理は、事前に決めた優
先モジュールで実行することを指示することを特徴とす
る。

【００３６】また、請求項５の発明は、請求項１に記載
の情報処理システムにおいて、前記処理時間比較手段
は、前記同じ処理を行う前記ソフトウエアモジュールと
前記ハードウエアモジュールとの、それぞれ１回の処理
時間を計測することにより、前記ソフトウエアモジュー
ルと前記ハードウエアモジュールとの処理時間が、同じ
になる繰り返し回数を算出し、前記実行モジュール決定
手段は、前記処理時間比較手段により算出された繰り返
し回数とおなじ繰り返し回数の処理はハードウエアモジ
ュールで実行することを指示すると共に、次のソフトウ
エアモジュールを実行するを指示することを特徴とす
る。

【００３７】また、請求項６の発明は、請求項２に記載
の情報処理システムにおいて、前記実行モジュール決定
手段は、前記ハードウエアモジュールで実行することと
に加えて、次のソフトウエアモジュールを実行すること
を指示することを特徴とする。

【００３８】

【作用】上述の構成の発明による情報処理システムにお
いては、プログラムにソフトウエアモジュールと、ハー
ドウエアモジュールとが記述されている。処理時間比較
手段は、同じ処理を行うソフトウエアモジュールとハー
ドウエアモジュールとを同時に実行して、処理時間を比
較する。そして、実行モジュール決定手段は、処理時間
が速い方で処理を実行するように決定する。

【００３９】請求項２の発明においては、同じ処理を行
うソフトウエアモジュールとハードウエアモジュールと
を同時に実行し、それぞれ１回の処理時間を計測するこ
とにより、ソフトウエアモジュールとハードウエアモジ
ュールとの処理時間が、同じになる繰り返し回数を算出
する。そして、算出された繰り返し回数よりも大きい繰
り返し回数の処理は、ハードウエアモジュールで実行す
る。

【００４０】したがって、実際の処理時間として速くな
る繰り返し回数からハードウエアモジュールによる処理
を用いて処理を実行することができるようになる。

【００４１】請求項３の発明においては、繰り返し処理
であっても、ソフトウエアモジュールで処理をした方が
速い間は、ソフトウエアモジュールで処理が行われる。

【００４２】請求項４の発明においては、ソフトウエア
モジュールとハードウエアモジュールとの処理時間が、
同じになる繰り返し回数を算出し、算出された繰り返し
回数とおなじ繰り返し回数の処理は、事前に決めた優先
モジュールで実行される。

【００４３】請求項５の発明においては、ソフトウエア
モジュールとハードウエアモジュールとの処理時間が、
同じになる繰り返し回数を算出し、算出された繰り返し
回数とおなじ繰り返し回数の処理は、ハードウエアモジ
ュールは実行することとすると共に、次の処理はソフト
ウエアモジュールで実行するようにする。

【００４４】この請求項５の発明によれば、ハードウエ
アモジュールで繰り返し処理を実行中にソフトウエアモ
ジュールによる処理を行うことができ、効率の良い処理
が行える。

【００４５】請求項６の発明においては、請求項５の場
合と同様に、ハードウエアモジュールで実行することと
に加えて、次のソフトウエアモジュールを実行するよう
にするので、請求項５の発明と同様の作用効果が得られ
る。

【００４６】

【発明の実施の形態】以下、この発明による情報処理シ
ステムの実施の形態を、図を参照しながら説明する。

【００４７】この発明による、少なくとも処理の一部分
が回路構成を再構成できるプログラマブル論理回路で処
理される情報処理システムの実施の形態の主要な概念構
成を図１に示す。

【００４８】一般的に、情報処理システムが実行するひ
とつの処理は、さらに細かい処理に分けることができ
る。この実施の形態において、対象とするアプリケーシ
ョンプログラム（以下の説明においては、単にプログラ
ムという場合もある）１００は、当該プログラム１００
により実行しようとする一連の処理を複数個の処理に分
離し、分離された各処理ごとにモジュールとして構成す
る。この分離された個々の処理を、この明細書では処理
モジュールと称することとする。

【００４９】この第１の実施の形態では、プログラム１
００は、個々の処理モジュールをプログラム言語で記述
したソフトウエアモジュールＳＭの集まりで構成され
る。さらに、プログラム１００は、ソフトウエアモジュ
ールＳＭが行う処理と同じ処理を、プログラマブル論理
回路３００に構成する回路情報で記述したモジュール
（この明細書では、このモジュールをハードウエアモジ
ュールと称する）ＨＭも持つ。

【００５０】ソフトウエアモジュールＳＭはＣＰＵ２０
０で実行され、ハードウエアモジュールＨＭはプログラ
マブル論理回路３００上に構成された回路で実行され
る。

【００５１】ここで、プログラム１００には、すべての
ソフトウエアモジュールＳＭに対応したハードウエアモ
ジュールＨＭを用意する必要はない。

【００５２】高精度の乗算や、浮動小数点計算のような
数値処理は、プログラマブル論理回路より専用の乗算器
や、浮動小数点演算器を備えたＣＰＵやＤＳＰ（Ｄｉｇ
ｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）のよう
な専用処理デバイスで実行したほうが処理時間を短くす
ることができる。

【００５３】一方、パターンマッチングや整数演算のよ
うなビットレベル処理は、処理ビット幅で並列処理がで
きるプログラマブル論理回路のほうが効率よく処理でき
る。また、ハードウエアモジュールＨＭは、プログラマ
ブル論理回路上に回路を構成するための余分な時間が必
要である。

【００５４】よって、繰り返し回数が少ない処理では、
たとえプログラマブル論理回路が得意なビットレベル処
理であっても、回路構成時間まで考慮すると、ソフトウ
エアモジュールＳＭによる処理時間よりも長くなる場合
もある。よって、処理時間がＣＰＵによる処理より短
く、かつ、繰り返し回数が多いために処理時間に占める
回路構成時間が充分小さい処理のように、プログラマブ
ル論理回路で処理することにより処理時間を短くできる
可能性のあるソフトウエアモジュールＳＭに対応するハ
ードウエアモジュールＨＭのみを用意する。

【００５５】プログラム１００上、ソフトウエアモジュ
ールＳＭのみで記述される処理は、ＣＰＵ２００で実行
される。また、ソフトウエアモジュールＳＭとハードウ
エアモジュールＨＭとで記述される処理は、それぞれを
同時に、ＣＰＵ２００とプログラマブル論理回路３００
で実行し、処理時間比較手段４００が処理時間を予測
し、その予測に基づいて、実行モジュール決定手段５０
０が処理時間を最短にするように、ソフトウエアモジュ
ールＳＭとハードウエアモジュールＨＭのどちらで処理
を継続するかを決定する。

【００５６】［実施の形態のハードウエア構成例］図２
は、この発明の実施の形態の情報処理システム１０のハ
ードウエア構成例を示すブロック図である。この実施の
形態の情報処理システム１０においては、ＣＰＵ１１の
ホストバス１１Ｂに、チップセット１２に含まれるメモ
リコントローラ（図示せず）を介して、例えばＤＲＡＭ
で構成されるメインメモリ１３が接続される。

【００５７】ホストバス１１Ｂは、また、チップセット
１２に含まれるホスト−ＰＣＩバスブリッジ（図示せ
ず）を介して、ＰＣＩバス１４に接続される。ＰＣＩバ
ス１４には、プログラマブル論理回路インターフェース
１５を介してプログラマブル論理回路１６と、ハードデ
ィスクインターフェース１７を介してハードディスクド
ライブ１８と、通信インターフェース１９とが接続され
る。通信インターフェース１９は、ＬＡＮやインターネ
ットなどのネットワーク２０を介して記憶装置（サー
バ）２１に接続される。

【００５８】ハードディスクドライブ１８により読み書
きされるハードディスクには、アプリケーションプログ
ラムが格納されている。また、アプリケーションプログ
ラムは、ネットワーク２０上の記憶装置２１に格納され
ている場合もある。

【００５９】この実施の形態では、処理時間比較手段４
００と実行モジュール決定手段５００が、図２で示した
情報処理システム１０のＯＳのひとつの機能としてソフ
トウエア的に実装される。

【００６０】次に、プログラマブル論理回路１６の構造
を図３に示す。プログラマブル論理回路１６は、図４に
示すように、回路情報を格納するためのコンフィギュレ
ーションメモリ１６０と、論理セル１６１と、配線領域
１６２と、入出力端子１６３とで構成される。

【００６１】コンフィギュレーションメモリ１６０は、
論理セル１６１内および配線領域１６２内のＳＲＡＭ、
ＤＲＡＭなどの書き換え可能なメモリ素子で構成されて
いる。コンフィギュレーションメモリ１６０にアドレス
ＡＤＲが与えられて、新しい回路情報のデータＤＡが格
納されると、この回路情報に従って、論理セル１６１内
の回路構成と、論理セル１６１および入出力端子１６３
を相互に接続する配線領域１６２の接続状態が再構成さ
れる。この一連の動作をコンフィギュレーションと呼
ぶ。コンフィギュレーションメモリ１６０の一部分を書
き換えることで、プログラマブル論理回路が動作中であ
っても、回路を部分的に再構成することができる。

【００６２】図４に示すように、プログラマブル論理回
路１６に再構成されて形成された回路素子１６４に、処
理すべきデータが入力され、また、その処理結果が出力
される。

【００６３】［この発明の実施の形態による処理の説
明］４つの８ビット数Ａ、Ｂ、Ｃ、Ｄの和Ｑを、ｍ回繰
り返して求める整数演算を例に用いて、この実施の形態
における処理時間比較手段４００と実行モジュール決定
手段５００の動作を説明する。

【００６４】図５は、４つの８ビット数Ａ，Ｂ，Ｃ，Ｄ
の和Ｑを求めるハードウエアモジュールＨＭの例を示
す。このハードウエアモジュールＨＭは、２入力の８ビ
ット加算器２１、２２および２入力の９ビット加算器２
３で構成される。

【００６５】加算器２１でＡとＢの和を求め、加算器２
２でＣとＤの和を求める。加算器２１と加算器２２は、
桁上がりを考慮した９ビットの値を出力する。加算器２
３でこれらの値の和を求めることにより、和Ｑを得る。
加算器２１と加算器２２の計算は並列的に実行されるの
で、このハードウエアモジュールＨＭでの処理は、１ク
ロックの処理時間で終了する。

【００６６】図６は、４つの８ビット数Ａ，Ｂ，Ｃ，Ｄ
の和Ｑを求めるソフトウエアモジュールＳＭの例を示
す。このソフトウエアモジュールＳＭは、最初にＬｏａ
ｄ命令を用いてＡをＣＰＵのレジスタにロードする。次
に、Ａｄｄ命令を用いて、ＡをロードしたレジスタにＢ
を加える。さらに、Ａｄｄ命令を繰り返すことにより、
ＣとＤを同じレジスタに加える。最後に、Ｍｏｖｅ命令
を用いて、和Ｑを出力する。このソフトウエアモジュー
ルＳＭでは、命令は逐次的に実行されるので、５クロッ
クの処理時間が必要である。

【００６７】［処理の第１の実施例］第１の実施例とし
て、ＣＰＵ２００とプログラマブル論理回路３００とが
同じクロック周波数で動作する場合に、ソフトウエアモ
ジュールＳＭとハードウエアモジュールＨＭにより前述
の和Ｑを求めるときの処理動作のフローチャートを図７
に示し、また、そのときの繰り返し回数と、クロック数
で表した処理時間の関係を図８に示す。

【００６８】図７に示すように、プログラムが開始する
と、ソフトウエアモジュールＳＭによる処理と、ハード
ウエアモジュールＨＭによる処理とが並行して実行し、
１回目の処理が終了した時点で、ソフトウエアモジュー
ルによる１回の処理時間ａが計測される（ステップＳ１
０１）と共に、ハードウエアモジュールによる１回の処
理時間ｂと、回路構成時間ｃとが計測される（ステップ
Ｓ１０２）。

【００６９】ソフトウエアモジュールＳＭによる１回の
処理時間ａは、前述したように、この例の場合の和Ｑを
求めるソフトウエアモジュールＳＭは、５クロック分で
ある。一方、対応するハードウエアモジュールＨＭは、
１回の処理時間ｂは１クロック分である。

【００７０】そして、回路構成時間ｃは次の通りとな
る。図５に示した８ビット加算器２１と２２は、２４個
の論理セルで構成され、９ビット加算器２３は２７個の
論理セルで構成される。１論理セルを構成するために必
要な回路情報は８ビットであるので、加算器を構成する
ために必要な回路情報量は、 （２４セル×８ビット/ セル) ×２個＋２７セル×８ビ
ット／セル＝６００ビット である。

【００７１】さらに、加算器２１、２２、２３を配線す
るために４０ビットの回路情報が必要である。よって、
必要な回路情報量は６４０ビットである。プログラマブ
ル論理回路のコンフィギュレーションメモリは３２ビッ
ト幅で書き込むことができるので、求める回路構成時間
ｃは、 ６４０ビット÷３２ビット／クロック＝２０クロック 分となる。

【００７２】この計測結果に基づいて、処理時間比較手
段４００は、図８に示すチャートを用いて、ソフトウエ
アモジュールＳＭによる処理時間Ｔｓが回路構成時間ｃ
に等しくなる繰り返し回数ｎ１と、ソフトウエアモジュ
ールＳＭによる処理時間Ｔｓとハードウエアモジュール
ＨＭによる処理時間Ｔｈとが同じになる繰り返し回数ｎ
２を求める（ステップＳ１０３）。このとき、１回目の
処理が早く終了するソフトウエアモジュールＳＭは、ハ
ードウエアモジュールＨＭが１回目の処理を終了するま
で処理を継続する。

【００７３】前述したように、この例の場合のソフトウ
エアモジュールＳＭによる処理では、５クロック毎に１
回の処理を実行するので、処理時間Ｔｓはくり返し回数
ｎに比例し、 Ｔｓ＝ａ×ｎ …（１） と表される。ただし、ａ＝５（クロック／処理）であ
る。

【００７４】また、この例の場合のハードウエアモジュ
ールＨＭによる処理では、１クロック毎に１回の処理を
実行するが、実行開始前にプログラマブル論理回路に回
路を構成する時間ｃが必要なので、処理時間Ｔｈは、 Ｔｈ＝ｂ×ｎ＋ｃ …（２） と表される。なお、ｂ= １（クロック/ 処理）である。

【００７５】したがって、ソフトウエアモジュールＳＭ
による処理時間Ｔｓが回路構成時間ｃに等しくなる繰り
返し回数ｎ１は、式（１）から、 ｎ１＝ｃ／ａ …（３） となり、この例ではｎ１＝４である。

【００７６】また、ソフトウエアモジュールＳＭによる
処理時間ＴｓとハードウエアモジュールＨＭによる処理
時間Ｔｈとが同じになる繰り返し回数ｎ２は、式
（１）、式（２）から、 ｎ２＝ｃ／（ａ−ｂ） …（４） となり、この例では、ｎ２＝５である。

【００７７】実行モジュール決定手段は、以上のように
して、処理時間比較手段が求めた繰り返し回数ｎ１とｎ
２とに基づいて、プログラム上設定されている繰り返し
回数ｍの処理時間を最短にするモジュールを次のように
決定する（ステップＳ１０４）。

【００７８】ｍ≦ｎ１の場合 ハードウエアモジュールＨＭの回路が構成される前に、
ソフトウエアモジュールＳＭによる処理で処理が終了し
てしまう場合である。すなわち、処理時間比較手段４０
０と実行モジュール決定手段５００による判断を行う前
に処理が終了し、次の処理を開始することができる（ス
テップＳ１０５）。

【００７９】ｎ１＜ｍ＜ｎ２の場合 ソフトウエアモジュールＳＭによる処理時間Ｔｓが、ハ
ードウエアモジュールＨＭよる処理時間Ｔｈよりも短い
と予測されるので、ソフトウエアモジュールＳＭによる
処理を継続する。ハードウエアモジュールＨＭによる処
理は、１回めの処理が終了した時点で中止する（ステッ
プＳ１０６）。

【００８０】ｍ＝ｎ２の場合 ソフトウエアモジュールＳＭによる処理時間Ｔｓとハー
ドウエアモジュールＨＭによる処理時間Ｔｈとが同じで
あると予測されるので、他の要因で実行するモジュール
を決定する（ステップＳ１０７）。

【００８１】例えば、この和Ｑのｍ回の繰り返し演算処
理のモジュールの次に実行するモジュールが、ソフトウ
エアモジュールであり、現在実行している演算処理と独
立に実行できる処理であれば、ハードウエアモジュール
による処理を継続し、ＣＰＵ２００は、次の処理をソフ
トウエアモジュールで並行して実行することで、プログ
ラム全体の処理時間を短縮することができる。

【００８２】他に決定する要因がなければ、どちらのモ
ジュールで実行してもプログラム全体の処理時間が同じ
であるので、事前に優先モジュールを決めておき、それ
に従うものとする。

【００８３】ｎ２＜ｍの場合 ハードウエアモジュールＨＭよる処理時間Ｔｈが、ソフ
トウエアモジュールＳＭによる処理時間Ｔｓより短いと
予測されるので、ハードウエアモジュールＨＭによる処
理を継続する。ソフトウエアモジュールＳＭによる処理
は、ハードウエアモジュールＨＭによる１回目の処理が
終了した時点で中止する。

【００８４】この場合に、次に実行するモジュールがソ
フトウエアモジュールであり、現在実行している処理と
独立に実行できる処理であれば、ＣＰＵ２００は、次の
ソフトウエアモジュールＳＭを並行して実行すること
で、プログラム全体の処理時間を短縮することができ
る。

【００８５】上述した第１の実施例の場合、ｎ１＝４
回、ｎ２＝５回である。ｍ＝１０回とすれば、ｎ２＜ｍ
であるので、実行モジュール決定手段５００は、ハード
ウエアモジュールＨＭによる処理の継続をプログラマブ
ル論理回路に指示し、ソフトウエアモジュールＳＭによ
る処理の中断をＣＰＵ２００に指示する。また、ハード
ウエアモジュールＨＭによる処理は、３０クロックの処
理時間を必要とすることが予測できる。たとえば、クロ
ック周波数が１０ＭＨｚであれば、処理時間は３μｓで
ある。

【００８６】さらに、この第１の実施例のソフトウエア
モジュールＳＭとハードウエアモジュールＨＭとが、図
１に示したソフトウエアモジュール２とハードウエアモ
ジュール２のように、次に実行するするモジュールがソ
フトウエアモジュールであり、かつ、前の処理と独立に
実行できる処理であれば、ＣＰＵ２００は、ソフトウエ
アモジュール３を実行することにより、プログラム全体
の処理時間を短縮することができる。

【００８７】［第２の実施例］この第２の実施例は、Ｃ
ＰＵ２００と、プログラマブル論理回路３００とが、異
なるクロック周波数で動作する場合である。そして、こ
の第２の実施例においても、第１の実施例の場合と同様
に、図５および図６に示したようなハードウエアモジュ
ールＨＭおよびソフトウエアモジュールＳＭを用いて和
Ｑを求める場合である。

【００８８】異なるクロック周波数で動作するＣＰＵと
プログラマブル論理回路を用いて、ソフトウエアモジュ
ールＳＭとハードウエアモジュールＨＭにより和Ｑを求
めるときの、繰り返し回数とプログラマブル論理回路の
クロック数であらわした処理時間の関係を図９に示す。

【００８９】この第２の実施例では、第１の実施例と同
じソフトウエアモジュールＳＭとハードウエアモジュー
ルＨＭを用いるが、ＣＰＵ２００のクロック周波数がプ
ログラマブル論理回路３００の２倍である場合である。
よって、ＣＰＵ２００における５クロックのソフトウエ
アモジュール処理は、プログラマブル論理回路３００の
２．５クロックに相当する。

【００９０】この第２の実施例の場合には、ｎ１＝８
回、ｎ２＝１３．３回となる。ｍ＝１０回とすれば、ｎ
１＜ｍ＜ｎ２であるので、実行モジュール決定手段５０
０は、ソフトウエアモジュールＳＭによる処理の継続を
ＣＰＵ２００に指示し、ハードウエアモジュールＨＭに
よる処理の中断をプログラマブル論理回路３００に指示
する。また、ソフトウエアモジュールＳＭによる処理
は、プログラマブル論理回路３００のクロック周波数で
２５クロックの処理時間を必要とすることが予測でき
る。例えば、クロック周波数が１０ＭＨｚであれば、処
理時間は２．５μｓである。

【００９１】半導体デバイス技術の進歩により、次々と
クロック周波数の高いデバイスが開発される状況を鑑み
ると、プログラムを実行するＣＰＵとプログラマブル論
理回路のクロック周波数が一定の値にとどまることはな
い。たとえ、将来のクロック周波数を予測することがで
きたとしても、それらの組み合せ毎に処理時間が最小に
なるようにソフトウエアモジュールとハードウエアモジ
ュールを組み合わせたプログラムを作成して使い分ける
ことは、多くの労力を必要とする。

【００９２】第１の実施例と第２の実施例により、ＣＰ
Ｕとプログラマブル論理回路のクロック周波数が異なる
場合は、処理時間を最短にするモジュールも異なること
が分かる。すなわち、この発明を用いれば、ＣＰＵやプ
ログラマブル論理回路のクロック周波数などの種々の状
況においても、同じプログラムを実行して常に処理時間
を最小に保つことができる。

【００９３】［第３の実施例］第３の実施例として、異
なるクロック周波数で動作するＣＰＵとプログラマブル
論理回路とを用いて、ソフトウエアモジュールとハード
ウエアモジュールにより和Ｑを求める場合であって、す
でにハードウエアモジュールの一部がプログラマブル論
理回路に構成されている場合の例を説明する。

【００９４】この第３の実施例の場合の、繰り返し回数
とプログラマブル論理回路のクロック数で表した処理時
間の関係を図１０に示す。

【００９５】この第３の実施例も、第１の実施例と同じ
ソフトウエアモジュールとハードウエアモジュールを用
いているが、ＣＰＵのクロック周波数がプログラマブル
論理回路の２倍の場合である。よって、ＣＰＵにおける
５クロックのソフトウエアモジュール処理は、プログラ
マブル論理回路の２．５クロックに相当する。

【００９６】さらに、この第３の実施例では、先に実行
されたプログラムにより、加算器２１と加算器２２がプ
ログラマブル論理回路上に構成されているとする。よっ
て、第３の実施例の場合は、２７個の論理セルで構成さ
れる９ビット加算器２３と、加算器２１、２２、２３間
の配線を構成すればよいので、必要な回路情報量は、 ２７セル×８ビット／セル＋４０ビット＝２５６ビット となる。

【００９７】プログラマブル論理回路のコンフィギュレ
ーションメモリは３２ビット幅で書き込むことができる
ので、この第３の実施例の場合の回路構成時間ｃは、 ｃ＝２５６ビット÷３２ビット／クロック＝８クロック となる。

【００９８】したがって、この第３の実施例の場合、ｎ
１＝３．２回、ｎ２＝５．３回とあなる。ｍ＝１０回と
すれば、ｎ２＜ｍであるので、実行モジュール決定手段
５００は、ハードウエアモジュールＨＭによる処理の継
続をプログラマブル論理回路３００に指示し、ソフトウ
エアモジュールＳＭによる処理の中断をＣＰＵ２００に
指示する。また、この場合、ハードウエアモジュールＨ
Ｍによる処理は、１８クロックの処理時間を必要とする
ことが予測できる。例えば、クロック周波数が１０ＭＨ
ｚであれば、処理時間は１．８μｓである。

【００９９】情報処理システムが、複数のプログラムを
用いて複数の処理を連続して実行するときには、あるプ
ログラムによってプログラマブル論理回路上に構成され
た回路と同じ回路を、後に実行されるプログラムが使用
する場合がある。先に実行されたプログラムによってプ
ログラマブル論理回路に構成された回路を利用すること
ができれば、その回路を構成する時間が短くできる。

【０１００】ところが、個々のプログラムを作成すると
きには、情報処理システムで連続して実行されるプログ
ラムを予測することはできないので、共通に利用される
であろう回路を見出すことは不可能である。しかし、こ
の発明の実施の形態の場合には、情報処理システムで行
う処理を複数個に分離し、その分離した処理モジュール
単位で処理を行わせるように、プログラムを作成してい
る。したがって、前の処理モジュールでプログラマブル
論理回路上に構成された回路と同じ回路を、後に実行さ
れる処理モジュールで使用することが可能になる。

【０１０１】以上のように、第２の実施例と第３の実施
例のより、ハードウエアモジュールの一部がすでにプロ
グラマブル論理回路上に構成されているときには、処理
時間を最短にするモジュールも異なることが分かる。こ
のように、この発明を用いれば、このような状況におい
ても、同じプログラムを実行して処理時間を最小に保つ
ことができる。

【０１０２】以上説明したように、ＣＰＵで実行される
ソフトウエアモジュール処理に必要なクロック数と、プ
ログラマブル論理回路で実行されるハードウエアモジュ
ール処理に必要なクロック数を事前に予測することはで
きる。実際の処理時間は、クロック数にクロック周波数
の逆数を掛けあわせたものになるので、プログラムの処
理時間を最小にするソフトウエアモジュールと、ハード
ウエアモジュールの組み合わせは、クロック周波数によ
って異なる。

【０１０３】一般的に、ＣＰＵとプログラマブル論理回
路は異なるクロック周波数で動作し、さらに、最近の半
導体デバイス技術の進歩により、次々とクロック周波数
の高いデバイスが開発される。この実施の形態によれ
ば、このような状況下においても、同じプログラムを用
いて、常に処理時間を最小に保つことができる。

【０１０４】先に実行されたプログラムによってプログ
ラマブル論理回路に構成された回路を利用することがで
きれば、回路を構成する時間が短くできる。ところが、
個々のプログラムを作成するときには、情報処理システ
ムで連続して実行されるプログラムを予測することはで
きないので、共通に利用されるであろう回路を見いだす
ことは不可能である。この発明によれば、このような状
況においても、同じプログラムを用いて、すでにプログ
ラマブル論理回路上に構成されいる複数のプログラムで
共通に利用することができる回路を利用して、プログラ
ム全体の処理時間を最小に保つことができる。

【０１０５】

【発明の効果】以上説明したように、この発明によれ
ば、少なくとも処理の一部分が回路構成を再構成できる
プログラマブル論理回路で処理される情報処理システム
において、ソフトウエアとハードウエアとを同時に実行
しながら、処理時間が最も最適なとなるソフトウエアの
処理とハードウエアの処理の組み合わせを選択して処理
を実行することができる。

【図面の簡単な説明】

【図１】この発明による情報処理システムの実施の形態
の概念構成を示すブロック図である。

【図２】この発明による情報処理システムの実施の形態
のハードウエア構成例を示す図である。

【図３】プログラマブル論理回路の一例を説明するため
の図である。

【図４】プログラマブル論理回路の一例を説明するため
の図である。

【図５】ハードウエアモジュールの例を示す図である。

【図６】ソフトウエアモジュールの例を示す図である。

【図７】この発明による情報処理システムの実施の形態
の主要な処理動作を説明するためのフローチャートであ
る。

【図８】この発明による情報処理システムの第１の実施
例の動作を説明するために用いる図である。

【図９】この発明による情報処理システムの第２の実施
例の動作を説明するために用いる図である。

【図１０】この発明による情報処理システムの第３の実
施例の動作を説明するために用いる図である。

【図１１】従来の情報処理システムの一例を説明するた
めの図である。

【図１２】従来の情報処理システムの他の一例を説明す
るための図である。

【符号の説明】

１０ 情報処理システム １１ ＣＰＵ １２ チップセット １３ メインメモリ １４ バス １５ プログラマブル論理回路インターフェース １６ プログラマブル論理回路 １７ ハードディスクインターフェース １８ ハードディスクドライブ ２１ ネットワーク上の記憶装置 １００ アプリケーションプログラム ２００ ＣＰＵ ３００ プログラマブル論理回路 ４００ 処理時間比較手段 ５００ 実行モジュール決定手段

Claims (6)

【特許請求の範囲】
1. 【請求項１】プログラムにより実行される処理の少なく
   とも一部分の処理が、プログラマブル論理回路で処理で
   きるものであって、かつ、 前記プログラムが、プログラム言語で処理を記述したソ
   フトウエアモジュールの組み合わせからなると共に、前
   記プログラマブル論理回路に構成する回路情報で、前記
   ソフトウエアモジュールが行う処理と同じ処理を記述し
   たハードウエアモジュールを、前記プログラム内に備え
   る情報処理システムにおいて、 同じ処理を行う前記ソフトウエアモジュールと前記ハー
   ドウエアモジュールとを同時に実行して、処理時間を比
   較する処理時間比較手段と、 前記処理時間比較手段での比較結果に基づいて、前記プ
   ログラムに記述された処理を、前記ソフトウエアモジュ
   ールと前記ハードウエアモジュールのどちらで実行する
   かを決める実行モジュール決定手段と、 を備えることを特徴とする情報処理システム。
2. 【請求項２】請求項１に記載の情報処理システムにおい
   て、 前記処理時間比較手段は、前記同じ処理を行う前記ソフ
   トウエアモジュールと前記ハードウエアモジュールと
   の、それぞれ１回の処理時間を計測することにより、前
   記ソフトウエアモジュールと前記ハードウエアモジュー
   ルとの処理時間が、同じになる繰り返し回数を算出し、 前記実行モジュール決定手段は、前記処理時間比較手段
   により算出された繰り返し回数よりも大きい繰り返し回
   数の処理は、前記ハードウエアモジュールで実行するこ
   とを指示することを特徴とする情報処理システム。
3. 【請求項３】請求項１に記載の情報処理システムにおい
   て、 前記処理時間比較手段は、同じ処理を行う前記ソフトウ
   エアモジュールと前記ハードウエアモジュールとの、そ
   れぞれ１回の処理時間を計測することにより、前記ソフ
   トウエアモジュールと前記ハードウエアモジュールとの
   処理時間が、同じになる繰り返し回数を算出し、 前記実行モジュール決定手段は、前記処理時間比較手段
   により算出された繰り返し回数よりも小さい繰り返し回
   数の処理は、前記ソフトウエアモジュールで実行するこ
   とを指示することを特徴とする情報処理システム。
4. 【請求項４】請求項１に記載の情報処理システムにおい
   て、 前記処理時間比較手段は、前記同じ処理を行う前記ソフ
   トウエアモジュールと前記ハードウエアモジュールと
   の、それぞれ１回の処理時間を計測することにより、前
   記ソフトウエアモジュールと前記ハードウエアモジュー
   ルとの処理時間が、同じになる繰り返し回数を算出し、 前記実行モジュール決定手段は、前記処理時間比較手段
   により算出された繰り返し回数とおなじ繰り返し回数の
   処理は、事前に決めた優先モジュールで実行することを
   指示することを特徴とする情報処理システム。
5. 【請求項５】請求項１に記載の情報処理システムにおい
   て、 前記処理時間比較手段は、前記同じ処理を行う前記ソフ
   トウエアモジュールと前記ハードウエアモジュールと
   の、それぞれ１回の処理時間を計測することにより、前
   記ソフトウエアモジュールと前記ハードウエアモジュー
   ルとの処理時間が、同じになる繰り返し回数を算出し、 前記実行モジュール決定手段は、前記処理時間比較手段
   により算出された繰り返し回数とおなじ繰り返し回数の
   処理はハードウエアモジュールで実行することを指示す
   ると共に、次のソフトウエアモジュールを実行するを指
   示することを特徴とする情報処理システム。
6. 【請求項６】請求項２に記載の情報処理システムにおい
   て、 前記実行モジュール決定手段は、前記ハードウエアモジ
   ュールで実行することとに加えて、次のソフトウエアモ
   ジュールを実行することを指示することを特徴とする情
   報処理システム。