JPH11232079A

JPH11232079A - 情報処理システム

Info

Publication number: JPH11232079A
Application number: JP10032673A
Authority: JP
Inventors: Kiichi Yamada; 紀一山田
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1998-02-16
Filing date: 1998-02-16
Publication date: 1999-08-27
Anticipated expiration: 2018-02-16
Also published as: JP3558114B2

Abstract

(57)【要約】【課題】少なくとも処理の一部分が、プログラマブル
論理回路で処理される情報処理システムにおいて、アプ
リケーションプログラムを高速に処理することができる
プログラマブル論理回路の構成方法を提供する。【解決手段】処理を前記プログラマブル論理回路に再
構成する回路情報で記述したハードウエアモジュール
を、情報処理システム内記憶装置、または、ネットワー
ク上の記憶装置から取得して、プログラマブル論理回路
に再構成するものである。プログラム中で処理順序が連
続する複数のハードウェアモジュールの組み合わせを検
出し、その組み合わせよる結合回路が、プログラマブル
論理回路に同時に構成可能かを判定する。その判定の結
果、プログラマブル論理回路に同時に構成可能な、処理
順序が連続する複数のハードウェアモジュールを結合し
て１つの新ハードウェアモジュールを生成し、情報シス
テム内記憶装置に格納し、それによりプログラマブル論
理回路をコンフィギュレーションできるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、少なくとも処理
の一部分を、回路構成を再構成できるプログラマブル論
理回路で処理することが可能である情報処理システムに
関するものである。

【０００２】

【従来の技術】デジタル回路装置、特に特定用途向け集
積回路（ＡＳＩＣ）の分野において、製品の開発期間を
短縮するために、フィールドプログラマブルゲートアレ
イ（ＦＰＧＡ）やプログラマブルロジックデバイス（Ｐ
ＬＤ）などで構成されたプログラマブル論理回路が広く
使われている。

【０００３】これらのプログラマブル論理回路は、論理
回路を記述する回路情報をこれらに読み込ませること
で、内部の論理回路と論理回路間の結線を自由に構成す
ることができる。このため、プログラマブル論理回路装
置を用いることで、従来は回路設計の終了後に数週間か
ら数か月を必要とした集積回路の作製時間が不要になる
というメリットがある。特に、米国特許第４，７００，
１８７号の発明のような電気的に再構成可能なプログラ
マブル論理回路装置は、一度作製した回路を必要に応じ
て自由に何度でも変更できるという利点があり、プログ
ラマブル論理回路装置は、ますます広く使われるように
なってきている。

【０００４】ところで、最近の論理回路は複雑さが増
し、一つのプログラマブル論理回路装置では実現できな
い規模にまで回路規模が大きくなっている。

【０００５】この問題を解決するためのひとつの方法と
して、異なる時間に異なる論理回路を実現するためにプ
ログラマブル論理回路を処理の途中で再構成することが
提案されている。この方法を用いることにより、携帯情
報端末のように、装置が小型であるため、内蔵できる回
路規模に制約がある場合でも、様々な処理が比較的高速
に行えるという利点がある。

【０００６】しかし、プログラマブル論理回路を再構成
するときには、回路全体の回路情報を再度読み込ませる
ため、再構成に時間がかかるという欠点がある。さら
に、処理の途中で再構成することは、処理を一時中断
し、その時のデータをプログラマブル論理回路の外部の
記憶装置に待避させ、新たな回路情報を読み込んで再構
成し、再構成前のデータと再構成に伴う新しいデータを
入力するという余分な処理が必要で、データを出し入れ
する処理は冗長なものとになる。

【０００７】この問題を解決するために、米国アトメル
社の「ＣＯＮＦＩＧＵＲＡＢＬＥＬＯＧＩＣ」という名
のデータブックに記載されているプログラマブル論理回
路、および米国ザイリンクス社の「ＴＨＥＰＲＯＧＲ
ＡＭＭＡＢＬＥＬＯＧＩＣ」という名のデータブック
に記載されているプログラマブル論理回路では、データ
を記憶するためのデータ記憶装置を有し、回路の動作中
でも外部の記憶装置から回路情報の一部を読み込んで部
分的に再構成を行うことで、再構成するための時間を最
小に留めるようにしている。

【０００８】以上のようなプログラマブル論理回路を用
いて、高速かつ簡便に処理することができる計算機シス
テムが、特開平６−３０１５２２号公報に開示されてい
る。この計算機システムは、複数のプログラムを元に、
プログラマブル論理回路上にハードウエアを構成する例
である。これを、図１７を参照しながら説明する。

【０００９】すなわち、図１７の従来例においては、計
算機で実行するソースプログラム１０００は、回路構成
を変更できない固定部と、プログラマブル論理回路のよ
うに回路構成を変更できる可変部とで構成される。ライ
ブラリ１００１には、固定部の構成に関する情報と、可
変部が構成することができる回路の情報が格納されてい
る。

【００１０】コンパイラ１００２は、ソースプログラム
１０００を解析し、ライブラリ１００１を参照しなが
ら、オブジェクトコードと、ハードウエア構成データに
変換する。例えば、コンパイラ１００２は、ソースプロ
グラムのフロー解析を行い、関数の頻度を検出し、その
検出した頻度に基づいて、呼び出し回数の多い関数をハ
ードウエアで処理する関数として決定し、ハードウエア
構成データ１００３を作成し、出力する。

【００１１】次に、コンパイラ１００２は、ハードウエ
アで処理すると決めた部分を所定の可変部で処理するこ
とを示すコードを生成する。そして、このコードを、残
りのソフトウエアで処理する部分に付加してオブジェク
トコード１００４を作成し、出力する。計算機１００５
は、固定部と、ハードウエア構成データにより構成され
た可変部とを用いて、オブジェクトコードに応じた処理
を実行する。

【００１２】このようにして、従来例１では、コンパイ
ル時に呼び出し回数の多い関数をハードウエア化するこ
とにより処理全体の高速化を図っている。

【００１３】

【発明が解決しようとする課題】上述した従来例のよう
に、一般に、プログラマブル論理回路で実行する処理
は、ひとつのプログラム内で、一つの処理と定められ、
当該処理は、呼び出し回数の多い関数というように一元
的に決められるものであって、プログラマブル論理回路
で実行する処理による例えば関数演算が、ひとつのプロ
グラム内で複数になる場合は、その関数の呼び出しごと
に回路情報の再構成が必要である。

【００１４】このようにプログラマブル論理回路で実行
する処理を、関数の単位で決めて、プログラマブル論理
回路に再構成する場合には、次のような問題がある。

【００１５】すなわち、プログラマブル論理回路に再構
成する回路情報のサイズは、関数の処理内容によって、
小さいものから大きいものまで存在するが、呼び出す関
数が頻繁に変わる場合に、それが小さいサイズの回路の
連続でも、必ず、呼び出しのたびに、プログラマブル論
理回路を再構成する期間が生じ、プログラム全体の処理
速度の低下を招くという問題がある。

【００１６】一方、動的に書換え可能なプログラマブル
論理回路を利用して、すでに回路が構成されているプロ
グラマブル論理回路の空いている領域に、別の回路情報
を構成することもできる。しかし、この場合には、常に
プログラマブル論理回路上の空き状況を調べてから追加
再構成するか、全面再構成するかを決める処理が介在す
ることになり、やはりプログラム全体の処理速度の低下
を招く問題がある。

【００１７】この発明は、上述した従来技術の問題に鑑
み、少なくとも処理の一部分が、プログラマブル論理回
路で処理される情報処理システムにおいて、アプリケー
ションプログラムを高速に処理することができるプログ
ラマブル論理回路の構成方法を提供することを目的とす
るものである。

【００１８】

【課題を解決するための手段】上記課題を解決するた
め、この発明による情報処理システムは、アプリケーシ
ョンプログラムにより実行される複数の処理の少なくと
も一部分の処理を、プログラマブル論理回路で処理する
ものであって、前記処理を前記プログラマブル論理回路
に再構成する回路情報で記述したハードウエアモジュー
ルを、情報処理システム内記憶装置、または、ネットワ
ーク上の記憶装置から取得して、前記プログラマブル論
理回路に再構成するようにする情報処理システムにおい
て、前記アプリケーションプログラム中で処理順序が連
続する複数のハードウェアモジュールの組み合わせを検
出する検出手段と、前記検出手段で検出された処理順序
が連続する複数のハードウェアモジュールの組み合わせ
による結合回路が、前記プログラマブル論理回路に同時
に構成可能かを判定する判定手段と、前記判定手段で前
記プログラマブル論理回路に同時に構成可能な、前記処
理順序が連続する複数のハードウェアモジュールを結合
して１つの新ハードウェアモジュールを生成し、前記情
報システム内記憶装置に格納する結合ハードウエアモジ
ュール生成手段と、を備え、前記アプリケーションプロ
グラムの実行時に、実行しようとする処理の後続の処理
の組み合わせに応じて、前記結合ハードウエアモジュー
ルにより、前記プログラマブル論理回路を再構成するこ
とを特徴とする。

【００１９】また、請求項２の発明は、請求項１に記載
の情報処理システムにおいて、前記検出手段は、前記ア
プリケーションプログラム中で処理順序が連続する複数
のハードウェアモジュールの組み合わせの前記プログラ
ム中での出現頻度をも検出するものであり、前記判定手
段は、前記検出手段で検出された処理順序が連続する複
数のハードウェアモジュールの組み合わせのうち、前記
検出された出現頻度の高いものについて、その組み合わ
せによる結合回路が、前記プログラマブル論理回路に同
時に構成可能かを判定することを特徴とする。

【００２０】

【作用】上述の構成の発明による情報処理システムにお
いては、アプリケーションプログラム中で処理順序が連
続する複数のハードウェアモジュールの組み合わせであ
って、その結合が領域的にプログラマブル論理回路に再
構成可能な場合には、その複数のハードウェアモジュー
ルが結合されて１つの新ハードウェアモジュールが予め
生成され、システム内記憶装置に格納される。

【００２１】そして、アプリケーションプログラムの実
行時には、連続する複数の処理の実行開始前に、その連
続する複数の処理に対応する新ハードウエアモジュール
がシステム内記憶装置から読み出されて、プログラマブ
ル論理回路に再構成される。

【００２２】したがって、複数の処理であっても、結合
された新ハードウエアモジュールを用いる場合には、そ
の複数の処理についてのプログラマブル論理回路の再構
成は１回で良くなり、これにより、アプリケーションプ
ログラムにより実行される全体の処理の中での再構成回
数が少なくなり、処理時間の短縮化が図れる。

【００２３】請求項２の発明の場合には、特に、連続す
る複数の処理の組み合わせの出現頻度が多いもの、つま
り、繰り返し使用される組み合わせについて、新ハード
ウエアモジュールが生成されて、システム内記憶装置に
格納されて、アプリケーションプログラムの実行時に利
用されるので、再構成回数の削減効果が大きくなり、プ
ログラマブル論理回路を効率良く使用した処理ができ
る。

【００２４】

【発明の実施の形態】以下、この発明による情報処理シ
ステムの実施の形態を、図を参照しながら説明する。

【００２５】この発明による、少なくとも処理の一部分
が回路構成を再構成できるプログラマブル論理回路で処
理される情報処理システムの実施の形態の主要な概念構
成を図１に示す。

【００２６】この実施の形態において、対象とするアプ
リケーションプログラム（以下の説明においては、単に
プログラムという場合もある）１００は、当該プログラ
ムにより実行しようとする一連の処理を複数個の処理に
分離し、分離された各処理ごとにモジュールとして構成
したものである。このモジュールを、この明細書では処
理モジュールと称することとする。

【００２７】この実施の形態においては、アプリケーシ
ョンプログラム１００は、その一部または全部の処理モ
ジュールを、プログラマブル論理回路４００によるハー
ドウエア処理により行うように記述するものである。プ
ログラマブル論理回路４００で処理を行わない処理モジ
ュールは、ＣＰＵ５００によるソフトウエア処理とされ
る。

【００２８】プログラマブル論理回路に再構成する回路
情報で記述したモジュール（この明細書では、このモジ
ュールをハードウエアモジュールと称する）ＨＭは、ネ
ットワーク上の記憶装置２００あるいは当該情報処理シ
ステム内の記憶装置に保存して用意する。

【００２９】この例の場合、プログラム１００は、図２
に示すように、ヘッダ部ＨＥＤと、本体部ＰＲＧとから
なり、本体部ＰＲＧには、プログラムが記述されてい
る。そして、ヘッダ部ＨＥＤには、使用するハードウエ
アモジュールＨＭの識別符号が、その使用順に記述され
ている。また、各ハードウエアモジュールＨＭの識別符
号に対応して、各ハードウエアモジュールＨＭのファイ
ルサイズが記述されている。

【００３０】このプログラム１００に記述されているハ
ードウエアモジュールＨＭの識別符号とファイルサイズ
の情報は、識別符号記録手段６００に記録される。

【００３１】ハードウエアモジュール取得手段３００
は、プログラム１００中に記述されている識別符号ＩＤ
を用いて、ハードウエアモジュールＨＭを、情報処理シ
ステム内またはネットワーク上の記憶装置２００から取
得する。そして、ハードウエアモジュール取得手段３０
０は、取得したハードウエアモジュールＨＭによる回路
をプログラマブル論理回路４００上に再構成する。

【００３２】そして、この実施の形態の場合、ハードウ
エアモジュール取得手段３００は、アプリケーションプ
ログラム１００中で処理順序が連続する複数のハードウ
ェアモジュールの組み合わせを検出する検出手段３１０
と、この検出手段３１０で検出された処理順序が連続す
る複数のハードウェアモジュールの組み合わせによる結
合回路が、プログラマブル論理回路４００に同時に構成
可能かを判定する判定手段３２０と、この判定手段３２
０でプログラマブル論理回路４００に同時に構成可能
な、処理順序が連続する複数のハードウェアモジュール
を結合して１つの新ハードウェアモジュールを生成し、
情報システム内記憶装置２００に格納する結合モジュー
ル生成手段３３０とを備える。

【００３３】これら検出手段３１０、判定手段３２０お
よび結合モジュール生成手段３３０は、ハードウエアモ
ジュール取得手段３００において、プログラム実行前の
前処理として機能する。

【００３４】検出手段３１０は、この例の場合には、プ
ログラム１００のヘッダ部ＨＥＤの識別符号ＩＤの並び
順により、処理順序が連続する複数のハードウェアモジ
ュールの組み合わせを検出する。

【００３５】判定手段３２０は、検出手段３１０で検出
された連続する複数のハードウェアモジュールの組み合
わせによる結合回路が、プログラマブル論理回路４００
に同時に構成可能かを、ヘッダ部ＨＥＤのファイルサイ
ズと、プログラマブル論理回路４００のコンフィギュレ
ーションメモリ領域とから判定する。

【００３６】結合モジュール生成手段３３０は、判定手
段３２０でプログラマブル論理回路に再構成可能なサイ
ズの結合モジュールのみを生成する。そして、結合モジ
ュール生成手段３３０は、生成した結合モジュールにつ
いて、新しい識別符号を付与し、その識別符号を識別符
号記録手段６００に記録する。

【００３７】そして、ハードウエアモジュール取得手段
３００は、この前処理において生成された結合モジュー
ルをも用いて、識別符号記録手段に記録されている識別
符号に対応するハードウエアモジュールを、システム内
記憶装置またはネットワーク上の記憶装置２００から取
得して、プログラマブル論理回路４００の再構成を実行
する。そして、そのプログラマブル論理回路４００に構
成された回路を用いられて、処理が実行される。

【００３８】［実施の形態のハードウエア構成例］図３
は、この発明の第１の実施の形態の情報処理システム１
０のハードウエア構成例を示すブロック図である。この
実施の形態の情報処理システム１０においては、ＣＰＵ
１１のホストバス１１Ｂに、チップセット１２に含まれ
るメモリコントローラ（図示せず）を介して、例えばＤ
ＲＡＭで構成されるメインメモリ１３が接続される。

【００３９】ホストバス１１Ｂは、また、チップセット
１２に含まれるホスト−ＰＣＩバスブリッジ（図示せ
ず）を介して、ＰＣＩバス１４に接続される。ＰＣＩバ
ス１４には、プログラマブル論理回路インターフェース
１５を介してプログラマブル論理回路１６と、ハードデ
ィスクインターフェース１７を介してハードディスクド
ライブ１８と、通信インターフェース１９とが接続され
る。

【００４０】通信インターフェース１９は、ＬＡＮやイ
ンターネットなどのネットワーク２０を介して、プログ
ラマブル論理回路１６に再構成される回路情報が格納さ
れている記憶装置（サーバ）２１に接続される。

【００４１】ハードディスクドライブ１８により読み書
きされるハードディスクには、アプリケーションプログ
ラムが格納されている。また、アプリケーションプログ
ラムは、ネットワーク２０上の記憶装置に格納されてい
る場合もある。

【００４２】また、ハードディスクドライブ１８のハー
ドディスクやメインメモリ１３には、ネットワーク２０
上の記憶装置２１から取得されたハードウエアモジュー
ルＨＭが格納される。また、前述したように生成された
結合モジュールも、ハードディスクドライブ１８のハー
ドディスクやメインメモリ１３に記憶される。すなわ
ち、ハードディスクドライブ１８やメインメモリ１３
は、システム内記憶装置を構成する。

【００４３】この実施の形態では、ハードウエアモジュ
ール取得手段３００が、図３で示した情報処理システム
１０のＯＳのひとつの機能としてソフトウエア的に実装
される。また、識別符号記録手段６００は、ハードディ
スクドライブ１８やメインメモリ１３で構成される。

【００４４】次に、プログラマブル論理回路１６の構造
を図４に示す。プログラマブル論理回路１６は、図５に
示すように、回路情報を格納するためのコンフィギュレ
ーションメモリ１６０と、論理セル１６１と、配線領域
１６２と、入出力端子１６３とで構成される。

【００４５】コンフィギュレーションメモリ１６０は、
論理セル１６１内および配線領域１６２内のＳＲＡＭ、
ＤＲＡＭなどの書き換え可能なメモリ素子で構成されて
いる。コンフィギュレーションメモリ１６０にアドレス
ＡＤＲが与えられて、新しい回路情報のデータＤＡが格
納されると、この回路情報に従って、論理セル１６１内
の回路構成と、論理セル１６１および入出力端子１６３
を相互に接続する配線領域１６２の接続状態が再構成さ
れる。この一連の動作をコンフィギュレーションと呼
ぶ。コンフィギュレーションメモリ１６０の一部分を書
き換えることで、プログラマブル論理回路が動作中であ
っても、回路を部分的に再構成することができる。

【００４６】図５に示すように、プログラマブル論理回
路１６に再構成されて形成された回路素子１６４に、処
理すべきデータが入力され、また、その処理結果が出力
される。

【００４７】［この発明の実施の形態による処理の説
明］図６は、この発明の実施の形態における基本的な処
理の流れを示すフローチャートである。

【００４８】実際のアプリケーションプログラムの実行
に先立ち、ハードウエアモジュール取得手段３００は、
コンフィギュレーションデータ前処理のルーチンＲ１０
０を実行する。

【００４９】まず、図２に示したようにプログラム１０
０内のヘッダ部ＨＥＤに記述されているハードウエアモ
ジュールＨＭの識別符号ＩＤと、そのハードウェアモジ
ュールの回路規模を表すファイルサイズデータが読み込
まれ、当該アプリケーションプログラムで使用される、
プログラマブル論理回路１６上に構成する必要のあるハ
ードウエアモジュールＨＭのすべてが、ハードウエアモ
ジュール取得手段３００で認識される（ステップＳ１０
１）。

【００５０】次に、構成すべき複数ハードウェアモジュ
ールＨＭの２つ以上の組合せを全て算出し、それぞれの
組合せのハードウェアモジュールのサイズデータの合計
と、プログラマブル論理回路に搭載し得る最大回路規模
とを比較して、その組み合わせのハードウエアモジュー
ルがプログラマブル論理回路に搭載可能かどうかを判断
する（ステップＳ１０２）。

【００５１】図７は、処理順序が連続する結合可能なハ
ードウエアモジュールの組み合わせ、およびその結合後
のサイズがプログラマブル論理回路に搭載可能かどうか
の情報として、ステップＳ１０２で算出された結合可能
テーブルＴＢＬ１の例を示すものである。

【００５２】図７において、アプリケーションプログラ
ムで必要とするハードウェアモジュールＨＭの数がＮ個
とすると、連続する組合せは、２個のハードウエアモジ
ュールの組み合わせからＮ個のハードウエアモジュール
の組み合わせまで考えられる。なお、処理の目的に応じ
てハードウェアモジュールの実行順序が定型化している
場合は、検索するこれらの組み合わせの種類を限定して
もよい。

【００５３】それぞれの連続する組み合わせのハードウ
エアモジュール個数（図７の連続数）に対し、ハードウ
ェアモジュールの識別符号（図の例では、Ａ，Ｂ，Ｃ，
Ｄ，…）を用いて組み合わせ名を表現している。そし
て、あらかじめプログラム１００から取得したハードウ
ェアモジュールＨＭのデータサイズから、結合した場合
のデータサイズを算出し、その結合後のデータサイズ
と、プログラマブル論理回路上に搭載できる最大サイズ
とを比較して、その比較結果を、プログラマブル論理回
路に搭載できるか否かの情報として結合可能テーブルＴ
ＢＬ１に記載している。

【００５４】この図７の結合可能テーブルＴＢＬ１にお
いては、プログラマブル論理回路に搭載できるか否かの
情報としては、結合後のデータサイズが、プログラマブ
ル論理回路上に搭載できる最大サイズより小さいなら
ば、その組み合わせのハードウェアモジュールは同時に
プログラマブル論理回路上に搭載可能と判断して、図７
では「○」印で示すような判断情報を記録する。また、
結合後のデータサイズが、プログラマブル論理回路上に
搭載できる最大サイズより大きいならば、その組み合わ
せのハードウェアモジュールは同時にプログラマブル論
理回路上に搭載不可能と判断して、図７では「×」印で
示すような判断情報を記録する。

【００５５】図７では、ハードウェアモジュールの識別
符号をＡ，Ｂ，Ｃ，Ｄ，Ｅの５種とし、ＡＢ，ＡＣ，Ａ
ＢＣの組み合わせは同時に搭載可能だが、ＡＤ，ＡＥ，
ＡＢＥといった組み合わせは同時に搭載できないと判断
されている。

【００５６】以上のような、結合可能な組み合わせ算出
処理が終了すると、次に、実行処理を行うアプリケーシ
ョンプログラム中で、プログラマブル論理回路によって
処理を行う部分の処理順序を解析し、ループの回数など
も含めて連続するハードウェアモジュール処理順序の組
み合わせを抽出して、その組み合わせの出現頻度を算出
する（ステップＳ１０３）。

【００５７】この算出結果の頻度テーブルＴＢＬ２の例
を図８に示す。この図８の頻度テーブルＴＢＬ２は、プ
ログラム中から抽出された組み合わせを、頻度の高い順
に並び替えたものである。この図８の例では、例えば、
ＡＢという順序の組み合わせ処理がアプリケーションプ
ログラム中で１００回出現し、ＡＣという順序の組み合
わせ処理がアプリケーションプログラム中で１００回出
現していることを示している。

【００５８】次に、出現頻度の高い処理順序の組み合わ
せから順に、先に算出したプログラマブル論理回路上に
同時に搭載可能なハードウェアモジュールの組み合わせ
と照合し、その組み合わせのハードウエアモジュールが
搭載可能なら、そのハードウェアモジュールの回路構成
データを結合し（ステップＳ１０４）、ひとつのコンフ
ィギュレーションデータとして情報処理システム内の記
憶装置に記憶し、新規な識別符号を与えてその識別符号
は識別符号記録手段６００に記録する（ステップＳ１０
５）。以上で、前処理のルーチンＲ１００が終了する。

【００５９】図９は、ステップＳ１０４のハードウエア
モジュールの結合処理ルーチンの詳細例を示すフローチ
ャートである。

【００６０】すなわち、このルーチンにおいては、ま
ず、一連の繰り返し処理数をカウントする変数ｉが初期
化される（ステップＳ３０１）。次に、プログラムから
抽出した処理順序が連続するハードウエアモジュールの
組み合わせごとの出現頻度の情報として、ステップＳ１
０３で算出した図８に示したような頻度テーブルＴＢＬ
２に基づき、そのｉ番目の頻度の組み合わせは結合可能
かどうかについて、ステップＳ１０２で算出した結合可
能テーブルＴＢＬ１と逐次照合を行う（ステップＳ３０
２）。

【００６１】結合可能と判定された場合は、実際の結合
処理を行う（ステップＳ３０３）。通常、プログラマブ
ル論理回路のコンフィギュレーションデータは、チップ
内部の論理セルの配置に対応して、アドレスとデータと
いう組み合わせの一連のストリームという形式であり、
ハードウェアモジュールの結合処理は、アドレスの相対
化を行い、それぞれのモジュールで使用する論理セルが
重複しないよう配置変更を行うことで施される。

【００６２】結合したハードウェアモジュールには新規
に識別符号を与え、その結合ハードウエアモジュールの
データは、システム内記憶装置に記憶し、その識別符号
は識別符号記録手段６００に記録されて、ハードウェア
モジュール取得手段３００によって、その管理下に置か
れる。

【００６３】ｉ番目の頻度の組み合わせが、結合不可能
な時は、結合処理を行わず、それぞれ単独のハードウェ
アモジュールとして利用することとする。

【００６４】次に、繰り返しの変数ｉをカウントアップ
し（ステップＳ３０４）、ｉ＋１番目の頻度の組み合わ
せの結合の処理を、上述したｉ番目の処理と同様行い、
ｎ番目の頻度の組み合わせまで処理を繰り返す。

【００６５】以上のようにして、結合可能なハードウェ
アモジュールは結合され、新しいハードウェアモジュー
ルのセットを使ってのアプリケーションプログラムの実
行が開始される。

【００６６】アプリケーションプログラムの実行が開始
され、プログラマブル論理回路の処理が呼ばれると、ハ
ードウエアモジュール３００は、コンフィギュレーショ
ン実行ルーチンＲ２００の処理を開始する。

【００６７】すなわち、コンフィギュレーション実行ル
ーチン２００においては、アプリケーションプログラム
により、プログラマブル論理回路で実行すべき処理モジ
ュールが呼ばれるごとに、ハードウエアモジュール取得
手段３００は、プログラマブル論理回路上に、その処理
モジュールを実行するためのハードウエアモジュールに
よる回路が構成されているかを確認した上で、必要なハ
ードウエアモジュール（結合モジュールを含む）を取得
し、プログラマブル論理回路上に再構成する（ステップ
Ｓ２０１）。

【００６８】この場合に、アプリケーションプログラム
の実行に先立ち、前述したように、実行処理を行うアプ
リケーションプログラム中で、プログラマブル論理回路
によって処理を行う部分の処理順序が解析されているの
で、プログラマブル論理回路で実行すべき処理モジュー
ルが呼ばれたときには、前記の予め解析されている、そ
の後の処理順序と、新規に生成された結合モジュールの
情報とをも参照して、その時に取得するハードウエアモ
ジュールを決定するようにする。この決定は、識別符号
により行う。

【００６９】なお、使用できる結合モジュールがないと
きには、単独のハードウエアモジュールを用いてコンフ
ィギュレーションを行って処理を実行するのはいうまで
もない。

【００７０】そして、コンフィギュレーションのステッ
プＳ２０１においては、ハードウエアモジュール取得手
段３００は、識別符号記録手段６００に記録されてい
る、先に、プログラム１００から読み込まれた識別符
号、また、ハードウェアモジュールの結合によって新規
に生成した識別符号のうちの、前記決定された識別符号
に対応するハードウエアモジュールの回路情報を、シス
テム内の記憶装置またはネットワーク上の記憶装置から
取得する。そして、その取得したハードウエアモジュー
ルの回路情報を、プログラマブル論理回路のコンフィギ
ュレーションメモリに転送し、コンフィギュレーション
を実行して、コンフィギュレーションの完了をＯＳ（Ｃ
ＰＵ）に通知する。

【００７１】コンフィギュレーションの完了通知がある
と、プログラマブル論理回路によるハードウエア処理の
シーケンスを実行する（ステップＳ２０２）。そして、
以上の処理をアプリケーション終了まで繰り返す（ステ
ップＳ２０３）。

【００７２】なお、結合モジュールが選択されたときに
は、プログラマブル論理回路で実行すべき処理モジュー
ルが呼ばれたときには、既に結合モジュールとしてプロ
グラマブル論理回路に構成されている場合もある。その
場合には、ハードウエアモジュール取得手段３００は、
ハードウエアモジュールの取得およびコンフィギュレー
ションを実行することなく、コンフィギュレーションの
完了をＯＳに通知する。

【００７３】［実施の形態における処理の具体例］図１
０は、この発明の実施の形態におけるコンフィギュレー
ションと、ハードウェア実行シーケンスを示す模式図で
ある。図１０（Ｂ）が、この発明の実施の形態の実行シ
ーケンスを示すものである。図１０（Ａ）は、結合した
ハードウエアモジュールを使用せずに、プログラム１０
０に記述された個々のハードウエアモジュールのみで処
理を実行する場合の実行シーケンスを示すもので、これ
は、この発明の実施の形態の処理との比較例である。

【００７４】図１０の処理の例では、ハードウェアモジ
ュールの処理順序を、Ａ→Ｂ→Ａ→Ｂ→Ｃ→Ｄ→Ａ→Ｃ
→Ａ→Ｃ→Ａ→Ｃとしている。

【００７５】図１０（Ａ）の比較例では、まず、ハード
ウェアモジュールＡをプログラマブル論理回路にコンフ
ィギュレーションし、このハードウエアモジュールＡを
用いて処理を実行する。

【００７６】次に、アプリケーションプログラムは、処
理Ｂのハードウェアモジュールを要求し、現状のプログ
ラマブル論理回路の構成状態で処理Ｂのハードウェアモ
ジュールが追加搭載可能かどうか、空き状況をチェック
する。ここでは、追加搭載構成可能と判断されるので、
処理Ｂのハードウェアモジュールをコンフィギュレーシ
ョンした後、再構成された回路を用いて処理を実行す
る。

【００７７】続く処理Ａおよび処理Ｂのハードウエアモ
ジュールは、既にプログラマブル論理回路に構成されて
いるので、コンフィギュレーションを行うことなく処理
の実行ができる。

【００７８】以下、同様にして、ハードウェアモジュー
ル処理要求が発生するたびに、プログラマブル論理回路
上に存在するハードウェアモジュール識別番号のチェッ
クおよび空き状況のチェックと、追加再構成か全面再構
成かを判断しながら処理が継続する。

【００７９】これに対して、この発明の実施の形態で
は、図１０（Ｂ）に示すように、Ａ→Ｂ，Ａ→Ｂ→Ｃ，
Ａ→Ｃという処理が連続しており、かつ、同時に、それ
らの結合ハードウエアモジュールは、プログラマブル論
理回路上に搭載できることがわかるので、結合したコン
フィギュレーションデータを用いて連続する処理の最初
に１回だけコンフィギュレーションを行う。

【００８０】また、プログラマブル論理回路上の空き状
況のチェックは、この発明の実施の形態では、ハードウ
ェアモジュールを結合する処理の段階で調べているた
め、コンフィギュレーションの直前に行う必要がない。
コンフィギュレーションデータは、各々の処理の時点
で、常に、プログラマブル論理回路上の空き状況を最小
にするよう結合してある。

【００８１】アプリケーションプログラムからハードウ
ェアモジュールを使って処理する際は、対応するハード
ウェアモジュール部分のみ動作させて実行する。その他
のハードウェアモジュールはアイドル状態となってい
る。

【００８２】［処理の実施例］次に、この発明の実施の
形態を画像処理に適用した実施例を説明する。

【００８３】画像処理のひとつである空間フィルタ処理
は、単位画素から構成される画像ファイルの単一もしく
は複数画素に対して演算を行う。これは、ある画素（デ
ータｘ_l,m）の近傍の画素（データｐ_l,m）に、マスク
データfilter_l,mを掛けて足し合わせ、係数Ｎを乗じた
ものを処理後の画素値ｘ_l,mとして得る処理として、次
の式（１）のように表すことができる。ここで、マスク
データfilter_l,mや係数Ｎの値を変えることにより、空
間フィルタは様々な処理を実行することが可能である。

【００８４】

【数１】

【００８５】以下に説明する実施例では、２種の画像フ
ィルタを用いた画像処理を行う例である。まず、それら
画像フィルタについて説明する。

【００８６】図１１は、２次微分によりエッジを検出す
るＬａｐｌａｃｉａｎフィルタと呼ばれる画像フィルタ
に原画像を加えたマスクデータである。このフィルタ処
理を施すことにより、画像の輪郭強調を行うことができ
る。

【００８７】図１２は、図１１のＬａｐｌａｃｉａｎフ
ィルタ処理を実現するソフトウェアを記述したルーチン
ＳｍＸＹＺ００１のプログラム例を示すものである。ま
た、図１３は、図１１のＬａｐｌａｃｉａｎフィルタ処
理を実現するハードウエアモジュールＨｍＸＹＺ００１
の回路例を示すものである。

【００８８】図１２は、Ｌａｐｌａｃｉａｎフィルタ処
理によって画像の輪郭強調を行うＣプログラムの一例で
ある。演算を施す元の画像データｐ[l][m]に対し、for
文を用いた二重ループ構成によって、あらかじめ図１１
に示すフィルタ係数を代入した配列filter[l][m]を乗算
し累積するものである。

【００８９】図１３は、ハードウェアによるＬａｐｌａ
ｃｉａｎフィルタの回路構成の一例である。まず、元の
画像データの演算する単位領域から、データストリーム
として、例えば、ｐ[l][m]，ｐ[l-1][m]，ｐ[l][m-1]，
ｐ[l][m+1]，ｐ[l+1][m]を構成し、時系列的にハードウ
ェアモジュールの入力端ＩＮへ入力する。

【００９０】４クロックによって、前記のデータストリ
ームを入力した時点で、画像データｐ[l][m]，ｐ[l-1]
[m]，ｐ[l][m-1]，ｐ[l][m+1]，ｐ[l+1][m]が、それぞ
れレジスタ４４、４３、４２、４１の出力端３４，３
３，３２，３１および入力端ＩＮに現れている。そし
て、このとき、加算器４５，４６および４７による演算
によって、加算器４７の出力端３８には、ｐ[l-1][m]＋ｐ[l][m-1]＋ｐ[l][m+1]＋ｐ[l+1][m] が出力されている。

【００９１】一方、シフトレジスタ５０により、その入
力データが２ビット左シフトされることで、このシフト
レジスタ５０の出力端３７には、４×ｐ[l][m] が出力される。

【００９２】そして、減算器４８により、シフトレジス
タ５０の出力端３７のデータと、加算器４７の出力端３
８のデータとの減算が行われ、この減算器４８の出力端
３９には、４×ｐ[l][m]−（ｐ[l-1][m]＋ｐ[l][m-1]＋ｐ[l][m+1]
＋ｐ［ｌ＋１］［ｍ］が出力され、さらに加算器４９により、この出力端３９
の出力データに、レジスタ４４の出力端３４の出力デー
タｐ［ｌ］［ｍ］が加算されることで、エッジ強調出力
がＯＵＴに得られる。

【００９３】次に、図１４および図１５は、画像の単一
画素の階調変換を行うフィルタを実現するソフトウェア
で記述したルーチンＳｍＰＱＲ００１のプログラム例
と、ハードウェアモジュールＨｍＰＱＲ００１の回路例
を示す。このフィルタ処理を施すことにより、画像の濃
度分布を変換してコントラストなどを補正することがで
きる。

【００９４】図１４は、Ｃ言語で記述したルーチンの一
例であり、次の式（２）で示す階調変換を用いている。

【００９５】ｘ（ｌ，ｍ）＝ａ×ｐ（ｌ，ｍ）＋ｂ式（２）図１５は、階調変換を実現する回路の一例である。この
例では、ルックアップテーブル（ＬＵＴ）方式を用いて
いる。すなわち、入力ＩＮに対し、テーブル６０を参照
して、前記式（２）に対応する値ＯＵＴを出力する。

【００９６】テーブル６０は、ＳＲＡＭやＲＯＭなどの
メモリ回路でテーブルデータをあらかじめ設定すること
で実現することができる。また、式（２）に従った入出
力の真理値表を作って、アンドゲート、オアゲート、イ
クスクルーシブオアゲートなどの基本的ロジックゲート
で、回路を構成することでテーブルを実現することもで
きる。

【００９７】この線形変換の動作は、元の画像データか
ら、画素データｐ[l][m]を、順次、入力データＩＮとし
てハードウェアモジュールに転送し、この入力データに
対する出力データＯＵＴをテーブル６０を参照して求
め、出力するものである。

【００９８】次に、図１６に、この実施例で示した２つ
の画像フィルタを連続して処理することにより、画像の
コントラストを上げ色調補正をするという画像処理アプ
リケーションを実現する例のフローチャートを示す。

【００９９】まず、最初に、スキャナを使って、画像の
読み取りに必要な解像度と階調数で紙文書を読み取り、
画像データとして蓄積する（ステップＳ４０１）。画像
データは、例えば縦×横＝Ｌ×Ｍ画素のＲＧＢ画像とす
る。この場合、画像データは、Ｒプレーン、Ｇプレー
ン、Ｂプレーンのそれぞれにおいて、処理が行われる。

【０１００】蓄積された画像データは、前述の実施例で
述べたＬａｐｌａｃｉａｎフィルタにより、同じハード
ウェアモジュールでＲ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ
２…の順でエッジ強調処理を行う（ステップＳ４０
２）。

【０１０１】つぎに、前述の実施例で述べた階調変換フ
ィルタによって、Ｌ×Ｍ画素のそれぞれについて、Ｒプ
レーン、Ｇプレーン、Ｂプレーンのそれぞれにおいて、
階調補正を行う（ステップＳ４０３〜Ｓ４１１）。

【０１０２】この場合、適正な色バランスを持った画像
に仕上げるために、通常、Ｒ，Ｇ，Ｂの各色ごとに異な
る階調変換カーブを使うので、異なるハードウェアモジ
ュールにより、やはり、Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ
２，Ｂ２…の順で各画素の階調変換処理を行う。

【０１０３】階調変換処理は、回路規模的に比較的小さ
いものなので、各色の階調変換処理ハードウェアモジュ
ールは、３つが同時にプログラマブル論理回路に搭載可
能である。したがって、前述のようにして、予めハード
ウェアモジュールが結合された後、各画素の階調変換が
行われるものである。

【０１０４】以上のように、上述の実施例では、結合モ
ジュールにより処理が行われるため、Ｒ，Ｇ，Ｂ階調変
換用のハードウエアモジュールのコンフィギュレーショ
ンは、一回でよく、全ての画素の処理の処理を高速に終
了して、コントラストが高く色バランスのよい画像が、
高速に得られる。

【０１０５】なお、上述の実施の形態では、プログラム
のヘッダ部にハードウエアモジュールの識別符号と、そ
れぞれのサイズの情報を記述するようにしたが、アプリ
ケーションプログラムを解析することで、それらを検出
するようにしてもよい。

【０１０６】また、前処理ルーチンとしての組み合わせ
検出および結合処理は、アプリケーションプログラム上
に記述しておいてもよい。

【０１０７】

【発明の効果】以上説明したように、この発明によれ
ば、少なくとも処理の一部分が回路構成を再構成できる
プログラマブル論理回路で処理される情報処理システム
において、アプリケーションプログラム中で順序が連続
するハードウェアモジュール処理のうちプログラマブル
論理回路に同時に回路を再構成できるものを、ひとつの
コンフィギュレーションデータに結合することにより、
アプリケーション全体の処理時間のうち回路を再構成す
る時間を最小にすることができ、情報処理システムの最
高の処理能力を発揮することが可能となる。

【図面の簡単な説明】

【図１】この発明による情報処理システムの実施の形態
の概念構成を示すブロック図である。

【図２】この発明による情報処理システムの実施の形態
で用いるアプリケーションプログラムの一例を説明する
ための図である。

【図３】この発明による情報処理システムの実施の形態
のハードウエア構成例を示す図である。

【図４】プログラマブル論理回路の一例を説明するため
の図である。

【図５】プログラマブル論理回路の一例を説明するため
の図である。

【図６】この発明による情報処理システムの実施の形態
の主要な処理動作を説明するためのフローチャートであ
る。

【図７】この発明による情報処理システムの要部の動作
を説明するために用いる図である。

【図８】この発明による情報処理システムの要部の動作
を説明するために用いる図である。

【図９】図７の一部の処理ルーチンを説明するためのフ
ローチャートである。

【図１０】この発明による情報処理システムの処理の具
体例の実行シーケンスを示す図である。

【図１１】この発明による情報処理システムの処理の具
体例で用いるハードウエアモジュールの一つを説明する
ための図である。

【図１２】図１１のハードウエアモジュールをソフトウ
エアで記述したときの例を示す図である。

【図１３】図１１のハードウエアモジュールでプログラ
マブル論理回路に構成される回路例を示す図である。

【図１４】この発明の実施の形態で用いるハードウエア
モジュールの他の一つを説明するための図である。

【図１５】図１５のハードウエアモジュールでプログラ
マブル論理回路に構成される回路例を示す図である。

【図１６】この発明の実施の形態が適用される画像処理
の流れを示すフローチャートである。

【図１７】従来の情報処理システムの一つを説明するた
めの図である。

【符号の説明】

１０情報処理システム１１ＣＰＵ１２チップセット１３メインメモリ１４バス１５プログラマブル論理回路インターフェース１６プログラマブル論理回路１７ハードディスクインターフェース１８ハードディスクドライブ１９通信インターフェース２０ネットワーク２１、２２、２３ネットワーク上の記憶装置１００アプリケーションプログラム１６０コンフィギュレーションメモリ２００ネットワーク上の記憶装置３００ハードウエアモジュール取得手段３１０検出手段３２０判定手段３３０結合モジュール生成手段４００プログラマブル論理回路５００ＣＰＵ６００識別符号記憶手段

Claims

【特許請求の範囲】

【請求項１】アプリケーションプログラムにより実行さ
れる複数の処理の少なくとも一部分の処理を、プログラ
マブル論理回路で処理するものであって、前記処理を前
記プログラマブル論理回路に再構成する回路情報で記述
したハードウエアモジュールを、情報処理システム内記
憶装置、または、ネットワーク上の記憶装置から取得し
て、前記プログラマブル論理回路に再構成するようにす
る情報処理システムにおいて、前記アプリケーションプログラム中で処理順序が連続す
る複数のハードウェアモジュールの組み合わせを検出す
る検出手段と、前記検出手段で検出された処理順序が連続する複数のハ
ードウェアモジュールの組み合わせによる結合回路が、
前記プログラマブル論理回路に同時に構成可能かを判定
する判定手段と、前記判定手段で前記プログラマブル論理回路に同時に構
成可能な、前記処理順序が連続する複数のハードウェア
モジュールを結合して１つの新ハードウェアモジュール
を生成し、前記情報システム内記憶装置に格納する結合
ハードウエアモジュール生成手段と、を備え、前記アプリケーションプログラムの実行時に、実行しよ
うとする処理の後続の処理の組み合わせに応じて、前記
結合ハードウエアモジュールにより、前記プログラマブ
ル論理回路を再構成することを特徴とする情報処理シス
テム。
【請求項２】請求項１に記載の情報処理システムにおい
て、前記検出手段は、前記アプリケーションプログラム中で
処理順序が連続する複数のハードウェアモジュールの組
み合わせの前記プログラム中での出現頻度をも検出する
ものであり、前記判定手段は、前記検出手段で検出された処理順序が
連続する複数のハードウェアモジュールの組み合わせの
うち、前記検出された出現頻度の高いものについて、そ
の組み合わせによる結合回路が、前記プログラマブル論
理回路に同時に構成可能かを判定することを特徴とする
情報処理システム。