JP2005521949A - 複数のコンフィギュレーションモードを含む論理計算アーキテクチャ - Google Patents
複数のコンフィギュレーションモードを含む論理計算アーキテクチャ Download PDFInfo
- Publication number
- JP2005521949A JP2005521949A JP2003581051A JP2003581051A JP2005521949A JP 2005521949 A JP2005521949 A JP 2005521949A JP 2003581051 A JP2003581051 A JP 2003581051A JP 2003581051 A JP2003581051 A JP 2003581051A JP 2005521949 A JP2005521949 A JP 2005521949A
- Authority
- JP
- Japan
- Prior art keywords
- architecture
- computing
- configuration
- component
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
Description
−複数のコンフィギュラブル計算コンポーネントと、
−複数の相互接続コンポーネントと、
−アーキテクチャを構成し、すなわち、前記計算コンポーネントと前記相互接続コンポーネントとを接続するための第一の信号の集合と、
−前記第一のコンフィギュレーション信号の集合を管理するプロセッサとを含む、論理計算アーキテクチャに関し、このアーキテクチャは、さらに、
−各制御コンポーネントが前記計算コンポーネントの一つに接続されており、前記制御コンポーネントが、前記計算コンポーネントに向けて少なくとも一つの計算命令を発生可能な、複数のコンフィギュラブル制御コンポーネントと、
−前記制御コンポーネントを構成するための第二の信号の集合とを含むことを特徴とする。
−計算ユニットとルーティングユニットとからなるネットワークを含んで外部素子から供給されるデータについて論理計算を実施する操作層と、
−前記計算ユニットおよびルーティングユニットをアレンジすることによりデータの循環方向を組織可能にする一方で、所定の計算を実施するように前記計算ユニットを構成可能にするコンフィギュレーション層との、2つの層を含む。
−グローバルモード、すなわち計算ユニット(1)がコンフィギュレーション層により直接構成されるモードでは、信号は、接続線(26)によりデマルチプレクサ(21)から出力モジュール(25)に直接伝達される。出力モジュール(25)は、接続線(5)により計算ユニット(1)にコンフィギュレーション情報を伝達する。
−ローカルモード、すなわち計算ユニット(1)が制御ユニット(2)により構成されるモードでは、デマルチプレクサ(21)は、ローディングモジュール(23)にコンフィギュレーション情報を伝達し、その場合、ローディングモジュールは、レジスタ装置(24)にマイクロプログラムをダウンロードする。マイクロプログラムは、このマイクロプログラムを指定する命令の制御下でロードされると、制御ユニットにより実行される。
−第一の手続は、制御ユニットのレジスタに保存された命令を一回だけ実行することからなる。
−第二の手続は、ループ状に、すなわちコンフィギュレーションコントローラによる実行の停止まで、命令を実行することからなる。
2 制御ユニット
3 入力データフロー
4 出力データフロー
5 接続線
21 デマルチプレクサ
22 モードコントローラ
23 ローディングモジュール
24 レジスタ
25 出力モジュール
Claims (3)
- −複数のコンフィギュラブル計算コンポーネントと、
−複数の相互接続コンポーネントと、
−アーキテクチャを構成し、すなわち前記計算コンポーネントと前記相互接続コンポーネントとを接続するための第一の信号の集合と、
−前記第一のコンフィギュレーション信号の集合を管理するプロセッサとを含む、論理計算アーキテクチャであって、さらに、
−各制御コンポーネントが前記計算コンポーネントの一つに接続されており、前記制御コンポーネントが、前記計算コンポーネントに向けて少なくとも一つの計算命令を発生可能な、複数のコンフィギュラブル制御コンポーネントと、
−前記制御コンポーネントを構成するための第二の信号の集合とを含むことを特徴とする論理計算アーキテクチャ。 - 前記計算コンポーネントが、データ集合について計算を実施し、各集合が複数のビットを含むことを特徴とする特許請求の範囲第1項に記載の論理計算アーキテクチャ。
- 前記制御コンポーネントが、前記プロセッサに接続されることを特徴とする特許請求の範囲第1項または第2項に記載の論理計算アーキテクチャ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0204161A FR2838208B1 (fr) | 2002-04-03 | 2002-04-03 | Architecture de calcul logique comprenant plusieurs modes de configuration |
PCT/FR2003/001050 WO2003083696A1 (fr) | 2002-04-03 | 2003-04-03 | Architecture de calcul logique comprenant plusieurs modes de configuration |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005521949A true JP2005521949A (ja) | 2005-07-21 |
Family
ID=28052085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003581051A Pending JP2005521949A (ja) | 2002-04-03 | 2003-04-03 | 複数のコンフィギュレーションモードを含む論理計算アーキテクチャ |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1490787A1 (ja) |
JP (1) | JP2005521949A (ja) |
AU (1) | AU2003258853A1 (ja) |
FR (1) | FR2838208B1 (ja) |
WO (1) | WO2003083696A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11232079A (ja) * | 1998-02-16 | 1999-08-27 | Fuji Xerox Co Ltd | 情報処理システム |
JPH11296345A (ja) * | 1998-04-08 | 1999-10-29 | Hitachi Ltd | プロセッサ |
JP2001068993A (ja) * | 1999-08-25 | 2001-03-16 | Fuji Xerox Co Ltd | 情報処理システム |
JP2001202236A (ja) * | 2000-01-20 | 2001-07-27 | Fuji Xerox Co Ltd | プログラマブル論理回路装置によるデータ処理方法、プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路再構成方法 |
JP2002026721A (ja) * | 2000-07-10 | 2002-01-25 | Fuji Xerox Co Ltd | 情報処理装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6023742A (en) * | 1996-07-18 | 2000-02-08 | University Of Washington | Reconfigurable computing architecture for providing pipelined data paths |
US6662302B1 (en) * | 1999-09-29 | 2003-12-09 | Conexant Systems, Inc. | Method and apparatus of selecting one of a plurality of predetermined configurations using only necessary bus widths based on power consumption analysis for programmable logic device |
AU2001289737A1 (en) * | 2000-07-24 | 2002-02-05 | Pact Informationstechnolgie Gmbh | Integrated circuit |
-
2002
- 2002-04-03 FR FR0204161A patent/FR2838208B1/fr not_active Expired - Fee Related
-
2003
- 2003-04-03 EP EP03740562A patent/EP1490787A1/fr not_active Withdrawn
- 2003-04-03 JP JP2003581051A patent/JP2005521949A/ja active Pending
- 2003-04-03 WO PCT/FR2003/001050 patent/WO2003083696A1/fr active Application Filing
- 2003-04-03 AU AU2003258853A patent/AU2003258853A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11232079A (ja) * | 1998-02-16 | 1999-08-27 | Fuji Xerox Co Ltd | 情報処理システム |
JPH11296345A (ja) * | 1998-04-08 | 1999-10-29 | Hitachi Ltd | プロセッサ |
JP2001068993A (ja) * | 1999-08-25 | 2001-03-16 | Fuji Xerox Co Ltd | 情報処理システム |
JP2001202236A (ja) * | 2000-01-20 | 2001-07-27 | Fuji Xerox Co Ltd | プログラマブル論理回路装置によるデータ処理方法、プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路再構成方法 |
JP2002026721A (ja) * | 2000-07-10 | 2002-01-25 | Fuji Xerox Co Ltd | 情報処理装置 |
Non-Patent Citations (1)
Title |
---|
G.SASSATELLI: "Highly Scalable Dynamically Reconfigurable Systolic Ring-Architecture for DSP applications", PROCEEDINGS OF THE 2002 DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE AND EXHIBITION, JPN6008057082, 2002, US, pages 553 - 558, XP002234644, ISSN: 0001176489 * |
Also Published As
Publication number | Publication date |
---|---|
FR2838208B1 (fr) | 2005-03-11 |
WO2003083696A1 (fr) | 2003-10-09 |
AU2003258853A1 (en) | 2003-10-13 |
EP1490787A1 (fr) | 2004-12-29 |
FR2838208A1 (fr) | 2003-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4022147B2 (ja) | 設定可能な機能ユニットを備えるデータ処理装置 | |
US5915123A (en) | Method and apparatus for controlling configuration memory contexts of processing elements in a network of multiple context processing elements | |
US6526498B1 (en) | Method and apparatus for retiming in a network of multiple context processing elements | |
US6745317B1 (en) | Three level direct communication connections between neighboring multiple context processing elements | |
US6226735B1 (en) | Method and apparatus for configuring arbitrary sized data paths comprising multiple context processing elements | |
JP6708552B2 (ja) | パイプライン化構成可能プロセッサ | |
US6219785B1 (en) | Reconfigurable computer architecture using programmable logic devices | |
EP1184785A2 (en) | System and method for preparing software for execution in a dynamically configurable hardware environment | |
US9935870B2 (en) | Channel selection in multi-channel switching network | |
JP2000311156A (ja) | 再構成可能並列計算機 | |
JP4485272B2 (ja) | 半導体装置 | |
JPWO2003023602A1 (ja) | データ処理システムおよびその制御方法 | |
CN107430572A (zh) | 用于通信中封装信息的方法、装置和系统 | |
US8607029B2 (en) | Dynamic reconfigurable circuit with a plurality of processing elements, data network, configuration memory, and immediate value network | |
EP3180860B1 (en) | Reconfigurable integrated circuit with on-chip configuration generation | |
JP2006302132A (ja) | 信号処理装置及び再構成可能論理回路装置及び再構成可能順序回路 | |
JP2005521949A (ja) | 複数のコンフィギュレーションモードを含む論理計算アーキテクチャ | |
US7973554B2 (en) | Method of configuring embedded application-specific functional blocks | |
JP2006011924A (ja) | 再構成可能演算装置および半導体装置 | |
US20050131980A1 (en) | Logical calculation architecture comprising multiple configuration modes | |
JP2006085574A (ja) | データ処理システムおよびその制御方法 | |
JP2008165537A (ja) | 動的再構成可能プロセッサ及び再構成指示方法 | |
JP2010087880A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090123 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090130 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090305 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090312 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090401 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091002 |