JP3921367B2 - データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム - Google Patents
データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム Download PDFInfo
- Publication number
- JP3921367B2 JP3921367B2 JP2001294241A JP2001294241A JP3921367B2 JP 3921367 B2 JP3921367 B2 JP 3921367B2 JP 2001294241 A JP2001294241 A JP 2001294241A JP 2001294241 A JP2001294241 A JP 2001294241A JP 3921367 B2 JP3921367 B2 JP 3921367B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- unit
- circuit
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Description
【０００１】
【発明の属する技術分野】
本発明は、並列演算装置のオブジェクトプログラムをデータ生成するデータ処理装置および方法、そのデータ処理装置のためのコンピュータプログラム、このコンピュータプログラムがデータ格納されている情報記憶媒体、オブジェクトプログラムに対応して動作する並列演算装置、この並列演算装置とデータ処理装置とを具備しているデータ処理システム、に関する。
【０００２】
【従来の技術】
現在、各種のデータ処理を自在に実行できるプロセッサユニットとしては、いわゆるＣＰＵ(Central Processing Unit)やＭＰＵ(Micro Processor Unit)と呼称される製品が実用化されている。
【０００３】
このようなプロセッサユニットを利用したデータ処理システムでは、複数の動作命令が記述された各種のオブジェクトコードと各種の処理データとがメモリデバイスに格納され、プロセッサユニットはメモリデバイスから動作命令や処理データを順番にデータ読出して複数のデータ処理を逐次実行する。
【０００４】
このため、一個のプロセッサユニットで各種のデータ処理を実現できるが、そのデータ処理では複数のデータ処理を順番に逐次実行する必要があり、その逐次処理ごとにプロセッサユニットがメモリデバイスから動作命令をデータ読出する必要があるので、複雑なデータ処理を高速に実行することは困難である。
【０００５】
一方、実行するデータ処理が一つに限定されている場合には、そのデータ処理を実行するように論理回路をハードウェアで形成すれば、プロセッサユニットがメモリデバイスから複数の動作命令を順番にデータ読出して複数のデータ処理を順番に逐次実行するような必要はない。このため、複雑なデータ処理を高速に実行することが可能であるが、当然ながら一つのデータ処理しか実行することができない。
【０００６】
つまり、オブジェクトコードを切換自在としたデータ処理システムでは、各種のデータ処理を実行できるが、ハードウェアの構成が固定されているのでデータ処理を高速に実行することが困難である。一方、ハードウェアからなる論理回路では、データ処理を高速に実行することが可能であるが、オブジェクトコードを変更できないので一つのデータ処理しか実行できない。
【０００７】
このような課題を解決するため、本出願人はソフトウェアに対応してハードウェアの構成が変化するプロセッサユニットとして並列演算装置を創案し、特願２０００−０４３２０２号として出願した。この並列演算装置では、小規模の多数の処理回路と配線回路とがマトリクス配列されており、このマトリクス回路部に状態管理部が並設されている。
【０００８】
複数の処理回路は、個々にデータ設定される動作命令に対応してデータ処理を個々に実行し、複数の配線回路は、個々にデータ設定される動作命令に対応して複数の処理回路の接続関係を個々に切換制御する。つまり、並列演算装置は複数の処理回路と複数の配線回路との動作命令を切り換えることでハードウェアの構成が変化するので、各種のデータ処理を実行することができ、ハードウェアとして小規模の多数の処理回路が簡単なデータ処理を並列に実行するので、データ処理を高速に実行することができる。
【０００９】
そして、上述のような複数の処理回路と複数の配線回路との動作命令からなるコンテキストを状態管理部がオブジェクトコードに対応して動作サイクルごとに順次切り換えるので、並列演算装置はオブジェクトコードに対応して並列処理を連続的に実行することができる。
【００１０】
なお、このようにコンテキストを複数サイクルで順次切り換える並列演算装置としては、例えば、“Purdue University”の“Lawrence Snyder”が“IEEE Computer, vol.15, No.1, Jan. 1982, pp47-56”に発表した“Introduction to the Configurable, Highly Parallel Computer”や、本出願人が特許出願した“特開２０００−１３８５７９号”“特開２００−２２４０２５号”“特開２０００−２３２３５４号”“特開２０００−２３２１６２号”などがある。
【００１１】
【発明が解決しようとする課題】
上述のような並列演算装置は、オブジェクトコードに内包されているコンテキストを状態管理部が動作サイクルごとに順次切り換えるので、マトリクス配列されている複数の処理回路と複数の配線回路とがコンテキストに対応して動作サイクルごとに並列動作することができる。
【００１２】
しかし、このような並列演算装置は構造と動作との両方が従来のＣＰＵなどとは根本的に相違しているため、そのオブジェクトコードをソースコードから従来の手法で単純にデータ生成することはできず、そのオブジェクトコードをソースコードから適切にデータ生成する技術は確立されていない。
【００１３】
本発明は上述のような課題に鑑みてなされたものであり、コンテキストを順次切り換える並列演算装置のオブジェクトプログラムを良好にデータ生成できるデータ処理装置および方法、そのデータ処理装置のためのコンピュータプログラム、このコンピュータプログラムがデータ格納されている情報記憶媒体、そのオブジェクトプログラムに対応して動作する並列演算装置、この並列演算装置とデータ処理装置とを具備しているデータ処理システム、を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明のデータ処理装置は、ソース入力手段、条件記憶手段、オブジェクト生成手段、オブジェクト出力手段、を具備しており、並列演算装置の一連のオブジェクトコードを一連のソースコードからデータ生成する。その並列演算装置は、複数の処理回路と複数の配線回路とがマトリクス配列されており、複数の処理回路は個々にデータ設定される動作命令に対応してデータ処理を個々に実行し、複数の配線回路は個々にデータ設定される動作命令に対応して複数の処理回路の接続関係を個々に制御する。この並列演算装置は、複数の処理回路と複数の配線回路との動作命令からなるコンテキストが動作サイクルごとに切り換わるので、これを実現するオブジェクトコードを本発明のデータ処理装置がソースコードからデータ生成する。
【００１５】
本発明のデータ処理装置では、条件記憶手段に並列演算装置の少なくとも物理構造と物理特性とに対応した制約条件が事前にデータ登録されており、並列演算装置の動作記述のソースコードがソース入力手段にデータ入力される。このデータ入力されたソースコードから制約条件により並列演算装置のコンテキストを動作サイクルごとに順次切り換える一連のオブジェクトコードをオブジェクト生成手段がデータ生成し、このデータ生成された一連のオブジェクトコードをオブジェクト出力手段がデータ出力することにより、
並列演算装置の動作記述のソースコードから、並列演算装置のコンテキストを動作サイクルごとに順次切り換えるオブジェクトコードがデータ生成される。
【００１６】
また、本発明の他の形態としては、並列演算装置がマトリクス回路部と状態管理部とを別個に具備しており、複数の処理回路と複数の配線回路とがマトリクス配列されているマトリクス回路部のコンテキストを状態管理部が動作サイクルごとに順次切り換える。このような並列演算装置のオブジェクトコードをデータ生成する本発明の他の形態のデータ処理装置では、オブジェクト生成手段が制約条件により一連のソースコードから一連のオブジェクトコードをデータ生成するときにマトリクス回路部に対応したデータパスと状態管理部に対応した有限状態マシンとを分離することにより、
並列演算装置のマトリクス回路部と状態管理部とに別個に対応したオブジェクトコードがデータ生成される。
【００１７】
また、オブジェクト生成手段がグラフ生成手段とスケジュール生成手段とを具備しており、グラフ生成手段が一連のソースコードを言語解析してＤＦＧをデータ生成し、このデータ生成されたＤＦＧから制約条件によりスケジュール生成手段が複数段階の動作状態をスケジューリングしたＣＤＦＧをデータ生成することにより、
並列演算装置の動作記述のソースコードから、その順次遷移する複数段階の動作状態をスケジューリングしたＣＤＦＧがデータ生成される。
【００１８】
また、マトリクス回路部がデータ記憶した所定個数のコンテキストの一つで対応動作を実行している最中に対応動作が実行されたコンテキストを状態管理部が新規のコンテキストにデータ更新するようにスケジュール生成手段がＣＤＦＧをデータ生成することにより、
このＣＤＦＧからデータ生成されるオブジェクトコードに対応して動作する並列演算装置では、マトリクス回路部は、オブジェクトコードの多数のコンテキストを所定個数までデータ記憶して対応動作を順次実行し、状態管理部は、マトリクス回路部がデータ記憶した所定個数のコンテキストの一つで対応動作を実行している最中に対応動作が実行されたコンテキストを新規のコンテキストにデータ更新する。
【００１９】
また、スケジュール生成手段でデータ生成されたＣＤＦＧから制約条件により記述生成手段が複数段階の動作状態のＲＴＬ記述をマトリクス回路部と状態管理部とに分離してデータ生成することにより、
並列演算装置のＲＴＬ記述がマトリクス回路部と状態管理部とに別個に対応してデータ生成される。
【００２０】
また、記述生成手段でデータ生成されたマトリクス回路部のＲＴＬ記述からリスト生成手段が複数段階の動作状態ごとに制約条件により処理回路のネットリストをデータ生成することにより、
並列演算装置の処理回路のネットリストが順次遷移する複数段階の動作状態ごとにデータ生成される。
【００２１】
また、並列演算装置は、複数の処理回路の各々が処理データのビット数が相互に相違する複数種類の回路資源を具備しており、データ処理装置は、記述生成手段でデータ生成されたマトリクス回路部のＲＴＬ記述から複数段階の動作状態ごとにリスト生成手段が制約条件により処理回路の複数種類の回路資源のネットリストをデータ生成することにより、
並列演算装置の処理回路のネットリストがビット数の相違する複数種類の回路資源ごとにデータ生成される。
【００２２】
また、複数段階の動作状態に対応した状態管理部のオブジェクトコードがオブジェクト記憶手段に事前にデータ登録されており、リスト生成手段でデータ生成されたマトリクス回路部のネットリストに対応して記述生成手段でデータ生成された状態管理部のＲＴＬ記述を状態変換手段がオブジェクトコードにデータ変換し、このデータ変換された状態管理部のオブジェクトコードをオブジェクト出力手段がデータ出力することにより、
状態管理部のオブジェクトコードがマトリクス回路部のネットリストに対応してデータ生成される。
【００２３】
また、並列演算装置は、複数の処理回路の各々に処理データがｍｂデータのｍｂ回路資源とｎｂデータのｎｂ回路資源とを具備しており、データ処理装置は、ＲＴＬ記述からリスト生成手段が制約条件により処理回路のｍ／ｎｂ回路資源のネットリストをデータ生成することにより、
並列演算装置の処理回路のネットリストがｍ／ｎｂ回路資源ごとにデータ生成される。
【００２４】
また、リスト生成手段は、ＲＴＬ記述の“ｘｂ”のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂ回路資源とＺ個のｎｂ回路資源とに割り付けることにより、
“ｘｂ”のデータ処理がｍ／ｎｂ回路資源に適正な個数ずつ割り付けられる。
【００２５】
また、リスト生成手段が“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数を“ｎ”で除算した結果の整数“Ｚ”を算出することにより、
“ｘｂ”のデータ処理はビット数が多数のｍｂ回路資源に極力割り付けられ、余数部分のみビット数が少数のｎｂ回路資源に割り付けられる。
【００２６】
また、リスト生成手段は余数が所定の閾値より少数の場合に整数“Ｚ”を算出して余数が閾値以上の場合は“Ｙ”に“１”を加算して“Ｚ＝０”とすることにより、
ｍｂ回路資源に極力割り付けられた“ｘｂ”のデータ処理の余数部分が、ビット数に対応してｍ／ｎｂ回路資源の適切な一方に割り付けられる。
【００２７】
また、条件記憶手段にデータ登録されている制約条件の“ｎｂ”が“１(bit)”からなることにより、
ｍｂ回路資源に割り付けられた“ｘｂ”のデータ処理の余数部分が何ビットであってもｎｂ回路資源に割り付けられる。
【００２８】
また、オブジェクト記憶手段に処理回路の各種のオブジェクトコードも事前にデータ登録されており、リスト生成手段でデータ生成されたネットリストを処理配置手段がマトリクス配列されている複数の処理回路に複数サイクルのコンテキストごとに割り付け、この処理回路に割り付けられたネットリストをコード変換手段が対応するオブジェクトコードにデータ変換することにより、
並列演算装置の複数の処理回路のオブジェクトコードが複数サイクルのコンテキストごとにデータ生成される。
【００２９】
また、オブジェクト記憶手段に配線回路のオブジェクトコードも事前にデータ登録されており、コード変換手段でデータ変換された処理回路のオブジェクトコードに対応して配線変換手段が配線回路のネットリストを対応するオブジェクトコードにデータ変換することにより、
並列演算装置の複数の処理回路の接続関係を個々に切換制御する複数の配線回路のオブジェクトコードもデータ生成される。
【００３０】
また、並列演算装置は、複数の処理回路の各々がレジスタファイルを具備しており、そのレジスタファイルが処理回路の処理データを一時保持する。データ処理装置は、連続する複数サイクルのコンテキストで処理データが連携するネットリストを処理配置手段がマトリクス回路部の一定位置のレジスタファイルに共通に割り付けることにより、
並列演算装置の連続する複数サイクルのコンテキストで連携する処理データを一定位置のレジスタファイルに一時保持させるオブジェクトコードがデータ生成される。
【００３１】
また、処理配置手段が最初に複数サイクルのコンテキストごとに処理データの連携に関係なくネットリストをレジスタファイルなどに割り付けてから、この割付位置を調整して処理データが連携するネットリストが割り付けられたレジスタファイルの連続する複数サイクルのコンテキストでの位置を一致させることにより、
また、処理配置手段が最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるレジスタファイルのマトリクス回路部での位置を固定してから、他のネットリストを他のレジスタファイルなどに複数サイクルのコンテキストごとに割り付けることにより、
また、処理配置手段が最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるレジスタファイルのマトリクス回路部での相対位置を設定してから、この相対位置を維持したまま他のネットリストを他のレジスタファイルなどに複数サイクルのコンテキストごとに割り付けることにより、
連携する処理データを一定位置のレジスタファイルに一時保持させるオブジェクトコードのデータ生成が所定のデータ処理で実行される。
【００３２】
また、順次遷移する複数段階の動作状態から状態検出手段が制約条件により一つのコンテキストに割り付けられる複数を検出し、この検出された複数の動作状態を状態合成手段が一つのコンテキストに割り付けることにより、
複数の動作状態が一つのコンテキストとして並列演算装置に一度にデータ設定される。
【００３３】
また、遷移段階が連続している複数の動作状態を状態検出手段が検出することにより、
連続する複数の動作状態が一つのコンテキストとして並列演算装置にデータ設定される。
【００３４】
本発明の第一の並列演算装置は、マトリクス配列されている複数の処理回路が個々に設定自在なデータ処理で並列動作し、そのコンテキストがコード格納手段にデータ格納されているオブジェクトコードに対応して動作サイクルごとに順次切り換わる。このコード格納手段に本発明のデータ処理装置でデータ生成されたオブジェクトコードがデータ格納されていることにより、
このデータ格納されているオブジェクトコードに対応して複数サイクルのコンテキストが順次切り換わる。
【００３５】
本発明の第二の並列演算装置は、マトリクス配列されている複数の処理回路が個々に設定自在なデータ処理で並列動作し、そのコンテキストがオブジェクト入力手段に外部入力されるオブジェクトコードに対応して動作サイクルごとに順次切り換わる。このオブジェクト入力手段に本発明のデータ処理装置でデータ生成されたオブジェクトコードが外部入力されることにより、
この外部入力されるオブジェクトコードに対応して複数サイクルのコンテキストが順次切り換わる。
【００３６】
本発明の第一のデータ処理システムでは、本発明のデータ処理装置でデータ生成されたオブジェクトコードが本発明の並列演算装置に外部入力されることにより、
データ処理装置に外部入力されるソースコードに対応して並列演算装置が順次切り換わる複数サイクルのコンテキストで並列演算を実行する。
【００３７】
本発明の第二のデータ処理システムでは、並列演算装置がマトリクス回路部と状態管理部とを別個に具備しており、データ処理装置がソースコードからデータパスと有限状態マシンとを分離してオブジェクトコードをデータ生成する。そのデータパスとマトリクス回路部とが対応しているとともに有限状態マシンと状態管理部とが対応していることにより、
並列演算装置のハードウェア構造に対応したソフトウェア構造にオブジェクトコードがデータ処理装置でデータ生成される。
【００３８】
また、本発明で云う各種手段は、その機能を実現するように形成されていれば良く、例えば、所定の機能を発揮する専用のハードウェア、所定の機能がコンピュータプログラムにより付与されたデータ処理装置、コンピュータプログラムによりデータ処理装置の内部に実現された所定の機能、これらの組み合わせ、等を許容する。また、本発明で云う各種手段は、個々に独立した存在である必要もなく、ある手段が他の手段の一部であるようなことも許容する。
【００３９】
また、本発明で云う情報記憶媒体とは、データ処理装置に各種処理を実行させるためのコンピュータプログラムが事前に格納されたハードウェアであれば良く、例えば、データ処理装置を一部とする装置に固定されているＲＯＭ(Read Only Memory)やＨＤＤ(Hard Disc Drive)、データ処理装置を一部とする装置に交換自在に装填されるＣＤ(Compact Disc)−ＲＯＭやＦＤ(Floppy Disc)、等を許容する。
【００４０】
また、本発明で云うデータ処理装置とは、コンピュータプログラムをデータ読取して対応するデータ処理を実行できるハードウェアであれば良く、例えば、ＣＰＵ(Central Processing Unit)を主体として、これにＲＯＭやＲＡＭ(Random Access Memory)やＩ／Ｆ(Interface)ユニット等の各種デバイスが接続されたハードウェアなどを許容する。
【００４１】
なお、本発明でコンピュータプログラムに対応した各種動作をデータ処理装置に実行させることは、各種デバイスをデータ処理装置に動作制御させることなども許容する。例えば、データ処理装置に各種データをデータ保存させることは、データ処理装置が一部として具備しているＲＡＭ等の情報記憶媒体に各種データを格納すること、データ処理装置に交換自在に装填されているＦＤ等の情報記憶媒体に各種データを格納すること、等を許容する。
【００４２】
【発明の実施の形態】
本発明の実施の一形態を図面を参照して以下に説明する。まず、本形態の並列演算装置であるアレイ型プロセッサ１００は、図４および図５(ａ)に示すように、オブジェクト入力手段であるＩ／Ｆユニット１０１、コード格納手段であるコードメモリ１０２、状態管理部１０３、データ分配部１０４、マトリクス回路部１０５、データメモリ１０６、を具備しており、マトリクス回路部１０５には、複数の処理回路であるプロセッサエレメント１０７、複数の配線回路であるスイッチエレメント１０８、多数のｍｂバス１０９、多数のｎｂバス１１０、等がマトリクス配列されている。
【００４３】
また、同図(ｂ)に示すように、プロセッサエレメント１０７は、インストラクションメモリ１１１、インストラクションデコーダ１１２、ｍｂ回路資源であるｍｂレジスタファイル１１３、ｎｂ回路資源であるｎｂレジスタファイル１１４、ｍｂ回路資源でありｍｂ演算器であるｍｂＡＬＵ１１５、ｎｂ回路資源でありｎｂ演算器であるｎｂＡＬＵ１１６、内部配線資源１１７、等を各々具備しており、スイッチエレメント１０８は、バスコネクタ１２１、入力制御回路１２２、出力制御回路１２３、等を各々具備している。
【００４４】
Ｉ／Ｆユニット１０１は、後述するデータ処理装置３００が接続され、このデータ処理装置３００から一連のオブジェクトコードが外部入力される。コードメモリ１０２は、ＲＡＭ等の情報記憶媒体からなり、外部入力されたオブジェクトコードをデータ記憶する。
【００４５】
このオブジェクトコードは、詳細には後述するが、マトリクス回路部１０５にマトリクス配列された複数のプロセッサエレメント１０７と複数のスイッチエレメント１０８との動作命令が、順次切り換わる動作サイクルごとのコンテキストとしてデータ設定されており、このコンテキストを動作サイクルごとに切り換える状態管理部１０３の動作命令が、順次遷移する動作状態としてデータ設定されている。
【００４６】
この状態管理部１０３は、コードメモリ１０２でデータ記憶された一連のオブジェクトコードから動作サイクルごとにコンテキストをデータ読出し、その動作命令から複数のプロセッサエレメント１０７と複数のスイッチエレメント１０８とのインストラクションポインタを各々発生する。
【００４７】
本形態ではスイッチエレメント１０８のインストラクションメモリが隣接するプロセッサエレメント１０７のインストラクションメモリ１１１で兼用されているので、状態管理部１０３は、発生したプロセッサエレメント１０７とスイッチエレメント１０８との一組のインストラクションポインタを対応するプロセッサエレメント１０７のインストラクションメモリ１１１に供給する。
【００４８】
このインストラクションメモリ１１１はプロセッサエレメント１０７とスイッチエレメント１０８との複数の動作命令が事前に格納されており、状態管理部１０３から供給される二つのインストラクションポインタでプロセッサエレメント１０７とスイッチエレメント１０８との動作命令が指定される。インストラクションデコーダ１１２は、インストラクションポインタで指定された動作命令をデコードし、スイッチエレメント１０８、内部配線資源１１７、ｍ／ｎｂＡＬＵ１１５，１１６、等の動作を制御する。
【００４９】
ｍｂバス１０９は“８(bit)”の処理データであるｍｂデータを伝送し、ｎｂバス１１０は“１(bit)”の処理データであるｎｂデータを伝送するので、スイッチエレメント１０８は、インストラクションデコーダ１１２の動作制御に対応してｍ／ｎｂバス１０９，１１０による複数のプロセッサエレメント１０７の接続関係を制御する。
【００５０】
より詳細には、スイッチエレメント１０８のバスコネクタ１２１は、ｍｂバス１０９とｎｂバス１１０とが四方から連通しており、このように連通している複数のｍｂバス１０９の相互の接続関係と連通する複数のｎｂバス１１０の相互の接続関係とを制御する。
【００５１】
このため、本形態のアレイ型プロセッサ１００は、コードメモリ１０２にデータ設定されたオブジェクトコードに対応して状態管理部１０３がマトリクス回路部１０５のコンテキストを動作サイクルごとに順次切り換え、その段階ごとに複数のプロセッサエレメント１０７は個々に設定自在なデータ処理で並列動作する。
【００５２】
なお、ここでは説明を簡略化するために各部が平面状に配列されている構造を例示しているが、実際には、上述のｍ／ｎｂバス１０９，１１０とスイッチエレメント１０８とプロセッサエレメント１０７とを積層構造で重複させて形成するようなことも可能である。
【００５３】
入力制御回路１２２は、ｍｂバス１０９からｍｂレジスタファイル１１３やｍｂＡＬＵ１１５へのデータ入力の接続関係と、ｎｂバス１１０からｎｂレジスタファイル１１４やｎｂＡＬＵ１１６へのデータ入力の接続関係とを制御し、出力制御回路１２３は、ｍｂレジスタファイル１１３やｍｂＡＬＵ１１５からｍｂバス１０９へのデータ出力の接続関係と、ｎｂレジスタファイル１１４やｎｂＡＬＵ１１６からｎｂバス１１０へのデータ出力の接続関係とを制御する。
【００５４】
データ分配部１０４は、外部入力される一連の処理データをｍｂデータとｎｂデータとに分配し、このｍ／ｎｂデータをスイッチエレメント１０８により接続関係が制御されたｍ／ｎｂバス１０９，１１０から複数のプロセッサエレメント１０７の特定の一部に適宜入力する。
【００５５】
このプロセッサエレメント１０７の内部配線資源１１７は、インストラクションデコーダ１１２の動作制御に対応して、プロセッサエレメント１０７の内部でのｍｂレジスタファイル１１３およびｍｂＡＬＵ１１５の接続関係とｎｂレジスタファイル１１４およびｎｂＡＬＵ１１６の接続関係とを制御する。
【００５６】
ｍｂレジスタファイル１１３は、内部配線資源１１７に制御される接続関係に対応して、ｍｂバス１０９などから入力されるｍｂデータを一時保持してｍｂＡＬＵ１１５などに出力する。ｎｂレジスタファイル１１４は、内部配線資源１１７に制御される接続関係に対応して、ｎｂバス１１０などから入力されるｎｂデータを一時保持してｎｂＡＬＵ１１６などに出力する。
【００５７】
ｍｂＡＬＵ１１５は、インストラクションデコーダ１１２の動作制御に対応したデータ処理をｍｂデータで実行し、ｎｂＡＬＵ１１６は、インストラクションデコーダ１１２の動作制御に対応したデータ処理をｎｂデータで実行する。なお、プロセッサエレメント１０７は、上述のように内蔵されているｍ／ｎｂレジスタファイル１１３，１１４でｍ／ｎｂデータをデータ読書するが、必要により外部のデータメモリ１０６でも処理データをデータ読書する。
【００５８】
そして、本形態のアレイ型プロセッサ１００を一部とした本形態のデータ処理システム２００は、図１に示すように、アレイ型プロセッサ１００、データ処理装置３００、ソース供給手段２０１、オブジェクト供給手段２０２、データ入力手段２０３、等を具備している。
【００５９】
また、本形態のデータ処理装置３００は、図３に示すように、コンピュータの主体となるハードウェアとしてＣＰＵ３０１を具備しており、このＣＰＵ３０１には、バスライン３０２により、ＲＯＭ３０３、ＲＡＭ３０４、ＨＤＤ３０５、ＦＤ３０６が交換自在に装填されるＦＤＤ(FD Drive)３０７、ＣＤ−ＲＯＭ３０８が交換自在に装填されるＣＤドライブ３０９、キーボード３１０、マウス３１１、ディスプレイ３１２、Ｉ／Ｆユニット３１３、等のハードウェアが接続されている。
【００６０】
本形態のデータ処理装置３００では、ＲＯＭ３０３、ＲＡＭ３０４、ＨＤＤ３０５、交換自在なＦＤ３０６、交換自在なＣＤ−ＲＯＭ３０８、等のハードウェアが情報記憶媒体に相当し、これらの少なくとも一個にＣＰＵ３０１のためのコンピュータプログラムや各種データがソフトウェアとして格納されている。
【００６１】
例えば、ＣＰＵ３０１に各種のデータ処理を実行させるコンピュータプログラムは、ＦＤ３０６やＣＤ−ＲＯＭ３０８に事前に格納されている。このようなソフトウェアはＨＤＤ３０５に事前にインストールされており、データ処理装置３００の起動時にＲＡＭ３０４に複写されてＣＰＵ３０１にデータ読取される。
【００６２】
このようにＣＰＵ３０１が適正なコンピュータプログラムをデータ読取して各種のデータ処理を実行することにより、本形態のデータ処理装置３００は、図１に示すように、ソース入力手段２１１、条件記憶手段２１２、オブジェクト生成手段２１３、オブジェクト出力手段２１４、等の各種手段を各種機能として論理的に具備している。
【００６３】
データ処理システム２００のソース供給手段２０１は、例えば、ソースコードが格納されたＦＤ３０６からなり、Ｃ言語などの高級言語でアレイ型プロセッサ１００が動作記述された一連のソースコードをデータ処理装置３００のソース入力手段２１１に供給する。
【００６４】
このデータ処理装置３００のソース入力手段２１１は、ＲＡＭ３０４に格納されているコンピュータプログラムに対応してＣＰＵ３０１がＦＤＤ３０７を動作制御する機能などに相当し、ソース供給手段２０１からソースコードがデータ入力される。
【００６５】
条件記憶手段２１２は、上述のコンピュータプログラムに対応してＣＰＵ３０１がデータ認識するＨＤＤ３０５の記憶エリアなどに相当し、アレイ型プロセッサ１００の物理構造や物理特性などに対応した各種の制約条件が事前にデータ登録されている。
【００６６】
オブジェクト生成手段２１３は、ＣＰＵ３０１がコンピュータプログラムに対応して所定のデータ処理を実行する機能などに相当し、ソース入力手段２１１にデータ入力されたソースコードから条件記憶手段２１２の制約条件により、アレイ型プロセッサ１００のマトリクス回路部１０５のコンテキストを順次切り換える一連のオブジェクトコードをデータ生成する。
【００６７】
なお、オブジェクト生成手段２１３は、前述のようにアレイ型プロセッサ１００に状態管理部１０３とマトリクス回路部１０５とが別個に形成されているので、この構造を反映した制約条件によりソースコードからオブジェクトコードをデータ生成するとき、図４に示すように、マトリクス回路部１０５に対応したデータパスと状態管理部１０３に対応した有限状態マシンとを分離する。
【００６８】
また、詳細には後述するが、オブジェクト生成手段２１３は多段階の各種処理によりソースコードからオブジェクトコードをデータ生成し、その多段階の各種処理で条件記憶手段２１２から必要な制約条件を適宜参照するので、この条件記憶手段２１２にはオブジェクト生成手段２１３の各種処理に必要充分なデータ内容で各種の制約条件がデータ設定されている。
【００６９】
オブジェクト出力手段２１４は、ＣＰＵ３０１がコンピュータプログラムに対応してＩ／Ｆユニット３１３のデータ出力を制御する機能などに相当し、オブジェクト生成手段２１３でデータ生成された一連のオブジェクトコードをデータ処理システム２００のオブジェクト供給手段２０２にデータ出力する。
【００７０】
このオブジェクト供給手段２０２は、データ処理装置３００のＩ／Ｆユニット３１３とアレイ型プロセッサ１００の状態管理部１０３とを接続した接続コネクタ(図示せず)などに相当し、データ処理装置３００がデータ出力するオブジェクトコードをアレイ型プロセッサ１００のＩ／Ｆユニット１０１にデータ入力する。
【００７１】
このアレイ型プロセッサ１００のＩ／Ｆユニット１０１には、前述のようにコードメモリ１０２が接続されているので、このコードメモリ１０２でオブジェクトコードがデータ保持される。データ入力手段２０３は、例えば、所定のデータ発生回路(図示せず)からなり、一連の処理データを発生してアレイ型プロセッサ１００のデータ分配部１０４に入力する。
【００７２】
本形態のデータ処理装置３００のオブジェクト生成手段２１３は、図２に示すように、グラフ生成手段２２１、スケジュール生成手段２２２、記述生成手段２２３、リスト生成手段２２４、オブジェクト記憶手段２２５、状態変換手段２２６、処理配置手段２２７、コード変換手段２２８、配線変換手段２２９、等の各種手段からなる。
【００７３】
グラフ生成手段２２１は、前述のＣ言語などで記述された一連のソースコードを言語解析してＤＦＧをデータ生成し、スケジュール生成手段２２２は、グラフ生成手段２２１でデータ生成されたＤＦＧから所定の制約条件により、図６に示すように、アレイ型プロセッサ１００の順次遷移する複数段階の動作状態をスケジューリングしたＣＤＦＧをデータ生成する。
【００７４】
より詳細には、図７に示すように、例えば、ソースコードに処理データが連携する複数のデータ処理が記述されているとき、図８に示すように、その複数のデータ処理が因果関係に対応して連携されたＤＦＧが既存の手法でデータ生成される。
【００７５】
このようなＤＦＧからＣＤＦＧがデータ生成されるとき、アレイ型プロセッサ１００のプロセッサエレメント１０７の個数やｍ／ｎｂデータバス１０９，１１０の遅延時間などが制約条件として参照され、図９(ａ)に示すように、これに対応してＤＦＧの複数のデータ処理が順次遷移する複数段階の動作状態に順番にスケジューリングされる。
【００７６】
このようにＤＦＧの複数のノードが順番にスケジューリングされるとき、一つの動作状態で一度に並列実行される複数のデータ処理の個数が、制約条件であるプロセッサエレメント１０７の個数を超過する場合、その超過するデータ処理は次段の動作状態に移行される。
【００７７】
また、一つの動作状態で一度に連続実行される複数のデータ処理の累積時間が制約条件である動作状態のクロック間隔を超過する場合、そのクロック間隔を超過するデータ処理から以後のデータ処理は次段の動作状態に移行される。同様に、ある動作状態で連続に実行される複数のデータ処理に、ポート入力／出力、メモリアクセスや複数サイクル演算、などのように動作サイクルを跨ぐデータ処理が存在する場合、そのデータ処理が発生する時点で動作状態は次段に移行される。
【００７８】
ここで、上述の演算個数とプロセッサエレメント１０７の個数との対比で動作状態を移行させるスケジューリングを以下に具体的に説明する。まず、本形態のアレイ型プロセッサ１００がプロセッサエレメント１０７を二個だけ具備しており、比較対象とする従来のアレイ型プロセッサ(図示せず)が加算器と減算器とを一個ずつ具備していると想定する。
【００７９】
この場合、従来のアレイ型プロセッサは、一つの動作状態で一つの加算処理と一つの減算処理とを並列実行できるが、一つの動作状態で二つの加算処理や二つの減算処理を並列実行することはできない。一方、本形態のアレイ型プロセッサ１００は、一つの動作状態で二つのデータ処理を並列実行することができ、その二つのデータ処理としては加算処理や減算処理などを自在に設定することができる。
【００８０】
そして、図８に示すように、ＤＦＧに二つの加算処理が並列に存在し、これらの加算処理の出力データを入力データとする二つの減算処理が並列に存在する場合、従来のアレイ型プロセッサへのスケジューリング処理では、図９(ｂ)に示すように、第一状態で第一の加算処理を実行し、第二状態で第一の減算処理と第二の加算処理とを並列実行し、第三状態で第二の減算処理を実行するようにＣＤＦＧがデータ生成される。
【００８１】
一方、本形態のデータ処理装置３００による本形態のアレイ型プロセッサ１００へのスケジューリング処理では、同図(ａ)に示すように、第一状態に二個のプロセッサエレメント１０７で第一第二の加算処理を並列実行し、第二状態に第一第二の減算処理を並列実行するようにＣＤＦＧがデータ生成される。
【００８２】
さらに、ＣＤＦＧが制約条件であるポート入力に対応してスケジューリングされるとともに、制約条件である遅延時間に対応してスケジューリングされる場合を以下に簡単に説明する。まず、制約条件として一つの動作状態にポート入力が一つしか存在しない場合、図１０に示すように、ソースコードに複数のポート入力が記述されていると、図１１に示すように、ソースコードの第一行目と第三行目とのポート入力はＣＤＦＧで別個の動作状態にスケジューリングされる。
【００８３】
また、一つの動作状態に許容される遅延時間が“30(nsec)”、加算処理の所要時間が“10(nsec)”、乗算処理の所要時間が“20(nsec)”、の場合、図１０に示すように、ソースコードの第二行目に一つの加算処理と二つの乗算処理とが記述されていると、図１１に示すように、その一つの加算処理と第一の乗算処理とは一つの動作状態にスケジューリングされるが、第二の乗算処理は次段の動作状態にスケジューリングされる。
【００８４】
なお、本形態のアレイ型プロセッサ１００は、実際には前述のようにプロセッサエレメント１０７が演算器として８ビットのＡＬＵ１１５と１ビットのＡＬＵ１１６のみ具備しているので、３２ビットの一つのデータ処理などは制約条件により四個の８ビットのＡＬＵ１１５で並列実行される。
【００８５】
この場合、一つの動作状態にスケジューリングされた３２ビットの一つのデータ処理に対応して制約条件である８ビットのＡＬＵ１１５の個数から四個が減算されるので、例えば、これが不足する場合には３２ビットの一つのデータ処理は次段の動作状態に移行される。
【００８６】
また、本形態ではプロセッサエレメント１０７の各々がｍ／ｎｂＡＬＵ１１５，１１６を具備しているので、これに対応した制約条件により演算処理はｍｂＡＬＵ１１５とｎｂＡＬＵ１１６とに配分されてスケジューリングされる。さらに、プロセッサエレメント１０７にｍ／ｎｂＡＬＵ１１５，１１６以外にデータ処理を実行する回路資源が存在する場合、これも制約条件に組み込まれてスケジューリングに利用される。
【００８７】
記述生成手段２２３は、スケジュール生成手段２２２でデータ生成されたＣＤＦＧから、所定の制約条件により複数段階の動作状態のＲＴＬ記述をマトリクス回路部１０５と状態管理部１０３とに分離してデータ生成する。このとき、プロセッサエレメント１０７やスイッチエレメント１０８の処理能力などが制約条件として参照され、図９(ａ)および図１２に示すように、データ処理やデータ転送を実行するｍ／ｎｂＡＬＵ１１５，１１６などが割り付けられる。
【００８８】
ただし、この時点での割り付けは、どの処理がアレイ型プロセッサ１００のどの種類の回路資源により実行されるかを区分するに留まり、どのデータ処理をどのｍ／ｎｂＡＬＵ１１５，１１６が実行するかを決定することはなく、複数段階の動作状態で連携する処理データをデータ保持するｍ／ｎｂレジスタファイル１１３，１１４の位置を決定することもない。また、この割り付けではトライアンドエラーなどにより、複数段階の動作状態ごとに使用する回路資源が最少となる組み合わせがデータ生成される。
【００８９】
リスト生成手段２２４は、記述生成手段２２３でデータ生成されたマトリクス回路部１０５のＲＴＬ記述から所定の制約条件により、複数段階の動作状態ごとのプロセッサエレメント１０７のネットリストを、図１３に示すように、ｍ／ｎｂＡＬＵ１１５，１１６などのｍ／ｎｂ回路資源ごとにデータ生成する。
【００９０】
より具体的には、ＲＴＬ記述に“ｍｂ”より多数の“ｘｂ(ｘ-(bit)”のデータ処理が存在する場合、リスト生成手段２２４は、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数を“ｎ”で除算した結果の整数“Ｚ”を算出する。これで“ｘ＝Ｙｍ＋Ｚｎ”を満足する自然数“Ｙ”と“Ｚ”とを検出し、“ｘｂ”のデータ処理をＹ個のｍｂＡＬＵ１１５およびｍｂレジスタファイル１１３とＺ個のｎｂＡＬＵ１１６およびｎｂレジスタファイル１１４とに割り付ける。
【００９１】
オブジェクト記憶手段２２５は、ＣＰＵ３０１がデータ認識するＨＤＤ３０５の記憶エリアなどに相当し、状態管理部１０３の複数段階の動作状態に対応した各種のオブジェクトコードと、マトリクス回路部１０５のプロセッサエレメント１０７やスイッチエレメント１０８の各種のオブジェクトコードと、が事前にデータ登録されている。
【００９２】
状態変換手段２２６は、リスト生成手段２２４でデータ生成されたマトリクス回路部１０５のネットリストに対応して、記述生成手段２２３でデータ生成された状態管理部１０３のＲＴＬ記述を対応するオブジェクトコードにデータ変換する。
【００９３】
処理配置手段２２７は、リスト生成手段２２４で複数段階の動作状態ごとにデータ生成されたマトリクス回路部１０５のネットリストを、マトリクス配列されている複数のプロセッサエレメント１０７に複数サイクルのコンテキストごとに割り付ける。
【００９４】
このとき、処理配置手段２２７は、図１４に示すように、最初に複数サイクルのコンテキストごとに処理データの連携に関係なくネットリストをｍ／ｎｂレジスタファイル１１３，１１４などに割り付けてから、この割付位置を調整して処理データが連携するネットリストが割り付けられたｍ／ｎｂレジスタファイル１１３，１１４の連続する複数サイクルのコンテキストでの位置を一致させることにより、図１５に示すように、連続する複数サイクルのコンテキストで処理データが連携するネットリストをマトリクス回路部１０５の一定位置のｍ／ｎｂレジスタファイル１１３，１１４に共通に割り付ける。
【００９５】
その場合、連続する複数サイクルのコンテキストで処理データが連携するｍ／ｎｂレジスタファイル１１３，１１４のネットリストは、同一の名称が付与されることで連携が表現される。また、上述のコンテキストごとでのネットリストの配置と、複数のコンテキストでのネットリストの配置とは、例えば、シミュレーテッド・アニーリング手法などの既存の反復改良アルゴリズムを適用することにより、反復処理で最適化される。
【００９６】
ただし、この処理配置手段２２７でのネットリストの配置はコンテキストごとに実行され、あるコンテキストに配置できないネットリストを他のコンテキストに移行させる処理などは実行されない。このため、あるコンテキストに必要なネットリストの全部を配置できない事態が処理配置手段２２７で発生すると、例えば、これを処理配置手段２２７がスケジュール生成手段２２２にデータ通知することにより、その通知データも制約条件としてスケジュール生成手段２２２がＣＤＦＧを再度生成する。
【００９７】
また、ここでは説明を簡単とするために一個のｍ／ｎｂレジスタファイル１１３，１１４がｍ／ｎｂデータを一つだけ一時保持する場合を例示しているが、例えば、ｍ／ｎｂレジスタファイル１１３，１１４が相違するアドレスで複数のｍ／ｎｂデータを独立にデータ読書できる場合には、一つのコンテキストでデータ書込とデータ読出とが同時に発生しないならば一個のｍ／ｎｂレジスタファイル１１３，１１４が複数のコンテキストで複数のｍ／ｎｂデータをデータ読書することが可能である。
【００９８】
コード変換手段２２８は、処理配置手段２２７でプロセッサエレメント１０７に割り付けられたネットリストを対応するオブジェクトコードにデータ変換し、配線変換手段２２９は、コード変換手段２２８でデータ変換されたプロセッサエレメント１０７のオブジェクトコードに対応してスイッチエレメント１０８のネットリストをオブジェクトコードにデータ変換する。
【００９９】
上述したデータ処理装置３００の各種手段は、必要によりＦＤＤ３０７やＩ／Ｆユニット３１２等のハードウェアを利用して実現されるが、その主体はＲＡＭ３０４等の情報記憶媒体に格納されたソフトウェアに対応して、データ処理装置３００のハードウェアであるＣＰＵ３０１が機能することにより実現されている。
【０１００】
このようなソフトウェアは、例えば、アレイ型プロセッサ１００の物理構造や物理特性などに対応した各種の制約条件をＨＤＤ３０５などにデータ記憶させる処理、ＦＤ３０６の格納データをＦＤＤ１０７にデータ読出させることなどでアレイ型プロセッサ１００の動作記述のソースコードをデータ入力する処理、このデータ入力されたソースコードから制約条件によりアレイ型プロセッサ１００のオブジェクトコードをデータ生成する処理、このデータ生成されたオブジェクトコードをＩ／Ｆユニット３１３などからデータ出力する処理、等のデータ処理をＣＰＵ３０１等に実行させるためのコンピュータプログラムとしてＲＡＭ３０４等の情報記憶媒体に格納されている。
【０１０１】
さらに、上述のソースコードからオブジェクトコードをデータ生成するデータ処理のソフトウェアは、状態管理部１０３のオブジェクトコードとマトリクス回路部１０５のオブジェクトコードとをＨＤＤ３０５などにデータ記憶させる処理、Ｃ言語などで記述された一連のソースコードを言語解析してＤＦＧをデータ生成する処理、このデータ生成されたＤＦＧから所定の制約条件によりアレイ型プロセッサ１００の順次遷移する複数段階の動作状態をスケジューリングしたＣＤＦＧをデータ生成する処理、このデータ生成されたＣＤＦＧから所定の制約条件により複数段階の動作状態のＲＴＬ記述をマトリクス回路部１０５と状態管理部１０３とに分離してデータ生成する処理、このデータ生成されたマトリクス回路部１０５のＲＴＬ記述から所定の制約条件により複数段階の動作状態ごとのプロセッサエレメント１０７のネットリストをｍ／ｎｂＡＬＵ１１５，１１６などのｍ／ｎｂ回路資源ごとにデータ生成する処理、このデータ生成されたマトリクス回路部１０５のネットリストに対応して状態管理部１０３のＲＴＬ記述を対応するオブジェクトコードにデータ変換する処理、複数段階の動作状態ごとにデータ生成されたマトリクス回路部１０５のネットリストをマトリクス配列されている複数のプロセッサエレメント１０７に複数サイクルのコンテキストごとに割り付ける処理、このプロセッサエレメント１０７に割り付けられたネットリストを対応するオブジェクトコードにデータ変換する処理、このデータ変換されたプロセッサエレメント１０７のオブジェクトコードに対応してスイッチエレメント１０８のネットリストをオブジェクトコードにデータ変換する処理、等のデータ処理をＣＰＵ３０１等に実行させるためのコンピュータプログラムとしてＲＡＭ３０４等の情報記憶媒体に格納されている。
【０１０２】
なお、上述のようなコンピュータプログラムは、例えば、ＣＤ−ＲＯＭ１０８などの情報記憶媒体にデータ格納されてデータ処理装置３００にデータ供給されるが、その情報記憶媒体には条件記憶手段２１２の制約条件やオブジェクト記憶手段２２５のオブジェクトコードも構造データとしてデータ格納することが可能である。
【０１０３】
上述のような構成において、本形態のデータ処理システム２００では、アレイ型プロセッサ１００の動作記述のソースコードがソース供給手段２０１からデータ処理装置３００にデータ供給されると、このデータ処理装置３００はソースコードをオブジェクトコードに変換してアレイ型プロセッサ１００にデータ供給する。
【０１０４】
このアレイ型プロセッサ１００はデータ供給されたオブジェクトコードをデータ記憶するので、この状態でデータ入力手段２０３から一連の処理データが入力されると、その入力された処理データをオブジェクトコードに対応してデータ処理する。
【０１０５】
より詳細には、本形態のデータ処理装置３００には、アレイ型プロセッサ１００の物理構造や物理特性などに対応した各種の制約条件と、状態管理部１０３やプロセッサエレメント１０７やスイッチエレメント１０８の各種のオブジェクトコードと、がデータ登録される。
【０１０６】
このような状態で、本形態のデータ処理装置３００では、図１６に示すように、Ｃ言語などでアレイ型プロセッサ１００が動作記述された一連のソースコードがデータ入力されると(ステップＳ１)、図７および図８に示すように、そのソースコードが言語解析されてＤＦＧがデータ生成される(ステップＳ２)。
【０１０７】
つぎに、アレイ型プロセッサ１００のプロセッサエレメント１０７の個数やｍ／ｎｂデータバス１０９，１１０の遅延時間などが、ＤＦＧからＣＤＦＧをデータ生成するための制約条件としてデータ読出され(ステップＳ３)、図６および図９(ａ)に示すように、この制約条件によりＤＦＧからアレイ型プロセッサ１００の順次遷移する複数段階の動作状態をスケジューリングしたＣＤＦＧがデータ生成される(ステップＳ４)。
【０１０８】
つぎに、プロセッサエレメント１０７やスイッチエレメント１０８の処理能力などが、ＣＤＦＧからＲＴＬ記述をデータ生成するための制約条件としてデータ読出され(ステップＳ５)、図１２に示すように、この制約条件によりＣＤＦＧのデータ処理にｍ／ｎｂＡＬＵ１１５，１１６などが割り付けられ、複数段階の動作状態のＲＴＬ記述がマトリクス回路部１０５と状態管理部１０３とに分離されてデータ生成される(ステップＳ６)。
【０１０９】
つぎに、ｍ／ｎｂレジスタファイル１１３，１１４やｍ／ｎｂＡＬＵ１１５，１１６のビット数などが、ＲＴＬ記述からネットリストをデータ生成するための制約条件としてデータ読出され(ステップＳ７)、図１３に示すように、この制約条件によりマトリクス回路部１０５のＲＴＬ記述から複数段階の動作状態ごとのプロセッサエレメント１０７のネットリストがｍ／ｎｂＡＬＵ１１５，１１６などのｍ／ｎｂ回路資源ごとにデータ生成される(ステップＳ８)。
【０１１０】
このように複数段階の動作状態ごとにマトリクス回路部１０５のネットリストがデータ生成されると、これに対応して状態管理部１０３のＲＴＬ記述が対応するオブジェクトコードにデータ変換されるので(ステップＳ９)、これで状態管理部１０３のオブジェクトコードがデータ生成される。
【０１１１】
つぎに、複数段階の動作状態ごとにデータ生成されたマトリクス回路部１０５のネットリストが、マトリクス配列されている複数のプロセッサエレメント１０７に複数サイクルのコンテキストごとに割り付けられ(ステップＳ１０)、このプロセッサエレメント１０７に割り付けられたネットリストが対応するオブジェクトコードにデータ変換されるので(ステップＳ１１)、これでプロセッサエレメント１０７のオブジェクトコードがデータ生成される。
【０１１２】
このようにプロセッサエレメント１０７のオブジェクトコードがデータ生成されると、これに対応してスイッチエレメント１０８のネットリストがオブジェクトコードにデータ変換される(ステップＳ１２)。これでスイッチエレメント１０８のオブジェクトコードもデータ生成されるので、状態管理部１０３とプロセッサエレメント１０７とスイッチエレメント１０８とに対応したアレイ型プロセッサ１００のオブジェクトコードが完成することになる(ステップＳ１３)。
【０１１３】
このようにデータ処理装置３００でデータ生成されたオブジェクトコードは、前述のようにアレイ型プロセッサ１００にデータ設定されるので、このアレイ型プロセッサ１００では、状態管理部１０３が外部入力されるオブジェクトコードを保持してプロセッサエレメント１０７ごとのインストラクションポインタを発生し、このインストラクションポインタでプロセッサエレメント１０７ごとにインストラクションメモリ１１１に格納されている複数の動作命令から一つが指定される。
【０１１４】
この指定された動作命令がインストラクションデコーダ１１２でデコードされ、スイッチエレメント１０８による複数のプロセッサエレメント１０７の接続関係、内部配線資源１１７によるプロセッサエレメント１０７の内部での接続関係、ｍ／ｎｂＡＬＵ１１５，１１６のデータ処理、等が制御されるので、これで本形態のアレイ型プロセッサ１００は、オブジェクトコードに対応したデータ処理を実行するハードウェアの状態となる。
【０１１５】
このような状態で、データ入力手段２０３から外部入力される一連の処理データがデータ分配部１０４でｍｂデータとｎｂデータとに分配され、上述のように接続関係とデータ処理とが制御された複数のプロセッサエレメント１０７ごとにｍｂＡＬＵ１１５とｎｂＡＬＵ１１６とでデータ処理される。
【０１１６】
本形態のアレイ型プロセッサ１００は、上述のようにオブジェクトコードに対応してプロセッサエレメント１０７ごとに“８(bit)”からなるｍｂデータと“１(bit)”からなるｎｂデータとのデータ処理を並列に実行できるので、外部入力される一連の処理データのビット数が変化しても、これをビット数の多少により的確に配分して良好な効率で並列処理することができる。
【０１１７】
また、本形態のアレイ型プロセッサ１００は、プロセッサエレメント１０７ごとに形成されているｍ／ｎｂレジスタファイル１１３，１１４が入力されるｍ／ｎｂデータを一時保持して出力するので、プロセッサエレメント１０７ごとにｍ／ｎｂＡＬＵ１１５，１１６でデータ処理されるｍ／ｎｂデータを各々専用のｍ／ｎｂレジスタファイル１１４により無駄なく一時保持することができる。
【０１１８】
しかも、本形態のアレイ型プロセッサ１００は、“ｎｂ”が“１(bit)”からなるので、ｎｂＡＬＵ１１６により最少ビットでのデータ処理を実行することができ、処理データのビット数が各種に変化しても確実にデータ処理を実行することができる。
【０１１９】
また、本形態のデータ処理システム２００は、アレイ型プロセッサ１００に処理データを入力するとき、ソースコードをデータ処理装置３００に供給してオブジェクトコードをアレイ型プロセッサ１００にデータ入力することができるので、アレイ型プロセッサ１００の動作状態を各種にリアルタイムに切り換えることができる。
【０１２０】
本形態のデータ処理システム２００では、上述のようにアレイ型プロセッサ１００はマトリクス回路部１０５と状態管理部１０３とを別個に具備しており、データ処理装置３００はアレイ型プロセッサ１００の動作記述の一連のソースコードからデータパスと有限状態マシンとを分離して一連のオブジェクトコードをデータ生成する。
【０１２１】
そして、そのデータパスとアレイ型プロセッサ１００のマトリクス回路部１０５とが対応しており、有限状態マシンと状態管理部１０３とが対応しているので、データ処理装置３００のソフトウェアとアレイ型プロセッサ１００のハードウェアとの整合性が良好である。
【０１２２】
本形態のアレイ型プロセッサ１００は、その構造および動作が従来のＣＰＵなどとは根本的に相違するので、そのオブジェクトコードの構造も従来のＣＰＵなどとは根本的に相違している。しかし、本形態のデータ処理装置３００は、前述のように一般的な手法でアレイ型プロセッサ１００の動作状態が記述されたソースコードから、アレイ型プロセッサ１００のオブジェクトコードを良好にデータ生成することができるので、本形態のアレイ型プロセッサ１００を良好に動作させることができる。
【０１２３】
特に、本形態のデータ処理装置３００は、ソースコードからＤＦＧをデータ生成して複数段階の動作状態ごとのＣＤＦＧにスケジューリングし、そのＣＤＦＧからデータ生成したネットリストを複数サイクルのコンテキストごとに割り付けるので、アレイ型プロセッサ１００のコンテキストを動作サイクルごとに順次切り換えるオブジェクトコードをデータ生成することができる。
【０１２４】
しかも、ソースコードからオブジェクトコードをデータ生成するときに有限状態マシンとデータパスとを分離するので、マトリクス回路部１０５と状態管理部１０３とを別個に具備しているアレイ型プロセッサ１００のオブジェクトコードを良好にデータ生成することができる。
【０１２５】
さらに、マトリクス回路部１０５のＲＴＬ記述からプロセッサエレメント１０７のｍ／ｎｂの回路資源のネットリストをデータ生成するので、ｍｂデータ用とｎｂデータ用とに記述内容が分別されたアレイ型プロセッサ１００のオブジェクトコードを良好にデータ生成することができる。
【０１２６】
しかも、ＲＴＬ記述の“ｘｂ”のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂＡＬＵ１１５とＺ個のｎｂＡＬＵ１１６とに割り付けるので、“ｘｂ”のデータ処理をｍ／ｎｂＡＬＵ１１５，１１６に適正な個数ずつ割り付けることができる。
【０１２７】
特に、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数を“ｎ”で除算した結果の整数“Ｚ”を算出するので、“ｘｂ”のデータ処理をビット数が多数のｍｂＡＬＵ１１５に極力割り付けることができ、余数部分のみビット数が少数のｎｂＡＬＵ１１６に割り付けることができる。しかも、上述の“ｎｂ”が“１(bit)”なので、ｍｂＡＬＵ１１５に割り付けられた“ｘｂ”のデータ処理の余数部分が何ビットであってもｎｂＡＬＵ１１６に割り付けることができる。
【０１２８】
また、連続する複数サイクルのコンテキストで処理データが連携するネットリストをマトリクス回路部１０５の一定位置のｍ／ｎｂレジスタファイル１１３，１１４に共通に割り付けるので、アレイ型プロセッサ１００の連続する複数サイクルのコンテキストで連携する処理データを一定位置のｍ／ｎｂレジスタファイル１１３，１１４にデータ保持させるオブジェクトコードをデータ生成することができる。
【０１２９】
特に、最初に複数サイクルのコンテキストごとに処理データの連携に関係なくネットリストをｍ／ｎｂレジスタファイル１１３，１１４などに割り付けてから、この割付位置を調整して処理データが連携するネットリストが割り付けられたｍ／ｎｂレジスタファイル１１３，１１４の連続する複数サイクルのコンテキストでの位置を一致させるので、連携する処理データを一定位置のｍ／ｎｂレジスタファイル１１３，１１４にデータ保持させるオブジェクトコードを所定のデータ処理でデータ生成することができる。
【０１３０】
なお、本形態のデータ処理装置３００のソースコードからオブジェクトコードをデータ生成するコンピュータプログラムはアレイ型プロセッサ１００と一対一に対応しているので、そのコンピュータプログラムがデータ格納されたＣＤ−ＲＯＭ１０８などの情報記憶媒体は一個以上のアレイ型プロセッサ１００とセットで販売することが好適である。
【０１３１】
その場合、条件記憶手段２１２の制約条件やオブジェクト記憶手段２２５のオブジェクトコードもアレイ型プロセッサ１００に対応するので、その制約条件やオブジェクトコードを構造データとしてコンピュータプログラムとともに情報記憶媒体にデータ格納することが好適である。
【０１３２】
また、アレイ型プロセッサ１００として複数種類の製品を販売するような場合、複数種類のアレイ型プロセッサ１００で共通する一つのコンピュータプログラムを一個の情報記憶媒体にデータ格納して販売し、複数種類のアレイ型プロセッサ１００を選択的に販売するときに、対応する制約条件やオブジェクトコードがデータ格納された複数種類の情報記憶媒体をともに販売することが好適である。
【０１３３】
なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態ではソースコードからオブジェクトコードをデータ生成する一連の処理動作をデータ処理装置３００が一つのコンピュータプログラムに対応して実行することを例示したが、ソースコードからＲＴＬ記述をデータ生成するデータ処理装置およびコンピュータプログラム、ＲＴＬ記述からネットリストをデータ生成するデータ処理装置およびコンピュータプログラム、ネットリストからオブジェクトコードをデータ生成するデータ処理装置およびコンピュータプログラム、を別個とすることも可能である。
【０１３４】
また、上記形態ではＲＴＬ記述の“ｘｂ”のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂＡＬＵ１１５とＺ個のｎｂＡＬＵ１１６とに割り付けるとき、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数を“ｎ”で除算した結果の整数“Ｚ”を算出することにより、“ｘｂ”のデータ処理をビット数が多数のｍｂＡＬＵ１１５に極力割り付け、余数部分のみビット数が少数のｎｂＡＬＵ１１６に割り付けることを例示した。
【０１３５】
しかし、これでは“ｎｂ”が“１(bit)”で“ｍｂ”が“３２(bit)”の場合に、“３０(bit)”のデータ処理が３０個のｎｂＡＬＵ１１６で実行されるようなことが発生する。そこで、これを解消するためには、データ処理をｍ／ｎｂＡＬＵ１１５，１１６に割り付ける所定の閾値をデータ設定し、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数が閾値より少数の場合に整数“Ｚ”を算出し、余数が閾値以上の場合は“Ｙ”に“１”を加算して“Ｚ＝０”とすることが好適である。
【０１３６】
この場合、ｍｂＡＬＵ１１５に極力割り付けられた“ｘｂ”のデータ処理の余数部分を、ビット数に対応してｍ／ｎｂＡＬＵ１１５，１１６の適切な一方に割り付けることができるので、例えば、“ｎｂ”が“１(bit)”で“ｍｂ”が“３２(bit)”の場合に、“９(bit)”以上のデータ処理はｍｂＡＬＵ１１５で実行して“８(bit)”以下のデータ処理はｎｂＡＬＵ１１６で実行するようなことが可能となる。
【０１３７】
さらに、上記形態ではアレイ型プロセッサ１００が“８(bit)”からなる“ｍｂ”と“１(bit)”からなる“ｎｂ”との二種類の回路資源を具備していることを例示したが、このような回路資源の種類の個数やビット数も各種に設定することが可能である。
【０１３８】
このような場合でも、適切な制約条件がデータ登録されることにより、データ処理装置３００はアレイ型プロセッサ１００に適切なオブジェクトコードをデータ生成することができる。例えば、アレイ型プロセッサがｍｂＡＬＵ１１５しか具備しないならば、前述の“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出し、その余数が存在しないならば“ｘｂ”のデータ処理を“ｘ＝Ｙｍ”なるＹ個のｍｂＡＬＵ１１５に割り付け、余数が存在するならば“ｘ≒(Ｙ＋１)ｍ”なる(Ｙ＋１)個のｍｂＡＬＵ１１５に割り付けることが好適である。
【０１３９】
また、上記形態ではアレイ型プロセッサ１００のプロセッサエレメント１０７がｍ／ｎｂＡＬＵ１１５，１１６でデータ処理を実行することを例示したが、これら以外にデータ処理を実行する回路資源をプロセッサエレメント１０７に形成することも可能である。
【０１４０】
例えば、少なくともマスク回路によりｍｂデータとｎｂデータとのデータ操作を実行するＤＭＵ(Data Manipulation Unit)なる回路資源をプロセッサエレメント１０７に形成することも可能であり、このようなアレイ型プロセッサ１００を本出願人は特願２００１−２６３８０４号として出願している。このような場合でも、その回路資源に対応して制約条件をデータ設定することにより、データ処理装置３００はアレイ型プロセッサ１００のオブジェクトコードを適切にデータ生成することができる。
【０１４１】
さらに、上記形態ではアレイ型プロセッサ１００がマトリクス回路部１０５に配列されたプロセッサエレメント１０７のみでデータ処理を実行することを例示したが、マトリクス回路部１０５の外側に専用の演算回路を形成することも可能である。
【０１４２】
例えば、一般に乗算器は回路規模が過大なので、マトリクス回路部１０５の外部に配置して必要によりプロセッサエレメント１０７からアクセスさせることが可能である。このような場合でも、その回路資源に対応して制約条件をデータ設定することにより、データ処理装置３００はアレイ型プロセッサ１００のオブジェクトコードを適切にデータ生成することができる。ただし、上述のようにプロセッサエレメント１０７がマトリクス回路部１０５の外部回路にアクセスするときは、これがＤＦＧをＣＤＦＧにスケジューリングするときの状態遷移の制約条件となる。
【０１４３】
さらに、上記形態では処理回路であるプロセッサエレメント１０７が演算器であるｍ／ｎｂＡＬＵ１１５，１１６からなるアレイ型プロセッサ１００を並列演算装置として例示したが、この並列演算装置を処理回路がＬＵＴ(Look Up Table)からなるＤＲＬ(Dynamic Reconfigurable Logic)とすることも可能である。
【０１４４】
上記形態のアレイ型プロセッサ１００では、プロセッサエレメント１０７にデータ設定する動作命令をデータ更新することでハードウェア構成を変更するが、ＤＲＬではＬＵＴの登録内容をデータ更新することでハードウェア構成を変更するので、これを実現するオブジェクトコードをデータ処理装置３００でデータ生成することが可能である。
【０１４５】
また、上記形態ではスイッチエレメント１０８のインストラクションメモリが隣接するプロセッサエレメント１０７のインストラクションメモリ１１１で兼用されており、状態管理部１０３がプロセッサエレメント１０７とスイッチエレメント１０８との一組のインストラクションポインタを対応するプロセッサエレメント１０７のインストラクションメモリ１１１に供給することを例示した。
【０１４６】
しかし、プロセッサエレメント１０７のインストラクションメモリ１１１とは別個にスイッチエレメント１０８が自身専用のインストラクションメモリを具備し、状態管理部１０３がプロセッサエレメント１０７とスイッチエレメント１０８とのインストラクションポインタを対応するプロセッサエレメント１０７とスイッチエレメント１０８とのインストラクションメモリ１１１等に別個に供給することも可能である。
【０１４７】
また、プロセッサエレメント１０７のインストラクションメモリをスイッチエレメント１０８のインストラクションメモリで兼用し、状態管理部１０３がプロセッサエレメント１０７とスイッチエレメント１０８との一組のインストラクションポインタを対応するスイッチエレメント１０８のインストラクションメモリに供給することも可能である。
【０１４８】
さらに、上記形態ではアレイ型プロセッサ１００に状態管理部１０３が一個のみ形成されていることを例示したが、これを複数としてプロセッサエレメント１０７を所定個数ずつ管理させることも可能である。このような場合、複数の状態管理部１０３を代表する一個が統合管理することや、複数の状態管理部１０３を統合管理する上位管理部(図示せず)を形成することが好適である。
【０１４９】
また、上記形態では連続する複数サイクルのコンテキストで処理データが連携するネットリストをマトリクス回路部１０５の一定位置のｍ／ｎｂレジスタファイル１１３，１１４に共通に割り付けるため、最初に複数サイクルのコンテキストごとに処理データの連携に関係なくネットリストをｍ／ｎｂレジスタファイル１１３，１１４などに割り付けてから、この割付位置を調整して処理データが連携するネットリストが割り付けられたｍ／ｎｂレジスタファイル１１３，１１４の連続する複数サイクルのコンテキストでの位置を一致させることを例示した。
【０１５０】
しかし、最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるｍ／ｎｂレジスタファイル１１３，１１４のマトリクス回路部１０５での位置を固定してから、他のネットリストを他のｍ／ｎｂレジスタファイル１１３，１１４などに複数サイクルのコンテキストごとに割り付けることも可能である。
【０１５１】
また、最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるｍ／ｎｂレジスタファイル１１３，１１４のマトリクス回路部１０５での相対位置を設定してから、この相対位置を維持したまま他のネットリストを他のｍ／ｎｂレジスタファイル１１３，１１４などに複数サイクルのコンテキストごとに割り付けることも可能である。
【０１５２】
これらの場合、コンテキストごとの回路資源の使用範囲を削減することができるので、図１７(ａ)に示すように、マトリクス回路部１０５に配列されているプロセッサエレメント１０７が少数でもコンテキストごとにネットリストを割り付けることが可能となる。
【０１５３】
なお、同図(ｂ)に示すように、従来のＦＰＧＡ(Field Programmable Gate Array)やＡＳＩＣ(Application Specific Integrated Circuit)では、上述のような複数サイクルのコンテキストごとのネットリストを一面の回路資源に割り付けることになるので、多数の専用の回路資源が必要であり、一度形成したハードウェアを変更できないのでデータ処理の汎用性もない。
【０１５４】
しかし、本形態のアレイ型プロセッサ１００では、オブジェクトコードによりハードウェアを変更できるのでデータ処理の汎用性が良好であり、一連のデータ処理を複数サイクルのコンテキストごとに時分割に実行するので、一面に配列された回路資源の回路規模が削減されている。
【０１５５】
さらに、上記形態では状態管理部１０３で管理される順次遷移する複数段階の動作状態とマトリクス回路部１０５で順次切り換えられる動作サイクルごとのコンテキストとが一対一に対応することを例示したが、例えば、制約条件により複数段階の動作状態から一つのコンテキストに割り付けられる複数を検出し、この検出された複数の動作状態を一つのコンテキストに割り付けることも可能である。
【０１５６】
例えば、図１５に示すように、連続する二つのコンテキストに割り付けられた連続する二つの動作状態で、ｍ／ｎｂレジスタファイル１１３，１１４の位置は共通しているがｍ／ｎｂＡＬＵ１１５，１１６の位置が重複していない場合、図１８に示すように、その連続する二つの動作状態は一つのコンテキストに割り付けることが可能である。
【０１５７】
より具体的には、前述のように動作状態のスケジューリングは複数種類の制約条件に対応して実行され、メモリアクセスなどが発生した場合には割り付けるｍ／ｎｂＡＬＵ１１５，１１６の割付個数に関係なく動作状態が移行するので、図１９(ａ)に示すように、ｍ／ｎｂＡＬＵ１１５，１１６の割付個数が少数の動作状態が発生することがある。このようにデータ生成された複数の動作状態を複数のコンテキストに一対一に割り付けると、あるコンテキストではアレイ型プロセッサ１００に配列されているｍ／ｎｂＡＬＵ１１５，１１６の極一部しか動作しない状態が発生する。
【０１５８】
そこで、連続する複数の動作状態でｍ／ｎｂＡＬＵ１１５，１１６の割付個数を順次積算し、その積算個数が所定の許容個数を超過するごとにコンテキストを移行すれば、同図(ｂ)に示すように、複数のコンテキストの各々に極力多数のｍ／ｎｂＡＬＵ１１５，１１６を割り付けることができる。
【０１５９】
例えば、第一から第三の動作状態が第一のコンテキストに割り付けられ、第五および第六の動作状態が第三のコンテキストに割り付けられた場合、そのオブジェクトプログラムに対応して動作するアレイ型プロセッサ１００では、図２０に示すように、第一の動作サイクルでは第一のコンテキストの第一の動作状態のデータ処理が実行され、第二の動作サイクルでは第一のコンテキストの第二の動作状態のデータ処理が実行され、第三の動作サイクルでは第一のコンテキストの第三の動作状態のデータ処理が実行される。
【０１６０】
第四の動作サイクルでは第一のコンテキストが第二のコンテキストに切り換えられて第四の動作状態のデータ処理が実行され、第五の動作サイクルでは第二のコンテキストが第三のコンテキストに切り換えられて第五の動作状態のデータ処理が実行される。
【０１６１】
上述のように複数の動作状態を一つのコンテキストに割り付けると、アレイ型プロセッサ１００でのデータ処理の所要時間は一つの動作状態を一つのコンテキストに割り付けた場合と同一であるが、オブジェクトコードにデータ設定されるコンテキストの個数が削減されるので、オブジェクトコードのデータ容量を圧縮することができる。
【０１６２】
さらに、アレイ型プロセッサ１００のオブジェクトコードを一時保持するコードメモリ１０２の記憶容量も削減することができ、状態管理部１０３によるマトリクス回路部１０５のコンテキストの切換回数も削減できるので、その消費電力も縮小することができる。
【０１６３】
また、上記には一つのコンテキストに連続する二つの動作状態を割り付けることを例示したが、二つ以上の動作状態を割り付けることも可能であり、図２１および図２２に示すように、連続しない複数の動作状態を割り付けることも可能である。この場合は、状態管理部１０３によるマトリクス回路部１０５のコンテキストの切換回数は削減できない場合もあるが、オブジェクトコードにデータ設定されるコンテキストの個数は削減することができる。
【０１６４】
さらに、上記形態ではデータ処理装置３００でデータ生成されたオブジェクトコードがアレイ型プロセッサ１００に一時保持されることを例示したが、例えば、データ処理装置３００がデータ生成するオブジェクトコードに対応してアレイ型プロセッサ１００がリアルタイムに動作することも不可能ではない。
【０１６５】
また、上記形態ではコードメモリ１０２に一時保持されたオブジェクトコードに対応して、状態管理部１０３が動作サイクルごとにマトリクス回路部１０５のコンテキストを切換制御することを例示したが、マトリクス回路部１０５が複数のコンテキストをデータ記憶して動作サイクルごとに一つずつ対応動作を実行することも可能である。
【０１６６】
このとき、状態管理部１０３はマトリクス回路部１０５にデータ記憶された複数のコンテキストの全部を複数サイクルごとにデータ更新することも可能であるが、マトリクス回路部１０５がデータ記憶した所定個数のコンテキストの一つで対応動作を実行している最中に、対応動作が実行されたコンテキストを状態管理部１０３が新規のコンテキストにデータ更新することも可能である。この場合、マトリクス回路部１０５は所定個数のコンテキストしかデータ保持しないが、コンテキストの対応動作を個数に制限なく連続的に実行することができる。
【０１６７】
例えば、図２３に示すように、マトリクス回路部１０５が第一から第六のコンテキストをデータ保持して順番にデータ処理を実行する場合、第四のコンテキストのデータ処理を実行しているときには、状態管理部１０３はデータ処理が終了した第一から第三のコンテキストをデータ更新することができる。
【０１６８】
ただし、図２２に示すように、一つのコンテキストを複数の動作サイクルで繰り返し使用するような場合もあるので、例えば、図２４に示すように、マトリクス回路部１０５がデータ保持した第一から第六のコンテキストのデータ処理を順番に実行してから、第一から第三のコンテキストのデータ処理を再度実行するような場合には、状態管理部１０３はデータ処理が終了した第四から第五のコンテキストをデータ更新することができる。
【０１６９】
上述のような動作をアレイ型プロセッサ１００に実行させるためには、マトリクス回路部１０５がデータ記憶した所定個数のコンテキストの一つで対応動作を実行している最中に、対応動作が実行されたコンテキストを状態管理部１０３が新規のコンテキストにデータ更新するように、データ処理装置３００がＣＤＦＧをデータ生成すれば、このＣＤＦＧからデータ生成されたオブジェクトコードに対応してアレイ型プロセッサ１００に上述の動作を実行させることができる。
【０１７０】
さらに、上記形態ではＲＡＭ３０４等に格納されているコンピュータプログラムに対応してＣＰＵ３０１が動作することにより、データ処理装置３００の各種機能として各種手段が論理的に実現されることを例示した。しかし、このような各種手段の各々を固有のハードウェアとして形成することも可能であり、一部をソフトウェアとしてＲＡＭ３０４等に格納するとともに一部をハードウェアとして形成することも可能である。
【０１７１】
【発明の効果】
本発明のデータ処理装置では、並列演算装置の少なくとも物理構造と物理特性とに対応した制約条件が事前にデータ登録されており、データ入力される並列演算装置の動作記述のソースコードから制約条件により並列演算装置のコンテキストを動作サイクルごとに順次切り換える一連のオブジェクトコードをデータ生成し、このデータ生成された一連のオブジェクトコードをデータ出力することにより、
並列演算装置の動作記述のソースコードから、並列演算装置のコンテキストを動作サイクルごとに順次切り換えるオブジェクトコードをデータ生成することができる。
【０１７２】
また、本発明の他の形態としては、制約条件により一連のソースコードから一連のオブジェクトコードをデータ生成するときにマトリクス回路部に対応したデータパスと状態管理部に対応した有限状態マシンとを分離することにより、
並列演算装置のマトリクス回路部と状態管理部とに別個に対応したオブジェクトコードをデータ生成することができる。
【０１７３】
また、一連のソースコードを言語解析してＤＦＧをデータ生成し、このデータ生成されたＤＦＧから制約条件により複数段階の動作状態をスケジューリングしたＣＤＦＧをデータ生成することにより、
並列演算装置の動作記述のソースコードから、その順次遷移する複数段階の動作状態をスケジューリングしたＣＤＦＧをデータ生成することができる。
【０１７４】
また、マトリクス回路部がデータ記憶した所定個数のコンテキストの一つで対応動作を実行している最中に対応動作が実行されたコンテキストを状態管理部が新規のコンテキストにデータ更新するようにＣＤＦＧをデータ生成することにより、
このＣＤＦＧからデータ生成されたオブジェクトコードに対応して並列演算装置を動作させると、マトリクス回路部がオブジェクトコードの多数のコンテキストを所定個数までデータ記憶して対応動作を順次実行している最中に、その対応動作が実行されたコンテキストを状態管理部が新規のコンテキストにデータ更新させることができる。
【０１７５】
また、データ生成されたＣＤＦＧから制約条件により複数段階の動作状態のＲＴＬ記述をマトリクス回路部と状態管理部とに分離してデータ生成することにより、
並列演算装置のマトリクス回路部と状態管理部とに別個に対応したＲＴＬ記述をデータ生成することができる。
【０１７６】
また、データ生成されたマトリクス回路部のＲＴＬ記述から複数段階の動作状態ごとに制約条件により処理回路のネットリストをデータ生成することにより、並列演算装置の処理回路のネットリストを順次遷移する複数段階の動作状態ごとにデータ生成することができる。
【０１７７】
また、データ生成されたマトリクス回路部のＲＴＬ記述から複数段階の動作状態ごとに制約条件により処理回路の複数種類の回路資源のネットリストをデータ生成することにより、
並列演算装置の処理回路のネットリストをビット数の相違する複数種類の回路資源ごとにデータ生成することができる。
【０１７８】
また、複数段階の動作状態に対応した状態管理部のオブジェクトコードが事前にデータ登録されており、データ生成されたマトリクス回路部のネットリストに対応してデータ生成された状態管理部のＲＴＬ記述をオブジェクトコードにデータ変換し、このデータ変換された状態管理部のオブジェクトコードをデータ出力することにより、
状態管理部のオブジェクトコードをマトリクス回路部のネットリストに対応してデータ生成することができる。
【０１７９】
また、ＲＴＬ記述から制約条件により処理回路のｍ／ｎｂ回路資源のネットリストをデータ生成することにより、
並列演算装置の処理回路のネットリストをｍ／ｎｂ回路資源ごとにデータ生成することができる。
【０１８０】
また、ＲＴＬ記述の“ｘｂ”のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂ回路資源とＺ個のｎｂ回路資源とに割り付けることにより、
“ｘｂ”のデータ処理をｍ／ｎｂ回路資源に適正な個数ずつ割り付けることができる。
【０１８１】
また、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数を“ｎ”で除算した結果の整数“Ｚ”を算出することにより、
“ｘｂ”のデータ処理をビット数が多数のｍｂ回路資源に極力割り付けることができ、余数部分のみビット数が少数のｎｂ回路資源に割り付けることができる。
【０１８２】
また、余数が所定の閾値より少数の場合に整数“Ｚ”を算出して余数が閾値以上の場合は“Ｙ”に“１”を加算して“Ｚ＝０”とすることにより、
ｍｂ回路資源に極力割り付けられた“ｘｂ”のデータ処理の余数部分を、ビット数に対応してｍ／ｎｂ回路資源の適切な一方に割り付けることができる。
【０１８３】
また、データ登録されている制約条件の“ｎｂ”が“１(bit)”からなることにより、
ｍｂ回路資源に割り付けられた“ｘｂ”のデータ処理の余数部分が何ビットであってもｎｂ回路資源に割り付けることができる。
【０１８４】
また、処理回路の各種のオブジェクトコードも事前にデータ登録されており、複数段階の動作状態ごとにデータ生成されたネットリストをマトリクス配列されている複数の処理回路に複数サイクルのコンテキストごとに割り付け、この処理回路に割り付けられたネットリストを対応するオブジェクトコードにデータ変換することにより、
並列演算装置の複数の処理回路のオブジェクトコードを複数サイクルのコンテキストごとにデータ生成することができる。
【０１８５】
また、配線回路のオブジェクトコードも事前にデータ登録されており、データ変換された処理回路のオブジェクトコードに対応して配線回路のネットリストを対応するオブジェクトコードにデータ変換することにより、
並列演算装置の複数の処理回路の接続関係を個々に切換制御する複数の配線回路のオブジェクトコードもデータ生成することができる。
【０１８６】
また、連続する複数サイクルのコンテキストで処理データが連携するネットリストをマトリクス回路部の一定位置のレジスタファイルに共通に割り付けることにより、
並列演算装置の連続する複数サイクルのコンテキストで連携する処理データを一定位置のレジスタファイルに一時保持させるオブジェクトコードをデータ生成することができる。
【０１８７】
また、最初に複数サイクルのコンテキストごとに処理データの連携に関係なくネットリストをレジスタファイルなどに割り付けてから、この割付位置を調整して処理データが連携するネットリストが割り付けられたレジスタファイルの連続する複数サイクルのコンテキストでの位置を一致させることにより、
また、最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるレジスタファイルのマトリクス回路部での位置を固定してから、他のネットリストを他のレジスタファイルなどに複数サイクルのコンテキストごとに割り付けることにより、
また、最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるレジスタファイルのマトリクス回路部での相対位置を設定してから、この相対位置を維持したまま他のネットリストを他のレジスタファイルなどに複数サイクルのコンテキストごとに割り付けることにより、
連携する処理データを一定位置のレジスタファイルに一時保持させるオブジェクトコードを所定のデータ処理でデータ生成することができる。
【０１８８】
また、順次遷移する複数段階の動作状態から制約条件により一つのコンテキストに割り付けられる複数を検出し、この検出された複数の動作状態を一つのコンテキストに割り付けることにより、
複数の動作状態を一つのコンテキストとして並列演算装置に一度にデータ設定することができる。
【０１８９】
また、遷移段階が連続している複数の動作状態を検出することにより、
連続する複数の動作状態を一つのコンテキストとして並列演算装置にデータ設定することができる。
【０１９０】
本発明の第一の並列演算装置では、本発明のデータ処理装置でデータ生成されたオブジェクトコードがデータ格納されており、そのオブジェクトコードに対応して動作サイクルごとにコンテキストが順次切り換わり、この順次切り換わるコンテキストに対応してマトリクス配列されている複数の処理回路が個々に設定自在なデータ処理で並列動作することにより、
本発明のデータ処理装置でデータ生成されてデータ格納されたオブジェクトコードに対応して動作サイクルごとに複数の処理回路を並列動作させることができる。
【０１９１】
本発明の第二の並列演算装置では、本発明のデータ処理装置でデータ生成された外部入力され、そのオブジェクトコードに対応して動作サイクルごとにコンテキストが順次切り換わり、この順次切り換わるコンテキストに対応してマトリクス配列されている複数の処理回路が個々に設定自在なデータ処理で並列動作することにより、
本発明のデータ処理装置でデータ生成されて外部入力されるオブジェクトコードに対応して動作サイクルごとに複数の処理回路を並列動作させることができる。
【０１９２】
本発明の第一のデータ処理システムでは、本発明のデータ処理装置でデータ生成されたオブジェクトコードが本発明の並列演算装置に外部入力されることにより、
データ処理装置に外部入力されるソースコードに対応して並列演算装置に順次切り換わる複数サイクルのコンテキストで並列演算を実行させることができる。
【０１９３】
本発明の第二のデータ処理システムでは、データ処理装置がソースコードからオブジェクトコードをデータパスと有限状態マシンとに分離してデータ生成し、そのデータパスと並列演算装置のマトリクス回路部とが対応しているとともに有限状態マシンと状態管理部とが対応していることにより、
並列演算装置のハードウェア構造に対応したソフトウェア構造にオブジェクトコードをデータ処理装置でデータ生成することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のデータ処理システムの論理構造を示す模式的なブロック図である。
【図２】データ処理装置の論理構造を示す模式的なブロック図である。
【図３】データ処理装置の物理構造を示すブロック図である。
【図４】ソースコードの記述内容と並列演算装置であるアレイ型プロセッサのハードウェアとの対応関係を示す模式図である。
【図５】 (ａ)はアレイ型プロセッサの全体構造を示す模式的なブロック図、(ｂ)は処理回路であるプロセッサエレメントの内部構造を示す模式的なブロック図である。
【図６】ＣＤＦＧの状態遷移とアレイ型プロセッサのコンテキスト切換との対応関係を示す模式図である。
【図７】ソースコードの具体例を示す模式図である。
【図８】ＤＦＧの具体例を示す模式図である。
【図９】 (ａ)は本形態のアレイ型プロセッサのＣＤＦＧの具体例を示す模式図、(ｂ)は従来のアレイ型プロセッサのＣＤＦＧの具体例を示す模式図である。
【図１０】他のソースコードの具体例を示す模式図である。
【図１１】他のＣＤＦＧの具体例を示す模式図である。
【図１２】ＣＤＦＧのデータ処理に回路資源が割り付けられた状態を示す模式図である。
【図１３】“ｘｂ”のデータ処理が“ｍ／ｎｂ”の回路資源に割り付けられる状態を示す模式図である。
【図１４】連続する二つのコンテキストごとにネットリストが割り付けられた状態を示す模式図である。
【図１５】連続する二つのコンテキストのネットリストが連携された状態を示すを示す模式図である。
【図１６】データ処理装置によるデータ処理方法を示すフローチャートである。
【図１７】 (ａ)は本形態のアレイ型プロセッサの二つのコンテキストにネットリストが割り付けられた状態を示す模式図、(ｂ)は従来の並列演算装置の一面にネットリストが割り付けられた状態を示す模式図である。
【図１８】連続する二つの動作状態のネットリストが一つのコンテキストに割り付けられた状態を示す模式図である。
【図１９】ｍ／ｎｂＡＬＵの割付個数による動作状態とコンテキストとの対応関係を示す模式図である。
【図２０】連続する複数の動作状態が一つのコンテキストに割り付けられた状態を示す模式図である。
【図２１】ｍ／ｎｂＡＬＵの割付個数による動作状態とコンテキストとの対応関係を示す模式図である。
【図２２】連続しない複数の動作状態が一つのコンテキストに割り付けられた状態を示す模式図である。
【図２３】連続する複数のコンテキストの一つがアクティブな状態を示す模式図である。
【図２４】連続する複数のコンテキストがアクティブな状態を示す模式図である。
【符号の説明】
１００ アレイ型プロセッサ
１０３ 状態管理部
１０７ プロセッサエレメント
１０８ スイッチエレメント
１１３ ｍｂ回路資源であるｍｂレジスタファイル
１１４ ｎｂ回路資源であるｎｂレジスタファイル
１１５ ｍｂ回路資源であるｍｂＡＬＵ
１１６ ｎｂ回路資源であるｎｂＡＬＵ
２００ データ処理システム２００
２０１ ソース供給手段
２０２ オブジェクト供給手段
２０３ データ入力手段
２１１ ソース入力手段２１１２１１
２１２ 条件記憶手段
２１３ オブジェクト生成手段
２１４ オブジェクト出力手段
２２１ グラフ生成手段
２２２ スケジュール生成手段
２２３ 記述生成手段
２２４ リスト生成手段
２２５ オブジェクト記憶手段
２２６ 状態変換手段
２２７ 処理配置手段
２２８ コード変換手段
２２９ 配線変換手段
３００ データ処理装置
３０１ コンピュータの主体であるＣＰＵ
３０３ 情報記憶媒体であるＲＯＭ
３０４ 情報記憶媒体であるＲＡＭ
３０５ 情報記憶媒体であるＨＤＤ
３０６ 情報記憶媒体であるＦＤ
３０８ 情報記憶媒体であるＣＤ−ＲＯＭ
【発明の属する技術分野】
本発明は、並列演算装置のオブジェクトプログラムをデータ生成するデータ処理装置および方法、そのデータ処理装置のためのコンピュータプログラム、このコンピュータプログラムがデータ格納されている情報記憶媒体、オブジェクトプログラムに対応して動作する並列演算装置、この並列演算装置とデータ処理装置とを具備しているデータ処理システム、に関する。
【０００２】
【従来の技術】
現在、各種のデータ処理を自在に実行できるプロセッサユニットとしては、いわゆるＣＰＵ(Central Processing Unit)やＭＰＵ(Micro Processor Unit)と呼称される製品が実用化されている。
【０００３】
このようなプロセッサユニットを利用したデータ処理システムでは、複数の動作命令が記述された各種のオブジェクトコードと各種の処理データとがメモリデバイスに格納され、プロセッサユニットはメモリデバイスから動作命令や処理データを順番にデータ読出して複数のデータ処理を逐次実行する。
【０００４】
このため、一個のプロセッサユニットで各種のデータ処理を実現できるが、そのデータ処理では複数のデータ処理を順番に逐次実行する必要があり、その逐次処理ごとにプロセッサユニットがメモリデバイスから動作命令をデータ読出する必要があるので、複雑なデータ処理を高速に実行することは困難である。
【０００５】
一方、実行するデータ処理が一つに限定されている場合には、そのデータ処理を実行するように論理回路をハードウェアで形成すれば、プロセッサユニットがメモリデバイスから複数の動作命令を順番にデータ読出して複数のデータ処理を順番に逐次実行するような必要はない。このため、複雑なデータ処理を高速に実行することが可能であるが、当然ながら一つのデータ処理しか実行することができない。
【０００６】
つまり、オブジェクトコードを切換自在としたデータ処理システムでは、各種のデータ処理を実行できるが、ハードウェアの構成が固定されているのでデータ処理を高速に実行することが困難である。一方、ハードウェアからなる論理回路では、データ処理を高速に実行することが可能であるが、オブジェクトコードを変更できないので一つのデータ処理しか実行できない。
【０００７】
このような課題を解決するため、本出願人はソフトウェアに対応してハードウェアの構成が変化するプロセッサユニットとして並列演算装置を創案し、特願２０００−０４３２０２号として出願した。この並列演算装置では、小規模の多数の処理回路と配線回路とがマトリクス配列されており、このマトリクス回路部に状態管理部が並設されている。
【０００８】
複数の処理回路は、個々にデータ設定される動作命令に対応してデータ処理を個々に実行し、複数の配線回路は、個々にデータ設定される動作命令に対応して複数の処理回路の接続関係を個々に切換制御する。つまり、並列演算装置は複数の処理回路と複数の配線回路との動作命令を切り換えることでハードウェアの構成が変化するので、各種のデータ処理を実行することができ、ハードウェアとして小規模の多数の処理回路が簡単なデータ処理を並列に実行するので、データ処理を高速に実行することができる。
【０００９】
そして、上述のような複数の処理回路と複数の配線回路との動作命令からなるコンテキストを状態管理部がオブジェクトコードに対応して動作サイクルごとに順次切り換えるので、並列演算装置はオブジェクトコードに対応して並列処理を連続的に実行することができる。
【００１０】
なお、このようにコンテキストを複数サイクルで順次切り換える並列演算装置としては、例えば、“Purdue University”の“Lawrence Snyder”が“IEEE Computer, vol.15, No.1, Jan. 1982, pp47-56”に発表した“Introduction to the Configurable, Highly Parallel Computer”や、本出願人が特許出願した“特開２０００−１３８５７９号”“特開２００−２２４０２５号”“特開２０００−２３２３５４号”“特開２０００−２３２１６２号”などがある。
【００１１】
【発明が解決しようとする課題】
上述のような並列演算装置は、オブジェクトコードに内包されているコンテキストを状態管理部が動作サイクルごとに順次切り換えるので、マトリクス配列されている複数の処理回路と複数の配線回路とがコンテキストに対応して動作サイクルごとに並列動作することができる。
【００１２】
しかし、このような並列演算装置は構造と動作との両方が従来のＣＰＵなどとは根本的に相違しているため、そのオブジェクトコードをソースコードから従来の手法で単純にデータ生成することはできず、そのオブジェクトコードをソースコードから適切にデータ生成する技術は確立されていない。
【００１３】
本発明は上述のような課題に鑑みてなされたものであり、コンテキストを順次切り換える並列演算装置のオブジェクトプログラムを良好にデータ生成できるデータ処理装置および方法、そのデータ処理装置のためのコンピュータプログラム、このコンピュータプログラムがデータ格納されている情報記憶媒体、そのオブジェクトプログラムに対応して動作する並列演算装置、この並列演算装置とデータ処理装置とを具備しているデータ処理システム、を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明のデータ処理装置は、ソース入力手段、条件記憶手段、オブジェクト生成手段、オブジェクト出力手段、を具備しており、並列演算装置の一連のオブジェクトコードを一連のソースコードからデータ生成する。その並列演算装置は、複数の処理回路と複数の配線回路とがマトリクス配列されており、複数の処理回路は個々にデータ設定される動作命令に対応してデータ処理を個々に実行し、複数の配線回路は個々にデータ設定される動作命令に対応して複数の処理回路の接続関係を個々に制御する。この並列演算装置は、複数の処理回路と複数の配線回路との動作命令からなるコンテキストが動作サイクルごとに切り換わるので、これを実現するオブジェクトコードを本発明のデータ処理装置がソースコードからデータ生成する。
【００１５】
本発明のデータ処理装置では、条件記憶手段に並列演算装置の少なくとも物理構造と物理特性とに対応した制約条件が事前にデータ登録されており、並列演算装置の動作記述のソースコードがソース入力手段にデータ入力される。このデータ入力されたソースコードから制約条件により並列演算装置のコンテキストを動作サイクルごとに順次切り換える一連のオブジェクトコードをオブジェクト生成手段がデータ生成し、このデータ生成された一連のオブジェクトコードをオブジェクト出力手段がデータ出力することにより、
並列演算装置の動作記述のソースコードから、並列演算装置のコンテキストを動作サイクルごとに順次切り換えるオブジェクトコードがデータ生成される。
【００１６】
また、本発明の他の形態としては、並列演算装置がマトリクス回路部と状態管理部とを別個に具備しており、複数の処理回路と複数の配線回路とがマトリクス配列されているマトリクス回路部のコンテキストを状態管理部が動作サイクルごとに順次切り換える。このような並列演算装置のオブジェクトコードをデータ生成する本発明の他の形態のデータ処理装置では、オブジェクト生成手段が制約条件により一連のソースコードから一連のオブジェクトコードをデータ生成するときにマトリクス回路部に対応したデータパスと状態管理部に対応した有限状態マシンとを分離することにより、
並列演算装置のマトリクス回路部と状態管理部とに別個に対応したオブジェクトコードがデータ生成される。
【００１７】
また、オブジェクト生成手段がグラフ生成手段とスケジュール生成手段とを具備しており、グラフ生成手段が一連のソースコードを言語解析してＤＦＧをデータ生成し、このデータ生成されたＤＦＧから制約条件によりスケジュール生成手段が複数段階の動作状態をスケジューリングしたＣＤＦＧをデータ生成することにより、
並列演算装置の動作記述のソースコードから、その順次遷移する複数段階の動作状態をスケジューリングしたＣＤＦＧがデータ生成される。
【００１８】
また、マトリクス回路部がデータ記憶した所定個数のコンテキストの一つで対応動作を実行している最中に対応動作が実行されたコンテキストを状態管理部が新規のコンテキストにデータ更新するようにスケジュール生成手段がＣＤＦＧをデータ生成することにより、
このＣＤＦＧからデータ生成されるオブジェクトコードに対応して動作する並列演算装置では、マトリクス回路部は、オブジェクトコードの多数のコンテキストを所定個数までデータ記憶して対応動作を順次実行し、状態管理部は、マトリクス回路部がデータ記憶した所定個数のコンテキストの一つで対応動作を実行している最中に対応動作が実行されたコンテキストを新規のコンテキストにデータ更新する。
【００１９】
また、スケジュール生成手段でデータ生成されたＣＤＦＧから制約条件により記述生成手段が複数段階の動作状態のＲＴＬ記述をマトリクス回路部と状態管理部とに分離してデータ生成することにより、
並列演算装置のＲＴＬ記述がマトリクス回路部と状態管理部とに別個に対応してデータ生成される。
【００２０】
また、記述生成手段でデータ生成されたマトリクス回路部のＲＴＬ記述からリスト生成手段が複数段階の動作状態ごとに制約条件により処理回路のネットリストをデータ生成することにより、
並列演算装置の処理回路のネットリストが順次遷移する複数段階の動作状態ごとにデータ生成される。
【００２１】
また、並列演算装置は、複数の処理回路の各々が処理データのビット数が相互に相違する複数種類の回路資源を具備しており、データ処理装置は、記述生成手段でデータ生成されたマトリクス回路部のＲＴＬ記述から複数段階の動作状態ごとにリスト生成手段が制約条件により処理回路の複数種類の回路資源のネットリストをデータ生成することにより、
並列演算装置の処理回路のネットリストがビット数の相違する複数種類の回路資源ごとにデータ生成される。
【００２２】
また、複数段階の動作状態に対応した状態管理部のオブジェクトコードがオブジェクト記憶手段に事前にデータ登録されており、リスト生成手段でデータ生成されたマトリクス回路部のネットリストに対応して記述生成手段でデータ生成された状態管理部のＲＴＬ記述を状態変換手段がオブジェクトコードにデータ変換し、このデータ変換された状態管理部のオブジェクトコードをオブジェクト出力手段がデータ出力することにより、
状態管理部のオブジェクトコードがマトリクス回路部のネットリストに対応してデータ生成される。
【００２３】
また、並列演算装置は、複数の処理回路の各々に処理データがｍｂデータのｍｂ回路資源とｎｂデータのｎｂ回路資源とを具備しており、データ処理装置は、ＲＴＬ記述からリスト生成手段が制約条件により処理回路のｍ／ｎｂ回路資源のネットリストをデータ生成することにより、
並列演算装置の処理回路のネットリストがｍ／ｎｂ回路資源ごとにデータ生成される。
【００２４】
また、リスト生成手段は、ＲＴＬ記述の“ｘｂ”のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂ回路資源とＺ個のｎｂ回路資源とに割り付けることにより、
“ｘｂ”のデータ処理がｍ／ｎｂ回路資源に適正な個数ずつ割り付けられる。
【００２５】
また、リスト生成手段が“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数を“ｎ”で除算した結果の整数“Ｚ”を算出することにより、
“ｘｂ”のデータ処理はビット数が多数のｍｂ回路資源に極力割り付けられ、余数部分のみビット数が少数のｎｂ回路資源に割り付けられる。
【００２６】
また、リスト生成手段は余数が所定の閾値より少数の場合に整数“Ｚ”を算出して余数が閾値以上の場合は“Ｙ”に“１”を加算して“Ｚ＝０”とすることにより、
ｍｂ回路資源に極力割り付けられた“ｘｂ”のデータ処理の余数部分が、ビット数に対応してｍ／ｎｂ回路資源の適切な一方に割り付けられる。
【００２７】
また、条件記憶手段にデータ登録されている制約条件の“ｎｂ”が“１(bit)”からなることにより、
ｍｂ回路資源に割り付けられた“ｘｂ”のデータ処理の余数部分が何ビットであってもｎｂ回路資源に割り付けられる。
【００２８】
また、オブジェクト記憶手段に処理回路の各種のオブジェクトコードも事前にデータ登録されており、リスト生成手段でデータ生成されたネットリストを処理配置手段がマトリクス配列されている複数の処理回路に複数サイクルのコンテキストごとに割り付け、この処理回路に割り付けられたネットリストをコード変換手段が対応するオブジェクトコードにデータ変換することにより、
並列演算装置の複数の処理回路のオブジェクトコードが複数サイクルのコンテキストごとにデータ生成される。
【００２９】
また、オブジェクト記憶手段に配線回路のオブジェクトコードも事前にデータ登録されており、コード変換手段でデータ変換された処理回路のオブジェクトコードに対応して配線変換手段が配線回路のネットリストを対応するオブジェクトコードにデータ変換することにより、
並列演算装置の複数の処理回路の接続関係を個々に切換制御する複数の配線回路のオブジェクトコードもデータ生成される。
【００３０】
また、並列演算装置は、複数の処理回路の各々がレジスタファイルを具備しており、そのレジスタファイルが処理回路の処理データを一時保持する。データ処理装置は、連続する複数サイクルのコンテキストで処理データが連携するネットリストを処理配置手段がマトリクス回路部の一定位置のレジスタファイルに共通に割り付けることにより、
並列演算装置の連続する複数サイクルのコンテキストで連携する処理データを一定位置のレジスタファイルに一時保持させるオブジェクトコードがデータ生成される。
【００３１】
また、処理配置手段が最初に複数サイクルのコンテキストごとに処理データの連携に関係なくネットリストをレジスタファイルなどに割り付けてから、この割付位置を調整して処理データが連携するネットリストが割り付けられたレジスタファイルの連続する複数サイクルのコンテキストでの位置を一致させることにより、
また、処理配置手段が最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるレジスタファイルのマトリクス回路部での位置を固定してから、他のネットリストを他のレジスタファイルなどに複数サイクルのコンテキストごとに割り付けることにより、
また、処理配置手段が最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるレジスタファイルのマトリクス回路部での相対位置を設定してから、この相対位置を維持したまま他のネットリストを他のレジスタファイルなどに複数サイクルのコンテキストごとに割り付けることにより、
連携する処理データを一定位置のレジスタファイルに一時保持させるオブジェクトコードのデータ生成が所定のデータ処理で実行される。
【００３２】
また、順次遷移する複数段階の動作状態から状態検出手段が制約条件により一つのコンテキストに割り付けられる複数を検出し、この検出された複数の動作状態を状態合成手段が一つのコンテキストに割り付けることにより、
複数の動作状態が一つのコンテキストとして並列演算装置に一度にデータ設定される。
【００３３】
また、遷移段階が連続している複数の動作状態を状態検出手段が検出することにより、
連続する複数の動作状態が一つのコンテキストとして並列演算装置にデータ設定される。
【００３４】
本発明の第一の並列演算装置は、マトリクス配列されている複数の処理回路が個々に設定自在なデータ処理で並列動作し、そのコンテキストがコード格納手段にデータ格納されているオブジェクトコードに対応して動作サイクルごとに順次切り換わる。このコード格納手段に本発明のデータ処理装置でデータ生成されたオブジェクトコードがデータ格納されていることにより、
このデータ格納されているオブジェクトコードに対応して複数サイクルのコンテキストが順次切り換わる。
【００３５】
本発明の第二の並列演算装置は、マトリクス配列されている複数の処理回路が個々に設定自在なデータ処理で並列動作し、そのコンテキストがオブジェクト入力手段に外部入力されるオブジェクトコードに対応して動作サイクルごとに順次切り換わる。このオブジェクト入力手段に本発明のデータ処理装置でデータ生成されたオブジェクトコードが外部入力されることにより、
この外部入力されるオブジェクトコードに対応して複数サイクルのコンテキストが順次切り換わる。
【００３６】
本発明の第一のデータ処理システムでは、本発明のデータ処理装置でデータ生成されたオブジェクトコードが本発明の並列演算装置に外部入力されることにより、
データ処理装置に外部入力されるソースコードに対応して並列演算装置が順次切り換わる複数サイクルのコンテキストで並列演算を実行する。
【００３７】
本発明の第二のデータ処理システムでは、並列演算装置がマトリクス回路部と状態管理部とを別個に具備しており、データ処理装置がソースコードからデータパスと有限状態マシンとを分離してオブジェクトコードをデータ生成する。そのデータパスとマトリクス回路部とが対応しているとともに有限状態マシンと状態管理部とが対応していることにより、
並列演算装置のハードウェア構造に対応したソフトウェア構造にオブジェクトコードがデータ処理装置でデータ生成される。
【００３８】
また、本発明で云う各種手段は、その機能を実現するように形成されていれば良く、例えば、所定の機能を発揮する専用のハードウェア、所定の機能がコンピュータプログラムにより付与されたデータ処理装置、コンピュータプログラムによりデータ処理装置の内部に実現された所定の機能、これらの組み合わせ、等を許容する。また、本発明で云う各種手段は、個々に独立した存在である必要もなく、ある手段が他の手段の一部であるようなことも許容する。
【００３９】
また、本発明で云う情報記憶媒体とは、データ処理装置に各種処理を実行させるためのコンピュータプログラムが事前に格納されたハードウェアであれば良く、例えば、データ処理装置を一部とする装置に固定されているＲＯＭ(Read Only Memory)やＨＤＤ(Hard Disc Drive)、データ処理装置を一部とする装置に交換自在に装填されるＣＤ(Compact Disc)−ＲＯＭやＦＤ(Floppy Disc)、等を許容する。
【００４０】
また、本発明で云うデータ処理装置とは、コンピュータプログラムをデータ読取して対応するデータ処理を実行できるハードウェアであれば良く、例えば、ＣＰＵ(Central Processing Unit)を主体として、これにＲＯＭやＲＡＭ(Random Access Memory)やＩ／Ｆ(Interface)ユニット等の各種デバイスが接続されたハードウェアなどを許容する。
【００４１】
なお、本発明でコンピュータプログラムに対応した各種動作をデータ処理装置に実行させることは、各種デバイスをデータ処理装置に動作制御させることなども許容する。例えば、データ処理装置に各種データをデータ保存させることは、データ処理装置が一部として具備しているＲＡＭ等の情報記憶媒体に各種データを格納すること、データ処理装置に交換自在に装填されているＦＤ等の情報記憶媒体に各種データを格納すること、等を許容する。
【００４２】
【発明の実施の形態】
本発明の実施の一形態を図面を参照して以下に説明する。まず、本形態の並列演算装置であるアレイ型プロセッサ１００は、図４および図５(ａ)に示すように、オブジェクト入力手段であるＩ／Ｆユニット１０１、コード格納手段であるコードメモリ１０２、状態管理部１０３、データ分配部１０４、マトリクス回路部１０５、データメモリ１０６、を具備しており、マトリクス回路部１０５には、複数の処理回路であるプロセッサエレメント１０７、複数の配線回路であるスイッチエレメント１０８、多数のｍｂバス１０９、多数のｎｂバス１１０、等がマトリクス配列されている。
【００４３】
また、同図(ｂ)に示すように、プロセッサエレメント１０７は、インストラクションメモリ１１１、インストラクションデコーダ１１２、ｍｂ回路資源であるｍｂレジスタファイル１１３、ｎｂ回路資源であるｎｂレジスタファイル１１４、ｍｂ回路資源でありｍｂ演算器であるｍｂＡＬＵ１１５、ｎｂ回路資源でありｎｂ演算器であるｎｂＡＬＵ１１６、内部配線資源１１７、等を各々具備しており、スイッチエレメント１０８は、バスコネクタ１２１、入力制御回路１２２、出力制御回路１２３、等を各々具備している。
【００４４】
Ｉ／Ｆユニット１０１は、後述するデータ処理装置３００が接続され、このデータ処理装置３００から一連のオブジェクトコードが外部入力される。コードメモリ１０２は、ＲＡＭ等の情報記憶媒体からなり、外部入力されたオブジェクトコードをデータ記憶する。
【００４５】
このオブジェクトコードは、詳細には後述するが、マトリクス回路部１０５にマトリクス配列された複数のプロセッサエレメント１０７と複数のスイッチエレメント１０８との動作命令が、順次切り換わる動作サイクルごとのコンテキストとしてデータ設定されており、このコンテキストを動作サイクルごとに切り換える状態管理部１０３の動作命令が、順次遷移する動作状態としてデータ設定されている。
【００４６】
この状態管理部１０３は、コードメモリ１０２でデータ記憶された一連のオブジェクトコードから動作サイクルごとにコンテキストをデータ読出し、その動作命令から複数のプロセッサエレメント１０７と複数のスイッチエレメント１０８とのインストラクションポインタを各々発生する。
【００４７】
本形態ではスイッチエレメント１０８のインストラクションメモリが隣接するプロセッサエレメント１０７のインストラクションメモリ１１１で兼用されているので、状態管理部１０３は、発生したプロセッサエレメント１０７とスイッチエレメント１０８との一組のインストラクションポインタを対応するプロセッサエレメント１０７のインストラクションメモリ１１１に供給する。
【００４８】
このインストラクションメモリ１１１はプロセッサエレメント１０７とスイッチエレメント１０８との複数の動作命令が事前に格納されており、状態管理部１０３から供給される二つのインストラクションポインタでプロセッサエレメント１０７とスイッチエレメント１０８との動作命令が指定される。インストラクションデコーダ１１２は、インストラクションポインタで指定された動作命令をデコードし、スイッチエレメント１０８、内部配線資源１１７、ｍ／ｎｂＡＬＵ１１５，１１６、等の動作を制御する。
【００４９】
ｍｂバス１０９は“８(bit)”の処理データであるｍｂデータを伝送し、ｎｂバス１１０は“１(bit)”の処理データであるｎｂデータを伝送するので、スイッチエレメント１０８は、インストラクションデコーダ１１２の動作制御に対応してｍ／ｎｂバス１０９，１１０による複数のプロセッサエレメント１０７の接続関係を制御する。
【００５０】
より詳細には、スイッチエレメント１０８のバスコネクタ１２１は、ｍｂバス１０９とｎｂバス１１０とが四方から連通しており、このように連通している複数のｍｂバス１０９の相互の接続関係と連通する複数のｎｂバス１１０の相互の接続関係とを制御する。
【００５１】
このため、本形態のアレイ型プロセッサ１００は、コードメモリ１０２にデータ設定されたオブジェクトコードに対応して状態管理部１０３がマトリクス回路部１０５のコンテキストを動作サイクルごとに順次切り換え、その段階ごとに複数のプロセッサエレメント１０７は個々に設定自在なデータ処理で並列動作する。
【００５２】
なお、ここでは説明を簡略化するために各部が平面状に配列されている構造を例示しているが、実際には、上述のｍ／ｎｂバス１０９，１１０とスイッチエレメント１０８とプロセッサエレメント１０７とを積層構造で重複させて形成するようなことも可能である。
【００５３】
入力制御回路１２２は、ｍｂバス１０９からｍｂレジスタファイル１１３やｍｂＡＬＵ１１５へのデータ入力の接続関係と、ｎｂバス１１０からｎｂレジスタファイル１１４やｎｂＡＬＵ１１６へのデータ入力の接続関係とを制御し、出力制御回路１２３は、ｍｂレジスタファイル１１３やｍｂＡＬＵ１１５からｍｂバス１０９へのデータ出力の接続関係と、ｎｂレジスタファイル１１４やｎｂＡＬＵ１１６からｎｂバス１１０へのデータ出力の接続関係とを制御する。
【００５４】
データ分配部１０４は、外部入力される一連の処理データをｍｂデータとｎｂデータとに分配し、このｍ／ｎｂデータをスイッチエレメント１０８により接続関係が制御されたｍ／ｎｂバス１０９，１１０から複数のプロセッサエレメント１０７の特定の一部に適宜入力する。
【００５５】
このプロセッサエレメント１０７の内部配線資源１１７は、インストラクションデコーダ１１２の動作制御に対応して、プロセッサエレメント１０７の内部でのｍｂレジスタファイル１１３およびｍｂＡＬＵ１１５の接続関係とｎｂレジスタファイル１１４およびｎｂＡＬＵ１１６の接続関係とを制御する。
【００５６】
ｍｂレジスタファイル１１３は、内部配線資源１１７に制御される接続関係に対応して、ｍｂバス１０９などから入力されるｍｂデータを一時保持してｍｂＡＬＵ１１５などに出力する。ｎｂレジスタファイル１１４は、内部配線資源１１７に制御される接続関係に対応して、ｎｂバス１１０などから入力されるｎｂデータを一時保持してｎｂＡＬＵ１１６などに出力する。
【００５７】
ｍｂＡＬＵ１１５は、インストラクションデコーダ１１２の動作制御に対応したデータ処理をｍｂデータで実行し、ｎｂＡＬＵ１１６は、インストラクションデコーダ１１２の動作制御に対応したデータ処理をｎｂデータで実行する。なお、プロセッサエレメント１０７は、上述のように内蔵されているｍ／ｎｂレジスタファイル１１３，１１４でｍ／ｎｂデータをデータ読書するが、必要により外部のデータメモリ１０６でも処理データをデータ読書する。
【００５８】
そして、本形態のアレイ型プロセッサ１００を一部とした本形態のデータ処理システム２００は、図１に示すように、アレイ型プロセッサ１００、データ処理装置３００、ソース供給手段２０１、オブジェクト供給手段２０２、データ入力手段２０３、等を具備している。
【００５９】
また、本形態のデータ処理装置３００は、図３に示すように、コンピュータの主体となるハードウェアとしてＣＰＵ３０１を具備しており、このＣＰＵ３０１には、バスライン３０２により、ＲＯＭ３０３、ＲＡＭ３０４、ＨＤＤ３０５、ＦＤ３０６が交換自在に装填されるＦＤＤ(FD Drive)３０７、ＣＤ−ＲＯＭ３０８が交換自在に装填されるＣＤドライブ３０９、キーボード３１０、マウス３１１、ディスプレイ３１２、Ｉ／Ｆユニット３１３、等のハードウェアが接続されている。
【００６０】
本形態のデータ処理装置３００では、ＲＯＭ３０３、ＲＡＭ３０４、ＨＤＤ３０５、交換自在なＦＤ３０６、交換自在なＣＤ−ＲＯＭ３０８、等のハードウェアが情報記憶媒体に相当し、これらの少なくとも一個にＣＰＵ３０１のためのコンピュータプログラムや各種データがソフトウェアとして格納されている。
【００６１】
例えば、ＣＰＵ３０１に各種のデータ処理を実行させるコンピュータプログラムは、ＦＤ３０６やＣＤ−ＲＯＭ３０８に事前に格納されている。このようなソフトウェアはＨＤＤ３０５に事前にインストールされており、データ処理装置３００の起動時にＲＡＭ３０４に複写されてＣＰＵ３０１にデータ読取される。
【００６２】
このようにＣＰＵ３０１が適正なコンピュータプログラムをデータ読取して各種のデータ処理を実行することにより、本形態のデータ処理装置３００は、図１に示すように、ソース入力手段２１１、条件記憶手段２１２、オブジェクト生成手段２１３、オブジェクト出力手段２１４、等の各種手段を各種機能として論理的に具備している。
【００６３】
データ処理システム２００のソース供給手段２０１は、例えば、ソースコードが格納されたＦＤ３０６からなり、Ｃ言語などの高級言語でアレイ型プロセッサ１００が動作記述された一連のソースコードをデータ処理装置３００のソース入力手段２１１に供給する。
【００６４】
このデータ処理装置３００のソース入力手段２１１は、ＲＡＭ３０４に格納されているコンピュータプログラムに対応してＣＰＵ３０１がＦＤＤ３０７を動作制御する機能などに相当し、ソース供給手段２０１からソースコードがデータ入力される。
【００６５】
条件記憶手段２１２は、上述のコンピュータプログラムに対応してＣＰＵ３０１がデータ認識するＨＤＤ３０５の記憶エリアなどに相当し、アレイ型プロセッサ１００の物理構造や物理特性などに対応した各種の制約条件が事前にデータ登録されている。
【００６６】
オブジェクト生成手段２１３は、ＣＰＵ３０１がコンピュータプログラムに対応して所定のデータ処理を実行する機能などに相当し、ソース入力手段２１１にデータ入力されたソースコードから条件記憶手段２１２の制約条件により、アレイ型プロセッサ１００のマトリクス回路部１０５のコンテキストを順次切り換える一連のオブジェクトコードをデータ生成する。
【００６７】
なお、オブジェクト生成手段２１３は、前述のようにアレイ型プロセッサ１００に状態管理部１０３とマトリクス回路部１０５とが別個に形成されているので、この構造を反映した制約条件によりソースコードからオブジェクトコードをデータ生成するとき、図４に示すように、マトリクス回路部１０５に対応したデータパスと状態管理部１０３に対応した有限状態マシンとを分離する。
【００６８】
また、詳細には後述するが、オブジェクト生成手段２１３は多段階の各種処理によりソースコードからオブジェクトコードをデータ生成し、その多段階の各種処理で条件記憶手段２１２から必要な制約条件を適宜参照するので、この条件記憶手段２１２にはオブジェクト生成手段２１３の各種処理に必要充分なデータ内容で各種の制約条件がデータ設定されている。
【００６９】
オブジェクト出力手段２１４は、ＣＰＵ３０１がコンピュータプログラムに対応してＩ／Ｆユニット３１３のデータ出力を制御する機能などに相当し、オブジェクト生成手段２１３でデータ生成された一連のオブジェクトコードをデータ処理システム２００のオブジェクト供給手段２０２にデータ出力する。
【００７０】
このオブジェクト供給手段２０２は、データ処理装置３００のＩ／Ｆユニット３１３とアレイ型プロセッサ１００の状態管理部１０３とを接続した接続コネクタ(図示せず)などに相当し、データ処理装置３００がデータ出力するオブジェクトコードをアレイ型プロセッサ１００のＩ／Ｆユニット１０１にデータ入力する。
【００７１】
このアレイ型プロセッサ１００のＩ／Ｆユニット１０１には、前述のようにコードメモリ１０２が接続されているので、このコードメモリ１０２でオブジェクトコードがデータ保持される。データ入力手段２０３は、例えば、所定のデータ発生回路(図示せず)からなり、一連の処理データを発生してアレイ型プロセッサ１００のデータ分配部１０４に入力する。
【００７２】
本形態のデータ処理装置３００のオブジェクト生成手段２１３は、図２に示すように、グラフ生成手段２２１、スケジュール生成手段２２２、記述生成手段２２３、リスト生成手段２２４、オブジェクト記憶手段２２５、状態変換手段２２６、処理配置手段２２７、コード変換手段２２８、配線変換手段２２９、等の各種手段からなる。
【００７３】
グラフ生成手段２２１は、前述のＣ言語などで記述された一連のソースコードを言語解析してＤＦＧをデータ生成し、スケジュール生成手段２２２は、グラフ生成手段２２１でデータ生成されたＤＦＧから所定の制約条件により、図６に示すように、アレイ型プロセッサ１００の順次遷移する複数段階の動作状態をスケジューリングしたＣＤＦＧをデータ生成する。
【００７４】
より詳細には、図７に示すように、例えば、ソースコードに処理データが連携する複数のデータ処理が記述されているとき、図８に示すように、その複数のデータ処理が因果関係に対応して連携されたＤＦＧが既存の手法でデータ生成される。
【００７５】
このようなＤＦＧからＣＤＦＧがデータ生成されるとき、アレイ型プロセッサ１００のプロセッサエレメント１０７の個数やｍ／ｎｂデータバス１０９，１１０の遅延時間などが制約条件として参照され、図９(ａ)に示すように、これに対応してＤＦＧの複数のデータ処理が順次遷移する複数段階の動作状態に順番にスケジューリングされる。
【００７６】
このようにＤＦＧの複数のノードが順番にスケジューリングされるとき、一つの動作状態で一度に並列実行される複数のデータ処理の個数が、制約条件であるプロセッサエレメント１０７の個数を超過する場合、その超過するデータ処理は次段の動作状態に移行される。
【００７７】
また、一つの動作状態で一度に連続実行される複数のデータ処理の累積時間が制約条件である動作状態のクロック間隔を超過する場合、そのクロック間隔を超過するデータ処理から以後のデータ処理は次段の動作状態に移行される。同様に、ある動作状態で連続に実行される複数のデータ処理に、ポート入力／出力、メモリアクセスや複数サイクル演算、などのように動作サイクルを跨ぐデータ処理が存在する場合、そのデータ処理が発生する時点で動作状態は次段に移行される。
【００７８】
ここで、上述の演算個数とプロセッサエレメント１０７の個数との対比で動作状態を移行させるスケジューリングを以下に具体的に説明する。まず、本形態のアレイ型プロセッサ１００がプロセッサエレメント１０７を二個だけ具備しており、比較対象とする従来のアレイ型プロセッサ(図示せず)が加算器と減算器とを一個ずつ具備していると想定する。
【００７９】
この場合、従来のアレイ型プロセッサは、一つの動作状態で一つの加算処理と一つの減算処理とを並列実行できるが、一つの動作状態で二つの加算処理や二つの減算処理を並列実行することはできない。一方、本形態のアレイ型プロセッサ１００は、一つの動作状態で二つのデータ処理を並列実行することができ、その二つのデータ処理としては加算処理や減算処理などを自在に設定することができる。
【００８０】
そして、図８に示すように、ＤＦＧに二つの加算処理が並列に存在し、これらの加算処理の出力データを入力データとする二つの減算処理が並列に存在する場合、従来のアレイ型プロセッサへのスケジューリング処理では、図９(ｂ)に示すように、第一状態で第一の加算処理を実行し、第二状態で第一の減算処理と第二の加算処理とを並列実行し、第三状態で第二の減算処理を実行するようにＣＤＦＧがデータ生成される。
【００８１】
一方、本形態のデータ処理装置３００による本形態のアレイ型プロセッサ１００へのスケジューリング処理では、同図(ａ)に示すように、第一状態に二個のプロセッサエレメント１０７で第一第二の加算処理を並列実行し、第二状態に第一第二の減算処理を並列実行するようにＣＤＦＧがデータ生成される。
【００８２】
さらに、ＣＤＦＧが制約条件であるポート入力に対応してスケジューリングされるとともに、制約条件である遅延時間に対応してスケジューリングされる場合を以下に簡単に説明する。まず、制約条件として一つの動作状態にポート入力が一つしか存在しない場合、図１０に示すように、ソースコードに複数のポート入力が記述されていると、図１１に示すように、ソースコードの第一行目と第三行目とのポート入力はＣＤＦＧで別個の動作状態にスケジューリングされる。
【００８３】
また、一つの動作状態に許容される遅延時間が“30(nsec)”、加算処理の所要時間が“10(nsec)”、乗算処理の所要時間が“20(nsec)”、の場合、図１０に示すように、ソースコードの第二行目に一つの加算処理と二つの乗算処理とが記述されていると、図１１に示すように、その一つの加算処理と第一の乗算処理とは一つの動作状態にスケジューリングされるが、第二の乗算処理は次段の動作状態にスケジューリングされる。
【００８４】
なお、本形態のアレイ型プロセッサ１００は、実際には前述のようにプロセッサエレメント１０７が演算器として８ビットのＡＬＵ１１５と１ビットのＡＬＵ１１６のみ具備しているので、３２ビットの一つのデータ処理などは制約条件により四個の８ビットのＡＬＵ１１５で並列実行される。
【００８５】
この場合、一つの動作状態にスケジューリングされた３２ビットの一つのデータ処理に対応して制約条件である８ビットのＡＬＵ１１５の個数から四個が減算されるので、例えば、これが不足する場合には３２ビットの一つのデータ処理は次段の動作状態に移行される。
【００８６】
また、本形態ではプロセッサエレメント１０７の各々がｍ／ｎｂＡＬＵ１１５，１１６を具備しているので、これに対応した制約条件により演算処理はｍｂＡＬＵ１１５とｎｂＡＬＵ１１６とに配分されてスケジューリングされる。さらに、プロセッサエレメント１０７にｍ／ｎｂＡＬＵ１１５，１１６以外にデータ処理を実行する回路資源が存在する場合、これも制約条件に組み込まれてスケジューリングに利用される。
【００８７】
記述生成手段２２３は、スケジュール生成手段２２２でデータ生成されたＣＤＦＧから、所定の制約条件により複数段階の動作状態のＲＴＬ記述をマトリクス回路部１０５と状態管理部１０３とに分離してデータ生成する。このとき、プロセッサエレメント１０７やスイッチエレメント１０８の処理能力などが制約条件として参照され、図９(ａ)および図１２に示すように、データ処理やデータ転送を実行するｍ／ｎｂＡＬＵ１１５，１１６などが割り付けられる。
【００８８】
ただし、この時点での割り付けは、どの処理がアレイ型プロセッサ１００のどの種類の回路資源により実行されるかを区分するに留まり、どのデータ処理をどのｍ／ｎｂＡＬＵ１１５，１１６が実行するかを決定することはなく、複数段階の動作状態で連携する処理データをデータ保持するｍ／ｎｂレジスタファイル１１３，１１４の位置を決定することもない。また、この割り付けではトライアンドエラーなどにより、複数段階の動作状態ごとに使用する回路資源が最少となる組み合わせがデータ生成される。
【００８９】
リスト生成手段２２４は、記述生成手段２２３でデータ生成されたマトリクス回路部１０５のＲＴＬ記述から所定の制約条件により、複数段階の動作状態ごとのプロセッサエレメント１０７のネットリストを、図１３に示すように、ｍ／ｎｂＡＬＵ１１５，１１６などのｍ／ｎｂ回路資源ごとにデータ生成する。
【００９０】
より具体的には、ＲＴＬ記述に“ｍｂ”より多数の“ｘｂ(ｘ-(bit)”のデータ処理が存在する場合、リスト生成手段２２４は、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数を“ｎ”で除算した結果の整数“Ｚ”を算出する。これで“ｘ＝Ｙｍ＋Ｚｎ”を満足する自然数“Ｙ”と“Ｚ”とを検出し、“ｘｂ”のデータ処理をＹ個のｍｂＡＬＵ１１５およびｍｂレジスタファイル１１３とＺ個のｎｂＡＬＵ１１６およびｎｂレジスタファイル１１４とに割り付ける。
【００９１】
オブジェクト記憶手段２２５は、ＣＰＵ３０１がデータ認識するＨＤＤ３０５の記憶エリアなどに相当し、状態管理部１０３の複数段階の動作状態に対応した各種のオブジェクトコードと、マトリクス回路部１０５のプロセッサエレメント１０７やスイッチエレメント１０８の各種のオブジェクトコードと、が事前にデータ登録されている。
【００９２】
状態変換手段２２６は、リスト生成手段２２４でデータ生成されたマトリクス回路部１０５のネットリストに対応して、記述生成手段２２３でデータ生成された状態管理部１０３のＲＴＬ記述を対応するオブジェクトコードにデータ変換する。
【００９３】
処理配置手段２２７は、リスト生成手段２２４で複数段階の動作状態ごとにデータ生成されたマトリクス回路部１０５のネットリストを、マトリクス配列されている複数のプロセッサエレメント１０７に複数サイクルのコンテキストごとに割り付ける。
【００９４】
このとき、処理配置手段２２７は、図１４に示すように、最初に複数サイクルのコンテキストごとに処理データの連携に関係なくネットリストをｍ／ｎｂレジスタファイル１１３，１１４などに割り付けてから、この割付位置を調整して処理データが連携するネットリストが割り付けられたｍ／ｎｂレジスタファイル１１３，１１４の連続する複数サイクルのコンテキストでの位置を一致させることにより、図１５に示すように、連続する複数サイクルのコンテキストで処理データが連携するネットリストをマトリクス回路部１０５の一定位置のｍ／ｎｂレジスタファイル１１３，１１４に共通に割り付ける。
【００９５】
その場合、連続する複数サイクルのコンテキストで処理データが連携するｍ／ｎｂレジスタファイル１１３，１１４のネットリストは、同一の名称が付与されることで連携が表現される。また、上述のコンテキストごとでのネットリストの配置と、複数のコンテキストでのネットリストの配置とは、例えば、シミュレーテッド・アニーリング手法などの既存の反復改良アルゴリズムを適用することにより、反復処理で最適化される。
【００９６】
ただし、この処理配置手段２２７でのネットリストの配置はコンテキストごとに実行され、あるコンテキストに配置できないネットリストを他のコンテキストに移行させる処理などは実行されない。このため、あるコンテキストに必要なネットリストの全部を配置できない事態が処理配置手段２２７で発生すると、例えば、これを処理配置手段２２７がスケジュール生成手段２２２にデータ通知することにより、その通知データも制約条件としてスケジュール生成手段２２２がＣＤＦＧを再度生成する。
【００９７】
また、ここでは説明を簡単とするために一個のｍ／ｎｂレジスタファイル１１３，１１４がｍ／ｎｂデータを一つだけ一時保持する場合を例示しているが、例えば、ｍ／ｎｂレジスタファイル１１３，１１４が相違するアドレスで複数のｍ／ｎｂデータを独立にデータ読書できる場合には、一つのコンテキストでデータ書込とデータ読出とが同時に発生しないならば一個のｍ／ｎｂレジスタファイル１１３，１１４が複数のコンテキストで複数のｍ／ｎｂデータをデータ読書することが可能である。
【００９８】
コード変換手段２２８は、処理配置手段２２７でプロセッサエレメント１０７に割り付けられたネットリストを対応するオブジェクトコードにデータ変換し、配線変換手段２２９は、コード変換手段２２８でデータ変換されたプロセッサエレメント１０７のオブジェクトコードに対応してスイッチエレメント１０８のネットリストをオブジェクトコードにデータ変換する。
【００９９】
上述したデータ処理装置３００の各種手段は、必要によりＦＤＤ３０７やＩ／Ｆユニット３１２等のハードウェアを利用して実現されるが、その主体はＲＡＭ３０４等の情報記憶媒体に格納されたソフトウェアに対応して、データ処理装置３００のハードウェアであるＣＰＵ３０１が機能することにより実現されている。
【０１００】
このようなソフトウェアは、例えば、アレイ型プロセッサ１００の物理構造や物理特性などに対応した各種の制約条件をＨＤＤ３０５などにデータ記憶させる処理、ＦＤ３０６の格納データをＦＤＤ１０７にデータ読出させることなどでアレイ型プロセッサ１００の動作記述のソースコードをデータ入力する処理、このデータ入力されたソースコードから制約条件によりアレイ型プロセッサ１００のオブジェクトコードをデータ生成する処理、このデータ生成されたオブジェクトコードをＩ／Ｆユニット３１３などからデータ出力する処理、等のデータ処理をＣＰＵ３０１等に実行させるためのコンピュータプログラムとしてＲＡＭ３０４等の情報記憶媒体に格納されている。
【０１０１】
さらに、上述のソースコードからオブジェクトコードをデータ生成するデータ処理のソフトウェアは、状態管理部１０３のオブジェクトコードとマトリクス回路部１０５のオブジェクトコードとをＨＤＤ３０５などにデータ記憶させる処理、Ｃ言語などで記述された一連のソースコードを言語解析してＤＦＧをデータ生成する処理、このデータ生成されたＤＦＧから所定の制約条件によりアレイ型プロセッサ１００の順次遷移する複数段階の動作状態をスケジューリングしたＣＤＦＧをデータ生成する処理、このデータ生成されたＣＤＦＧから所定の制約条件により複数段階の動作状態のＲＴＬ記述をマトリクス回路部１０５と状態管理部１０３とに分離してデータ生成する処理、このデータ生成されたマトリクス回路部１０５のＲＴＬ記述から所定の制約条件により複数段階の動作状態ごとのプロセッサエレメント１０７のネットリストをｍ／ｎｂＡＬＵ１１５，１１６などのｍ／ｎｂ回路資源ごとにデータ生成する処理、このデータ生成されたマトリクス回路部１０５のネットリストに対応して状態管理部１０３のＲＴＬ記述を対応するオブジェクトコードにデータ変換する処理、複数段階の動作状態ごとにデータ生成されたマトリクス回路部１０５のネットリストをマトリクス配列されている複数のプロセッサエレメント１０７に複数サイクルのコンテキストごとに割り付ける処理、このプロセッサエレメント１０７に割り付けられたネットリストを対応するオブジェクトコードにデータ変換する処理、このデータ変換されたプロセッサエレメント１０７のオブジェクトコードに対応してスイッチエレメント１０８のネットリストをオブジェクトコードにデータ変換する処理、等のデータ処理をＣＰＵ３０１等に実行させるためのコンピュータプログラムとしてＲＡＭ３０４等の情報記憶媒体に格納されている。
【０１０２】
なお、上述のようなコンピュータプログラムは、例えば、ＣＤ−ＲＯＭ１０８などの情報記憶媒体にデータ格納されてデータ処理装置３００にデータ供給されるが、その情報記憶媒体には条件記憶手段２１２の制約条件やオブジェクト記憶手段２２５のオブジェクトコードも構造データとしてデータ格納することが可能である。
【０１０３】
上述のような構成において、本形態のデータ処理システム２００では、アレイ型プロセッサ１００の動作記述のソースコードがソース供給手段２０１からデータ処理装置３００にデータ供給されると、このデータ処理装置３００はソースコードをオブジェクトコードに変換してアレイ型プロセッサ１００にデータ供給する。
【０１０４】
このアレイ型プロセッサ１００はデータ供給されたオブジェクトコードをデータ記憶するので、この状態でデータ入力手段２０３から一連の処理データが入力されると、その入力された処理データをオブジェクトコードに対応してデータ処理する。
【０１０５】
より詳細には、本形態のデータ処理装置３００には、アレイ型プロセッサ１００の物理構造や物理特性などに対応した各種の制約条件と、状態管理部１０３やプロセッサエレメント１０７やスイッチエレメント１０８の各種のオブジェクトコードと、がデータ登録される。
【０１０６】
このような状態で、本形態のデータ処理装置３００では、図１６に示すように、Ｃ言語などでアレイ型プロセッサ１００が動作記述された一連のソースコードがデータ入力されると(ステップＳ１)、図７および図８に示すように、そのソースコードが言語解析されてＤＦＧがデータ生成される(ステップＳ２)。
【０１０７】
つぎに、アレイ型プロセッサ１００のプロセッサエレメント１０７の個数やｍ／ｎｂデータバス１０９，１１０の遅延時間などが、ＤＦＧからＣＤＦＧをデータ生成するための制約条件としてデータ読出され(ステップＳ３)、図６および図９(ａ)に示すように、この制約条件によりＤＦＧからアレイ型プロセッサ１００の順次遷移する複数段階の動作状態をスケジューリングしたＣＤＦＧがデータ生成される(ステップＳ４)。
【０１０８】
つぎに、プロセッサエレメント１０７やスイッチエレメント１０８の処理能力などが、ＣＤＦＧからＲＴＬ記述をデータ生成するための制約条件としてデータ読出され(ステップＳ５)、図１２に示すように、この制約条件によりＣＤＦＧのデータ処理にｍ／ｎｂＡＬＵ１１５，１１６などが割り付けられ、複数段階の動作状態のＲＴＬ記述がマトリクス回路部１０５と状態管理部１０３とに分離されてデータ生成される(ステップＳ６)。
【０１０９】
つぎに、ｍ／ｎｂレジスタファイル１１３，１１４やｍ／ｎｂＡＬＵ１１５，１１６のビット数などが、ＲＴＬ記述からネットリストをデータ生成するための制約条件としてデータ読出され(ステップＳ７)、図１３に示すように、この制約条件によりマトリクス回路部１０５のＲＴＬ記述から複数段階の動作状態ごとのプロセッサエレメント１０７のネットリストがｍ／ｎｂＡＬＵ１１５，１１６などのｍ／ｎｂ回路資源ごとにデータ生成される(ステップＳ８)。
【０１１０】
このように複数段階の動作状態ごとにマトリクス回路部１０５のネットリストがデータ生成されると、これに対応して状態管理部１０３のＲＴＬ記述が対応するオブジェクトコードにデータ変換されるので(ステップＳ９)、これで状態管理部１０３のオブジェクトコードがデータ生成される。
【０１１１】
つぎに、複数段階の動作状態ごとにデータ生成されたマトリクス回路部１０５のネットリストが、マトリクス配列されている複数のプロセッサエレメント１０７に複数サイクルのコンテキストごとに割り付けられ(ステップＳ１０)、このプロセッサエレメント１０７に割り付けられたネットリストが対応するオブジェクトコードにデータ変換されるので(ステップＳ１１)、これでプロセッサエレメント１０７のオブジェクトコードがデータ生成される。
【０１１２】
このようにプロセッサエレメント１０７のオブジェクトコードがデータ生成されると、これに対応してスイッチエレメント１０８のネットリストがオブジェクトコードにデータ変換される(ステップＳ１２)。これでスイッチエレメント１０８のオブジェクトコードもデータ生成されるので、状態管理部１０３とプロセッサエレメント１０７とスイッチエレメント１０８とに対応したアレイ型プロセッサ１００のオブジェクトコードが完成することになる(ステップＳ１３)。
【０１１３】
このようにデータ処理装置３００でデータ生成されたオブジェクトコードは、前述のようにアレイ型プロセッサ１００にデータ設定されるので、このアレイ型プロセッサ１００では、状態管理部１０３が外部入力されるオブジェクトコードを保持してプロセッサエレメント１０７ごとのインストラクションポインタを発生し、このインストラクションポインタでプロセッサエレメント１０７ごとにインストラクションメモリ１１１に格納されている複数の動作命令から一つが指定される。
【０１１４】
この指定された動作命令がインストラクションデコーダ１１２でデコードされ、スイッチエレメント１０８による複数のプロセッサエレメント１０７の接続関係、内部配線資源１１７によるプロセッサエレメント１０７の内部での接続関係、ｍ／ｎｂＡＬＵ１１５，１１６のデータ処理、等が制御されるので、これで本形態のアレイ型プロセッサ１００は、オブジェクトコードに対応したデータ処理を実行するハードウェアの状態となる。
【０１１５】
このような状態で、データ入力手段２０３から外部入力される一連の処理データがデータ分配部１０４でｍｂデータとｎｂデータとに分配され、上述のように接続関係とデータ処理とが制御された複数のプロセッサエレメント１０７ごとにｍｂＡＬＵ１１５とｎｂＡＬＵ１１６とでデータ処理される。
【０１１６】
本形態のアレイ型プロセッサ１００は、上述のようにオブジェクトコードに対応してプロセッサエレメント１０７ごとに“８(bit)”からなるｍｂデータと“１(bit)”からなるｎｂデータとのデータ処理を並列に実行できるので、外部入力される一連の処理データのビット数が変化しても、これをビット数の多少により的確に配分して良好な効率で並列処理することができる。
【０１１７】
また、本形態のアレイ型プロセッサ１００は、プロセッサエレメント１０７ごとに形成されているｍ／ｎｂレジスタファイル１１３，１１４が入力されるｍ／ｎｂデータを一時保持して出力するので、プロセッサエレメント１０７ごとにｍ／ｎｂＡＬＵ１１５，１１６でデータ処理されるｍ／ｎｂデータを各々専用のｍ／ｎｂレジスタファイル１１４により無駄なく一時保持することができる。
【０１１８】
しかも、本形態のアレイ型プロセッサ１００は、“ｎｂ”が“１(bit)”からなるので、ｎｂＡＬＵ１１６により最少ビットでのデータ処理を実行することができ、処理データのビット数が各種に変化しても確実にデータ処理を実行することができる。
【０１１９】
また、本形態のデータ処理システム２００は、アレイ型プロセッサ１００に処理データを入力するとき、ソースコードをデータ処理装置３００に供給してオブジェクトコードをアレイ型プロセッサ１００にデータ入力することができるので、アレイ型プロセッサ１００の動作状態を各種にリアルタイムに切り換えることができる。
【０１２０】
本形態のデータ処理システム２００では、上述のようにアレイ型プロセッサ１００はマトリクス回路部１０５と状態管理部１０３とを別個に具備しており、データ処理装置３００はアレイ型プロセッサ１００の動作記述の一連のソースコードからデータパスと有限状態マシンとを分離して一連のオブジェクトコードをデータ生成する。
【０１２１】
そして、そのデータパスとアレイ型プロセッサ１００のマトリクス回路部１０５とが対応しており、有限状態マシンと状態管理部１０３とが対応しているので、データ処理装置３００のソフトウェアとアレイ型プロセッサ１００のハードウェアとの整合性が良好である。
【０１２２】
本形態のアレイ型プロセッサ１００は、その構造および動作が従来のＣＰＵなどとは根本的に相違するので、そのオブジェクトコードの構造も従来のＣＰＵなどとは根本的に相違している。しかし、本形態のデータ処理装置３００は、前述のように一般的な手法でアレイ型プロセッサ１００の動作状態が記述されたソースコードから、アレイ型プロセッサ１００のオブジェクトコードを良好にデータ生成することができるので、本形態のアレイ型プロセッサ１００を良好に動作させることができる。
【０１２３】
特に、本形態のデータ処理装置３００は、ソースコードからＤＦＧをデータ生成して複数段階の動作状態ごとのＣＤＦＧにスケジューリングし、そのＣＤＦＧからデータ生成したネットリストを複数サイクルのコンテキストごとに割り付けるので、アレイ型プロセッサ１００のコンテキストを動作サイクルごとに順次切り換えるオブジェクトコードをデータ生成することができる。
【０１２４】
しかも、ソースコードからオブジェクトコードをデータ生成するときに有限状態マシンとデータパスとを分離するので、マトリクス回路部１０５と状態管理部１０３とを別個に具備しているアレイ型プロセッサ１００のオブジェクトコードを良好にデータ生成することができる。
【０１２５】
さらに、マトリクス回路部１０５のＲＴＬ記述からプロセッサエレメント１０７のｍ／ｎｂの回路資源のネットリストをデータ生成するので、ｍｂデータ用とｎｂデータ用とに記述内容が分別されたアレイ型プロセッサ１００のオブジェクトコードを良好にデータ生成することができる。
【０１２６】
しかも、ＲＴＬ記述の“ｘｂ”のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂＡＬＵ１１５とＺ個のｎｂＡＬＵ１１６とに割り付けるので、“ｘｂ”のデータ処理をｍ／ｎｂＡＬＵ１１５，１１６に適正な個数ずつ割り付けることができる。
【０１２７】
特に、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数を“ｎ”で除算した結果の整数“Ｚ”を算出するので、“ｘｂ”のデータ処理をビット数が多数のｍｂＡＬＵ１１５に極力割り付けることができ、余数部分のみビット数が少数のｎｂＡＬＵ１１６に割り付けることができる。しかも、上述の“ｎｂ”が“１(bit)”なので、ｍｂＡＬＵ１１５に割り付けられた“ｘｂ”のデータ処理の余数部分が何ビットであってもｎｂＡＬＵ１１６に割り付けることができる。
【０１２８】
また、連続する複数サイクルのコンテキストで処理データが連携するネットリストをマトリクス回路部１０５の一定位置のｍ／ｎｂレジスタファイル１１３，１１４に共通に割り付けるので、アレイ型プロセッサ１００の連続する複数サイクルのコンテキストで連携する処理データを一定位置のｍ／ｎｂレジスタファイル１１３，１１４にデータ保持させるオブジェクトコードをデータ生成することができる。
【０１２９】
特に、最初に複数サイクルのコンテキストごとに処理データの連携に関係なくネットリストをｍ／ｎｂレジスタファイル１１３，１１４などに割り付けてから、この割付位置を調整して処理データが連携するネットリストが割り付けられたｍ／ｎｂレジスタファイル１１３，１１４の連続する複数サイクルのコンテキストでの位置を一致させるので、連携する処理データを一定位置のｍ／ｎｂレジスタファイル１１３，１１４にデータ保持させるオブジェクトコードを所定のデータ処理でデータ生成することができる。
【０１３０】
なお、本形態のデータ処理装置３００のソースコードからオブジェクトコードをデータ生成するコンピュータプログラムはアレイ型プロセッサ１００と一対一に対応しているので、そのコンピュータプログラムがデータ格納されたＣＤ−ＲＯＭ１０８などの情報記憶媒体は一個以上のアレイ型プロセッサ１００とセットで販売することが好適である。
【０１３１】
その場合、条件記憶手段２１２の制約条件やオブジェクト記憶手段２２５のオブジェクトコードもアレイ型プロセッサ１００に対応するので、その制約条件やオブジェクトコードを構造データとしてコンピュータプログラムとともに情報記憶媒体にデータ格納することが好適である。
【０１３２】
また、アレイ型プロセッサ１００として複数種類の製品を販売するような場合、複数種類のアレイ型プロセッサ１００で共通する一つのコンピュータプログラムを一個の情報記憶媒体にデータ格納して販売し、複数種類のアレイ型プロセッサ１００を選択的に販売するときに、対応する制約条件やオブジェクトコードがデータ格納された複数種類の情報記憶媒体をともに販売することが好適である。
【０１３３】
なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態ではソースコードからオブジェクトコードをデータ生成する一連の処理動作をデータ処理装置３００が一つのコンピュータプログラムに対応して実行することを例示したが、ソースコードからＲＴＬ記述をデータ生成するデータ処理装置およびコンピュータプログラム、ＲＴＬ記述からネットリストをデータ生成するデータ処理装置およびコンピュータプログラム、ネットリストからオブジェクトコードをデータ生成するデータ処理装置およびコンピュータプログラム、を別個とすることも可能である。
【０１３４】
また、上記形態ではＲＴＬ記述の“ｘｂ”のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂＡＬＵ１１５とＺ個のｎｂＡＬＵ１１６とに割り付けるとき、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数を“ｎ”で除算した結果の整数“Ｚ”を算出することにより、“ｘｂ”のデータ処理をビット数が多数のｍｂＡＬＵ１１５に極力割り付け、余数部分のみビット数が少数のｎｂＡＬＵ１１６に割り付けることを例示した。
【０１３５】
しかし、これでは“ｎｂ”が“１(bit)”で“ｍｂ”が“３２(bit)”の場合に、“３０(bit)”のデータ処理が３０個のｎｂＡＬＵ１１６で実行されるようなことが発生する。そこで、これを解消するためには、データ処理をｍ／ｎｂＡＬＵ１１５，１１６に割り付ける所定の閾値をデータ設定し、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数が閾値より少数の場合に整数“Ｚ”を算出し、余数が閾値以上の場合は“Ｙ”に“１”を加算して“Ｚ＝０”とすることが好適である。
【０１３６】
この場合、ｍｂＡＬＵ１１５に極力割り付けられた“ｘｂ”のデータ処理の余数部分を、ビット数に対応してｍ／ｎｂＡＬＵ１１５，１１６の適切な一方に割り付けることができるので、例えば、“ｎｂ”が“１(bit)”で“ｍｂ”が“３２(bit)”の場合に、“９(bit)”以上のデータ処理はｍｂＡＬＵ１１５で実行して“８(bit)”以下のデータ処理はｎｂＡＬＵ１１６で実行するようなことが可能となる。
【０１３７】
さらに、上記形態ではアレイ型プロセッサ１００が“８(bit)”からなる“ｍｂ”と“１(bit)”からなる“ｎｂ”との二種類の回路資源を具備していることを例示したが、このような回路資源の種類の個数やビット数も各種に設定することが可能である。
【０１３８】
このような場合でも、適切な制約条件がデータ登録されることにより、データ処理装置３００はアレイ型プロセッサ１００に適切なオブジェクトコードをデータ生成することができる。例えば、アレイ型プロセッサがｍｂＡＬＵ１１５しか具備しないならば、前述の“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出し、その余数が存在しないならば“ｘｂ”のデータ処理を“ｘ＝Ｙｍ”なるＹ個のｍｂＡＬＵ１１５に割り付け、余数が存在するならば“ｘ≒(Ｙ＋１)ｍ”なる(Ｙ＋１)個のｍｂＡＬＵ１１５に割り付けることが好適である。
【０１３９】
また、上記形態ではアレイ型プロセッサ１００のプロセッサエレメント１０７がｍ／ｎｂＡＬＵ１１５，１１６でデータ処理を実行することを例示したが、これら以外にデータ処理を実行する回路資源をプロセッサエレメント１０７に形成することも可能である。
【０１４０】
例えば、少なくともマスク回路によりｍｂデータとｎｂデータとのデータ操作を実行するＤＭＵ(Data Manipulation Unit)なる回路資源をプロセッサエレメント１０７に形成することも可能であり、このようなアレイ型プロセッサ１００を本出願人は特願２００１−２６３８０４号として出願している。このような場合でも、その回路資源に対応して制約条件をデータ設定することにより、データ処理装置３００はアレイ型プロセッサ１００のオブジェクトコードを適切にデータ生成することができる。
【０１４１】
さらに、上記形態ではアレイ型プロセッサ１００がマトリクス回路部１０５に配列されたプロセッサエレメント１０７のみでデータ処理を実行することを例示したが、マトリクス回路部１０５の外側に専用の演算回路を形成することも可能である。
【０１４２】
例えば、一般に乗算器は回路規模が過大なので、マトリクス回路部１０５の外部に配置して必要によりプロセッサエレメント１０７からアクセスさせることが可能である。このような場合でも、その回路資源に対応して制約条件をデータ設定することにより、データ処理装置３００はアレイ型プロセッサ１００のオブジェクトコードを適切にデータ生成することができる。ただし、上述のようにプロセッサエレメント１０７がマトリクス回路部１０５の外部回路にアクセスするときは、これがＤＦＧをＣＤＦＧにスケジューリングするときの状態遷移の制約条件となる。
【０１４３】
さらに、上記形態では処理回路であるプロセッサエレメント１０７が演算器であるｍ／ｎｂＡＬＵ１１５，１１６からなるアレイ型プロセッサ１００を並列演算装置として例示したが、この並列演算装置を処理回路がＬＵＴ(Look Up Table)からなるＤＲＬ(Dynamic Reconfigurable Logic)とすることも可能である。
【０１４４】
上記形態のアレイ型プロセッサ１００では、プロセッサエレメント１０７にデータ設定する動作命令をデータ更新することでハードウェア構成を変更するが、ＤＲＬではＬＵＴの登録内容をデータ更新することでハードウェア構成を変更するので、これを実現するオブジェクトコードをデータ処理装置３００でデータ生成することが可能である。
【０１４５】
また、上記形態ではスイッチエレメント１０８のインストラクションメモリが隣接するプロセッサエレメント１０７のインストラクションメモリ１１１で兼用されており、状態管理部１０３がプロセッサエレメント１０７とスイッチエレメント１０８との一組のインストラクションポインタを対応するプロセッサエレメント１０７のインストラクションメモリ１１１に供給することを例示した。
【０１４６】
しかし、プロセッサエレメント１０７のインストラクションメモリ１１１とは別個にスイッチエレメント１０８が自身専用のインストラクションメモリを具備し、状態管理部１０３がプロセッサエレメント１０７とスイッチエレメント１０８とのインストラクションポインタを対応するプロセッサエレメント１０７とスイッチエレメント１０８とのインストラクションメモリ１１１等に別個に供給することも可能である。
【０１４７】
また、プロセッサエレメント１０７のインストラクションメモリをスイッチエレメント１０８のインストラクションメモリで兼用し、状態管理部１０３がプロセッサエレメント１０７とスイッチエレメント１０８との一組のインストラクションポインタを対応するスイッチエレメント１０８のインストラクションメモリに供給することも可能である。
【０１４８】
さらに、上記形態ではアレイ型プロセッサ１００に状態管理部１０３が一個のみ形成されていることを例示したが、これを複数としてプロセッサエレメント１０７を所定個数ずつ管理させることも可能である。このような場合、複数の状態管理部１０３を代表する一個が統合管理することや、複数の状態管理部１０３を統合管理する上位管理部(図示せず)を形成することが好適である。
【０１４９】
また、上記形態では連続する複数サイクルのコンテキストで処理データが連携するネットリストをマトリクス回路部１０５の一定位置のｍ／ｎｂレジスタファイル１１３，１１４に共通に割り付けるため、最初に複数サイクルのコンテキストごとに処理データの連携に関係なくネットリストをｍ／ｎｂレジスタファイル１１３，１１４などに割り付けてから、この割付位置を調整して処理データが連携するネットリストが割り付けられたｍ／ｎｂレジスタファイル１１３，１１４の連続する複数サイクルのコンテキストでの位置を一致させることを例示した。
【０１５０】
しかし、最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるｍ／ｎｂレジスタファイル１１３，１１４のマトリクス回路部１０５での位置を固定してから、他のネットリストを他のｍ／ｎｂレジスタファイル１１３，１１４などに複数サイクルのコンテキストごとに割り付けることも可能である。
【０１５１】
また、最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるｍ／ｎｂレジスタファイル１１３，１１４のマトリクス回路部１０５での相対位置を設定してから、この相対位置を維持したまま他のネットリストを他のｍ／ｎｂレジスタファイル１１３，１１４などに複数サイクルのコンテキストごとに割り付けることも可能である。
【０１５２】
これらの場合、コンテキストごとの回路資源の使用範囲を削減することができるので、図１７(ａ)に示すように、マトリクス回路部１０５に配列されているプロセッサエレメント１０７が少数でもコンテキストごとにネットリストを割り付けることが可能となる。
【０１５３】
なお、同図(ｂ)に示すように、従来のＦＰＧＡ(Field Programmable Gate Array)やＡＳＩＣ(Application Specific Integrated Circuit)では、上述のような複数サイクルのコンテキストごとのネットリストを一面の回路資源に割り付けることになるので、多数の専用の回路資源が必要であり、一度形成したハードウェアを変更できないのでデータ処理の汎用性もない。
【０１５４】
しかし、本形態のアレイ型プロセッサ１００では、オブジェクトコードによりハードウェアを変更できるのでデータ処理の汎用性が良好であり、一連のデータ処理を複数サイクルのコンテキストごとに時分割に実行するので、一面に配列された回路資源の回路規模が削減されている。
【０１５５】
さらに、上記形態では状態管理部１０３で管理される順次遷移する複数段階の動作状態とマトリクス回路部１０５で順次切り換えられる動作サイクルごとのコンテキストとが一対一に対応することを例示したが、例えば、制約条件により複数段階の動作状態から一つのコンテキストに割り付けられる複数を検出し、この検出された複数の動作状態を一つのコンテキストに割り付けることも可能である。
【０１５６】
例えば、図１５に示すように、連続する二つのコンテキストに割り付けられた連続する二つの動作状態で、ｍ／ｎｂレジスタファイル１１３，１１４の位置は共通しているがｍ／ｎｂＡＬＵ１１５，１１６の位置が重複していない場合、図１８に示すように、その連続する二つの動作状態は一つのコンテキストに割り付けることが可能である。
【０１５７】
より具体的には、前述のように動作状態のスケジューリングは複数種類の制約条件に対応して実行され、メモリアクセスなどが発生した場合には割り付けるｍ／ｎｂＡＬＵ１１５，１１６の割付個数に関係なく動作状態が移行するので、図１９(ａ)に示すように、ｍ／ｎｂＡＬＵ１１５，１１６の割付個数が少数の動作状態が発生することがある。このようにデータ生成された複数の動作状態を複数のコンテキストに一対一に割り付けると、あるコンテキストではアレイ型プロセッサ１００に配列されているｍ／ｎｂＡＬＵ１１５，１１６の極一部しか動作しない状態が発生する。
【０１５８】
そこで、連続する複数の動作状態でｍ／ｎｂＡＬＵ１１５，１１６の割付個数を順次積算し、その積算個数が所定の許容個数を超過するごとにコンテキストを移行すれば、同図(ｂ)に示すように、複数のコンテキストの各々に極力多数のｍ／ｎｂＡＬＵ１１５，１１６を割り付けることができる。
【０１５９】
例えば、第一から第三の動作状態が第一のコンテキストに割り付けられ、第五および第六の動作状態が第三のコンテキストに割り付けられた場合、そのオブジェクトプログラムに対応して動作するアレイ型プロセッサ１００では、図２０に示すように、第一の動作サイクルでは第一のコンテキストの第一の動作状態のデータ処理が実行され、第二の動作サイクルでは第一のコンテキストの第二の動作状態のデータ処理が実行され、第三の動作サイクルでは第一のコンテキストの第三の動作状態のデータ処理が実行される。
【０１６０】
第四の動作サイクルでは第一のコンテキストが第二のコンテキストに切り換えられて第四の動作状態のデータ処理が実行され、第五の動作サイクルでは第二のコンテキストが第三のコンテキストに切り換えられて第五の動作状態のデータ処理が実行される。
【０１６１】
上述のように複数の動作状態を一つのコンテキストに割り付けると、アレイ型プロセッサ１００でのデータ処理の所要時間は一つの動作状態を一つのコンテキストに割り付けた場合と同一であるが、オブジェクトコードにデータ設定されるコンテキストの個数が削減されるので、オブジェクトコードのデータ容量を圧縮することができる。
【０１６２】
さらに、アレイ型プロセッサ１００のオブジェクトコードを一時保持するコードメモリ１０２の記憶容量も削減することができ、状態管理部１０３によるマトリクス回路部１０５のコンテキストの切換回数も削減できるので、その消費電力も縮小することができる。
【０１６３】
また、上記には一つのコンテキストに連続する二つの動作状態を割り付けることを例示したが、二つ以上の動作状態を割り付けることも可能であり、図２１および図２２に示すように、連続しない複数の動作状態を割り付けることも可能である。この場合は、状態管理部１０３によるマトリクス回路部１０５のコンテキストの切換回数は削減できない場合もあるが、オブジェクトコードにデータ設定されるコンテキストの個数は削減することができる。
【０１６４】
さらに、上記形態ではデータ処理装置３００でデータ生成されたオブジェクトコードがアレイ型プロセッサ１００に一時保持されることを例示したが、例えば、データ処理装置３００がデータ生成するオブジェクトコードに対応してアレイ型プロセッサ１００がリアルタイムに動作することも不可能ではない。
【０１６５】
また、上記形態ではコードメモリ１０２に一時保持されたオブジェクトコードに対応して、状態管理部１０３が動作サイクルごとにマトリクス回路部１０５のコンテキストを切換制御することを例示したが、マトリクス回路部１０５が複数のコンテキストをデータ記憶して動作サイクルごとに一つずつ対応動作を実行することも可能である。
【０１６６】
このとき、状態管理部１０３はマトリクス回路部１０５にデータ記憶された複数のコンテキストの全部を複数サイクルごとにデータ更新することも可能であるが、マトリクス回路部１０５がデータ記憶した所定個数のコンテキストの一つで対応動作を実行している最中に、対応動作が実行されたコンテキストを状態管理部１０３が新規のコンテキストにデータ更新することも可能である。この場合、マトリクス回路部１０５は所定個数のコンテキストしかデータ保持しないが、コンテキストの対応動作を個数に制限なく連続的に実行することができる。
【０１６７】
例えば、図２３に示すように、マトリクス回路部１０５が第一から第六のコンテキストをデータ保持して順番にデータ処理を実行する場合、第四のコンテキストのデータ処理を実行しているときには、状態管理部１０３はデータ処理が終了した第一から第三のコンテキストをデータ更新することができる。
【０１６８】
ただし、図２２に示すように、一つのコンテキストを複数の動作サイクルで繰り返し使用するような場合もあるので、例えば、図２４に示すように、マトリクス回路部１０５がデータ保持した第一から第六のコンテキストのデータ処理を順番に実行してから、第一から第三のコンテキストのデータ処理を再度実行するような場合には、状態管理部１０３はデータ処理が終了した第四から第五のコンテキストをデータ更新することができる。
【０１６９】
上述のような動作をアレイ型プロセッサ１００に実行させるためには、マトリクス回路部１０５がデータ記憶した所定個数のコンテキストの一つで対応動作を実行している最中に、対応動作が実行されたコンテキストを状態管理部１０３が新規のコンテキストにデータ更新するように、データ処理装置３００がＣＤＦＧをデータ生成すれば、このＣＤＦＧからデータ生成されたオブジェクトコードに対応してアレイ型プロセッサ１００に上述の動作を実行させることができる。
【０１７０】
さらに、上記形態ではＲＡＭ３０４等に格納されているコンピュータプログラムに対応してＣＰＵ３０１が動作することにより、データ処理装置３００の各種機能として各種手段が論理的に実現されることを例示した。しかし、このような各種手段の各々を固有のハードウェアとして形成することも可能であり、一部をソフトウェアとしてＲＡＭ３０４等に格納するとともに一部をハードウェアとして形成することも可能である。
【０１７１】
【発明の効果】
本発明のデータ処理装置では、並列演算装置の少なくとも物理構造と物理特性とに対応した制約条件が事前にデータ登録されており、データ入力される並列演算装置の動作記述のソースコードから制約条件により並列演算装置のコンテキストを動作サイクルごとに順次切り換える一連のオブジェクトコードをデータ生成し、このデータ生成された一連のオブジェクトコードをデータ出力することにより、
並列演算装置の動作記述のソースコードから、並列演算装置のコンテキストを動作サイクルごとに順次切り換えるオブジェクトコードをデータ生成することができる。
【０１７２】
また、本発明の他の形態としては、制約条件により一連のソースコードから一連のオブジェクトコードをデータ生成するときにマトリクス回路部に対応したデータパスと状態管理部に対応した有限状態マシンとを分離することにより、
並列演算装置のマトリクス回路部と状態管理部とに別個に対応したオブジェクトコードをデータ生成することができる。
【０１７３】
また、一連のソースコードを言語解析してＤＦＧをデータ生成し、このデータ生成されたＤＦＧから制約条件により複数段階の動作状態をスケジューリングしたＣＤＦＧをデータ生成することにより、
並列演算装置の動作記述のソースコードから、その順次遷移する複数段階の動作状態をスケジューリングしたＣＤＦＧをデータ生成することができる。
【０１７４】
また、マトリクス回路部がデータ記憶した所定個数のコンテキストの一つで対応動作を実行している最中に対応動作が実行されたコンテキストを状態管理部が新規のコンテキストにデータ更新するようにＣＤＦＧをデータ生成することにより、
このＣＤＦＧからデータ生成されたオブジェクトコードに対応して並列演算装置を動作させると、マトリクス回路部がオブジェクトコードの多数のコンテキストを所定個数までデータ記憶して対応動作を順次実行している最中に、その対応動作が実行されたコンテキストを状態管理部が新規のコンテキストにデータ更新させることができる。
【０１７５】
また、データ生成されたＣＤＦＧから制約条件により複数段階の動作状態のＲＴＬ記述をマトリクス回路部と状態管理部とに分離してデータ生成することにより、
並列演算装置のマトリクス回路部と状態管理部とに別個に対応したＲＴＬ記述をデータ生成することができる。
【０１７６】
また、データ生成されたマトリクス回路部のＲＴＬ記述から複数段階の動作状態ごとに制約条件により処理回路のネットリストをデータ生成することにより、並列演算装置の処理回路のネットリストを順次遷移する複数段階の動作状態ごとにデータ生成することができる。
【０１７７】
また、データ生成されたマトリクス回路部のＲＴＬ記述から複数段階の動作状態ごとに制約条件により処理回路の複数種類の回路資源のネットリストをデータ生成することにより、
並列演算装置の処理回路のネットリストをビット数の相違する複数種類の回路資源ごとにデータ生成することができる。
【０１７８】
また、複数段階の動作状態に対応した状態管理部のオブジェクトコードが事前にデータ登録されており、データ生成されたマトリクス回路部のネットリストに対応してデータ生成された状態管理部のＲＴＬ記述をオブジェクトコードにデータ変換し、このデータ変換された状態管理部のオブジェクトコードをデータ出力することにより、
状態管理部のオブジェクトコードをマトリクス回路部のネットリストに対応してデータ生成することができる。
【０１７９】
また、ＲＴＬ記述から制約条件により処理回路のｍ／ｎｂ回路資源のネットリストをデータ生成することにより、
並列演算装置の処理回路のネットリストをｍ／ｎｂ回路資源ごとにデータ生成することができる。
【０１８０】
また、ＲＴＬ記述の“ｘｂ”のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂ回路資源とＺ個のｎｂ回路資源とに割り付けることにより、
“ｘｂ”のデータ処理をｍ／ｎｂ回路資源に適正な個数ずつ割り付けることができる。
【０１８１】
また、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数を“ｎ”で除算した結果の整数“Ｚ”を算出することにより、
“ｘｂ”のデータ処理をビット数が多数のｍｂ回路資源に極力割り付けることができ、余数部分のみビット数が少数のｎｂ回路資源に割り付けることができる。
【０１８２】
また、余数が所定の閾値より少数の場合に整数“Ｚ”を算出して余数が閾値以上の場合は“Ｙ”に“１”を加算して“Ｚ＝０”とすることにより、
ｍｂ回路資源に極力割り付けられた“ｘｂ”のデータ処理の余数部分を、ビット数に対応してｍ／ｎｂ回路資源の適切な一方に割り付けることができる。
【０１８３】
また、データ登録されている制約条件の“ｎｂ”が“１(bit)”からなることにより、
ｍｂ回路資源に割り付けられた“ｘｂ”のデータ処理の余数部分が何ビットであってもｎｂ回路資源に割り付けることができる。
【０１８４】
また、処理回路の各種のオブジェクトコードも事前にデータ登録されており、複数段階の動作状態ごとにデータ生成されたネットリストをマトリクス配列されている複数の処理回路に複数サイクルのコンテキストごとに割り付け、この処理回路に割り付けられたネットリストを対応するオブジェクトコードにデータ変換することにより、
並列演算装置の複数の処理回路のオブジェクトコードを複数サイクルのコンテキストごとにデータ生成することができる。
【０１８５】
また、配線回路のオブジェクトコードも事前にデータ登録されており、データ変換された処理回路のオブジェクトコードに対応して配線回路のネットリストを対応するオブジェクトコードにデータ変換することにより、
並列演算装置の複数の処理回路の接続関係を個々に切換制御する複数の配線回路のオブジェクトコードもデータ生成することができる。
【０１８６】
また、連続する複数サイクルのコンテキストで処理データが連携するネットリストをマトリクス回路部の一定位置のレジスタファイルに共通に割り付けることにより、
並列演算装置の連続する複数サイクルのコンテキストで連携する処理データを一定位置のレジスタファイルに一時保持させるオブジェクトコードをデータ生成することができる。
【０１８７】
また、最初に複数サイクルのコンテキストごとに処理データの連携に関係なくネットリストをレジスタファイルなどに割り付けてから、この割付位置を調整して処理データが連携するネットリストが割り付けられたレジスタファイルの連続する複数サイクルのコンテキストでの位置を一致させることにより、
また、最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるレジスタファイルのマトリクス回路部での位置を固定してから、他のネットリストを他のレジスタファイルなどに複数サイクルのコンテキストごとに割り付けることにより、
また、最初に複数サイクルのコンテキストで処理データが連携するネットリストが共通に割り付けられるレジスタファイルのマトリクス回路部での相対位置を設定してから、この相対位置を維持したまま他のネットリストを他のレジスタファイルなどに複数サイクルのコンテキストごとに割り付けることにより、
連携する処理データを一定位置のレジスタファイルに一時保持させるオブジェクトコードを所定のデータ処理でデータ生成することができる。
【０１８８】
また、順次遷移する複数段階の動作状態から制約条件により一つのコンテキストに割り付けられる複数を検出し、この検出された複数の動作状態を一つのコンテキストに割り付けることにより、
複数の動作状態を一つのコンテキストとして並列演算装置に一度にデータ設定することができる。
【０１８９】
また、遷移段階が連続している複数の動作状態を検出することにより、
連続する複数の動作状態を一つのコンテキストとして並列演算装置にデータ設定することができる。
【０１９０】
本発明の第一の並列演算装置では、本発明のデータ処理装置でデータ生成されたオブジェクトコードがデータ格納されており、そのオブジェクトコードに対応して動作サイクルごとにコンテキストが順次切り換わり、この順次切り換わるコンテキストに対応してマトリクス配列されている複数の処理回路が個々に設定自在なデータ処理で並列動作することにより、
本発明のデータ処理装置でデータ生成されてデータ格納されたオブジェクトコードに対応して動作サイクルごとに複数の処理回路を並列動作させることができる。
【０１９１】
本発明の第二の並列演算装置では、本発明のデータ処理装置でデータ生成された外部入力され、そのオブジェクトコードに対応して動作サイクルごとにコンテキストが順次切り換わり、この順次切り換わるコンテキストに対応してマトリクス配列されている複数の処理回路が個々に設定自在なデータ処理で並列動作することにより、
本発明のデータ処理装置でデータ生成されて外部入力されるオブジェクトコードに対応して動作サイクルごとに複数の処理回路を並列動作させることができる。
【０１９２】
本発明の第一のデータ処理システムでは、本発明のデータ処理装置でデータ生成されたオブジェクトコードが本発明の並列演算装置に外部入力されることにより、
データ処理装置に外部入力されるソースコードに対応して並列演算装置に順次切り換わる複数サイクルのコンテキストで並列演算を実行させることができる。
【０１９３】
本発明の第二のデータ処理システムでは、データ処理装置がソースコードからオブジェクトコードをデータパスと有限状態マシンとに分離してデータ生成し、そのデータパスと並列演算装置のマトリクス回路部とが対応しているとともに有限状態マシンと状態管理部とが対応していることにより、
並列演算装置のハードウェア構造に対応したソフトウェア構造にオブジェクトコードをデータ処理装置でデータ生成することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のデータ処理システムの論理構造を示す模式的なブロック図である。
【図２】データ処理装置の論理構造を示す模式的なブロック図である。
【図３】データ処理装置の物理構造を示すブロック図である。
【図４】ソースコードの記述内容と並列演算装置であるアレイ型プロセッサのハードウェアとの対応関係を示す模式図である。
【図５】 (ａ)はアレイ型プロセッサの全体構造を示す模式的なブロック図、(ｂ)は処理回路であるプロセッサエレメントの内部構造を示す模式的なブロック図である。
【図６】ＣＤＦＧの状態遷移とアレイ型プロセッサのコンテキスト切換との対応関係を示す模式図である。
【図７】ソースコードの具体例を示す模式図である。
【図８】ＤＦＧの具体例を示す模式図である。
【図９】 (ａ)は本形態のアレイ型プロセッサのＣＤＦＧの具体例を示す模式図、(ｂ)は従来のアレイ型プロセッサのＣＤＦＧの具体例を示す模式図である。
【図１０】他のソースコードの具体例を示す模式図である。
【図１１】他のＣＤＦＧの具体例を示す模式図である。
【図１２】ＣＤＦＧのデータ処理に回路資源が割り付けられた状態を示す模式図である。
【図１３】“ｘｂ”のデータ処理が“ｍ／ｎｂ”の回路資源に割り付けられる状態を示す模式図である。
【図１４】連続する二つのコンテキストごとにネットリストが割り付けられた状態を示す模式図である。
【図１５】連続する二つのコンテキストのネットリストが連携された状態を示すを示す模式図である。
【図１６】データ処理装置によるデータ処理方法を示すフローチャートである。
【図１７】 (ａ)は本形態のアレイ型プロセッサの二つのコンテキストにネットリストが割り付けられた状態を示す模式図、(ｂ)は従来の並列演算装置の一面にネットリストが割り付けられた状態を示す模式図である。
【図１８】連続する二つの動作状態のネットリストが一つのコンテキストに割り付けられた状態を示す模式図である。
【図１９】ｍ／ｎｂＡＬＵの割付個数による動作状態とコンテキストとの対応関係を示す模式図である。
【図２０】連続する複数の動作状態が一つのコンテキストに割り付けられた状態を示す模式図である。
【図２１】ｍ／ｎｂＡＬＵの割付個数による動作状態とコンテキストとの対応関係を示す模式図である。
【図２２】連続しない複数の動作状態が一つのコンテキストに割り付けられた状態を示す模式図である。
【図２３】連続する複数のコンテキストの一つがアクティブな状態を示す模式図である。
【図２４】連続する複数のコンテキストがアクティブな状態を示す模式図である。
【符号の説明】
１００ アレイ型プロセッサ
１０３ 状態管理部
１０７ プロセッサエレメント
１０８ スイッチエレメント
１１３ ｍｂ回路資源であるｍｂレジスタファイル
１１４ ｎｂ回路資源であるｎｂレジスタファイル
１１５ ｍｂ回路資源であるｍｂＡＬＵ
１１６ ｎｂ回路資源であるｎｂＡＬＵ
２００ データ処理システム２００
２０１ ソース供給手段
２０２ オブジェクト供給手段
２０３ データ入力手段
２１１ ソース入力手段２１１２１１
２１２ 条件記憶手段
２１３ オブジェクト生成手段
２１４ オブジェクト出力手段
２２１ グラフ生成手段
２２２ スケジュール生成手段
２２３ 記述生成手段
２２４ リスト生成手段
２２５ オブジェクト記憶手段
２２６ 状態変換手段
２２７ 処理配置手段
２２８ コード変換手段
２２９ 配線変換手段
３００ データ処理装置
３０１ コンピュータの主体であるＣＰＵ
３０３ 情報記憶媒体であるＲＯＭ
３０４ 情報記憶媒体であるＲＡＭ
３０５ 情報記憶媒体であるＨＤＤ
３０６ 情報記憶媒体であるＦＤ
３０８ 情報記憶媒体であるＣＤ−ＲＯＭ
Claims (20)
- 処理データのビット数が相互に相違する複数種類の回路資源を各々が具備していて個々にデータ設定される動作命令に対応してデータ処理を個々に実行する複数の処理回路と個々にデータ設定される動作命令に対応して複数の前記処理回路の接続関係を個々に切換制御する複数の配線回路とがマトリクス配列されている並列演算装置のＲＴＬ記述から前記回路資源のネットリストをデータ生成するデータ処理装置であって、
前記並列演算装置の少なくとも物理構造と物理特性とに対応した制約条件が事前にデータ登録されている条件記憶手段と、
前記並列演算装置のＲＴＬ記述がデータ入力される記述入力手段と、
この記述入力手段にデータ入力された前記ＲＴＬ記述から前記制約条件により前記処理回路の複数種類の回路資源のネットリストをデータ生成するリスト生成手段と、
このリスト生成手段でデータ生成された前記ネットリストをデータ出力するリスト出力手段と、を具備するデータ処理装置。 - 前記並列演算装置は、複数の前記処理回路と複数の前記配線回路とがマトリクス配列されているマトリクス回路部と、前記マトリクス回路部のコンテキストを動作サイクルごとに順次切り換える状態管理部と、を別個に具備し、
複数段階の前記動作状態に対応した前記状態管理部の各種の前記オブジェクトコードが事前にデータ登録されたオブジェクト記憶手段と、
前記リスト生成手段でデータ生成された前記マトリクス回路部のネットリストに対応して前記記述生成手段でデータ生成された前記状態管理部のＲＴＬ記述を対応する前記オブジェクトコードにデータ変換する状態変換手段と、
この状態変換手段でデータ変換された前記状態管理部の前記オブジェクトコードをデータ出力するオブジェクト出力手段と、を具備する請求項１に記載のデータ処理装置。 - 前記並列演算装置は、複数の前記処理回路の各々に処理データがｍｂ(m-(bit):“ｍ”は“２”以上の所定の自然数)データのｍｂ回路資源とｎｂ(n-(bit):“ｎ”は“ｍ”より少数の所定の自然数)データのｎｂ回路資源とを具備し、
前記リスト生成手段は、前記ＲＴＬ記述から前記制約条件により前記処理回路のｍ／ｎｂ回路資源のネットリストをデータ生成する請求項１又は２に記載のデータ処理装置。 - 前記リスト生成手段は、前記ＲＴＬ記述の“ｘｂ(ｘ-(bit):“ｘ”は“ｍ”より多数の所定の自然数)”のデータ処理をｘ＝Ｙｍ＋Ｚｎ(“Ｙ”と“Ｚ”とは所定の自然数)なるＹ個のｍｂ回路資源とＺ個のｎｂ回路資源とに割り付ける請求項３に記載のデータ処理装置。
- 前記リスト生成手段は、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出してから、その余数を“ｎ”で除算した結果の整数“Ｚ”を算出する請求項４に記載のデータ処理装置。
- 前記リスト生成手段は、前記余数が所定の閾値より少数の場合に前記整数“Ｚ”を算出し、前記余数が前記閾値以上の場合は前記“Ｙ”に“１”を加算して“Ｚ＝０”とする請求項５に記載のデータ処理装置。
- 前記条件記憶手段にデータ登録されている前記制約条件の“ｎｂ”が“１(bit)”からなる請求項４ないし６の何れか一項に記載のデータ処理装置。
- 前記オブジェクト記憶手段は、前記処理回路の各種の前記オブジェクトコードも事前にデータ登録されており、前記リスト生成手段でデータ生成された前記ネットリストを前記制約条件によりマトリクス配列されている複数の前記処理回路に複数サイクルの前記コンテキストごとに割り付ける処理配置手段と、
この処理配置手段で前記処理回路に割り付けられた前記ネットリストを対応する前記オブジェクトコードにデータ変換するコード変換手段と、を具備する請求項１ないし７の何れか一項に記載のデータ処理装置。 - 前記オブジェクト記憶手段は、前記配線回路の各種の前記オブジェクトコードも事前にデータ登録されており、前記コード変換手段でデータ変換された前記処理回路のオブジェクトコードに対応して前記配線回路の前記ネットリストを前記オブジェクトコードにデータ変換する配線変換手段と、を具備する請求項８に記載のデータ処理装置。
- 順次遷移する複数段階の前記動作状態から前記制約条件により一つの前記コンテキストに割り付けられる複数を検出する状態検出手段と、
この状態検出手段で検出された複数の前記動作状態を一つの前記コンテキストに割り付ける状態合成手段と、を具備する請求項１ないし９の何れか一項に記載のデータ処理装置。 - 前記状態検出手段は遷移段階が連続している複数の前記動作状態を検出する請求項１０に記載のデータ処理装置。
- 個々にデータ設定される動作命令に対応してデータ処理を個々に実行する複数の処理回路がマトリクス配列されており、コード格納手段にデータ格納されているオブジェクトコードに対応して動作する並列演算装置であって、
前記コード格納手段に請求項２ないし８の何れか一項に記載のデータ処理装置でデータ生成されたオブジェクトコードがデータ格納されている並列演算装置。 - 個々にデータ設定される動作命令に対応してデータ処理を個々に実行する複数の処理回路がマトリクス配列されており、オブジェクト入力手段に外部入力されるオブジェクトコードに対応して動作する並列演算装置であって、
前記オブジェクト入力手段に請求項２ないし８の何れか一項に記載のデータ処理装置でデータ生成されたオブジェクトコードが外部入力される並列演算装置。 - 請求項２ないし８の何れか一項に記載のデータ処理装置と、このデータ処理装置でデータ生成されたオブジェクトコードが外部入力される請求項１３に記載の並列演算装置と、を具備するデータ処理システム。
- 個々にデータ設定される動作命令に対応してデータ処理を個々に実行する複数の処理回路と個々にデータ設定される動作命令に対応して複数の前記処理回路の接続関係を個々に切換制御する複数の配線回路とがマトリクス配列されている並列演算装置の動作記述の一連のソースコードから複数の前記処理回路と複数の前記配線回路との順次切り換わる動作サイクルごとの前記動作命令からなるコンテキストを少なくとも内包した一連のオブジェクトコードをデータ生成するデータ処理装置であって、
前記並列演算装置の少なくとも物理構造と物理特性とに対応した制約条件が事前にデータ登録されている条件記憶手段と、
前記ソースコードがデータ入力されるソース入力手段と、
このソース入力手段にデータ入力された前記ソースコードから前記制約条件により順次切り換わる動作サイクルごとの前記コンテキストに対応した順次遷移する複数段階の動作状態を検出して前記オブジェクトコードをデータ生成するオブジェクト生成手段と、
このオブジェクト生成手段でデータ生成された前記オブジェクトコードをデータ出力するオブジェクト出力手段と、
前記オブジェクト生成手段は、前記ソースコードを言語解析してＤＦＧ(Data Flow Graph)をデータ生成するグラフ生成手段と、このグラフ生成手段でデータ生成されたＤＦＧから前記制約条件により複数段階に順次遷移する前記動作状態をスケジューリングしたＣＤＦＧ(Control DFG)をデータ生成するスケジュール生成手段と、
前記並列演算装置は、複数の前記処理回路と複数の前記配線回路とがマトリクス配列されているマトリクス回路部と、前記マトリクス回路部のコンテキストを動作サイクルごとに順次切り換える状態管理部と、を別個に具備し、
前記スケジュール生成手段でデータ生成された前記ＣＤＦＧから前記制約条件により複数段階の前記動作状態のＲＴＬ(Register Transfer Level)記述を前記マトリクス回路部と前記状態管理部とに分離してデータ生成する記述生成手段を有し、
前記並列演算装置は、複数の前記処理回路の各々が処理データのビット数が相互に相違する複数種類の回路資源を具備し、
前記オブジェクト生成手段は、前記記述生成手段でデータ生成された前記マトリクス回路部のＲＴＬ記述から前記制約条件により複数段階の前記動作状態ごとに前記処理回路の複数種類の回路資源のネットリストをデータ生成するリスト生成手段を有し、
複数段階の前記動作状態に対応した前記状態管理部の各種の前記オブジェクトコードが事前にデータ登録されたオブジェクト記憶手段と、
前記リスト生成手段でデータ生成された前記マトリクス回路部のネットリストに対応して前記記述生成手段でデータ生成された前記状態管理部のＲＴＬ記述を対応する前記オブジェクトコードにデータ変換する状態変換手段と、
この状態変換手段でデータ変換された前記状態管理部の前記オブジェクトコードをデータ出力するオブジェクト出力手段と、を具備しているデータ処理装置。 - 個々にデータ設定される動作命令に対応してデータ処理を個々に実行する複数の処理回路と個々にデータ設定される動作命令に対応して複数の前記処理回路の接続関係を個々に切換制御する複数の配線回路とがマトリクス配列されている並列演算装置の動作記述の一連のソースコードから複数の前記処理回路と複数の前記配線回路との順次切り換わる動作サイクルごとの前記動作命令からなるコンテキストを少なくとも内包した一連のオブジェクトコードをデータ生成するデータ処理装置であって、
前記並列演算装置の少なくとも物理構造と物理特性とに対応した制約条件が事前にデータ登録されている条件記憶手段と、
前記ソースコードがデータ入力されるソース入力手段と、
このソース入力手段にデータ入力された前記ソースコードから前記制約条件により順次切り換わる動作サイクルごとの前記コンテキストに対応した順次遷移する複数段階の動作状態を検出して前記オブジェクトコードをデータ生成するオブジェクト生成手段と、
このオブジェクト生成手段でデータ生成された前記オブジェクトコードをデータ出力するオブジェクト出力手段と、
前記オブジェクト生成手段は、前記ソースコードを言語解析してＤＦＧ(Data Flow Graph)をデータ生成するグラフ生成手段と、このグラフ生成手段でデータ生成されたＤＦＧから前記制約条件により複数段階に順次遷移する前記動作状態をスケジューリングしたＣＤＦＧ(Control DFG)をデータ生成するスケジュール生成手段と、
前記並列演算装置は、複数の前記処理回路と複数の前記配線回路とがマトリクス配列されているマトリクス回路部と、前記マトリクス回路部のコンテキストを動作サイクルごとに順次切り換える状態管理部と、を別個に具備し、
前記スケジュール生成手段でデータ生成された前記ＣＤＦＧから前記制約条件により複数段階の前記動作状態のＲＴＬ(Register Transfer Level)記述を前記マトリクス回路部と前記状態管理部とに分離してデータ生成する記述生成手段を有し、
前記並列演算装置は、複数の前記処理回路の各々が処理データのビット数が相互に相違する複数種類の回路資源を具備し、
前記オブジェクト生成手段は、前記記述生成手段でデータ生成された前記マトリクス回路部のＲＴＬ記述から前記制約条件により複数段階の前記動作状態ごとに前記処理回路の複数種類の回路資源のネットリストをデータ生成するリスト生成手段を有し、
前記並列演算装置は、複数の前記処理回路の各々に処理データがｍｂ(m-(bit):“ｍ”は“２”以上の所定の自然数)データのｍｂ回路資源とｎｂ(n-(bit):“ｎ”は“ｍ”より少数の所定の自然数)データのｎｂ回路資源とを具備しており、前記リスト生成手段は、前記ＲＴＬ記述から前記制約条件により前記処理回路のｍ／ｎｂ回路資源のネットリストをデータ生成するデータ処理装置。 - 個々にデータ設定される動作命令に対応してデータ処理を個々に実行する複数の処理回路と個々にデータ設定される動作命令に対応して複数の前記処理回路の接続関係を個々に切換制御する複数の配線回路とがマトリクス配列されている並列演算装置の動作記述の一連のソースコードから複数の前記処理回路と複数の前記配線回路との順次切り換わる動作サイクルごとの前記動作命令からなるコンテキストを少なくとも内包した一連のオブジェクトコードをデータ生成するデータ処理装置であって、
前記並列演算装置の少なくとも物理構造と物理特性とに対応した制約条件が事前にデータ登録されている条件記憶手段と、
前記ソースコードがデータ入力されるソース入力手段と、
このソース入力手段にデータ入力された前記ソースコードから前記制約条件により順次切り換わる動作サイクルごとの前記コンテキストに対応した順次遷移する複数段階の動作状態を検出して前記オブジェクトコードをデータ生成するオブジェクト生成手段と、
このオブジェクト生成手段でデータ生成された前記オブジェクトコードをデータ出力するオブジェクト出力手段と、
前記オブジェクト生成手段は、前記ソースコードを言語解析してＤＦＧ(Data Flow Graph)をデータ生成するグラフ生成手段と、このグラフ生成手段でデータ生成されたＤＦＧから前記制約条件により複数段階に順次遷移する前記動作状態をスケジューリングしたＣＤＦＧ(Control DFG)をデータ生成するスケジュール生成手段と、
前記並列演算装置は、複数の前記処理回路と複数の前記配線回路とがマトリクス配列されているマトリクス回路部と、前記マトリクス回路部のコンテキストを動作サイクルごとに順次切り換える状態管理部と、を別個に具備し、
前記スケジュール生成手段でデータ生成された前記ＣＤＦＧから前記制約条件により複数段階の前記動作状態のＲＴＬ(Register Transfer Level)記述を前記マトリクス回路部と前記状態管理部とに分離してデータ生成する記述生成手段を有し、
前記並列演算装置は、複数の前記処理回路の各々が処理データのビット数が相互に相違する複数種類の回路資源を具備し、
前記オブジェクト生成手段は、前記記述生成手段でデータ生成された前記マトリクス回路部のＲＴＬ記述から前記制約条件により複数段階の前記動作状態ごとに前記処理回路の複数種類の回路資源のネットリストをデータ生成するリスト生成手段を有し、
複数段階の前記動作状態に対応した前記状態管理部の各種の前記オブジェクトコードが事前にデータ登録されたオブジェクト記憶手段と、
前記リスト生成手段でデータ生成された前記ネットリストを前記制約条件によりマトリクス配列されている複数の前記処理回路に複数サイクルの前記コンテキストごとに割り付ける処理配置手段と、
この処理配置手段で前記処理回路に割り付けられた前記ネットリストを対応する前記オブジェクトコードにデータ変換するコード変換手段と、を具備しているデータ処理装置。 - 個々にデータ設定される動作命令に対応してデータ処理を個々に実行する複数の処理回路と個々にデータ設定される動作命令に対応して複数の前記処理回路の接続関係を個々に切換制御する複数の配線回路とがマトリクス配列されている並列演算装置のＣＤＦＧをソースコードからデータ生成するデータ処理装置であって、
前記並列演算装置の少なくとも物理構造と物理特性とに対応した制約条件が事前にデータ登録されている条件記憶手段と、
前記ソースコードがデータ入力されるソース入力手段と、
このソース入力手段にデータ入力される前記ソースコードを言語解析してＤＦＧをデータ生成するグラフ生成手段と、
このグラフ生成手段でデータ生成されたＤＦＧから前記制約条件により複数段階に順次遷移する前記動作状態をスケジューリングしたＣＤＦＧをデータ生成するスケジュール生成手段と、を具備し、
前記並列演算装置は、複数の前記処理回路と複数の前記配線回路とがマトリクス配列されているマトリクス回路部と、前記マトリクス回路部のコンテキストを動作サイクルごとに順次切り換える状態管理部と、を別個に具備しており、
前記スケジュール生成手段でデータ生成された前記ＣＤＦＧから前記制約条件により複数段階の前記動作状態のＲＴＬ(Register Transfer Level)記述を前記マトリクス回路部と前記状態管理部とに分離してデータ生成する記述生成手段と、を具備し、
前記並列演算装置は、複数の前記処理回路の各々が処理データのビット数が相互に相違する複数種類の回路資源を具備、
前記オブジェクト生成手段は、前記記述生成手段でデータ生成された前記マトリクス回路部のＲＴＬ記述から前記制約条件により複数段階の前記動作状態ごとに前記処理回路の複数種類の回路資源のネットリストをデータ生成するリスト生成手段と、を具備し、
複数段階の前記動作状態に対応した前記状態管理部の各種の前記オブジェクトコードが事前にデータ登録されたオブジェクト記憶手段と、
前記リスト生成手段でデータ生成された前記マトリクス回路部のネットリストに対応して前記記述生成手段でデータ生成された前記状態管理部のＲＴＬ記述を対応する前記オブジェクトコードにデータ変換する状態変換手段と、
この状態変換手段でデータ変換された前記状態管理部の前記オブジェクトコードをデータ出力するオブジェクト出力手段と、を具備する記載のデータ処理装置。 - 個々にデータ設定される動作命令に対応してデータ処理を個々に実行する複数の処理回路と個々にデータ設定される動作命令に対応して複数の前記処理回路の接続関係を個々に切換制御する複数の配線回路とがマトリクス配列されている並列演算装置のＣＤＦＧをソースコードからデータ生成するデータ処理装置であって、
前記並列演算装置の少なくとも物理構造と物理特性とに対応した制約条件が事前にデータ登録されている条件記憶手段と、
前記ソースコードがデータ入力されるソース入力手段と、
このソース入力手段にデータ入力される前記ソースコードを言語解析してＤＦＧをデータ生成するグラフ生成手段と、
このグラフ生成手段でデータ生成されたＤＦＧから前記制約条件により複数段階に順次遷移する前記動作状態をスケジューリングしたＣＤＦＧをデータ生成するスケジュール生成手段と、を具備し、
前記並列演算装置は、複数の前記処理回路と複数の前記配線回路とがマトリクス配列されているマトリクス回路部と、前記マトリクス回路部のコンテキストを動作サイクルごとに順次切り換える状態管理部と、を別個に具備し、
前記スケジュール生成手段でデータ生成された前記ＣＤＦＧから前記制約条件により複数段階の前記動作状態のＲＴＬ(Register Transfer Level)記述を前記マトリクス回路部と前記状態管理部とに分離してデータ生成する記述生成手段と、を具備し、
前記並列演算装置は、複数の前記処理回路の各々が処理データのビット数が相互に相違する複数種類の回路資源を具備し、
前記オブジェクト生成手段は、前記記述生成手段でデータ生成された前記マトリクス回路部のＲＴＬ記述から前記制約条件により複数段階の前記動作状態ごとに前記処理回路の複数種類の回路資源のネットリストをデータ生成するリスト生成手段と、を具備し、
前記並列演算装置は、複数の前記処理回路の各々に処理データがｍｂ(m-(bit):“ｍ”は“２”以上の所定の自然数)データのｍｂ回路資源とｎｂ(n-(bit):“ｎ”は“ｍ”より少数の所定の自然数)データのｎｂ回路資源とを具備し、
前記リスト生成手段は、前記ＲＴＬ記述から前記制約条件により前記処理回路のｍ／ｎｂ回路資源のネットリストをデータ生成するデータ処理装置。 - 個々にデータ設定される動作命令に対応してデータ処理を個々に実行する複数の処理回路と個々にデータ設定される動作命令に対応して複数の前記処理回路の接続関係を個々に切換制御する複数の配線回路とがマトリクス配列されている並列演算装置のＣＤＦＧをソースコードからデータ生成するデータ処理装置であって、
前記並列演算装置の少なくとも物理構造と物理特性とに対応した制約条件が事前にデータ登録されている条件記憶手段と、
前記ソースコードがデータ入力されるソース入力手段と、
このソース入力手段にデータ入力される前記ソースコードを言語解析してＤＦＧをデータ生成するグラフ生成手段と、
このグラフ生成手段でデータ生成されたＤＦＧから前記制約条件により複数段階に順次遷移する前記動作状態をスケジューリングしたＣＤＦＧをデータ生成するスケジュール生成手段と、を具備し、
前記並列演算装置は、複数の前記処理回路と複数の前記配線回路とがマトリクス配列されているマトリクス回路部と、前記マトリクス回路部のコンテキストを動作サイクルごとに順次切り換える状態管理部と、を別個に具備し、
前記スケジュール生成手段でデータ生成された前記ＣＤＦＧから前記制約条件により複数段階の前記動作状態のＲＴＬ(Register Transfer Level)記述を前記マトリクス回路部と前記状態管理部とに分離してデータ生成する記述生成手段と、を具備し、
前記並列演算装置は、複数の前記処理回路の各々が処理データのビット数が相互に相違する複数種類の回路資源を具備し、
前記オブジェクト生成手段は、前記記述生成手段でデータ生成された前記マトリクス回路部のＲＴＬ記述から前記制約条件により複数段階の前記動作状態ごとに前記処理回路の複数種類の回路資源のネットリストをデータ生成するリスト生成手段と、を具備し、
複数段階の前記動作状態に対応した前記状態管理部の各種の前記オブジェクトコードが事前にデータ登録されたオブジェクト記憶手段と、
前記リスト生成手段でデータ生成された前記ネットリストを前記制約条件によりマトリクス配列されている複数の前記処理回路に複数サイクルの前記コンテキストごとに割り付ける処理配置手段と、
この処理配置手段で前記処理回路に割り付けられた前記ネットリストを対応する前記オブジェクトコードにデータ変換するコード変換手段と、を具備しているデータ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294241A JP3921367B2 (ja) | 2001-09-26 | 2001-09-26 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
| US10/252,564 US7120903B2 (en) | 2001-09-26 | 2002-09-24 | Data processing apparatus and method for generating the data of an object program for a parallel operation apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294241A JP3921367B2 (ja) | 2001-09-26 | 2001-09-26 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006270702A Division JP4787711B2 (ja) | 2006-10-02 | 2006-10-02 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並びにデータ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003099409A JP2003099409A (ja) | 2003-04-04 |
| JP3921367B2 true JP3921367B2 (ja) | 2007-05-30 |
Family
ID=19115884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001294241A Expired - Lifetime JP3921367B2 (ja) | 2001-09-26 | 2001-09-26 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7120903B2 (ja) |
| JP (1) | JP3921367B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9021234B2 (en) | 2009-01-30 | 2015-04-28 | Nec Corporation | Indirect designation of physical configuration number as logical configuration number based on correlation information, within parallel computing |
| US9201996B2 (en) | 2012-06-22 | 2015-12-01 | Renesas Electronics Corporation | Behavioral synthesis apparatus, behavioral synthesis method, data processing system including behavioral synthesis apparatus, and non-transitory computer readable medium storing behavioral synthesis program |
| US9292284B2 (en) | 2012-07-10 | 2016-03-22 | Renesas Electronics Corporation | Parallel arithmetic device, data processing system with parallel arithmetic device, and data processing program |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6602501B1 (en) * | 1999-08-12 | 2003-08-05 | Agensys, Inc. | C-type lectin transmembrane antigen expressed in human prostate cancer and uses thereof |
| AU2001245720A1 (en) * | 2000-03-15 | 2001-09-24 | Arc International Plc | Method and apparatus for processor code optimization using code compression |
| JP3921367B2 (ja) * | 2001-09-26 | 2007-05-30 | 日本電気株式会社 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
| US7278137B1 (en) * | 2001-12-26 | 2007-10-02 | Arc International | Methods and apparatus for compiling instructions for a data processor |
| US7043682B1 (en) * | 2002-02-05 | 2006-05-09 | Arc International | Method and apparatus for implementing decode operations in a data processor |
| JP2005078177A (ja) * | 2003-08-28 | 2005-03-24 | Nec Electronics Corp | 並列演算装置 |
| JP3990332B2 (ja) * | 2003-08-29 | 2007-10-10 | 日本電気株式会社 | データ処理システム |
| JP4502650B2 (ja) | 2004-02-03 | 2010-07-14 | 日本電気株式会社 | アレイ型プロセッサ |
| JP4728581B2 (ja) | 2004-02-03 | 2011-07-20 | 日本電気株式会社 | アレイ型プロセッサ |
| US7464375B2 (en) * | 2004-06-24 | 2008-12-09 | International Business Machines Corporation | Method for flattening hierarchically structured flows |
| JP4619252B2 (ja) * | 2005-09-29 | 2011-01-26 | 富士通セミコンダクター株式会社 | リコンフィグ可能な集積回路装置 |
| JP4909588B2 (ja) | 2005-12-28 | 2012-04-04 | 日本電気株式会社 | 情報処理装置及び再構成デバイスの利用方法 |
| JP5131188B2 (ja) | 2006-04-05 | 2013-01-30 | 日本電気株式会社 | データ処理装置 |
| JP4844406B2 (ja) * | 2007-01-25 | 2011-12-28 | 富士ゼロックス株式会社 | データ処理装置、画像処理装置、及びデータ処理プログラム |
| JP4633073B2 (ja) * | 2007-02-26 | 2011-02-16 | 日本電気株式会社 | データ処理システム |
| WO2009044635A1 (ja) * | 2007-10-03 | 2009-04-09 | Nec Corporation | データ処理装置および方法 |
| JP2009157440A (ja) * | 2007-12-25 | 2009-07-16 | Toshiba Corp | 高位合成装置、高位合成システム、及び高位合成方法 |
| US8732142B2 (en) * | 2008-03-31 | 2014-05-20 | Intel Corporation | Generation of suggestions to correct data race errors |
| JP4635082B2 (ja) * | 2008-09-30 | 2011-02-16 | 株式会社東芝 | マルチプロセッサシステム及びグルーピング方法 |
| JP5169697B2 (ja) * | 2008-09-30 | 2013-03-27 | 日本電気株式会社 | 動作合成装置、動作合成方法並びにプログラム |
| GB2464703A (en) * | 2008-10-22 | 2010-04-28 | Advanced Risc Mach Ltd | An array of interconnected processors executing a cycle-based program |
| WO2011024504A1 (ja) | 2009-08-25 | 2011-03-03 | 日本電気株式会社 | データ処理装置 |
| JP2012243086A (ja) * | 2011-05-19 | 2012-12-10 | Renesas Electronics Corp | 半導体集積回路装置 |
| FR2978263A1 (fr) * | 2011-07-18 | 2013-01-25 | Modae Technologies | Procede de synthese de haut niveau d'une application |
| CN103198193B (zh) * | 2013-04-12 | 2015-12-02 | 北京大学 | 基于一阶模态幅值斜率的压气机旋转失速预测方法及系统 |
| JP6255880B2 (ja) | 2013-10-10 | 2018-01-10 | 株式会社ソシオネクスト | 高位合成用データ生成装置、高位合成装置、高位合成用データ生成方法及びプログラム |
| CN104123178B (zh) * | 2014-07-25 | 2017-05-17 | 南京大学 | 基于图形处理器的并行化约束检测方法 |
| JP2024024312A (ja) | 2022-08-09 | 2024-02-22 | ルネサスエレクトロニクス株式会社 | プロセッサ、およびコンパイラ |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3702986A (en) * | 1970-07-06 | 1972-11-14 | Texas Instruments Inc | Trainable entropy system |
| CA1293819C (en) * | 1986-08-29 | 1991-12-31 | Thinking Machines Corporation | Very large scale computer |
| US4943912A (en) * | 1987-10-13 | 1990-07-24 | Hitachi, Ltd. | Parallel processor system having control processor and array control apparatus for selectively activating different processors |
| EP0424618A3 (en) * | 1989-10-24 | 1992-11-19 | International Business Machines Corporation | Input/output system |
| US5598344A (en) * | 1990-04-06 | 1997-01-28 | Lsi Logic Corporation | Method and system for creating, validating, and scaling structural description of electronic device |
| US5193202A (en) * | 1990-05-29 | 1993-03-09 | Wavetracer, Inc. | Processor array with relocated operand physical address generator capable of data transfer to distant physical processor for each virtual processor while simulating dimensionally larger array processor |
| CA2129882A1 (en) * | 1993-08-12 | 1995-02-13 | Soheil Shams | Dynamically reconfigurable interprocessor communication network for simd multiprocessors and apparatus implementing same |
| JPH08101861A (ja) | 1994-09-30 | 1996-04-16 | Toshiba Corp | 論理回路合成装置 |
| JPH10256383A (ja) | 1997-03-12 | 1998-09-25 | Toshiba Corp | 半導体装置及びその回路構成方法 |
| US5915123A (en) * | 1997-10-31 | 1999-06-22 | Silicon Spice | Method and apparatus for controlling configuration memory contexts of processing elements in a network of multiple context processing elements |
| JP3576837B2 (ja) * | 1998-10-30 | 2004-10-13 | 日本電気株式会社 | プログラマブルロジックｌｓｉの基本セル及び基本セル２次元アレイ |
| JP3444216B2 (ja) | 1999-01-28 | 2003-09-08 | 日本電気株式会社 | プログラマブルデバイス |
| JP3269526B2 (ja) * | 1999-02-09 | 2002-03-25 | 日本電気株式会社 | プログラマブルロジックｌｓｉ |
| JP3616518B2 (ja) | 1999-02-10 | 2005-02-02 | 日本電気株式会社 | プログラマブルデバイス |
| US6678646B1 (en) | 1999-12-14 | 2004-01-13 | Atmel Corporation | Method for implementing a physical design for a dynamically reconfigurable logic circuit |
| JP2001236385A (ja) | 2000-02-21 | 2001-08-31 | Toshiba Corp | 無線式記憶媒体システムと駅務システム |
| JP3528922B2 (ja) * | 2001-08-31 | 2004-05-24 | 日本電気株式会社 | アレイ型プロセッサ、データ処理システム |
| JP3921367B2 (ja) * | 2001-09-26 | 2007-05-30 | 日本電気株式会社 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
-
2001
- 2001-09-26 JP JP2001294241A patent/JP3921367B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-24 US US10/252,564 patent/US7120903B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9021234B2 (en) | 2009-01-30 | 2015-04-28 | Nec Corporation | Indirect designation of physical configuration number as logical configuration number based on correlation information, within parallel computing |
| US9201996B2 (en) | 2012-06-22 | 2015-12-01 | Renesas Electronics Corporation | Behavioral synthesis apparatus, behavioral synthesis method, data processing system including behavioral synthesis apparatus, and non-transitory computer readable medium storing behavioral synthesis program |
| US9292284B2 (en) | 2012-07-10 | 2016-03-22 | Renesas Electronics Corporation | Parallel arithmetic device, data processing system with parallel arithmetic device, and data processing program |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030061601A1 (en) | 2003-03-27 |
| US7120903B2 (en) | 2006-10-10 |
| JP2003099409A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3921367B2 (ja) | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム | |
| EP3698313B1 (en) | Image preprocessing for generalized image processing | |
| KR102562715B1 (ko) | 다수의 프로세서들 및 뉴럴 네트워크 가속기를 갖는 뉴럴 네트워크 프로세싱 시스템 | |
| US11429848B2 (en) | Host-directed multi-layer neural network processing via per-layer work requests | |
| EP1038253B1 (en) | Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem | |
| Hauser | Augmenting a microprocessor with reconfigurable hardware | |
| KR101080465B1 (ko) | 데이터 처리 장치 | |
| US7350054B2 (en) | Processor having array of processing elements whose individual operations and mutual connections are variable | |
| US11714780B2 (en) | Compiler flow logic for reconfigurable architectures | |
| JP2005182654A (ja) | リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 | |
| US20190130270A1 (en) | Tensor manipulation within a reconfigurable fabric using pointers | |
| US10943039B1 (en) | Software-driven design optimization for fixed-point multiply-accumulate circuitry | |
| Bondalapati et al. | Reconfigurable computing: Architectures, models and algorithms | |
| US20200167309A1 (en) | Reconfigurable fabric configuration using spatial and temporal routing | |
| Touiza et al. | A novel methodology for accelerating bitstream relocation in partially reconfigurable systems | |
| Jain et al. | Coarse Grained FPGA Overlay for Rapid Just-In-Time Accelerator Compilation | |
| JP4787711B2 (ja) | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並びにデータ処理システム | |
| EP1818842A1 (en) | Apparatus and methods for parallelizing integrated circuit computer-aided design software | |
| Skliarova et al. | Hardware/software co-design | |
| JPH11232077A (ja) | 情報処理システム | |
| US11960853B2 (en) | Folded integer multiplication for field-programmable gate arrays | |
| WO2019113021A1 (en) | Tensor manipulation within a reconfigurable fabric using pointers | |
| Koch et al. | Building Partially Reconfigurable Systems: Methods and Tools | |
| WO2019040339A1 (en) | RECONFIGURABLE MATRIX DATA ROUTING | |
| Moghaddam et al. | Design and Implementation of High Performance Architectures with Partially Reconfigurable CGRAs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041129 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060802 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061018 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3921367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |