JP2005182654A - リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 - Google Patents
リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 Download PDFInfo
- Publication number
- JP2005182654A JP2005182654A JP2003425657A JP2003425657A JP2005182654A JP 2005182654 A JP2005182654 A JP 2005182654A JP 2003425657 A JP2003425657 A JP 2003425657A JP 2003425657 A JP2003425657 A JP 2003425657A JP 2005182654 A JP2005182654 A JP 2005182654A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- node
- data flow
- dfg
- flow graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 本発明のリコンフィギュラブル回路12は、機能の変更が可能な複数のALU50を備える。複数のALU50はマトリックス状に配置され、ALUの各段の間には、ALUの接続を選択的に確立可能な少なくとも1つの接続部52が設けられている。この接続部52は、上下段における全ての論理回路同士を接続可能とするものではなく、論理回路が、別の段に属する一部の論理回路のみと接続可能であるように構成される。接続を制限することにより、回路規模を削減することができる。
【選択図】 図8
Description
図1は、ALUアレイを用いたリコンフィギュラブルプロセッサの構成図を示す。図1に示すように、最初に構成情報格納メモリからALUの機能を制御する命令セットとALU間の接続先を制御する接続データセット(以下、「構成情報」と呼ぶ)をALUアレイに設定する。ALUアレイは複数段で構成され、ALUを各段に複数個配置する。ALUには、予め複数の演算回路が実装されており、命令セットによってどの演算を行うかが選択される。上段から下段へのALU間のデータ渡しは、ALU間の接続切替を行う接続スイッチに接続データセットを設定することで、下段のどのALUにデータを渡すかが定められる。動作時には、構成情報に従って演算処理し、結果を出力する。
図6は、実施例2に係る処理装置10の構成図である。処理装置10は、集積回路装置26を備える。集積回路装置26は、回路構成を再構成可能とする機能を有する。集積回路装置26は1チップとして構成され、リコンフィギュラブル回路12、設定部14、制御部18、内部状態保持回路20、出力回路22および経路部24を備える。リコンフィギュラブル回路12は、設定を変更することにより、機能の変更を可能とする。
(図5に示すALUアレイの配線数)
6×12=72
(図8)に示すALUアレイの配線数)
3×8+2×4=32
となり、およそ50%の配線数の削減が可能となる。
図2のCプログラムから作成されたDFGは、リコンフィギュラブル回路12におけるALUアレイのサイズ(この場合、横6個×縦3個)に収まっている。実施例3では、DFGがこのALUアレイサイズを超える場合の処理について述べる。DFGがALUアレイの縦方向のサイズを超える場合、DFGをALUアレイの縦方向に分割する。
次に、DFGがALUアレイの横方向のサイズを超える場合、DFGを横方向に分割する。このDFGの分割は、DFG生成部30により行われる。
図14は、縦横の両方向にALUアレイのサイズを超えるDFGをALUアレイにマッピングした仮想的な状態の一例を示す。このDFGは、横8個×縦5個のサイズで表現される。ALUアレイのサイズは、横6個×縦3個であるため、このDFGを、3つのサブDFGに分割する。図14において、点線で3つに分割されたサブDFGa、サブDFGbおよびサブDFGcで、もとのDFGを構成させる。
上述した実施例3および実施例4では、DFGをそのまま分割するだけで、サブDFGとしてALUアレイに割り当てられる場合について述べた。実施例5では、DFGがALUアレイの接続制限に合わない場合の処理方法について述べる。この処理は、DFG生成部30により行われる。なお、この処理は、制御部18が担当してもよい。
1番目の方法は、接続制限に合わないノードをコピーし、出力数を分散させる方法である。ここでは、DFGにおいて、入力を同一とする別のノードを複製して、ノード出力を分散させる処理を実行する。図16の例では、negノードを同じ段にコピーすることにより、1ALUあたりの出力数を3と1に制限する。
図19は、図18に示したDFGを割り当てたALUアレイを示す。なお、ここでは、説明の便宜上、横8×縦5のALUアレイとして示しているが、前述したように、このALUアレイは、横6×縦3のALUアレイに分割される。
2番目の方法は、ノード間にスルーノードを挿入することによって、隣接するALU間の配線に適したDFGに変形する方法である。ここでは、DFGにおいて、スルーノードを、ノードの出力ノードの一部とともに、ノードの出力と接続するように追加し、スルーノードの後に残りの出力ノードを配置することで、ノード出力を分散させる処理を実行する。スルーノードは表1のmov命令を使用し、このノードは、何の処理も行わない。
3番目の方法は、接続制限に合わないノードに接続されたノードを出力制限数だけ配置し、サブDFGとして切り出す方法である。残りのノードは、別のサブDFGとして作成する。
図22は、分割した2つのサブDFGを示す。図23は、図22に示したサブDFGを割り当てたALUアレイを示す。DFGの分割については、後に詳述する。
次に、DFGのノードの接続形態によってDFGがALUアレイに割り当てできない場合の処理方法について述べる。
図24は、条件文を含んだCプログラムの一例を示し、図25は、図24のCプログラムに対応したDFGを示す。条件文に対するDFGでは、条件ノードに対応してmergeノードが生成され、条件ノードの出力の真偽に応じて、mergeノードの2つの入力のうちの1つが選択される。従って、mergeノードの入力数は3である。
前述したように、DFGをALUアレイに割り当てるには、ALUアレイの大きさや接続制限を考慮して割り当てなければならない。実施例7では、DFG内の各ノードをどの位置のALUに割り当てるか決定する方法、すなわち、接続制限されたリコンフィギュラブル回路12における論理回路の機能決定方法について述べる。ここで、各命令間の入出力変数を元に、ノード間の接続関係が明らかになったDFGを初期状態のDFGと呼ぶ。この状態からALUアレイへ割り当てるには、以下の手順で行う。
(1)ノード位置の高さ決定
(2)フライパス除去
(3)4以上の出力数を持つノードの最適化
(4)ノードの横方向位置決定、DFG分割
(5)サブDFGの合成
なお、DFGにおける各ノードをリコンフィギュラブル回路12の論理回路に対応付けるマッピング処理は、制御部18により行われてもよく、またDFG生成部30により行われてもよい。なお、このマッピング処理は、実際にリコンフィギュラブル回路12上に回路を構成するものではなく、回路を構成するための最終的なサブDFGや構成情報を取得するために、演算上実行されるマッピング処理を意味する。
(2)では、ノード間の接続が段を跨ぐ場合、スルーノードを挿入する。
(3)では、ノード出力数が4以上の場合、ノードをコピーし、3以下に削減する。
(4)では、ノードを横方向に探索することでノードの横方向位置を決定し、配置できないDFGは分割を行う。この分割後のDFGをサブDFGと呼ぶ。
(5)では、複数のサブDFGのうち、並列的に動作可能で、かつ、ALUアレイにまとめて配置可能なものを合成する。
(6P3)3=(6×5×4)3=1203=1,728,000(回)
の位置探索を行う必要がある。また、この探索では全パターンを探索しても必ず全ノードが配置できるとは限らず、サブDFGヘの分割も必要である。このため、効率的な探索方法が必要となる。
実施例8では、DFGの分割処理について説明する。
図42は、図25の各ノードにノード番号を割り振った状態を示す。まず、図27(a)に示すように、図42における左側のノード1〜4をALUアレイに割り当て、ノード4の出力を入力にもつノード9の横位置を、ノード4の左下、真下、右下の順に探索を行う。それぞれの位置において、ノード9の上段にノード8を配置し、その入力であるノード5〜7の配置を探索する。この探索処理は、実施例7で説明したとおりである。
次に、サブDFGの合成について、例に沿って説明する。図43は、分割して得られたサブDFGの例を示す。なお、実際のDFGは、図3や図10などにおいて繰り返し示したように、ノードと接続関係を示した処理の流れを表現するものであるが、ここでは、説明の便宜上、ALUアレイにマッピングした状態のものと等価なものとして扱っている。図43において、"dfgoutx-x"はサブDFGの出力データを表す。例えば、サブDFG1の出力データdfgout1-1は、サブDFG2に入力され、サブDFG2の出力dfgout2-1、dfgout2-2は、それぞれサブDFG3、サブDFG5に入力される。分割後の状態では、ALUアレイの右側にノードが割り当てられていないALUが多いので、複数のサブDFGを1つに合成して処理できれば、使用しているALUの並列度が向上し、高速化できる。但し、サブDFG間でデータの入出力が存在するので、そのような関係にあるサブDFGは合成できない、そのため、まずサブDFG間で合成可能か否かを判定し、合成可能であれば、実際の合成処理を行う。サブDFG間で合成可能か否かの判定は、まず、サブDFGを1つのノードとし、その入出力データの流れをデータフローとしてDFGを作成することで行ってもよい。
Claims (22)
- 機能の変更が可能な論理回路の複数の集合体と、
それぞれの集合体の間に設けられて、集合体間の論理回路の接続を選択的に確立可能な少なくとも1つの接続部とを備えたリコンフィギュラブル回路であって、
接続部は、一方の集合体における論理回路が、別の集合体に含まれる一部の論理回路のみと接続可能であるように構成されることを特徴とするリコンフィギュラブル回路。 - 接続部は、集合体間において、物理的に近接して配置された論理回路同士を接続可能とするように構成されることを特徴とする請求項1に記載のリコンフィギュラブル回路。
- 複数の論理回路がマトリックス状に配列され、各段に配列された複数の論理回路が、論理回路の集合体を構成して、前段の集合体における処理結果が接続部において選択的に確立される接続にしたがって後段の集合体に引き渡され、
前段の論理回路の出力に接続可能な後段の集合体における論理回路は、同列に配置された論理回路と、その左右に配置された論理回路に制限されることを特徴とする請求項1または2に記載のリコンフィギュラブル回路。 - 論理回路はALUであることを特徴とする請求項1から3のいずれかに記載のリコンフィギュラブル回路。
- 機能の変更が可能なリコンフィギュラブル回路と、
前記リコンフィギュラブル回路に所期の回路を構成するための構成情報を供給する設定部と、
前記リコンフィギュラブル回路に、同時実行可能な複数の回路の構成情報を同時に供給するように前記設定部を制御する制御部と、
を備えることを特徴とする処理装置。 - 前記リコンフィギュラブル回路の出力を、前記リコンフィギュラブル回路の入力に接続する経路部をさらに備え、
前記制御部は、複数のサイクルで、複数の構成情報を前記リコンフィギュラブル回路に順次供給するように前記設定部を制御し、ある構成情報により前記リコンフィギュラブル回路上で構成された回路の出力を、前記経路部を通じて次の構成情報により構成される回路の入力に供給させることを特徴とする請求項5に記載の処理装置。 - リコンフィギュラブル回路における論理回路の集合体の間の接続制限に応じて、入力データから出力データに至るデータの流れを表現するデータフローグラフを生成するDFG生成部と、
生成されたデータフローグラフをもとに、構成情報を生成する構成情報生成部と、
をさらに備えることを特徴とする請求項5または6に記載の処理装置。 - 論理回路の機能をノードとして表現して、入力データから出力データに至るデータの流れをノードの接続で表現するデータフローグラフを生成するDFG生成部と、
生成されたデータフローグラフをもとに、構成情報を生成する構成情報生成部と、
機能の変更が可能なリコンフィギュラブル回路と、
前記リコンフィギュラブル回路に所期の回路を構成するための構成情報を供給する設定部とを備えた処理装置であって、
前記DFG生成部は、あるノードの出力数が、対応する論理回路が接続できる論理回路の数よりも多い場合は、データフローグラフにおいて、入力を同一とする別のノードを複製して、ノード出力を分散させることを特徴とする処理装置。 - 論理回路の機能をノードとして表現して、入力データから出力データに至るデータの流れをノードの接続で表現するデータフローグラフを生成するDFG生成部と、
生成されたデータフローグラフをもとに、構成情報を生成する構成情報生成部と、
機能の変更が可能なリコンフィギュラブル回路と、
前記リコンフィギュラブル回路に所期の回路を構成するための構成情報を供給する設定部とを備えた処理装置であって、
前記DFG生成部は、あるノードの出力数が、対応する論理回路が接続できる論理回路の数よりも多い場合は、データフローグラフにおいて、処理を行わないスルーノードを、前記ノードの出力ノードの一部とともに、前記ノードの出力と接続するように追加し、スルーノードの後に残りの出力ノードを配置することで、ノード出力を分散させることを特徴とする処理装置。 - 機能の変更が可能な論理回路の複数の集合体と、それぞれの集合体の間に設けられて、論理回路の接続を所定の制限下で選択的に確立可能な少なくとも1つの接続部とを備えたリコンフィギュラブル回路における論理回路の機能を決定する方法であって、
論理回路の機能をノードとして表現して、入力データから出力データに至るデータの流れをノードの接続で表現するデータフローグラフを生成するDFG化処理ステップと、
データフローグラフの各ノードを、リコンフィギュラブル回路の論理回路に対応付けるマッピング処理ステップと、
を備えることを特徴とする機能決定方法。 - 前記DFG化処理ステップは、
同時実行可能な複数のサブデータフローグラフを合成するステップを含むことを特徴とする請求項10に記載の機能決定方法。 - 前記合成ステップは、
第1のサブデータフローグラフを、第1のサブデータフローグラフに入力データを直接的または間接的に供給せず、且つ、第1のサブデータフローグラフからの出力データを直接的または間接的に必要としない第2のサブデータフローグラフと合成することを特徴とする請求項11に記載の機能決定方法。 - 前記マッピング処理ステップは、
データフローグラフにおける入力端に近い第1ノードを第1論理回路に対応付けるステップと、
データフローグラフにおいて前記第1ノードの出力の1つに接続された第2ノードを、リコンフィギュラブル回路において第1論理回路と接続可能な第2論理回路に対応付けるステップと、
を含むことを特徴とする請求項10から12のいずれかに記載の機能決定方法。 - 前記マッピング処理ステップは、
データフローグラフにおいて前記第2ノードの入力のうち前記第1ノードとは異なる第3ノードを、リコンフィギュラブル回路において第2論理回路の入力に接続可能であり、かつ第1論理回路に対応付けられていない第3論理回路に対応付けるステップを含むことを特徴とする請求項13に記載の機能決定方法。 - 前記マッピング処理ステップは、
データフローグラフにおいて前記第2ノードの入力のうち前記第1ノードとは異なる第3ノードを、リコンフィギュラブル回路において第2論理回路の入力に接続可能であり、かつ第1論理回路に対応付けられていない論理回路が存在しない場合には、前記第2ノードを、前記第1論理回路の出力と接続可能であり且つ前記第2論理回路とは異なる第4論理回路に対応付けるステップを含むことを特徴とする請求項13に記載の機能決定方法。 - 前記マッピング処理ステップは、
第3ノードを、前記第4論理回路の入力と接続可能であり、且つ、未だ対応付けがなされていない第5論理回路に対応付けるステップを含むことを特徴とする請求項15に記載の機能決定方法。 - 前記DFG化処理ステップは、
データフローグラフの段数が、リコンフィギュラブル回路の集合体の個数を超える場合は、データフローグラフを、段数が集合体の個数より少ない複数のサブデータフローグラフに分割することを特徴とする請求項10から12のいずれかに記載の機能決定方法。 - 前記DFG化処理ステップは、
データフローグラフの列数が、リコンフィギュラブル回路の集合体における論理回路の個数を超える場合は、データフローグラフを、列数が集合体における論理回路の個数より少ない複数のサブデータフローグラフに分割することを特徴とする請求項10から12のいずれかに記載の機能決定方法。 - 前記DFG化処理ステップは、
データフローグラフにおいて、あるノードの出力数が、対応する論理回路が接続できる論理回路の数よりも多い場合に、そのデータフローグラフを、そのノードの出力のうちの第1出力を出力としてもつ第1のサブデータフローグラフと、第1出力に接続される入力をもつ第2のサブデータフローグラフに分割することを特徴とする請求項10から12のいずれかに記載の機能決定方法。 - 前記マッピング処理ステップは、
データフローグラフにおけるノードの全てをリコンフィギュラブル回路における論理回路に対応付けられない場合に、対応付けられなかったノードを含むデータフローグラフに対して、再度マッピング処理を行うことを特徴とする請求項10から12のいずれかに記載の機能決定方法。 - 複数の回路素子の機能および配置を決定して、所期の回路を生成する方法であって、
回路素子の機能をノードとして表現して、入力データから出力データに至るデータの流れをノードの接続で表現するデータフローグラフを生成するDFG化処理ステップと、
データフローグラフの各ノードを、生成するべき回路の回路素子の配置位置に対応付けるマッピング処理ステップと、
を備えることを特徴とする回路生成方法。 - 回路素子の機能をノードとして表現して入力データから出力データに至るデータの流れをノードの接続で表現するデータフローグラフを生成し、データフローグラフの各ノードを、生成するべき回路の回路素子の配置位置に対応付けて、その配置位置にノードの示す回路素子を形成することで生成された回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425657A JP4104538B2 (ja) | 2003-12-22 | 2003-12-22 | リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 |
CNA2004100979456A CN1637748A (zh) | 2003-12-22 | 2004-12-06 | 可重配置电路、具备可重配置电路的处理装置 |
EP04106526A EP1577789A3 (en) | 2003-12-22 | 2004-12-13 | Reconfigurable circuit with connection unit |
US11/016,904 US7953956B2 (en) | 2003-12-22 | 2004-12-21 | Reconfigurable circuit with a limitation on connection and method of determining functions of logic circuits in the reconfigurable circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003425657A JP4104538B2 (ja) | 2003-12-22 | 2003-12-22 | リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007337374A Division JP2008090869A (ja) | 2007-12-27 | 2007-12-27 | 処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005182654A true JP2005182654A (ja) | 2005-07-07 |
JP4104538B2 JP4104538B2 (ja) | 2008-06-18 |
Family
ID=34675434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003425657A Expired - Fee Related JP4104538B2 (ja) | 2003-12-22 | 2003-12-22 | リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7953956B2 (ja) |
EP (1) | EP1577789A3 (ja) |
JP (1) | JP4104538B2 (ja) |
CN (1) | CN1637748A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276853A (ja) * | 2004-03-22 | 2005-10-06 | Sanyo Electric Co Ltd | 処理装置 |
JP2007272395A (ja) * | 2006-03-30 | 2007-10-18 | Sanyo Electric Co Ltd | データフローグラフ生成装置、集積回路の設定データ生成装置、処理装置、及び集積回路 |
JP2007272394A (ja) * | 2006-03-30 | 2007-10-18 | Sanyo Electric Co Ltd | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、処理装置、及びリコンフィギュラブル回路 |
EP2085892A1 (en) | 2008-01-31 | 2009-08-05 | SANYO Electric Co., Ltd. | Processing circuit |
JP2009181487A (ja) * | 2008-01-31 | 2009-08-13 | Sanyo Electric Co Ltd | 演算処理回路 |
WO2010032861A1 (ja) * | 2008-09-16 | 2010-03-25 | 日本電気株式会社 | 半導体プログマブルデバイスおよびその制御方法 |
WO2010032865A1 (ja) * | 2008-09-16 | 2010-03-25 | 日本電気株式会社 | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 |
WO2010032866A1 (ja) * | 2008-09-16 | 2010-03-25 | 日本電気株式会社 | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 |
JP2013110730A (ja) * | 2010-06-24 | 2013-06-06 | Taiyo Yuden Co Ltd | 半導体装置 |
US9350357B2 (en) | 2012-10-28 | 2016-05-24 | Taiyo Yuden Co., Ltd. | Reconfigurable semiconductor device |
Families Citing this family (105)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7284222B1 (en) * | 2004-06-30 | 2007-10-16 | Tabula, Inc. | Method and apparatus for identifying connections between configurable nodes in a configurable integrated circuit |
US7193440B1 (en) * | 2004-02-14 | 2007-03-20 | Herman Schmit | Configurable circuits, IC's, and systems |
US7425841B2 (en) | 2004-02-14 | 2008-09-16 | Tabula Inc. | Configurable circuits, IC's, and systems |
US7167025B1 (en) | 2004-02-14 | 2007-01-23 | Herman Schmit | Non-sequentially configurable IC |
US7408382B2 (en) * | 2004-06-30 | 2008-08-05 | Tabula, Inc. | Configurable circuits, IC's, and systems |
US7312630B2 (en) * | 2004-06-30 | 2007-12-25 | Tabula, Inc. | Configurable integrated circuit with built-in turns |
US7282950B1 (en) * | 2004-11-08 | 2007-10-16 | Tabula, Inc. | Configurable IC's with logic resources with offset connections |
US7145361B1 (en) * | 2004-06-30 | 2006-12-05 | Andre Rohe | Configurable integrated circuit with different connection schemes |
US7439766B2 (en) * | 2004-06-30 | 2008-10-21 | Tabula, Inc. | Configurable logic circuits with commutative properties |
US7449915B2 (en) * | 2004-06-30 | 2008-11-11 | Tabula Inc. | VPA logic circuits |
US7317331B2 (en) | 2004-11-08 | 2008-01-08 | Tabula, Inc. | Reconfigurable IC that has sections running at different reconfiguration rates |
US7268586B1 (en) * | 2004-11-08 | 2007-09-11 | Tabula, Inc. | Method and apparatus for accessing stored data in a reconfigurable IC |
US7917559B2 (en) * | 2004-11-08 | 2011-03-29 | Tabula, Inc. | Configurable IC's with configurable logic circuits that perform adder and/or subtractor operations |
US7276933B1 (en) * | 2004-11-08 | 2007-10-02 | Tabula, Inc. | Reconfigurable IC that has sections running at different looperness |
US7301368B2 (en) * | 2005-03-15 | 2007-11-27 | Tabula, Inc. | Embedding memory within tile arrangement of a configurable IC |
US20070244958A1 (en) * | 2004-11-08 | 2007-10-18 | Jason Redgrave | Configurable IC's with carry bypass circuitry |
US7330050B2 (en) * | 2004-11-08 | 2008-02-12 | Tabula, Inc. | Storage elements for a configurable IC and method and apparatus for accessing data stored in the storage elements |
US7573296B2 (en) * | 2004-11-08 | 2009-08-11 | Tabula Inc. | Configurable IC with configurable routing resources that have asymmetric input and/or outputs |
US7224181B1 (en) * | 2004-11-08 | 2007-05-29 | Herman Schmit | Clock distribution in a configurable IC |
US7259587B1 (en) * | 2004-11-08 | 2007-08-21 | Tabula, Inc. | Configurable IC's with configurable logic resources that have asymetric inputs and/or outputs |
US7743085B2 (en) * | 2004-11-08 | 2010-06-22 | Tabula, Inc. | Configurable IC with large carry chains |
US7428721B2 (en) * | 2004-12-01 | 2008-09-23 | Tabula, Inc. | Operational cycle assignment in a configurable IC |
US7236009B1 (en) * | 2004-12-01 | 2007-06-26 | Andre Rohe | Operational time extension |
US7496879B2 (en) * | 2004-12-01 | 2009-02-24 | Tabula, Inc. | Concurrent optimization of physical design and operational cycle assignment |
US7102387B1 (en) * | 2004-12-08 | 2006-09-05 | The United States Of America As Represented By The Secretary Of The Air Force | Periodic computation structure based on 1-input lookup tables |
JP4444860B2 (ja) * | 2005-03-10 | 2010-03-31 | 富士通株式会社 | リコンフィギュラブル回路およびそのコンフィギュレーション方法 |
US7825684B2 (en) * | 2005-03-15 | 2010-11-02 | Tabula, Inc. | Variable width management for a memory of a configurable IC |
US7230869B1 (en) | 2005-03-15 | 2007-06-12 | Jason Redgrave | Method and apparatus for accessing contents of memory cells |
US20070244959A1 (en) * | 2005-03-15 | 2007-10-18 | Steven Teig | Configurable IC's with dual carry chains |
US7298169B2 (en) * | 2005-03-15 | 2007-11-20 | Tabula, Inc | Hybrid logic/interconnect circuit in a configurable IC |
JP4410162B2 (ja) * | 2005-07-05 | 2010-02-03 | 富士通株式会社 | リコンフィギュアブルlsi |
US7818361B1 (en) | 2005-11-07 | 2010-10-19 | Tabula, Inc. | Method and apparatus for performing two's complement multiplication |
US7765249B1 (en) | 2005-11-07 | 2010-07-27 | Tabula, Inc. | Use of hybrid interconnect/logic circuits for multiplication |
US8463836B1 (en) | 2005-11-07 | 2013-06-11 | Tabula, Inc. | Performing mathematical and logical operations in multiple sub-cycles |
US7372297B1 (en) | 2005-11-07 | 2008-05-13 | Tabula Inc. | Hybrid interconnect/logic circuits enabling efficient replication of a function in several sub-cycles to save logic and routing resources |
US7679401B1 (en) | 2005-12-01 | 2010-03-16 | Tabula, Inc. | User registers implemented with routing circuits in a configurable IC |
US7797497B1 (en) * | 2006-03-08 | 2010-09-14 | Tabula, Inc. | System and method for providing more logical memory ports than physical memory ports |
US7694083B1 (en) * | 2006-03-08 | 2010-04-06 | Tabula, Inc. | System and method for providing a virtual memory architecture narrower and deeper than a physical memory architecture |
US7669097B1 (en) | 2006-03-27 | 2010-02-23 | Tabula, Inc. | Configurable IC with error detection and correction circuitry |
DE102006027181B4 (de) * | 2006-06-12 | 2010-10-14 | Universität Augsburg | Prozessor mit internem Raster von Ausführungseinheiten |
US7930666B1 (en) | 2006-12-12 | 2011-04-19 | Tabula, Inc. | System and method of providing a memory hierarchy |
WO2008115243A2 (en) * | 2007-03-20 | 2008-09-25 | Tabula, Inc. | Configurable ic having a routing fabric with storage elements |
US7610566B1 (en) | 2007-03-22 | 2009-10-27 | Tabula, Inc. | Method and apparatus for function decomposition |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8111577B2 (en) | 2007-04-17 | 2012-02-07 | Cypress Semiconductor Corporation | System comprising a state-monitoring memory element |
US20080263319A1 (en) * | 2007-04-17 | 2008-10-23 | Cypress Semiconductor Corporation | Universal digital block with integrated arithmetic logic unit |
US7825685B2 (en) * | 2007-09-06 | 2010-11-02 | Tabula, Inc. | Configuration context switcher with a clocked storage element |
JP2009159567A (ja) * | 2007-12-28 | 2009-07-16 | Panasonic Corp | リコンフィギュアラブル回路、コンフィギュレーション方法およびプログラム |
US8863067B1 (en) | 2008-02-06 | 2014-10-14 | Tabula, Inc. | Sequential delay analysis by placement engines |
US8935677B2 (en) * | 2008-04-07 | 2015-01-13 | Microsoft Corporation | Automatic reverse engineering of input formats |
US8166435B2 (en) | 2008-06-26 | 2012-04-24 | Tabula, Inc. | Timing operations in an IC with configurable circuits |
CN101320321B (zh) * | 2008-06-27 | 2010-06-02 | 北京大学深圳研究生院 | 一种阵列算术逻辑单元结构 |
EP2207090B1 (en) * | 2009-01-09 | 2018-12-19 | STMicroelectronics (Research & Development) Limited | Apparatus comprising a plurality of arithmetic logic units |
US8615540B2 (en) | 2009-07-24 | 2013-12-24 | Honeywell International Inc. | Arithmetic logic unit for use within a flight control system |
US8650514B2 (en) | 2010-06-23 | 2014-02-11 | Tabula, Inc. | Rescaling |
EP2586128B1 (en) | 2010-06-23 | 2019-03-06 | Altera Corporation | Rescaling |
US8760193B2 (en) | 2011-07-01 | 2014-06-24 | Tabula, Inc. | Configurable storage elements |
US9148151B2 (en) | 2011-07-13 | 2015-09-29 | Altera Corporation | Configurable storage elements |
US9203397B1 (en) | 2011-12-16 | 2015-12-01 | Altera Corporation | Delaying start of user design execution |
US9336008B2 (en) * | 2011-12-28 | 2016-05-10 | Intel Corporation | Shared function multi-ported ROM apparatus and method |
WO2013100783A1 (en) | 2011-12-29 | 2013-07-04 | Intel Corporation | Method and system for control signalling in a data path module |
US9000801B1 (en) * | 2013-02-27 | 2015-04-07 | Tabula, Inc. | Implementation of related clocks |
US10331583B2 (en) | 2013-09-26 | 2019-06-25 | Intel Corporation | Executing distributed memory operations using processing elements connected by distributed channels |
US11079936B2 (en) * | 2016-03-01 | 2021-08-03 | Samsung Electronics Co., Ltd. | 3-D stacked memory with reconfigurable compute logic |
KR102467698B1 (ko) * | 2016-07-26 | 2022-11-16 | 삼성전자주식회사 | 적층형 메모리 장치, 이를 포함하는 시스템 및 그 동작 방법 |
US10402168B2 (en) | 2016-10-01 | 2019-09-03 | Intel Corporation | Low energy consumption mantissa multiplication for floating point multiply-add operations |
US10795853B2 (en) | 2016-10-10 | 2020-10-06 | Intel Corporation | Multiple dies hardware processors and methods |
US10572376B2 (en) | 2016-12-30 | 2020-02-25 | Intel Corporation | Memory ordering in acceleration hardware |
US10416999B2 (en) | 2016-12-30 | 2019-09-17 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
US10474375B2 (en) | 2016-12-30 | 2019-11-12 | Intel Corporation | Runtime address disambiguation in acceleration hardware |
US10558575B2 (en) * | 2016-12-30 | 2020-02-11 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
US10956360B2 (en) | 2017-03-14 | 2021-03-23 | Azurengine Technologies Zhuhai Inc. | Static shared memory access with one piece of input data to be reused for successive execution of one instruction in a reconfigurable parallel processor |
US10445451B2 (en) | 2017-07-01 | 2019-10-15 | Intel Corporation | Processors, methods, and systems for a configurable spatial accelerator with performance, correctness, and power reduction features |
US10467183B2 (en) | 2017-07-01 | 2019-11-05 | Intel Corporation | Processors and methods for pipelined runtime services in a spatial array |
US10445234B2 (en) | 2017-07-01 | 2019-10-15 | Intel Corporation | Processors, methods, and systems for a configurable spatial accelerator with transactional and replay features |
US10387319B2 (en) | 2017-07-01 | 2019-08-20 | Intel Corporation | Processors, methods, and systems for a configurable spatial accelerator with memory system performance, power reduction, and atomics support features |
US10515046B2 (en) * | 2017-07-01 | 2019-12-24 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
US10469397B2 (en) | 2017-07-01 | 2019-11-05 | Intel Corporation | Processors and methods with configurable network-based dataflow operator circuits |
US10515049B1 (en) | 2017-07-01 | 2019-12-24 | Intel Corporation | Memory circuits and methods for distributed memory hazard detection and error recovery |
WO2019032396A1 (en) * | 2017-08-05 | 2019-02-14 | Wave Computing, Inc. | CONNECTING RECONFIGURABLE MATRIX OPERATIONS |
US10496574B2 (en) * | 2017-09-28 | 2019-12-03 | Intel Corporation | Processors, methods, and systems for a memory fence in a configurable spatial accelerator |
US11086816B2 (en) | 2017-09-28 | 2021-08-10 | Intel Corporation | Processors, methods, and systems for debugging a configurable spatial accelerator |
US10380063B2 (en) | 2017-09-30 | 2019-08-13 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator having a sequencer dataflow operator |
US10445098B2 (en) | 2017-09-30 | 2019-10-15 | Intel Corporation | Processors and methods for privileged configuration in a spatial array |
CN108231120B (zh) * | 2017-10-18 | 2021-01-01 | 上海博维逻辑半导体技术有限公司 | 可重新配置的非易失性存储器结构和系统 |
US10565134B2 (en) | 2017-12-30 | 2020-02-18 | Intel Corporation | Apparatus, methods, and systems for multicast in a configurable spatial accelerator |
US10445250B2 (en) | 2017-12-30 | 2019-10-15 | Intel Corporation | Apparatus, methods, and systems with a configurable spatial accelerator |
US10417175B2 (en) | 2017-12-30 | 2019-09-17 | Intel Corporation | Apparatus, methods, and systems for memory consistency in a configurable spatial accelerator |
US10564980B2 (en) | 2018-04-03 | 2020-02-18 | Intel Corporation | Apparatus, methods, and systems for conditional queues in a configurable spatial accelerator |
US11307873B2 (en) | 2018-04-03 | 2022-04-19 | Intel Corporation | Apparatus, methods, and systems for unstructured data flow in a configurable spatial accelerator with predicate propagation and merging |
US11200186B2 (en) | 2018-06-30 | 2021-12-14 | Intel Corporation | Apparatuses, methods, and systems for operations in a configurable spatial accelerator |
US10459866B1 (en) | 2018-06-30 | 2019-10-29 | Intel Corporation | Apparatuses, methods, and systems for integrated control and data processing in a configurable spatial accelerator |
US10891240B2 (en) * | 2018-06-30 | 2021-01-12 | Intel Corporation | Apparatus, methods, and systems for low latency communication in a configurable spatial accelerator |
US10853073B2 (en) | 2018-06-30 | 2020-12-01 | Intel Corporation | Apparatuses, methods, and systems for conditional operations in a configurable spatial accelerator |
US11144497B2 (en) * | 2018-08-16 | 2021-10-12 | Tachyum Ltd. | System and method of populating an instruction word |
US10678724B1 (en) | 2018-12-29 | 2020-06-09 | Intel Corporation | Apparatuses, methods, and systems for in-network storage in a configurable spatial accelerator |
US10817291B2 (en) | 2019-03-30 | 2020-10-27 | Intel Corporation | Apparatuses, methods, and systems for swizzle operations in a configurable spatial accelerator |
US10915471B2 (en) | 2019-03-30 | 2021-02-09 | Intel Corporation | Apparatuses, methods, and systems for memory interface circuit allocation in a configurable spatial accelerator |
US11029927B2 (en) | 2019-03-30 | 2021-06-08 | Intel Corporation | Methods and apparatus to detect and annotate backedges in a dataflow graph |
US10965536B2 (en) | 2019-03-30 | 2021-03-30 | Intel Corporation | Methods and apparatus to insert buffers in a dataflow graph |
US11037050B2 (en) | 2019-06-29 | 2021-06-15 | Intel Corporation | Apparatuses, methods, and systems for memory interface circuit arbitration in a configurable spatial accelerator |
US11907713B2 (en) | 2019-12-28 | 2024-02-20 | Intel Corporation | Apparatuses, methods, and systems for fused operations using sign modification in a processing element of a configurable spatial accelerator |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09185865A (ja) | 1995-12-28 | 1997-07-15 | Sony Corp | A/vサーバーシステム |
JP3170599B2 (ja) | 1996-03-01 | 2001-05-28 | 経済産業省産業技術総合研究所長 | プログラマブルlsiおよびその演算方法 |
DE19636381C1 (de) * | 1996-09-09 | 1998-03-12 | Ibm | Bus mit anforderungsabhängiger Anpassung der in beiden Richtungen zur Verfügung stehenden Bandbreite |
US5892962A (en) * | 1996-11-12 | 1999-04-06 | Lucent Technologies Inc. | FPGA-based processor |
JPH10256383A (ja) | 1997-03-12 | 1998-09-25 | Toshiba Corp | 半導体装置及びその回路構成方法 |
JP3765923B2 (ja) * | 1998-02-26 | 2006-04-12 | シャープ株式会社 | ハードウェア合成方法およびハードウェア合成装置並びにハードウェア合成プログラムを記録した記録媒体 |
WO2001031473A1 (en) * | 1999-10-26 | 2001-05-03 | Arthur D. Little, Inc. | Multiplexing n-dimensional mesh connections onto (n + 1) data paths |
WO2004010320A2 (en) * | 2002-07-23 | 2004-01-29 | Gatechance Technologies, Inc. | Pipelined reconfigurable dynamic instruciton set processor |
-
2003
- 2003-12-22 JP JP2003425657A patent/JP4104538B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-06 CN CNA2004100979456A patent/CN1637748A/zh active Pending
- 2004-12-13 EP EP04106526A patent/EP1577789A3/en not_active Withdrawn
- 2004-12-21 US US11/016,904 patent/US7953956B2/en not_active Expired - Fee Related
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4553614B2 (ja) * | 2004-03-22 | 2010-09-29 | 三洋電機株式会社 | 処理装置 |
JP2005276853A (ja) * | 2004-03-22 | 2005-10-06 | Sanyo Electric Co Ltd | 処理装置 |
JP2007272395A (ja) * | 2006-03-30 | 2007-10-18 | Sanyo Electric Co Ltd | データフローグラフ生成装置、集積回路の設定データ生成装置、処理装置、及び集積回路 |
JP2007272394A (ja) * | 2006-03-30 | 2007-10-18 | Sanyo Electric Co Ltd | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、処理装置、及びリコンフィギュラブル回路 |
JP4562679B2 (ja) * | 2006-03-30 | 2010-10-13 | 三洋電機株式会社 | データフローグラフ生成装置 |
JP4562678B2 (ja) * | 2006-03-30 | 2010-10-13 | 三洋電機株式会社 | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、及び処理装置 |
JP2009181487A (ja) * | 2008-01-31 | 2009-08-13 | Sanyo Electric Co Ltd | 演算処理回路 |
EP2085892A1 (en) | 2008-01-31 | 2009-08-05 | SANYO Electric Co., Ltd. | Processing circuit |
WO2010032866A1 (ja) * | 2008-09-16 | 2010-03-25 | 日本電気株式会社 | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 |
WO2010032865A1 (ja) * | 2008-09-16 | 2010-03-25 | 日本電気株式会社 | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 |
WO2010032861A1 (ja) * | 2008-09-16 | 2010-03-25 | 日本電気株式会社 | 半導体プログマブルデバイスおよびその制御方法 |
JP5365637B2 (ja) * | 2008-09-16 | 2013-12-11 | 日本電気株式会社 | 半導体プログラマブルデバイスおよびその制御方法 |
JP5365639B2 (ja) * | 2008-09-16 | 2013-12-11 | 日本電気株式会社 | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 |
JP5365638B2 (ja) * | 2008-09-16 | 2013-12-11 | 日本電気株式会社 | 半導体プログラマブルデバイス及び半導体プログラマブルデバイスにおける信号転送方法 |
JP2013110730A (ja) * | 2010-06-24 | 2013-06-06 | Taiyo Yuden Co Ltd | 半導体装置 |
US8952721B2 (en) | 2010-06-24 | 2015-02-10 | Taiyo Yuden Co., Ltd. | Semiconductor device |
US9214209B2 (en) | 2010-06-24 | 2015-12-15 | Taiyo Yuden Co., Ltd. | Semiconductor device |
US9350357B2 (en) | 2012-10-28 | 2016-05-24 | Taiyo Yuden Co., Ltd. | Reconfigurable semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20050134308A1 (en) | 2005-06-23 |
CN1637748A (zh) | 2005-07-13 |
EP1577789A3 (en) | 2007-12-19 |
JP4104538B2 (ja) | 2008-06-18 |
EP1577789A2 (en) | 2005-09-21 |
US7953956B2 (en) | 2011-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4104538B2 (ja) | リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 | |
JP4208577B2 (ja) | 集積回路装置 | |
Compton et al. | An introduction to reconfigurable computing | |
US5596743A (en) | Field programmable logic device with dynamic interconnections to a dynamic logic core | |
US9135387B2 (en) | Data processing apparatus including reconfiguarable logic circuit | |
US6047115A (en) | Method for configuring FPGA memory planes for virtual hardware computation | |
US7028281B1 (en) | FPGA with register-intensive architecture | |
US6305001B1 (en) | Clock distribution network planning and method therefor | |
JP4900717B2 (ja) | 再構成可能な装置 | |
JP4484756B2 (ja) | リコンフィギュラブル回路および処理装置 | |
WO2018067251A1 (en) | Methods and apparatus for dynamically configuring soft processors on an integrated circuit | |
Marconi | Online scheduling and placement of hardware tasks with multiple variants on dynamically reconfigurable field-programmable gate arrays | |
US9230047B1 (en) | Method and apparatus for partitioning a synthesis netlist for compile time and quality of results improvement | |
Zamacola et al. | An integrated approach and tool support for the design of fpga-based multi-grain reconfigurable systems | |
US11308025B1 (en) | State machine block for high-level synthesis | |
JP2008090869A (ja) | 処理装置 | |
JP4562679B2 (ja) | データフローグラフ生成装置 | |
JP4562678B2 (ja) | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、及び処理装置 | |
JP5882714B2 (ja) | リコンフィギュラブルプロセッサの制御方法及びリコンフィギュラブルプロセッサのコンフィギュレーション情報を生成する方法及びコンフィギュレーション情報生成ツール | |
JP4330472B2 (ja) | 処理装置 | |
Masselos et al. | Introduction to reconfigurable hardware | |
JP3614306B2 (ja) | Lsiレイアウト方法及びlsiレイアウト用プログラムを格納した記録媒体 | |
JP2004302856A (ja) | 集積回路装置およびその装置に対するデータ設定装置 | |
WO2005091160A1 (ja) | 活性化コードの生成方法 | |
JP2009217619A (ja) | 動作合成装置、動作合成方法、及び、プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080325 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |