JP2003099409A - データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム - Google Patents
データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システムInfo
- Publication number
- JP2003099409A JP2003099409A JP2001294241A JP2001294241A JP2003099409A JP 2003099409 A JP2003099409 A JP 2003099409A JP 2001294241 A JP2001294241 A JP 2001294241A JP 2001294241 A JP2001294241 A JP 2001294241A JP 2003099409 A JP2003099409 A JP 2003099409A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- data processing
- circuits
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】
【課題】 並列演算装置にマトリクス配列された処理回
路のコンテキストを動作サイクルごとに順次切り換える
オブジェクトコードを一般的な動作記述のソースコード
から生成する。 【解決手段】 事前にデータ登録されている並列演算装
置の物理構造などに対応した制約条件により、データ入
力される並列演算装置の動作記述のソースコードからＤ
ＦＧを生成してＣＤＦＧにスケジューリングし、ＣＤＦ
ＧからＲＴＬ記述を生成して有限状態マシンをオブジェ
クトコードに変換するとともにデータパスをネットリス
トに変換し、ネットリストからコンテキストごとに処理
回路のオブジェクトコードを生成する。
路のコンテキストを動作サイクルごとに順次切り換える
オブジェクトコードを一般的な動作記述のソースコード
から生成する。 【解決手段】 事前にデータ登録されている並列演算装
置の物理構造などに対応した制約条件により、データ入
力される並列演算装置の動作記述のソースコードからＤ
ＦＧを生成してＣＤＦＧにスケジューリングし、ＣＤＦ
ＧからＲＴＬ記述を生成して有限状態マシンをオブジェ
クトコードに変換するとともにデータパスをネットリス
トに変換し、ネットリストからコンテキストごとに処理
回路のオブジェクトコードを生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、並列演算装置のオ
ブジェクトプログラムをデータ生成するデータ処理装置
および方法、そのデータ処理装置のためのコンピュータ
プログラム、このコンピュータプログラムがデータ格納
されている情報記憶媒体、オブジェクトプログラムに対
応して動作する並列演算装置、この並列演算装置とデー
タ処理装置とを具備しているデータ処理システム、に関
する。
ブジェクトプログラムをデータ生成するデータ処理装置
および方法、そのデータ処理装置のためのコンピュータ
プログラム、このコンピュータプログラムがデータ格納
されている情報記憶媒体、オブジェクトプログラムに対
応して動作する並列演算装置、この並列演算装置とデー
タ処理装置とを具備しているデータ処理システム、に関
する。
【０００２】
【従来の技術】現在、各種のデータ処理を自在に実行で
きるプロセッサユニットとしては、いわゆるＣＰＵ(Cen
tral Processing Unit)やＭＰＵ(Micro Processor Uni
t)と呼称される製品が実用化されている。
きるプロセッサユニットとしては、いわゆるＣＰＵ(Cen
tral Processing Unit)やＭＰＵ(Micro Processor Uni
t)と呼称される製品が実用化されている。
【０００３】このようなプロセッサユニットを利用した
データ処理システムでは、複数の動作命令が記述された
各種のオブジェクトコードと各種の処理データとがメモ
リデバイスに格納され、プロセッサユニットはメモリデ
バイスから動作命令や処理データを順番にデータ読出し
て複数のデータ処理を逐次実行する。
データ処理システムでは、複数の動作命令が記述された
各種のオブジェクトコードと各種の処理データとがメモ
リデバイスに格納され、プロセッサユニットはメモリデ
バイスから動作命令や処理データを順番にデータ読出し
て複数のデータ処理を逐次実行する。
【０００４】このため、一個のプロセッサユニットで各
種のデータ処理を実現できるが、そのデータ処理では複
数のデータ処理を順番に逐次実行する必要があり、その
逐次処理ごとにプロセッサユニットがメモリデバイスか
ら動作命令をデータ読出する必要があるので、複雑なデ
ータ処理を高速に実行することは困難である。
種のデータ処理を実現できるが、そのデータ処理では複
数のデータ処理を順番に逐次実行する必要があり、その
逐次処理ごとにプロセッサユニットがメモリデバイスか
ら動作命令をデータ読出する必要があるので、複雑なデ
ータ処理を高速に実行することは困難である。
【０００５】一方、実行するデータ処理が一つに限定さ
れている場合には、そのデータ処理を実行するように論
理回路をハードウェアで形成すれば、プロセッサユニッ
トがメモリデバイスから複数の動作命令を順番にデータ
読出して複数のデータ処理を順番に逐次実行するような
必要はない。このため、複雑なデータ処理を高速に実行
することが可能であるが、当然ながら一つのデータ処理
しか実行することができない。
れている場合には、そのデータ処理を実行するように論
理回路をハードウェアで形成すれば、プロセッサユニッ
トがメモリデバイスから複数の動作命令を順番にデータ
読出して複数のデータ処理を順番に逐次実行するような
必要はない。このため、複雑なデータ処理を高速に実行
することが可能であるが、当然ながら一つのデータ処理
しか実行することができない。
【０００６】つまり、オブジェクトコードを切換自在と
したデータ処理システムでは、各種のデータ処理を実行
できるが、ハードウェアの構成が固定されているのでデ
ータ処理を高速に実行することが困難である。一方、ハ
ードウェアからなる論理回路では、データ処理を高速に
実行することが可能であるが、オブジェクトコードを変
更できないので一つのデータ処理しか実行できない。
したデータ処理システムでは、各種のデータ処理を実行
できるが、ハードウェアの構成が固定されているのでデ
ータ処理を高速に実行することが困難である。一方、ハ
ードウェアからなる論理回路では、データ処理を高速に
実行することが可能であるが、オブジェクトコードを変
更できないので一つのデータ処理しか実行できない。
【０００７】このような課題を解決するため、本出願人
はソフトウェアに対応してハードウェアの構成が変化す
るプロセッサユニットとして並列演算装置を創案し、特
願２０００−０４３２０２号として出願した。この並列
演算装置では、小規模の多数の処理回路と配線回路とが
マトリクス配列されており、このマトリクス回路部に状
態管理部が並設されている。
はソフトウェアに対応してハードウェアの構成が変化す
るプロセッサユニットとして並列演算装置を創案し、特
願２０００−０４３２０２号として出願した。この並列
演算装置では、小規模の多数の処理回路と配線回路とが
マトリクス配列されており、このマトリクス回路部に状
態管理部が並設されている。
【０００８】複数の処理回路は、個々にデータ設定され
る動作命令に対応してデータ処理を個々に実行し、複数
の配線回路は、個々にデータ設定される動作命令に対応
して複数の処理回路の接続関係を個々に切換制御する。
つまり、並列演算装置は複数の処理回路と複数の配線回
路との動作命令を切り換えることでハードウェアの構成
が変化するので、各種のデータ処理を実行することがで
き、ハードウェアとして小規模の多数の処理回路が簡単
なデータ処理を並列に実行するので、データ処理を高速
に実行することができる。
る動作命令に対応してデータ処理を個々に実行し、複数
の配線回路は、個々にデータ設定される動作命令に対応
して複数の処理回路の接続関係を個々に切換制御する。
つまり、並列演算装置は複数の処理回路と複数の配線回
路との動作命令を切り換えることでハードウェアの構成
が変化するので、各種のデータ処理を実行することがで
き、ハードウェアとして小規模の多数の処理回路が簡単
なデータ処理を並列に実行するので、データ処理を高速
に実行することができる。
【０００９】そして、上述のような複数の処理回路と複
数の配線回路との動作命令からなるコンテキストを状態
管理部がオブジェクトコードに対応して動作サイクルご
とに順次切り換えるので、並列演算装置はオブジェクト
コードに対応して並列処理を連続的に実行することがで
きる。
数の配線回路との動作命令からなるコンテキストを状態
管理部がオブジェクトコードに対応して動作サイクルご
とに順次切り換えるので、並列演算装置はオブジェクト
コードに対応して並列処理を連続的に実行することがで
きる。
【００１０】なお、このようにコンテキストを複数サイ
クルで順次切り換える並列演算装置としては、例えば、
“Purdue University”の“Lawrence Snyder”が“IEEE
Computer, vol.15, No.1, Jan. 1982, pp47-56”に発
表した“Introduction to theConfigurable, Highly Pa
rallel Computer”や、本出願人が特許出願した“特開
２０００−１３８５７９号”“特開２００−２２４０２
５号”“特開２０００−２３２３５４号”“特開２００
０−２３２１６２号”などがある。
クルで順次切り換える並列演算装置としては、例えば、
“Purdue University”の“Lawrence Snyder”が“IEEE
Computer, vol.15, No.1, Jan. 1982, pp47-56”に発
表した“Introduction to theConfigurable, Highly Pa
rallel Computer”や、本出願人が特許出願した“特開
２０００−１３８５７９号”“特開２００−２２４０２
５号”“特開２０００−２３２３５４号”“特開２００
０−２３２１６２号”などがある。
【００１１】
【発明が解決しようとする課題】上述のような並列演算
装置は、オブジェクトコードに内包されているコンテキ
ストを状態管理部が動作サイクルごとに順次切り換える
ので、マトリクス配列されている複数の処理回路と複数
の配線回路とがコンテキストに対応して動作サイクルご
とに並列動作することができる。
装置は、オブジェクトコードに内包されているコンテキ
ストを状態管理部が動作サイクルごとに順次切り換える
ので、マトリクス配列されている複数の処理回路と複数
の配線回路とがコンテキストに対応して動作サイクルご
とに並列動作することができる。
【００１２】しかし、このような並列演算装置は構造と
動作との両方が従来のＣＰＵなどとは根本的に相違して
いるため、そのオブジェクトコードをソースコードから
従来の手法で単純にデータ生成することはできず、その
オブジェクトコードをソースコードから適切にデータ生
成する技術は確立されていない。
動作との両方が従来のＣＰＵなどとは根本的に相違して
いるため、そのオブジェクトコードをソースコードから
従来の手法で単純にデータ生成することはできず、その
オブジェクトコードをソースコードから適切にデータ生
成する技術は確立されていない。
【００１３】本発明は上述のような課題に鑑みてなされ
たものであり、コンテキストを順次切り換える並列演算
装置のオブジェクトプログラムを良好にデータ生成でき
るデータ処理装置および方法、そのデータ処理装置のた
めのコンピュータプログラム、このコンピュータプログ
ラムがデータ格納されている情報記憶媒体、そのオブジ
ェクトプログラムに対応して動作する並列演算装置、こ
の並列演算装置とデータ処理装置とを具備しているデー
タ処理システム、を提供することを目的とする。
たものであり、コンテキストを順次切り換える並列演算
装置のオブジェクトプログラムを良好にデータ生成でき
るデータ処理装置および方法、そのデータ処理装置のた
めのコンピュータプログラム、このコンピュータプログ
ラムがデータ格納されている情報記憶媒体、そのオブジ
ェクトプログラムに対応して動作する並列演算装置、こ
の並列演算装置とデータ処理装置とを具備しているデー
タ処理システム、を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明のデータ処理装置
は、ソース入力手段、条件記憶手段、オブジェクト生成
手段、オブジェクト出力手段、を具備しており、並列演
算装置の一連のオブジェクトコードを一連のソースコー
ドからデータ生成する。その並列演算装置は、複数の処
理回路と複数の配線回路とがマトリクス配列されてお
り、複数の処理回路は個々にデータ設定される動作命令
に対応してデータ処理を個々に実行し、複数の配線回路
は個々にデータ設定される動作命令に対応して複数の処
理回路の接続関係を個々に制御する。この並列演算装置
は、複数の処理回路と複数の配線回路との動作命令から
なるコンテキストが動作サイクルごとに切り換わるの
で、これを実現するオブジェクトコードを本発明のデー
タ処理装置がソースコードからデータ生成する。
は、ソース入力手段、条件記憶手段、オブジェクト生成
手段、オブジェクト出力手段、を具備しており、並列演
算装置の一連のオブジェクトコードを一連のソースコー
ドからデータ生成する。その並列演算装置は、複数の処
理回路と複数の配線回路とがマトリクス配列されてお
り、複数の処理回路は個々にデータ設定される動作命令
に対応してデータ処理を個々に実行し、複数の配線回路
は個々にデータ設定される動作命令に対応して複数の処
理回路の接続関係を個々に制御する。この並列演算装置
は、複数の処理回路と複数の配線回路との動作命令から
なるコンテキストが動作サイクルごとに切り換わるの
で、これを実現するオブジェクトコードを本発明のデー
タ処理装置がソースコードからデータ生成する。
【００１５】本発明のデータ処理装置では、条件記憶手
段に並列演算装置の少なくとも物理構造と物理特性とに
対応した制約条件が事前にデータ登録されており、並列
演算装置の動作記述のソースコードがソース入力手段に
データ入力される。このデータ入力されたソースコード
から制約条件により並列演算装置のコンテキストを動作
サイクルごとに順次切り換える一連のオブジェクトコー
ドをオブジェクト生成手段がデータ生成し、このデータ
生成された一連のオブジェクトコードをオブジェクト出
力手段がデータ出力することにより、並列演算装置の動
作記述のソースコードから、並列演算装置のコンテキス
トを動作サイクルごとに順次切り換えるオブジェクトコ
ードがデータ生成される。
段に並列演算装置の少なくとも物理構造と物理特性とに
対応した制約条件が事前にデータ登録されており、並列
演算装置の動作記述のソースコードがソース入力手段に
データ入力される。このデータ入力されたソースコード
から制約条件により並列演算装置のコンテキストを動作
サイクルごとに順次切り換える一連のオブジェクトコー
ドをオブジェクト生成手段がデータ生成し、このデータ
生成された一連のオブジェクトコードをオブジェクト出
力手段がデータ出力することにより、並列演算装置の動
作記述のソースコードから、並列演算装置のコンテキス
トを動作サイクルごとに順次切り換えるオブジェクトコ
ードがデータ生成される。
【００１６】また、本発明の他の形態としては、並列演
算装置がマトリクス回路部と状態管理部とを別個に具備
しており、複数の処理回路と複数の配線回路とがマトリ
クス配列されているマトリクス回路部のコンテキストを
状態管理部が動作サイクルごとに順次切り換える。この
ような並列演算装置のオブジェクトコードをデータ生成
する本発明の他の形態のデータ処理装置では、オブジェ
クト生成手段が制約条件により一連のソースコードから
一連のオブジェクトコードをデータ生成するときにマト
リクス回路部に対応したデータパスと状態管理部に対応
した有限状態マシンとを分離することにより、並列演算
装置のマトリクス回路部と状態管理部とに別個に対応し
たオブジェクトコードがデータ生成される。
算装置がマトリクス回路部と状態管理部とを別個に具備
しており、複数の処理回路と複数の配線回路とがマトリ
クス配列されているマトリクス回路部のコンテキストを
状態管理部が動作サイクルごとに順次切り換える。この
ような並列演算装置のオブジェクトコードをデータ生成
する本発明の他の形態のデータ処理装置では、オブジェ
クト生成手段が制約条件により一連のソースコードから
一連のオブジェクトコードをデータ生成するときにマト
リクス回路部に対応したデータパスと状態管理部に対応
した有限状態マシンとを分離することにより、並列演算
装置のマトリクス回路部と状態管理部とに別個に対応し
たオブジェクトコードがデータ生成される。
【００１７】また、オブジェクト生成手段がグラフ生成
手段とスケジュール生成手段とを具備しており、グラフ
生成手段が一連のソースコードを言語解析してＤＦＧを
データ生成し、このデータ生成されたＤＦＧから制約条
件によりスケジュール生成手段が複数段階の動作状態を
スケジューリングしたＣＤＦＧをデータ生成することに
より、並列演算装置の動作記述のソースコードから、そ
の順次遷移する複数段階の動作状態をスケジューリング
したＣＤＦＧがデータ生成される。
手段とスケジュール生成手段とを具備しており、グラフ
生成手段が一連のソースコードを言語解析してＤＦＧを
データ生成し、このデータ生成されたＤＦＧから制約条
件によりスケジュール生成手段が複数段階の動作状態を
スケジューリングしたＣＤＦＧをデータ生成することに
より、並列演算装置の動作記述のソースコードから、そ
の順次遷移する複数段階の動作状態をスケジューリング
したＣＤＦＧがデータ生成される。
【００１８】また、マトリクス回路部がデータ記憶した
所定個数のコンテキストの一つで対応動作を実行してい
る最中に対応動作が実行されたコンテキストを状態管理
部が新規のコンテキストにデータ更新するようにスケジ
ュール生成手段がＣＤＦＧをデータ生成することによ
り、このＣＤＦＧからデータ生成されるオブジェクトコ
ードに対応して動作する並列演算装置では、マトリクス
回路部は、オブジェクトコードの多数のコンテキストを
所定個数までデータ記憶して対応動作を順次実行し、状
態管理部は、マトリクス回路部がデータ記憶した所定個
数のコンテキストの一つで対応動作を実行している最中
に対応動作が実行されたコンテキストを新規のコンテキ
ストにデータ更新する。
所定個数のコンテキストの一つで対応動作を実行してい
る最中に対応動作が実行されたコンテキストを状態管理
部が新規のコンテキストにデータ更新するようにスケジ
ュール生成手段がＣＤＦＧをデータ生成することによ
り、このＣＤＦＧからデータ生成されるオブジェクトコ
ードに対応して動作する並列演算装置では、マトリクス
回路部は、オブジェクトコードの多数のコンテキストを
所定個数までデータ記憶して対応動作を順次実行し、状
態管理部は、マトリクス回路部がデータ記憶した所定個
数のコンテキストの一つで対応動作を実行している最中
に対応動作が実行されたコンテキストを新規のコンテキ
ストにデータ更新する。
【００１９】また、スケジュール生成手段でデータ生成
されたＣＤＦＧから制約条件により記述生成手段が複数
段階の動作状態のＲＴＬ記述をマトリクス回路部と状態
管理部とに分離してデータ生成することにより、並列演
算装置のＲＴＬ記述がマトリクス回路部と状態管理部と
に別個に対応してデータ生成される。
されたＣＤＦＧから制約条件により記述生成手段が複数
段階の動作状態のＲＴＬ記述をマトリクス回路部と状態
管理部とに分離してデータ生成することにより、並列演
算装置のＲＴＬ記述がマトリクス回路部と状態管理部と
に別個に対応してデータ生成される。
【００２０】また、記述生成手段でデータ生成されたマ
トリクス回路部のＲＴＬ記述からリスト生成手段が複数
段階の動作状態ごとに制約条件により処理回路のネット
リストをデータ生成することにより、並列演算装置の処
理回路のネットリストが順次遷移する複数段階の動作状
態ごとにデータ生成される。
トリクス回路部のＲＴＬ記述からリスト生成手段が複数
段階の動作状態ごとに制約条件により処理回路のネット
リストをデータ生成することにより、並列演算装置の処
理回路のネットリストが順次遷移する複数段階の動作状
態ごとにデータ生成される。
【００２１】また、並列演算装置は、複数の処理回路の
各々が処理データのビット数が相互に相違する複数種類
の回路資源を具備しており、データ処理装置は、記述生
成手段でデータ生成されたマトリクス回路部のＲＴＬ記
述から複数段階の動作状態ごとにリスト生成手段が制約
条件により処理回路の複数種類の回路資源のネットリス
トをデータ生成することにより、並列演算装置の処理回
路のネットリストがビット数の相違する複数種類の回路
資源ごとにデータ生成される。
各々が処理データのビット数が相互に相違する複数種類
の回路資源を具備しており、データ処理装置は、記述生
成手段でデータ生成されたマトリクス回路部のＲＴＬ記
述から複数段階の動作状態ごとにリスト生成手段が制約
条件により処理回路の複数種類の回路資源のネットリス
トをデータ生成することにより、並列演算装置の処理回
路のネットリストがビット数の相違する複数種類の回路
資源ごとにデータ生成される。
【００２２】また、複数段階の動作状態に対応した状態
管理部のオブジェクトコードがオブジェクト記憶手段に
事前にデータ登録されており、リスト生成手段でデータ
生成されたマトリクス回路部のネットリストに対応して
記述生成手段でデータ生成された状態管理部のＲＴＬ記
述を状態変換手段がオブジェクトコードにデータ変換
し、このデータ変換された状態管理部のオブジェクトコ
ードをオブジェクト出力手段がデータ出力することによ
り、状態管理部のオブジェクトコードがマトリクス回路
部のネットリストに対応してデータ生成される。
管理部のオブジェクトコードがオブジェクト記憶手段に
事前にデータ登録されており、リスト生成手段でデータ
生成されたマトリクス回路部のネットリストに対応して
記述生成手段でデータ生成された状態管理部のＲＴＬ記
述を状態変換手段がオブジェクトコードにデータ変換
し、このデータ変換された状態管理部のオブジェクトコ
ードをオブジェクト出力手段がデータ出力することによ
り、状態管理部のオブジェクトコードがマトリクス回路
部のネットリストに対応してデータ生成される。
【００２３】また、並列演算装置は、複数の処理回路の
各々に処理データがｍｂデータのｍｂ回路資源とｎｂデ
ータのｎｂ回路資源とを具備しており、データ処理装置
は、ＲＴＬ記述からリスト生成手段が制約条件により処
理回路のｍ／ｎｂ回路資源のネットリストをデータ生成
することにより、並列演算装置の処理回路のネットリス
トがｍ／ｎｂ回路資源ごとにデータ生成される。
各々に処理データがｍｂデータのｍｂ回路資源とｎｂデ
ータのｎｂ回路資源とを具備しており、データ処理装置
は、ＲＴＬ記述からリスト生成手段が制約条件により処
理回路のｍ／ｎｂ回路資源のネットリストをデータ生成
することにより、並列演算装置の処理回路のネットリス
トがｍ／ｎｂ回路資源ごとにデータ生成される。
【００２４】また、リスト生成手段は、ＲＴＬ記述の
“ｘｂ”のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個の
ｍｂ回路資源とＺ個のｎｂ回路資源とに割り付けること
により、“ｘｂ”のデータ処理がｍ／ｎｂ回路資源に適
正な個数ずつ割り付けられる。
“ｘｂ”のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個の
ｍｂ回路資源とＺ個のｎｂ回路資源とに割り付けること
により、“ｘｂ”のデータ処理がｍ／ｎｂ回路資源に適
正な個数ずつ割り付けられる。
【００２５】また、リスト生成手段が“ｘ”を“ｍ”で
除算した結果の整数部分“Ｙ”を算出してから、その余
数を“ｎ”で除算した結果の整数“Ｚ”を算出すること
により、“ｘｂ”のデータ処理はビット数が多数のｍｂ
回路資源に極力割り付けられ、余数部分のみビット数が
少数のｎｂ回路資源に割り付けられる。
除算した結果の整数部分“Ｙ”を算出してから、その余
数を“ｎ”で除算した結果の整数“Ｚ”を算出すること
により、“ｘｂ”のデータ処理はビット数が多数のｍｂ
回路資源に極力割り付けられ、余数部分のみビット数が
少数のｎｂ回路資源に割り付けられる。
【００２６】また、リスト生成手段は余数が所定の閾値
より少数の場合に整数“Ｚ”を算出して余数が閾値以上
の場合は“Ｙ”に“１”を加算して“Ｚ＝０”とするこ
とにより、ｍｂ回路資源に極力割り付けられた“ｘｂ”
のデータ処理の余数部分が、ビット数に対応してｍ／ｎ
ｂ回路資源の適切な一方に割り付けられる。
より少数の場合に整数“Ｚ”を算出して余数が閾値以上
の場合は“Ｙ”に“１”を加算して“Ｚ＝０”とするこ
とにより、ｍｂ回路資源に極力割り付けられた“ｘｂ”
のデータ処理の余数部分が、ビット数に対応してｍ／ｎ
ｂ回路資源の適切な一方に割り付けられる。
【００２７】また、条件記憶手段にデータ登録されてい
る制約条件の“ｎｂ”が“１(bit)”からなることによ
り、ｍｂ回路資源に割り付けられた“ｘｂ”のデータ処
理の余数部分が何ビットであってもｎｂ回路資源に割り
付けられる。
る制約条件の“ｎｂ”が“１(bit)”からなることによ
り、ｍｂ回路資源に割り付けられた“ｘｂ”のデータ処
理の余数部分が何ビットであってもｎｂ回路資源に割り
付けられる。
【００２８】また、オブジェクト記憶手段に処理回路の
各種のオブジェクトコードも事前にデータ登録されてお
り、リスト生成手段でデータ生成されたネットリストを
処理配置手段がマトリクス配列されている複数の処理回
路に複数サイクルのコンテキストごとに割り付け、この
処理回路に割り付けられたネットリストをコード変換手
段が対応するオブジェクトコードにデータ変換すること
により、並列演算装置の複数の処理回路のオブジェクト
コードが複数サイクルのコンテキストごとにデータ生成
される。
各種のオブジェクトコードも事前にデータ登録されてお
り、リスト生成手段でデータ生成されたネットリストを
処理配置手段がマトリクス配列されている複数の処理回
路に複数サイクルのコンテキストごとに割り付け、この
処理回路に割り付けられたネットリストをコード変換手
段が対応するオブジェクトコードにデータ変換すること
により、並列演算装置の複数の処理回路のオブジェクト
コードが複数サイクルのコンテキストごとにデータ生成
される。
【００２９】また、オブジェクト記憶手段に配線回路の
オブジェクトコードも事前にデータ登録されており、コ
ード変換手段でデータ変換された処理回路のオブジェク
トコードに対応して配線変換手段が配線回路のネットリ
ストを対応するオブジェクトコードにデータ変換するこ
とにより、並列演算装置の複数の処理回路の接続関係を
個々に切換制御する複数の配線回路のオブジェクトコー
ドもデータ生成される。
オブジェクトコードも事前にデータ登録されており、コ
ード変換手段でデータ変換された処理回路のオブジェク
トコードに対応して配線変換手段が配線回路のネットリ
ストを対応するオブジェクトコードにデータ変換するこ
とにより、並列演算装置の複数の処理回路の接続関係を
個々に切換制御する複数の配線回路のオブジェクトコー
ドもデータ生成される。
【００３０】また、並列演算装置は、複数の処理回路の
各々がレジスタファイルを具備しており、そのレジスタ
ファイルが処理回路の処理データを一時保持する。デー
タ処理装置は、連続する複数サイクルのコンテキストで
処理データが連携するネットリストを処理配置手段がマ
トリクス回路部の一定位置のレジスタファイルに共通に
割り付けることにより、並列演算装置の連続する複数サ
イクルのコンテキストで連携する処理データを一定位置
のレジスタファイルに一時保持させるオブジェクトコー
ドがデータ生成される。
各々がレジスタファイルを具備しており、そのレジスタ
ファイルが処理回路の処理データを一時保持する。デー
タ処理装置は、連続する複数サイクルのコンテキストで
処理データが連携するネットリストを処理配置手段がマ
トリクス回路部の一定位置のレジスタファイルに共通に
割り付けることにより、並列演算装置の連続する複数サ
イクルのコンテキストで連携する処理データを一定位置
のレジスタファイルに一時保持させるオブジェクトコー
ドがデータ生成される。
【００３１】また、処理配置手段が最初に複数サイクル
のコンテキストごとに処理データの連携に関係なくネッ
トリストをレジスタファイルなどに割り付けてから、こ
の割付位置を調整して処理データが連携するネットリス
トが割り付けられたレジスタファイルの連続する複数サ
イクルのコンテキストでの位置を一致させることによ
り、また、処理配置手段が最初に複数サイクルのコンテ
キストで処理データが連携するネットリストが共通に割
り付けられるレジスタファイルのマトリクス回路部での
位置を固定してから、他のネットリストを他のレジスタ
ファイルなどに複数サイクルのコンテキストごとに割り
付けることにより、また、処理配置手段が最初に複数サ
イクルのコンテキストで処理データが連携するネットリ
ストが共通に割り付けられるレジスタファイルのマトリ
クス回路部での相対位置を設定してから、この相対位置
を維持したまま他のネットリストを他のレジスタファイ
ルなどに複数サイクルのコンテキストごとに割り付ける
ことにより、連携する処理データを一定位置のレジスタ
ファイルに一時保持させるオブジェクトコードのデータ
生成が所定のデータ処理で実行される。
のコンテキストごとに処理データの連携に関係なくネッ
トリストをレジスタファイルなどに割り付けてから、こ
の割付位置を調整して処理データが連携するネットリス
トが割り付けられたレジスタファイルの連続する複数サ
イクルのコンテキストでの位置を一致させることによ
り、また、処理配置手段が最初に複数サイクルのコンテ
キストで処理データが連携するネットリストが共通に割
り付けられるレジスタファイルのマトリクス回路部での
位置を固定してから、他のネットリストを他のレジスタ
ファイルなどに複数サイクルのコンテキストごとに割り
付けることにより、また、処理配置手段が最初に複数サ
イクルのコンテキストで処理データが連携するネットリ
ストが共通に割り付けられるレジスタファイルのマトリ
クス回路部での相対位置を設定してから、この相対位置
を維持したまま他のネットリストを他のレジスタファイ
ルなどに複数サイクルのコンテキストごとに割り付ける
ことにより、連携する処理データを一定位置のレジスタ
ファイルに一時保持させるオブジェクトコードのデータ
生成が所定のデータ処理で実行される。
【００３２】また、順次遷移する複数段階の動作状態か
ら状態検出手段が制約条件により一つのコンテキストに
割り付けられる複数を検出し、この検出された複数の動
作状態を状態合成手段が一つのコンテキストに割り付け
ることにより、複数の動作状態が一つのコンテキストと
して並列演算装置に一度にデータ設定される。
ら状態検出手段が制約条件により一つのコンテキストに
割り付けられる複数を検出し、この検出された複数の動
作状態を状態合成手段が一つのコンテキストに割り付け
ることにより、複数の動作状態が一つのコンテキストと
して並列演算装置に一度にデータ設定される。
【００３３】また、遷移段階が連続している複数の動作
状態を状態検出手段が検出することにより、連続する複
数の動作状態が一つのコンテキストとして並列演算装置
にデータ設定される。
状態を状態検出手段が検出することにより、連続する複
数の動作状態が一つのコンテキストとして並列演算装置
にデータ設定される。
【００３４】本発明の第一の並列演算装置は、マトリク
ス配列されている複数の処理回路が個々に設定自在なデ
ータ処理で並列動作し、そのコンテキストがコード格納
手段にデータ格納されているオブジェクトコードに対応
して動作サイクルごとに順次切り換わる。このコード格
納手段に本発明のデータ処理装置でデータ生成されたオ
ブジェクトコードがデータ格納されていることにより、
このデータ格納されているオブジェクトコードに対応し
て複数サイクルのコンテキストが順次切り換わる。
ス配列されている複数の処理回路が個々に設定自在なデ
ータ処理で並列動作し、そのコンテキストがコード格納
手段にデータ格納されているオブジェクトコードに対応
して動作サイクルごとに順次切り換わる。このコード格
納手段に本発明のデータ処理装置でデータ生成されたオ
ブジェクトコードがデータ格納されていることにより、
このデータ格納されているオブジェクトコードに対応し
て複数サイクルのコンテキストが順次切り換わる。
【００３５】本発明の第二の並列演算装置は、マトリク
ス配列されている複数の処理回路が個々に設定自在なデ
ータ処理で並列動作し、そのコンテキストがオブジェク
ト入力手段に外部入力されるオブジェクトコードに対応
して動作サイクルごとに順次切り換わる。このオブジェ
クト入力手段に本発明のデータ処理装置でデータ生成さ
れたオブジェクトコードが外部入力されることにより、
この外部入力されるオブジェクトコードに対応して複数
サイクルのコンテキストが順次切り換わる。
ス配列されている複数の処理回路が個々に設定自在なデ
ータ処理で並列動作し、そのコンテキストがオブジェク
ト入力手段に外部入力されるオブジェクトコードに対応
して動作サイクルごとに順次切り換わる。このオブジェ
クト入力手段に本発明のデータ処理装置でデータ生成さ
れたオブジェクトコードが外部入力されることにより、
この外部入力されるオブジェクトコードに対応して複数
サイクルのコンテキストが順次切り換わる。
【００３６】本発明の第一のデータ処理システムでは、
本発明のデータ処理装置でデータ生成されたオブジェク
トコードが本発明の並列演算装置に外部入力されること
により、データ処理装置に外部入力されるソースコード
に対応して並列演算装置が順次切り換わる複数サイクル
のコンテキストで並列演算を実行する。
本発明のデータ処理装置でデータ生成されたオブジェク
トコードが本発明の並列演算装置に外部入力されること
により、データ処理装置に外部入力されるソースコード
に対応して並列演算装置が順次切り換わる複数サイクル
のコンテキストで並列演算を実行する。
【００３７】本発明の第二のデータ処理システムでは、
並列演算装置がマトリクス回路部と状態管理部とを別個
に具備しており、データ処理装置がソースコードからデ
ータパスと有限状態マシンとを分離してオブジェクトコ
ードをデータ生成する。そのデータパスとマトリクス回
路部とが対応しているとともに有限状態マシンと状態管
理部とが対応していることにより、並列演算装置のハー
ドウェア構造に対応したソフトウェア構造にオブジェク
トコードがデータ処理装置でデータ生成される。
並列演算装置がマトリクス回路部と状態管理部とを別個
に具備しており、データ処理装置がソースコードからデ
ータパスと有限状態マシンとを分離してオブジェクトコ
ードをデータ生成する。そのデータパスとマトリクス回
路部とが対応しているとともに有限状態マシンと状態管
理部とが対応していることにより、並列演算装置のハー
ドウェア構造に対応したソフトウェア構造にオブジェク
トコードがデータ処理装置でデータ生成される。
【００３８】また、本発明で云う各種手段は、その機能
を実現するように形成されていれば良く、例えば、所定
の機能を発揮する専用のハードウェア、所定の機能がコ
ンピュータプログラムにより付与されたデータ処理装
置、コンピュータプログラムによりデータ処理装置の内
部に実現された所定の機能、これらの組み合わせ、等を
許容する。また、本発明で云う各種手段は、個々に独立
した存在である必要もなく、ある手段が他の手段の一部
であるようなことも許容する。
を実現するように形成されていれば良く、例えば、所定
の機能を発揮する専用のハードウェア、所定の機能がコ
ンピュータプログラムにより付与されたデータ処理装
置、コンピュータプログラムによりデータ処理装置の内
部に実現された所定の機能、これらの組み合わせ、等を
許容する。また、本発明で云う各種手段は、個々に独立
した存在である必要もなく、ある手段が他の手段の一部
であるようなことも許容する。
【００３９】また、本発明で云う情報記憶媒体とは、デ
ータ処理装置に各種処理を実行させるためのコンピュー
タプログラムが事前に格納されたハードウェアであれば
良く、例えば、データ処理装置を一部とする装置に固定
されているＲＯＭ(Read OnlyMemory)やＨＤＤ(Hard Dis
c Drive)、データ処理装置を一部とする装置に交換自在
に装填されるＣＤ(Compact Disc)−ＲＯＭやＦＤ(Flopp
y Disc)、等を許容する。
ータ処理装置に各種処理を実行させるためのコンピュー
タプログラムが事前に格納されたハードウェアであれば
良く、例えば、データ処理装置を一部とする装置に固定
されているＲＯＭ(Read OnlyMemory)やＨＤＤ(Hard Dis
c Drive)、データ処理装置を一部とする装置に交換自在
に装填されるＣＤ(Compact Disc)−ＲＯＭやＦＤ(Flopp
y Disc)、等を許容する。
【００４０】また、本発明で云うデータ処理装置とは、
コンピュータプログラムをデータ読取して対応するデー
タ処理を実行できるハードウェアであれば良く、例え
ば、ＣＰＵ(Central Processing Unit)を主体として、
これにＲＯＭやＲＡＭ(Random Access Memory)やＩ／Ｆ
(Interface)ユニット等の各種デバイスが接続されたハ
ードウェアなどを許容する。
コンピュータプログラムをデータ読取して対応するデー
タ処理を実行できるハードウェアであれば良く、例え
ば、ＣＰＵ(Central Processing Unit)を主体として、
これにＲＯＭやＲＡＭ(Random Access Memory)やＩ／Ｆ
(Interface)ユニット等の各種デバイスが接続されたハ
ードウェアなどを許容する。
【００４１】なお、本発明でコンピュータプログラムに
対応した各種動作をデータ処理装置に実行させること
は、各種デバイスをデータ処理装置に動作制御させるこ
となども許容する。例えば、データ処理装置に各種デー
タをデータ保存させることは、データ処理装置が一部と
して具備しているＲＡＭ等の情報記憶媒体に各種データ
を格納すること、データ処理装置に交換自在に装填され
ているＦＤ等の情報記憶媒体に各種データを格納するこ
と、等を許容する。
対応した各種動作をデータ処理装置に実行させること
は、各種デバイスをデータ処理装置に動作制御させるこ
となども許容する。例えば、データ処理装置に各種デー
タをデータ保存させることは、データ処理装置が一部と
して具備しているＲＡＭ等の情報記憶媒体に各種データ
を格納すること、データ処理装置に交換自在に装填され
ているＦＤ等の情報記憶媒体に各種データを格納するこ
と、等を許容する。
【００４２】
【発明の実施の形態】本発明の実施の一形態を図面を参
照して以下に説明する。まず、本形態の並列演算装置で
あるアレイ型プロセッサ１００は、図４および図５(ａ)
に示すように、オブジェクト入力手段であるＩ／Ｆユニ
ット１０１、コード格納手段であるコードメモリ１０
２、状態管理部１０３、データ分配部１０４、マトリク
ス回路部１０５、データメモリ１０６、を具備してお
り、マトリクス回路部１０５には、複数の処理回路であ
るプロセッサエレメント１０７、複数の配線回路である
スイッチエレメント１０８、多数のｍｂバス１０９、多
数のｎｂバス１１０、等がマトリクス配列されている。
照して以下に説明する。まず、本形態の並列演算装置で
あるアレイ型プロセッサ１００は、図４および図５(ａ)
に示すように、オブジェクト入力手段であるＩ／Ｆユニ
ット１０１、コード格納手段であるコードメモリ１０
２、状態管理部１０３、データ分配部１０４、マトリク
ス回路部１０５、データメモリ１０６、を具備してお
り、マトリクス回路部１０５には、複数の処理回路であ
るプロセッサエレメント１０７、複数の配線回路である
スイッチエレメント１０８、多数のｍｂバス１０９、多
数のｎｂバス１１０、等がマトリクス配列されている。
【００４３】また、同図(ｂ)に示すように、プロセッサ
エレメント１０７は、インストラクションメモリ１１
１、インストラクションデコーダ１１２、ｍｂ回路資源
であるｍｂレジスタファイル１１３、ｎｂ回路資源であ
るｎｂレジスタファイル１１４、ｍｂ回路資源でありｍ
ｂ演算器であるｍｂＡＬＵ１１５、ｎｂ回路資源であり
ｎｂ演算器であるｎｂＡＬＵ１１６、内部配線資源１１
７、等を各々具備しており、スイッチエレメント１０８
は、バスコネクタ１２１、入力制御回路１２２、出力制
御回路１２３、等を各々具備している。
エレメント１０７は、インストラクションメモリ１１
１、インストラクションデコーダ１１２、ｍｂ回路資源
であるｍｂレジスタファイル１１３、ｎｂ回路資源であ
るｎｂレジスタファイル１１４、ｍｂ回路資源でありｍ
ｂ演算器であるｍｂＡＬＵ１１５、ｎｂ回路資源であり
ｎｂ演算器であるｎｂＡＬＵ１１６、内部配線資源１１
７、等を各々具備しており、スイッチエレメント１０８
は、バスコネクタ１２１、入力制御回路１２２、出力制
御回路１２３、等を各々具備している。
【００４４】Ｉ／Ｆユニット１０１は、後述するデータ
処理装置３００が接続され、このデータ処理装置３００
から一連のオブジェクトコードが外部入力される。コー
ドメモリ１０２は、ＲＡＭ等の情報記憶媒体からなり、
外部入力されたオブジェクトコードをデータ記憶する。
処理装置３００が接続され、このデータ処理装置３００
から一連のオブジェクトコードが外部入力される。コー
ドメモリ１０２は、ＲＡＭ等の情報記憶媒体からなり、
外部入力されたオブジェクトコードをデータ記憶する。
【００４５】このオブジェクトコードは、詳細には後述
するが、マトリクス回路部１０５にマトリクス配列され
た複数のプロセッサエレメント１０７と複数のスイッチ
エレメント１０８との動作命令が、順次切り換わる動作
サイクルごとのコンテキストとしてデータ設定されてお
り、このコンテキストを動作サイクルごとに切り換える
状態管理部１０３の動作命令が、順次遷移する動作状態
としてデータ設定されている。
するが、マトリクス回路部１０５にマトリクス配列され
た複数のプロセッサエレメント１０７と複数のスイッチ
エレメント１０８との動作命令が、順次切り換わる動作
サイクルごとのコンテキストとしてデータ設定されてお
り、このコンテキストを動作サイクルごとに切り換える
状態管理部１０３の動作命令が、順次遷移する動作状態
としてデータ設定されている。
【００４６】この状態管理部１０３は、コードメモリ１
０２でデータ記憶された一連のオブジェクトコードから
動作サイクルごとにコンテキストをデータ読出し、その
動作命令から複数のプロセッサエレメント１０７と複数
のスイッチエレメント１０８とのインストラクションポ
インタを各々発生する。
０２でデータ記憶された一連のオブジェクトコードから
動作サイクルごとにコンテキストをデータ読出し、その
動作命令から複数のプロセッサエレメント１０７と複数
のスイッチエレメント１０８とのインストラクションポ
インタを各々発生する。
【００４７】本形態ではスイッチエレメント１０８のイ
ンストラクションメモリが隣接するプロセッサエレメン
ト１０７のインストラクションメモリ１１１で兼用され
ているので、状態管理部１０３は、発生したプロセッサ
エレメント１０７とスイッチエレメント１０８との一組
のインストラクションポインタを対応するプロセッサエ
レメント１０７のインストラクションメモリ１１１に供
給する。
ンストラクションメモリが隣接するプロセッサエレメン
ト１０７のインストラクションメモリ１１１で兼用され
ているので、状態管理部１０３は、発生したプロセッサ
エレメント１０７とスイッチエレメント１０８との一組
のインストラクションポインタを対応するプロセッサエ
レメント１０７のインストラクションメモリ１１１に供
給する。
【００４８】このインストラクションメモリ１１１はプ
ロセッサエレメント１０７とスイッチエレメント１０８
との複数の動作命令が事前に格納されており、状態管理
部１０３から供給される二つのインストラクションポイ
ンタでプロセッサエレメント１０７とスイッチエレメン
ト１０８との動作命令が指定される。インストラクショ
ンデコーダ１１２は、インストラクションポインタで指
定された動作命令をデコードし、スイッチエレメント１
０８、内部配線資源１１７、ｍ／ｎｂＡＬＵ１１５，１
１６、等の動作を制御する。
ロセッサエレメント１０７とスイッチエレメント１０８
との複数の動作命令が事前に格納されており、状態管理
部１０３から供給される二つのインストラクションポイ
ンタでプロセッサエレメント１０７とスイッチエレメン
ト１０８との動作命令が指定される。インストラクショ
ンデコーダ１１２は、インストラクションポインタで指
定された動作命令をデコードし、スイッチエレメント１
０８、内部配線資源１１７、ｍ／ｎｂＡＬＵ１１５，１
１６、等の動作を制御する。
【００４９】ｍｂバス１０９は“８(bit)”の処理デー
タであるｍｂデータを伝送し、ｎｂバス１１０は“１(b
it)”の処理データであるｎｂデータを伝送するので、
スイッチエレメント１０８は、インストラクションデコ
ーダ１１２の動作制御に対応してｍ／ｎｂバス１０９，
１１０による複数のプロセッサエレメント１０７の接続
関係を制御する。
タであるｍｂデータを伝送し、ｎｂバス１１０は“１(b
it)”の処理データであるｎｂデータを伝送するので、
スイッチエレメント１０８は、インストラクションデコ
ーダ１１２の動作制御に対応してｍ／ｎｂバス１０９，
１１０による複数のプロセッサエレメント１０７の接続
関係を制御する。
【００５０】より詳細には、スイッチエレメント１０８
のバスコネクタ１２１は、ｍｂバス１０９とｎｂバス１
１０とが四方から連通しており、このように連通してい
る複数のｍｂバス１０９の相互の接続関係と連通する複
数のｎｂバス１１０の相互の接続関係とを制御する。
のバスコネクタ１２１は、ｍｂバス１０９とｎｂバス１
１０とが四方から連通しており、このように連通してい
る複数のｍｂバス１０９の相互の接続関係と連通する複
数のｎｂバス１１０の相互の接続関係とを制御する。
【００５１】このため、本形態のアレイ型プロセッサ１
００は、コードメモリ１０２にデータ設定されたオブジ
ェクトコードに対応して状態管理部１０３がマトリクス
回路部１０５のコンテキストを動作サイクルごとに順次
切り換え、その段階ごとに複数のプロセッサエレメント
１０７は個々に設定自在なデータ処理で並列動作する。
００は、コードメモリ１０２にデータ設定されたオブジ
ェクトコードに対応して状態管理部１０３がマトリクス
回路部１０５のコンテキストを動作サイクルごとに順次
切り換え、その段階ごとに複数のプロセッサエレメント
１０７は個々に設定自在なデータ処理で並列動作する。
【００５２】なお、ここでは説明を簡略化するために各
部が平面状に配列されている構造を例示しているが、実
際には、上述のｍ／ｎｂバス１０９，１１０とスイッチ
エレメント１０８とプロセッサエレメント１０７とを積
層構造で重複させて形成するようなことも可能である。
部が平面状に配列されている構造を例示しているが、実
際には、上述のｍ／ｎｂバス１０９，１１０とスイッチ
エレメント１０８とプロセッサエレメント１０７とを積
層構造で重複させて形成するようなことも可能である。
【００５３】入力制御回路１２２は、ｍｂバス１０９か
らｍｂレジスタファイル１１３やｍｂＡＬＵ１１５への
データ入力の接続関係と、ｎｂバス１１０からｎｂレジ
スタファイル１１４やｎｂＡＬＵ１１６へのデータ入力
の接続関係とを制御し、出力制御回路１２３は、ｍｂレ
ジスタファイル１１３やｍｂＡＬＵ１１５からｍｂバス
１０９へのデータ出力の接続関係と、ｎｂレジスタファ
イル１１４やｎｂＡＬＵ１１６からｎｂバス１１０への
データ出力の接続関係とを制御する。
らｍｂレジスタファイル１１３やｍｂＡＬＵ１１５への
データ入力の接続関係と、ｎｂバス１１０からｎｂレジ
スタファイル１１４やｎｂＡＬＵ１１６へのデータ入力
の接続関係とを制御し、出力制御回路１２３は、ｍｂレ
ジスタファイル１１３やｍｂＡＬＵ１１５からｍｂバス
１０９へのデータ出力の接続関係と、ｎｂレジスタファ
イル１１４やｎｂＡＬＵ１１６からｎｂバス１１０への
データ出力の接続関係とを制御する。
【００５４】データ分配部１０４は、外部入力される一
連の処理データをｍｂデータとｎｂデータとに分配し、
このｍ／ｎｂデータをスイッチエレメント１０８により
接続関係が制御されたｍ／ｎｂバス１０９，１１０から
複数のプロセッサエレメント１０７の特定の一部に適宜
入力する。
連の処理データをｍｂデータとｎｂデータとに分配し、
このｍ／ｎｂデータをスイッチエレメント１０８により
接続関係が制御されたｍ／ｎｂバス１０９，１１０から
複数のプロセッサエレメント１０７の特定の一部に適宜
入力する。
【００５５】このプロセッサエレメント１０７の内部配
線資源１１７は、インストラクションデコーダ１１２の
動作制御に対応して、プロセッサエレメント１０７の内
部でのｍｂレジスタファイル１１３およびｍｂＡＬＵ１
１５の接続関係とｎｂレジスタファイル１１４およびｎ
ｂＡＬＵ１１６の接続関係とを制御する。
線資源１１７は、インストラクションデコーダ１１２の
動作制御に対応して、プロセッサエレメント１０７の内
部でのｍｂレジスタファイル１１３およびｍｂＡＬＵ１
１５の接続関係とｎｂレジスタファイル１１４およびｎ
ｂＡＬＵ１１６の接続関係とを制御する。
【００５６】ｍｂレジスタファイル１１３は、内部配線
資源１１７に制御される接続関係に対応して、ｍｂバス
１０９などから入力されるｍｂデータを一時保持してｍ
ｂＡＬＵ１１５などに出力する。ｎｂレジスタファイル
１１４は、内部配線資源１１７に制御される接続関係に
対応して、ｎｂバス１１０などから入力されるｎｂデー
タを一時保持してｎｂＡＬＵ１１６などに出力する。
資源１１７に制御される接続関係に対応して、ｍｂバス
１０９などから入力されるｍｂデータを一時保持してｍ
ｂＡＬＵ１１５などに出力する。ｎｂレジスタファイル
１１４は、内部配線資源１１７に制御される接続関係に
対応して、ｎｂバス１１０などから入力されるｎｂデー
タを一時保持してｎｂＡＬＵ１１６などに出力する。
【００５７】ｍｂＡＬＵ１１５は、インストラクション
デコーダ１１２の動作制御に対応したデータ処理をｍｂ
データで実行し、ｎｂＡＬＵ１１６は、インストラクシ
ョンデコーダ１１２の動作制御に対応したデータ処理を
ｎｂデータで実行する。なお、プロセッサエレメント１
０７は、上述のように内蔵されているｍ／ｎｂレジスタ
ファイル１１３，１１４でｍ／ｎｂデータをデータ読書
するが、必要により外部のデータメモリ１０６でも処理
データをデータ読書する。
デコーダ１１２の動作制御に対応したデータ処理をｍｂ
データで実行し、ｎｂＡＬＵ１１６は、インストラクシ
ョンデコーダ１１２の動作制御に対応したデータ処理を
ｎｂデータで実行する。なお、プロセッサエレメント１
０７は、上述のように内蔵されているｍ／ｎｂレジスタ
ファイル１１３，１１４でｍ／ｎｂデータをデータ読書
するが、必要により外部のデータメモリ１０６でも処理
データをデータ読書する。
【００５８】そして、本形態のアレイ型プロセッサ１０
０を一部とした本形態のデータ処理システム２００は、
図１に示すように、アレイ型プロセッサ１００、データ
処理装置３００、ソース供給手段２０１、オブジェクト
供給手段２０２、データ入力手段２０３、等を具備して
いる。
０を一部とした本形態のデータ処理システム２００は、
図１に示すように、アレイ型プロセッサ１００、データ
処理装置３００、ソース供給手段２０１、オブジェクト
供給手段２０２、データ入力手段２０３、等を具備して
いる。
【００５９】また、本形態のデータ処理装置３００は、
図３に示すように、コンピュータの主体となるハードウ
ェアとしてＣＰＵ３０１を具備しており、このＣＰＵ３
０１には、バスライン３０２により、ＲＯＭ３０３、Ｒ
ＡＭ３０４、ＨＤＤ３０５、ＦＤ３０６が交換自在に装
填されるＦＤＤ(FD Drive)３０７、ＣＤ−ＲＯＭ３０８
が交換自在に装填されるＣＤドライブ３０９、キーボー
ド３１０、マウス３１１、ディスプレイ３１２、Ｉ／Ｆ
ユニット３１３、等のハードウェアが接続されている。
図３に示すように、コンピュータの主体となるハードウ
ェアとしてＣＰＵ３０１を具備しており、このＣＰＵ３
０１には、バスライン３０２により、ＲＯＭ３０３、Ｒ
ＡＭ３０４、ＨＤＤ３０５、ＦＤ３０６が交換自在に装
填されるＦＤＤ(FD Drive)３０７、ＣＤ−ＲＯＭ３０８
が交換自在に装填されるＣＤドライブ３０９、キーボー
ド３１０、マウス３１１、ディスプレイ３１２、Ｉ／Ｆ
ユニット３１３、等のハードウェアが接続されている。
【００６０】本形態のデータ処理装置３００では、ＲＯ
Ｍ３０３、ＲＡＭ３０４、ＨＤＤ３０５、交換自在なＦ
Ｄ３０６、交換自在なＣＤ−ＲＯＭ３０８、等のハード
ウェアが情報記憶媒体に相当し、これらの少なくとも一
個にＣＰＵ３０１のためのコンピュータプログラムや各
種データがソフトウェアとして格納されている。
Ｍ３０３、ＲＡＭ３０４、ＨＤＤ３０５、交換自在なＦ
Ｄ３０６、交換自在なＣＤ−ＲＯＭ３０８、等のハード
ウェアが情報記憶媒体に相当し、これらの少なくとも一
個にＣＰＵ３０１のためのコンピュータプログラムや各
種データがソフトウェアとして格納されている。
【００６１】例えば、ＣＰＵ３０１に各種のデータ処理
を実行させるコンピュータプログラムは、ＦＤ３０６や
ＣＤ−ＲＯＭ３０８に事前に格納されている。このよう
なソフトウェアはＨＤＤ３０５に事前にインストールさ
れており、データ処理装置３００の起動時にＲＡＭ３０
４に複写されてＣＰＵ３０１にデータ読取される。
を実行させるコンピュータプログラムは、ＦＤ３０６や
ＣＤ−ＲＯＭ３０８に事前に格納されている。このよう
なソフトウェアはＨＤＤ３０５に事前にインストールさ
れており、データ処理装置３００の起動時にＲＡＭ３０
４に複写されてＣＰＵ３０１にデータ読取される。
【００６２】このようにＣＰＵ３０１が適正なコンピュ
ータプログラムをデータ読取して各種のデータ処理を実
行することにより、本形態のデータ処理装置３００は、
図１に示すように、ソース入力手段２１１、条件記憶手
段２１２、オブジェクト生成手段２１３、オブジェクト
出力手段２１４、等の各種手段を各種機能として論理的
に具備している。
ータプログラムをデータ読取して各種のデータ処理を実
行することにより、本形態のデータ処理装置３００は、
図１に示すように、ソース入力手段２１１、条件記憶手
段２１２、オブジェクト生成手段２１３、オブジェクト
出力手段２１４、等の各種手段を各種機能として論理的
に具備している。
【００６３】データ処理システム２００のソース供給手
段２０１は、例えば、ソースコードが格納されたＦＤ３
０６からなり、Ｃ言語などの高級言語でアレイ型プロセ
ッサ１００が動作記述された一連のソースコードをデー
タ処理装置３００のソース入力手段２１１に供給する。
段２０１は、例えば、ソースコードが格納されたＦＤ３
０６からなり、Ｃ言語などの高級言語でアレイ型プロセ
ッサ１００が動作記述された一連のソースコードをデー
タ処理装置３００のソース入力手段２１１に供給する。
【００６４】このデータ処理装置３００のソース入力手
段２１１は、ＲＡＭ３０４に格納されているコンピュー
タプログラムに対応してＣＰＵ３０１がＦＤＤ３０７を
動作制御する機能などに相当し、ソース供給手段２０１
からソースコードがデータ入力される。
段２１１は、ＲＡＭ３０４に格納されているコンピュー
タプログラムに対応してＣＰＵ３０１がＦＤＤ３０７を
動作制御する機能などに相当し、ソース供給手段２０１
からソースコードがデータ入力される。
【００６５】条件記憶手段２１２は、上述のコンピュー
タプログラムに対応してＣＰＵ３０１がデータ認識する
ＨＤＤ３０５の記憶エリアなどに相当し、アレイ型プロ
セッサ１００の物理構造や物理特性などに対応した各種
の制約条件が事前にデータ登録されている。
タプログラムに対応してＣＰＵ３０１がデータ認識する
ＨＤＤ３０５の記憶エリアなどに相当し、アレイ型プロ
セッサ１００の物理構造や物理特性などに対応した各種
の制約条件が事前にデータ登録されている。
【００６６】オブジェクト生成手段２１３は、ＣＰＵ３
０１がコンピュータプログラムに対応して所定のデータ
処理を実行する機能などに相当し、ソース入力手段２１
１にデータ入力されたソースコードから条件記憶手段２
１２の制約条件により、アレイ型プロセッサ１００のマ
トリクス回路部１０５のコンテキストを順次切り換える
一連のオブジェクトコードをデータ生成する。
０１がコンピュータプログラムに対応して所定のデータ
処理を実行する機能などに相当し、ソース入力手段２１
１にデータ入力されたソースコードから条件記憶手段２
１２の制約条件により、アレイ型プロセッサ１００のマ
トリクス回路部１０５のコンテキストを順次切り換える
一連のオブジェクトコードをデータ生成する。
【００６７】なお、オブジェクト生成手段２１３は、前
述のようにアレイ型プロセッサ１００に状態管理部１０
３とマトリクス回路部１０５とが別個に形成されている
ので、この構造を反映した制約条件によりソースコード
からオブジェクトコードをデータ生成するとき、図４に
示すように、マトリクス回路部１０５に対応したデータ
パスと状態管理部１０３に対応した有限状態マシンとを
分離する。
述のようにアレイ型プロセッサ１００に状態管理部１０
３とマトリクス回路部１０５とが別個に形成されている
ので、この構造を反映した制約条件によりソースコード
からオブジェクトコードをデータ生成するとき、図４に
示すように、マトリクス回路部１０５に対応したデータ
パスと状態管理部１０３に対応した有限状態マシンとを
分離する。
【００６８】また、詳細には後述するが、オブジェクト
生成手段２１３は多段階の各種処理によりソースコード
からオブジェクトコードをデータ生成し、その多段階の
各種処理で条件記憶手段２１２から必要な制約条件を適
宜参照するので、この条件記憶手段２１２にはオブジェ
クト生成手段２１３の各種処理に必要充分なデータ内容
で各種の制約条件がデータ設定されている。
生成手段２１３は多段階の各種処理によりソースコード
からオブジェクトコードをデータ生成し、その多段階の
各種処理で条件記憶手段２１２から必要な制約条件を適
宜参照するので、この条件記憶手段２１２にはオブジェ
クト生成手段２１３の各種処理に必要充分なデータ内容
で各種の制約条件がデータ設定されている。
【００６９】オブジェクト出力手段２１４は、ＣＰＵ３
０１がコンピュータプログラムに対応してＩ／Ｆユニッ
ト３１３のデータ出力を制御する機能などに相当し、オ
ブジェクト生成手段２１３でデータ生成された一連のオ
ブジェクトコードをデータ処理システム２００のオブジ
ェクト供給手段２０２にデータ出力する。
０１がコンピュータプログラムに対応してＩ／Ｆユニッ
ト３１３のデータ出力を制御する機能などに相当し、オ
ブジェクト生成手段２１３でデータ生成された一連のオ
ブジェクトコードをデータ処理システム２００のオブジ
ェクト供給手段２０２にデータ出力する。
【００７０】このオブジェクト供給手段２０２は、デー
タ処理装置３００のＩ／Ｆユニット３１３とアレイ型プ
ロセッサ１００の状態管理部１０３とを接続した接続コ
ネクタ(図示せず)などに相当し、データ処理装置３００
がデータ出力するオブジェクトコードをアレイ型プロセ
ッサ１００のＩ／Ｆユニット１０１にデータ入力する。
タ処理装置３００のＩ／Ｆユニット３１３とアレイ型プ
ロセッサ１００の状態管理部１０３とを接続した接続コ
ネクタ(図示せず)などに相当し、データ処理装置３００
がデータ出力するオブジェクトコードをアレイ型プロセ
ッサ１００のＩ／Ｆユニット１０１にデータ入力する。
【００７１】このアレイ型プロセッサ１００のＩ／Ｆユ
ニット１０１には、前述のようにコードメモリ１０２が
接続されているので、このコードメモリ１０２でオブジ
ェクトコードがデータ保持される。データ入力手段２０
３は、例えば、所定のデータ発生回路(図示せず)からな
り、一連の処理データを発生してアレイ型プロセッサ１
００のデータ分配部１０４に入力する。
ニット１０１には、前述のようにコードメモリ１０２が
接続されているので、このコードメモリ１０２でオブジ
ェクトコードがデータ保持される。データ入力手段２０
３は、例えば、所定のデータ発生回路(図示せず)からな
り、一連の処理データを発生してアレイ型プロセッサ１
００のデータ分配部１０４に入力する。
【００７２】本形態のデータ処理装置３００のオブジェ
クト生成手段２１３は、図２に示すように、グラフ生成
手段２２１、スケジュール生成手段２２２、記述生成手
段２２３、リスト生成手段２２４、オブジェクト記憶手
段２２５、状態変換手段２２６、処理配置手段２２７、
コード変換手段２２８、配線変換手段２２９、等の各種
手段からなる。
クト生成手段２１３は、図２に示すように、グラフ生成
手段２２１、スケジュール生成手段２２２、記述生成手
段２２３、リスト生成手段２２４、オブジェクト記憶手
段２２５、状態変換手段２２６、処理配置手段２２７、
コード変換手段２２８、配線変換手段２２９、等の各種
手段からなる。
【００７３】グラフ生成手段２２１は、前述のＣ言語な
どで記述された一連のソースコードを言語解析してＤＦ
Ｇをデータ生成し、スケジュール生成手段２２２は、グ
ラフ生成手段２２１でデータ生成されたＤＦＧから所定
の制約条件により、図６に示すように、アレイ型プロセ
ッサ１００の順次遷移する複数段階の動作状態をスケジ
ューリングしたＣＤＦＧをデータ生成する。
どで記述された一連のソースコードを言語解析してＤＦ
Ｇをデータ生成し、スケジュール生成手段２２２は、グ
ラフ生成手段２２１でデータ生成されたＤＦＧから所定
の制約条件により、図６に示すように、アレイ型プロセ
ッサ１００の順次遷移する複数段階の動作状態をスケジ
ューリングしたＣＤＦＧをデータ生成する。
【００７４】より詳細には、図７に示すように、例え
ば、ソースコードに処理データが連携する複数のデータ
処理が記述されているとき、図８に示すように、その複
数のデータ処理が因果関係に対応して連携されたＤＦＧ
が既存の手法でデータ生成される。
ば、ソースコードに処理データが連携する複数のデータ
処理が記述されているとき、図８に示すように、その複
数のデータ処理が因果関係に対応して連携されたＤＦＧ
が既存の手法でデータ生成される。
【００７５】このようなＤＦＧからＣＤＦＧがデータ生
成されるとき、アレイ型プロセッサ１００のプロセッサ
エレメント１０７の個数やｍ／ｎｂデータバス１０９，
１１０の遅延時間などが制約条件として参照され、図９
(ａ)に示すように、これに対応してＤＦＧの複数のデー
タ処理が順次遷移する複数段階の動作状態に順番にスケ
ジューリングされる。
成されるとき、アレイ型プロセッサ１００のプロセッサ
エレメント１０７の個数やｍ／ｎｂデータバス１０９，
１１０の遅延時間などが制約条件として参照され、図９
(ａ)に示すように、これに対応してＤＦＧの複数のデー
タ処理が順次遷移する複数段階の動作状態に順番にスケ
ジューリングされる。
【００７６】このようにＤＦＧの複数のノードが順番に
スケジューリングされるとき、一つの動作状態で一度に
並列実行される複数のデータ処理の個数が、制約条件で
あるプロセッサエレメント１０７の個数を超過する場
合、その超過するデータ処理は次段の動作状態に移行さ
れる。
スケジューリングされるとき、一つの動作状態で一度に
並列実行される複数のデータ処理の個数が、制約条件で
あるプロセッサエレメント１０７の個数を超過する場
合、その超過するデータ処理は次段の動作状態に移行さ
れる。
【００７７】また、一つの動作状態で一度に連続実行さ
れる複数のデータ処理の累積時間が制約条件である動作
状態のクロック間隔を超過する場合、そのクロック間隔
を超過するデータ処理から以後のデータ処理は次段の動
作状態に移行される。同様に、ある動作状態で連続に実
行される複数のデータ処理に、ポート入力／出力、メモ
リアクセスや複数サイクル演算、などのように動作サイ
クルを跨ぐデータ処理が存在する場合、そのデータ処理
が発生する時点で動作状態は次段に移行される。
れる複数のデータ処理の累積時間が制約条件である動作
状態のクロック間隔を超過する場合、そのクロック間隔
を超過するデータ処理から以後のデータ処理は次段の動
作状態に移行される。同様に、ある動作状態で連続に実
行される複数のデータ処理に、ポート入力／出力、メモ
リアクセスや複数サイクル演算、などのように動作サイ
クルを跨ぐデータ処理が存在する場合、そのデータ処理
が発生する時点で動作状態は次段に移行される。
【００７８】ここで、上述の演算個数とプロセッサエレ
メント１０７の個数との対比で動作状態を移行させるス
ケジューリングを以下に具体的に説明する。まず、本形
態のアレイ型プロセッサ１００がプロセッサエレメント
１０７を二個だけ具備しており、比較対象とする従来の
アレイ型プロセッサ(図示せず)が加算器と減算器とを一
個ずつ具備していると想定する。
メント１０７の個数との対比で動作状態を移行させるス
ケジューリングを以下に具体的に説明する。まず、本形
態のアレイ型プロセッサ１００がプロセッサエレメント
１０７を二個だけ具備しており、比較対象とする従来の
アレイ型プロセッサ(図示せず)が加算器と減算器とを一
個ずつ具備していると想定する。
【００７９】この場合、従来のアレイ型プロセッサは、
一つの動作状態で一つの加算処理と一つの減算処理とを
並列実行できるが、一つの動作状態で二つの加算処理や
二つの減算処理を並列実行することはできない。一方、
本形態のアレイ型プロセッサ１００は、一つの動作状態
で二つのデータ処理を並列実行することができ、その二
つのデータ処理としては加算処理や減算処理などを自在
に設定することができる。
一つの動作状態で一つの加算処理と一つの減算処理とを
並列実行できるが、一つの動作状態で二つの加算処理や
二つの減算処理を並列実行することはできない。一方、
本形態のアレイ型プロセッサ１００は、一つの動作状態
で二つのデータ処理を並列実行することができ、その二
つのデータ処理としては加算処理や減算処理などを自在
に設定することができる。
【００８０】そして、図８に示すように、ＤＦＧに二つ
の加算処理が並列に存在し、これらの加算処理の出力デ
ータを入力データとする二つの減算処理が並列に存在す
る場合、従来のアレイ型プロセッサへのスケジューリン
グ処理では、図９(ｂ)に示すように、第一状態で第一の
加算処理を実行し、第二状態で第一の減算処理と第二の
加算処理とを並列実行し、第三状態で第二の減算処理を
実行するようにＣＤＦＧがデータ生成される。
の加算処理が並列に存在し、これらの加算処理の出力デ
ータを入力データとする二つの減算処理が並列に存在す
る場合、従来のアレイ型プロセッサへのスケジューリン
グ処理では、図９(ｂ)に示すように、第一状態で第一の
加算処理を実行し、第二状態で第一の減算処理と第二の
加算処理とを並列実行し、第三状態で第二の減算処理を
実行するようにＣＤＦＧがデータ生成される。
【００８１】一方、本形態のデータ処理装置３００によ
る本形態のアレイ型プロセッサ１００へのスケジューリ
ング処理では、同図(ａ)に示すように、第一状態に二個
のプロセッサエレメント１０７で第一第二の加算処理を
並列実行し、第二状態に第一第二の減算処理を並列実行
するようにＣＤＦＧがデータ生成される。
る本形態のアレイ型プロセッサ１００へのスケジューリ
ング処理では、同図(ａ)に示すように、第一状態に二個
のプロセッサエレメント１０７で第一第二の加算処理を
並列実行し、第二状態に第一第二の減算処理を並列実行
するようにＣＤＦＧがデータ生成される。
【００８２】さらに、ＣＤＦＧが制約条件であるポート
入力に対応してスケジューリングされるとともに、制約
条件である遅延時間に対応してスケジューリングされる
場合を以下に簡単に説明する。まず、制約条件として一
つの動作状態にポート入力が一つしか存在しない場合、
図１０に示すように、ソースコードに複数のポート入力
が記述されていると、図１１に示すように、ソースコー
ドの第一行目と第三行目とのポート入力はＣＤＦＧで別
個の動作状態にスケジューリングされる。
入力に対応してスケジューリングされるとともに、制約
条件である遅延時間に対応してスケジューリングされる
場合を以下に簡単に説明する。まず、制約条件として一
つの動作状態にポート入力が一つしか存在しない場合、
図１０に示すように、ソースコードに複数のポート入力
が記述されていると、図１１に示すように、ソースコー
ドの第一行目と第三行目とのポート入力はＣＤＦＧで別
個の動作状態にスケジューリングされる。
【００８３】また、一つの動作状態に許容される遅延時
間が“30(nsec)”、加算処理の所要時間が“10(nse
c)”、乗算処理の所要時間が“20(nsec)”、の場合、図
１０に示すように、ソースコードの第二行目に一つの加
算処理と二つの乗算処理とが記述されていると、図１１
に示すように、その一つの加算処理と第一の乗算処理と
は一つの動作状態にスケジューリングされるが、第二の
乗算処理は次段の動作状態にスケジューリングされる。
間が“30(nsec)”、加算処理の所要時間が“10(nse
c)”、乗算処理の所要時間が“20(nsec)”、の場合、図
１０に示すように、ソースコードの第二行目に一つの加
算処理と二つの乗算処理とが記述されていると、図１１
に示すように、その一つの加算処理と第一の乗算処理と
は一つの動作状態にスケジューリングされるが、第二の
乗算処理は次段の動作状態にスケジューリングされる。
【００８４】なお、本形態のアレイ型プロセッサ１００
は、実際には前述のようにプロセッサエレメント１０７
が演算器として８ビットのＡＬＵ１１５と１ビットのＡ
ＬＵ１１６のみ具備しているので、３２ビットの一つの
データ処理などは制約条件により四個の８ビットのＡＬ
Ｕ１１５で並列実行される。
は、実際には前述のようにプロセッサエレメント１０７
が演算器として８ビットのＡＬＵ１１５と１ビットのＡ
ＬＵ１１６のみ具備しているので、３２ビットの一つの
データ処理などは制約条件により四個の８ビットのＡＬ
Ｕ１１５で並列実行される。
【００８５】この場合、一つの動作状態にスケジューリ
ングされた３２ビットの一つのデータ処理に対応して制
約条件である８ビットのＡＬＵ１１５の個数から四個が
減算されるので、例えば、これが不足する場合には３２
ビットの一つのデータ処理は次段の動作状態に移行され
る。
ングされた３２ビットの一つのデータ処理に対応して制
約条件である８ビットのＡＬＵ１１５の個数から四個が
減算されるので、例えば、これが不足する場合には３２
ビットの一つのデータ処理は次段の動作状態に移行され
る。
【００８６】また、本形態ではプロセッサエレメント１
０７の各々がｍ／ｎｂＡＬＵ１１５，１１６を具備して
いるので、これに対応した制約条件により演算処理はｍ
ｂＡＬＵ１１５とｎｂＡＬＵ１１６とに配分されてスケ
ジューリングされる。さらに、プロセッサエレメント１
０７にｍ／ｎｂＡＬＵ１１５，１１６以外にデータ処理
を実行する回路資源が存在する場合、これも制約条件に
組み込まれてスケジューリングに利用される。
０７の各々がｍ／ｎｂＡＬＵ１１５，１１６を具備して
いるので、これに対応した制約条件により演算処理はｍ
ｂＡＬＵ１１５とｎｂＡＬＵ１１６とに配分されてスケ
ジューリングされる。さらに、プロセッサエレメント１
０７にｍ／ｎｂＡＬＵ１１５，１１６以外にデータ処理
を実行する回路資源が存在する場合、これも制約条件に
組み込まれてスケジューリングに利用される。
【００８７】記述生成手段２２３は、スケジュール生成
手段２２２でデータ生成されたＣＤＦＧから、所定の制
約条件により複数段階の動作状態のＲＴＬ記述をマトリ
クス回路部１０５と状態管理部１０３とに分離してデー
タ生成する。このとき、プロセッサエレメント１０７や
スイッチエレメント１０８の処理能力などが制約条件と
して参照され、図９(ａ)および図１２に示すように、デ
ータ処理やデータ転送を実行するｍ／ｎｂＡＬＵ１１
５，１１６などが割り付けられる。
手段２２２でデータ生成されたＣＤＦＧから、所定の制
約条件により複数段階の動作状態のＲＴＬ記述をマトリ
クス回路部１０５と状態管理部１０３とに分離してデー
タ生成する。このとき、プロセッサエレメント１０７や
スイッチエレメント１０８の処理能力などが制約条件と
して参照され、図９(ａ)および図１２に示すように、デ
ータ処理やデータ転送を実行するｍ／ｎｂＡＬＵ１１
５，１１６などが割り付けられる。
【００８８】ただし、この時点での割り付けは、どの処
理がアレイ型プロセッサ１００のどの種類の回路資源に
より実行されるかを区分するに留まり、どのデータ処理
をどのｍ／ｎｂＡＬＵ１１５，１１６が実行するかを決
定することはなく、複数段階の動作状態で連携する処理
データをデータ保持するｍ／ｎｂレジスタファイル１１
３，１１４の位置を決定することもない。また、この割
り付けではトライアンドエラーなどにより、複数段階の
動作状態ごとに使用する回路資源が最少となる組み合わ
せがデータ生成される。
理がアレイ型プロセッサ１００のどの種類の回路資源に
より実行されるかを区分するに留まり、どのデータ処理
をどのｍ／ｎｂＡＬＵ１１５，１１６が実行するかを決
定することはなく、複数段階の動作状態で連携する処理
データをデータ保持するｍ／ｎｂレジスタファイル１１
３，１１４の位置を決定することもない。また、この割
り付けではトライアンドエラーなどにより、複数段階の
動作状態ごとに使用する回路資源が最少となる組み合わ
せがデータ生成される。
【００８９】リスト生成手段２２４は、記述生成手段２
２３でデータ生成されたマトリクス回路部１０５のＲＴ
Ｌ記述から所定の制約条件により、複数段階の動作状態
ごとのプロセッサエレメント１０７のネットリストを、
図１３に示すように、ｍ／ｎｂＡＬＵ１１５，１１６な
どのｍ／ｎｂ回路資源ごとにデータ生成する。
２３でデータ生成されたマトリクス回路部１０５のＲＴ
Ｌ記述から所定の制約条件により、複数段階の動作状態
ごとのプロセッサエレメント１０７のネットリストを、
図１３に示すように、ｍ／ｎｂＡＬＵ１１５，１１６な
どのｍ／ｎｂ回路資源ごとにデータ生成する。
【００９０】より具体的には、ＲＴＬ記述に“ｍｂ”よ
り多数の“ｘｂ(ｘ-(bit)”のデータ処理が存在する場
合、リスト生成手段２２４は、“ｘ”を“ｍ”で除算し
た結果の整数部分“Ｙ”を算出してから、その余数を
“ｎ”で除算した結果の整数“Ｚ”を算出する。これで
“ｘ＝Ｙｍ＋Ｚｎ”を満足する自然数“Ｙ”と“Ｚ”と
を検出し、“ｘｂ”のデータ処理をＹ個のｍｂＡＬＵ１
１５およびｍｂレジスタファイル１１３とＺ個のｎｂＡ
ＬＵ１１６およびｎｂレジスタファイル１１４とに割り
付ける。
り多数の“ｘｂ(ｘ-(bit)”のデータ処理が存在する場
合、リスト生成手段２２４は、“ｘ”を“ｍ”で除算し
た結果の整数部分“Ｙ”を算出してから、その余数を
“ｎ”で除算した結果の整数“Ｚ”を算出する。これで
“ｘ＝Ｙｍ＋Ｚｎ”を満足する自然数“Ｙ”と“Ｚ”と
を検出し、“ｘｂ”のデータ処理をＹ個のｍｂＡＬＵ１
１５およびｍｂレジスタファイル１１３とＺ個のｎｂＡ
ＬＵ１１６およびｎｂレジスタファイル１１４とに割り
付ける。
【００９１】オブジェクト記憶手段２２５は、ＣＰＵ３
０１がデータ認識するＨＤＤ３０５の記憶エリアなどに
相当し、状態管理部１０３の複数段階の動作状態に対応
した各種のオブジェクトコードと、マトリクス回路部１
０５のプロセッサエレメント１０７やスイッチエレメン
ト１０８の各種のオブジェクトコードと、が事前にデー
タ登録されている。
０１がデータ認識するＨＤＤ３０５の記憶エリアなどに
相当し、状態管理部１０３の複数段階の動作状態に対応
した各種のオブジェクトコードと、マトリクス回路部１
０５のプロセッサエレメント１０７やスイッチエレメン
ト１０８の各種のオブジェクトコードと、が事前にデー
タ登録されている。
【００９２】状態変換手段２２６は、リスト生成手段２
２４でデータ生成されたマトリクス回路部１０５のネッ
トリストに対応して、記述生成手段２２３でデータ生成
された状態管理部１０３のＲＴＬ記述を対応するオブジ
ェクトコードにデータ変換する。
２４でデータ生成されたマトリクス回路部１０５のネッ
トリストに対応して、記述生成手段２２３でデータ生成
された状態管理部１０３のＲＴＬ記述を対応するオブジ
ェクトコードにデータ変換する。
【００９３】処理配置手段２２７は、リスト生成手段２
２４で複数段階の動作状態ごとにデータ生成されたマト
リクス回路部１０５のネットリストを、マトリクス配列
されている複数のプロセッサエレメント１０７に複数サ
イクルのコンテキストごとに割り付ける。
２４で複数段階の動作状態ごとにデータ生成されたマト
リクス回路部１０５のネットリストを、マトリクス配列
されている複数のプロセッサエレメント１０７に複数サ
イクルのコンテキストごとに割り付ける。
【００９４】このとき、処理配置手段２２７は、図１４
に示すように、最初に複数サイクルのコンテキストごと
に処理データの連携に関係なくネットリストをｍ／ｎｂ
レジスタファイル１１３，１１４などに割り付けてか
ら、この割付位置を調整して処理データが連携するネッ
トリストが割り付けられたｍ／ｎｂレジスタファイル１
１３，１１４の連続する複数サイクルのコンテキストで
の位置を一致させることにより、図１５に示すように、
連続する複数サイクルのコンテキストで処理データが連
携するネットリストをマトリクス回路部１０５の一定位
置のｍ／ｎｂレジスタファイル１１３，１１４に共通に
割り付ける。
に示すように、最初に複数サイクルのコンテキストごと
に処理データの連携に関係なくネットリストをｍ／ｎｂ
レジスタファイル１１３，１１４などに割り付けてか
ら、この割付位置を調整して処理データが連携するネッ
トリストが割り付けられたｍ／ｎｂレジスタファイル１
１３，１１４の連続する複数サイクルのコンテキストで
の位置を一致させることにより、図１５に示すように、
連続する複数サイクルのコンテキストで処理データが連
携するネットリストをマトリクス回路部１０５の一定位
置のｍ／ｎｂレジスタファイル１１３，１１４に共通に
割り付ける。
【００９５】その場合、連続する複数サイクルのコンテ
キストで処理データが連携するｍ／ｎｂレジスタファイ
ル１１３，１１４のネットリストは、同一の名称が付与
されることで連携が表現される。また、上述のコンテキ
ストごとでのネットリストの配置と、複数のコンテキス
トでのネットリストの配置とは、例えば、シミュレーテ
ッド・アニーリング手法などの既存の反復改良アルゴリ
ズムを適用することにより、反復処理で最適化される。
キストで処理データが連携するｍ／ｎｂレジスタファイ
ル１１３，１１４のネットリストは、同一の名称が付与
されることで連携が表現される。また、上述のコンテキ
ストごとでのネットリストの配置と、複数のコンテキス
トでのネットリストの配置とは、例えば、シミュレーテ
ッド・アニーリング手法などの既存の反復改良アルゴリ
ズムを適用することにより、反復処理で最適化される。
【００９６】ただし、この処理配置手段２２７でのネッ
トリストの配置はコンテキストごとに実行され、あるコ
ンテキストに配置できないネットリストを他のコンテキ
ストに移行させる処理などは実行されない。このため、
あるコンテキストに必要なネットリストの全部を配置で
きない事態が処理配置手段２２７で発生すると、例え
ば、これを処理配置手段２２７がスケジュール生成手段
２２２にデータ通知することにより、その通知データも
制約条件としてスケジュール生成手段２２２がＣＤＦＧ
を再度生成する。
トリストの配置はコンテキストごとに実行され、あるコ
ンテキストに配置できないネットリストを他のコンテキ
ストに移行させる処理などは実行されない。このため、
あるコンテキストに必要なネットリストの全部を配置で
きない事態が処理配置手段２２７で発生すると、例え
ば、これを処理配置手段２２７がスケジュール生成手段
２２２にデータ通知することにより、その通知データも
制約条件としてスケジュール生成手段２２２がＣＤＦＧ
を再度生成する。
【００９７】また、ここでは説明を簡単とするために一
個のｍ／ｎｂレジスタファイル１１３，１１４がｍ／ｎ
ｂデータを一つだけ一時保持する場合を例示している
が、例えば、ｍ／ｎｂレジスタファイル１１３，１１４
が相違するアドレスで複数のｍ／ｎｂデータを独立にデ
ータ読書できる場合には、一つのコンテキストでデータ
書込とデータ読出とが同時に発生しないならば一個のｍ
／ｎｂレジスタファイル１１３，１１４が複数のコンテ
キストで複数のｍ／ｎｂデータをデータ読書することが
可能である。
個のｍ／ｎｂレジスタファイル１１３，１１４がｍ／ｎ
ｂデータを一つだけ一時保持する場合を例示している
が、例えば、ｍ／ｎｂレジスタファイル１１３，１１４
が相違するアドレスで複数のｍ／ｎｂデータを独立にデ
ータ読書できる場合には、一つのコンテキストでデータ
書込とデータ読出とが同時に発生しないならば一個のｍ
／ｎｂレジスタファイル１１３，１１４が複数のコンテ
キストで複数のｍ／ｎｂデータをデータ読書することが
可能である。
【００９８】コード変換手段２２８は、処理配置手段２
２７でプロセッサエレメント１０７に割り付けられたネ
ットリストを対応するオブジェクトコードにデータ変換
し、配線変換手段２２９は、コード変換手段２２８でデ
ータ変換されたプロセッサエレメント１０７のオブジェ
クトコードに対応してスイッチエレメント１０８のネッ
トリストをオブジェクトコードにデータ変換する。
２７でプロセッサエレメント１０７に割り付けられたネ
ットリストを対応するオブジェクトコードにデータ変換
し、配線変換手段２２９は、コード変換手段２２８でデ
ータ変換されたプロセッサエレメント１０７のオブジェ
クトコードに対応してスイッチエレメント１０８のネッ
トリストをオブジェクトコードにデータ変換する。
【００９９】上述したデータ処理装置３００の各種手段
は、必要によりＦＤＤ３０７やＩ／Ｆユニット３１２等
のハードウェアを利用して実現されるが、その主体はＲ
ＡＭ３０４等の情報記憶媒体に格納されたソフトウェア
に対応して、データ処理装置３００のハードウェアであ
るＣＰＵ３０１が機能することにより実現されている。
は、必要によりＦＤＤ３０７やＩ／Ｆユニット３１２等
のハードウェアを利用して実現されるが、その主体はＲ
ＡＭ３０４等の情報記憶媒体に格納されたソフトウェア
に対応して、データ処理装置３００のハードウェアであ
るＣＰＵ３０１が機能することにより実現されている。
【０１００】このようなソフトウェアは、例えば、アレ
イ型プロセッサ１００の物理構造や物理特性などに対応
した各種の制約条件をＨＤＤ３０５などにデータ記憶さ
せる処理、ＦＤ３０６の格納データをＦＤＤ１０７にデ
ータ読出させることなどでアレイ型プロセッサ１００の
動作記述のソースコードをデータ入力する処理、このデ
ータ入力されたソースコードから制約条件によりアレイ
型プロセッサ１００のオブジェクトコードをデータ生成
する処理、このデータ生成されたオブジェクトコードを
Ｉ／Ｆユニット３１３などからデータ出力する処理、等
のデータ処理をＣＰＵ３０１等に実行させるためのコン
ピュータプログラムとしてＲＡＭ３０４等の情報記憶媒
体に格納されている。
イ型プロセッサ１００の物理構造や物理特性などに対応
した各種の制約条件をＨＤＤ３０５などにデータ記憶さ
せる処理、ＦＤ３０６の格納データをＦＤＤ１０７にデ
ータ読出させることなどでアレイ型プロセッサ１００の
動作記述のソースコードをデータ入力する処理、このデ
ータ入力されたソースコードから制約条件によりアレイ
型プロセッサ１００のオブジェクトコードをデータ生成
する処理、このデータ生成されたオブジェクトコードを
Ｉ／Ｆユニット３１３などからデータ出力する処理、等
のデータ処理をＣＰＵ３０１等に実行させるためのコン
ピュータプログラムとしてＲＡＭ３０４等の情報記憶媒
体に格納されている。
【０１０１】さらに、上述のソースコードからオブジェ
クトコードをデータ生成するデータ処理のソフトウェア
は、状態管理部１０３のオブジェクトコードとマトリク
ス回路部１０５のオブジェクトコードとをＨＤＤ３０５
などにデータ記憶させる処理、Ｃ言語などで記述された
一連のソースコードを言語解析してＤＦＧをデータ生成
する処理、このデータ生成されたＤＦＧから所定の制約
条件によりアレイ型プロセッサ１００の順次遷移する複
数段階の動作状態をスケジューリングしたＣＤＦＧをデ
ータ生成する処理、このデータ生成されたＣＤＦＧから
所定の制約条件により複数段階の動作状態のＲＴＬ記述
をマトリクス回路部１０５と状態管理部１０３とに分離
してデータ生成する処理、このデータ生成されたマトリ
クス回路部１０５のＲＴＬ記述から所定の制約条件によ
り複数段階の動作状態ごとのプロセッサエレメント１０
７のネットリストをｍ／ｎｂＡＬＵ１１５，１１６など
のｍ／ｎｂ回路資源ごとにデータ生成する処理、このデ
ータ生成されたマトリクス回路部１０５のネットリスト
に対応して状態管理部１０３のＲＴＬ記述を対応するオ
ブジェクトコードにデータ変換する処理、複数段階の動
作状態ごとにデータ生成されたマトリクス回路部１０５
のネットリストをマトリクス配列されている複数のプロ
セッサエレメント１０７に複数サイクルのコンテキスト
ごとに割り付ける処理、このプロセッサエレメント１０
７に割り付けられたネットリストを対応するオブジェク
トコードにデータ変換する処理、このデータ変換された
プロセッサエレメント１０７のオブジェクトコードに対
応してスイッチエレメント１０８のネットリストをオブ
ジェクトコードにデータ変換する処理、等のデータ処理
をＣＰＵ３０１等に実行させるためのコンピュータプロ
グラムとしてＲＡＭ３０４等の情報記憶媒体に格納され
ている。
クトコードをデータ生成するデータ処理のソフトウェア
は、状態管理部１０３のオブジェクトコードとマトリク
ス回路部１０５のオブジェクトコードとをＨＤＤ３０５
などにデータ記憶させる処理、Ｃ言語などで記述された
一連のソースコードを言語解析してＤＦＧをデータ生成
する処理、このデータ生成されたＤＦＧから所定の制約
条件によりアレイ型プロセッサ１００の順次遷移する複
数段階の動作状態をスケジューリングしたＣＤＦＧをデ
ータ生成する処理、このデータ生成されたＣＤＦＧから
所定の制約条件により複数段階の動作状態のＲＴＬ記述
をマトリクス回路部１０５と状態管理部１０３とに分離
してデータ生成する処理、このデータ生成されたマトリ
クス回路部１０５のＲＴＬ記述から所定の制約条件によ
り複数段階の動作状態ごとのプロセッサエレメント１０
７のネットリストをｍ／ｎｂＡＬＵ１１５，１１６など
のｍ／ｎｂ回路資源ごとにデータ生成する処理、このデ
ータ生成されたマトリクス回路部１０５のネットリスト
に対応して状態管理部１０３のＲＴＬ記述を対応するオ
ブジェクトコードにデータ変換する処理、複数段階の動
作状態ごとにデータ生成されたマトリクス回路部１０５
のネットリストをマトリクス配列されている複数のプロ
セッサエレメント１０７に複数サイクルのコンテキスト
ごとに割り付ける処理、このプロセッサエレメント１０
７に割り付けられたネットリストを対応するオブジェク
トコードにデータ変換する処理、このデータ変換された
プロセッサエレメント１０７のオブジェクトコードに対
応してスイッチエレメント１０８のネットリストをオブ
ジェクトコードにデータ変換する処理、等のデータ処理
をＣＰＵ３０１等に実行させるためのコンピュータプロ
グラムとしてＲＡＭ３０４等の情報記憶媒体に格納され
ている。
【０１０２】なお、上述のようなコンピュータプログラ
ムは、例えば、ＣＤ−ＲＯＭ１０８などの情報記憶媒体
にデータ格納されてデータ処理装置３００にデータ供給
されるが、その情報記憶媒体には条件記憶手段２１２の
制約条件やオブジェクト記憶手段２２５のオブジェクト
コードも構造データとしてデータ格納することが可能で
ある。
ムは、例えば、ＣＤ−ＲＯＭ１０８などの情報記憶媒体
にデータ格納されてデータ処理装置３００にデータ供給
されるが、その情報記憶媒体には条件記憶手段２１２の
制約条件やオブジェクト記憶手段２２５のオブジェクト
コードも構造データとしてデータ格納することが可能で
ある。
【０１０３】上述のような構成において、本形態のデー
タ処理システム２００では、アレイ型プロセッサ１００
の動作記述のソースコードがソース供給手段２０１から
データ処理装置３００にデータ供給されると、このデー
タ処理装置３００はソースコードをオブジェクトコード
に変換してアレイ型プロセッサ１００にデータ供給す
る。
タ処理システム２００では、アレイ型プロセッサ１００
の動作記述のソースコードがソース供給手段２０１から
データ処理装置３００にデータ供給されると、このデー
タ処理装置３００はソースコードをオブジェクトコード
に変換してアレイ型プロセッサ１００にデータ供給す
る。
【０１０４】このアレイ型プロセッサ１００はデータ供
給されたオブジェクトコードをデータ記憶するので、こ
の状態でデータ入力手段２０３から一連の処理データが
入力されると、その入力された処理データをオブジェク
トコードに対応してデータ処理する。
給されたオブジェクトコードをデータ記憶するので、こ
の状態でデータ入力手段２０３から一連の処理データが
入力されると、その入力された処理データをオブジェク
トコードに対応してデータ処理する。
【０１０５】より詳細には、本形態のデータ処理装置３
００には、アレイ型プロセッサ１００の物理構造や物理
特性などに対応した各種の制約条件と、状態管理部１０
３やプロセッサエレメント１０７やスイッチエレメント
１０８の各種のオブジェクトコードと、がデータ登録さ
れる。
００には、アレイ型プロセッサ１００の物理構造や物理
特性などに対応した各種の制約条件と、状態管理部１０
３やプロセッサエレメント１０７やスイッチエレメント
１０８の各種のオブジェクトコードと、がデータ登録さ
れる。
【０１０６】このような状態で、本形態のデータ処理装
置３００では、図１６に示すように、Ｃ言語などでアレ
イ型プロセッサ１００が動作記述された一連のソースコ
ードがデータ入力されると(ステップＳ１)、図７および
図８に示すように、そのソースコードが言語解析されて
ＤＦＧがデータ生成される(ステップＳ２)。
置３００では、図１６に示すように、Ｃ言語などでアレ
イ型プロセッサ１００が動作記述された一連のソースコ
ードがデータ入力されると(ステップＳ１)、図７および
図８に示すように、そのソースコードが言語解析されて
ＤＦＧがデータ生成される(ステップＳ２)。
【０１０７】つぎに、アレイ型プロセッサ１００のプロ
セッサエレメント１０７の個数やｍ／ｎｂデータバス１
０９，１１０の遅延時間などが、ＤＦＧからＣＤＦＧを
データ生成するための制約条件としてデータ読出され
(ステップＳ３)、図６および図９(ａ)に示すように、こ
の制約条件によりＤＦＧからアレイ型プロセッサ１００
の順次遷移する複数段階の動作状態をスケジューリング
したＣＤＦＧがデータ生成される(ステップＳ４)。
セッサエレメント１０７の個数やｍ／ｎｂデータバス１
０９，１１０の遅延時間などが、ＤＦＧからＣＤＦＧを
データ生成するための制約条件としてデータ読出され
(ステップＳ３)、図６および図９(ａ)に示すように、こ
の制約条件によりＤＦＧからアレイ型プロセッサ１００
の順次遷移する複数段階の動作状態をスケジューリング
したＣＤＦＧがデータ生成される(ステップＳ４)。
【０１０８】つぎに、プロセッサエレメント１０７やス
イッチエレメント１０８の処理能力などが、ＣＤＦＧか
らＲＴＬ記述をデータ生成するための制約条件としてデ
ータ読出され(ステップＳ５)、図１２に示すように、こ
の制約条件によりＣＤＦＧのデータ処理にｍ／ｎｂＡＬ
Ｕ１１５，１１６などが割り付けられ、複数段階の動作
状態のＲＴＬ記述がマトリクス回路部１０５と状態管理
部１０３とに分離されてデータ生成される(ステップＳ
６)。
イッチエレメント１０８の処理能力などが、ＣＤＦＧか
らＲＴＬ記述をデータ生成するための制約条件としてデ
ータ読出され(ステップＳ５)、図１２に示すように、こ
の制約条件によりＣＤＦＧのデータ処理にｍ／ｎｂＡＬ
Ｕ１１５，１１６などが割り付けられ、複数段階の動作
状態のＲＴＬ記述がマトリクス回路部１０５と状態管理
部１０３とに分離されてデータ生成される(ステップＳ
６)。
【０１０９】つぎに、ｍ／ｎｂレジスタファイル１１
３，１１４やｍ／ｎｂＡＬＵ１１５，１１６のビット数
などが、ＲＴＬ記述からネットリストをデータ生成する
ための制約条件としてデータ読出され(ステップＳ７)、
図１３に示すように、この制約条件によりマトリクス回
路部１０５のＲＴＬ記述から複数段階の動作状態ごとの
プロセッサエレメント１０７のネットリストがｍ／ｎｂ
ＡＬＵ１１５，１１６などのｍ／ｎｂ回路資源ごとにデ
ータ生成される(ステップＳ８)。
３，１１４やｍ／ｎｂＡＬＵ１１５，１１６のビット数
などが、ＲＴＬ記述からネットリストをデータ生成する
ための制約条件としてデータ読出され(ステップＳ７)、
図１３に示すように、この制約条件によりマトリクス回
路部１０５のＲＴＬ記述から複数段階の動作状態ごとの
プロセッサエレメント１０７のネットリストがｍ／ｎｂ
ＡＬＵ１１５，１１６などのｍ／ｎｂ回路資源ごとにデ
ータ生成される(ステップＳ８)。
【０１１０】このように複数段階の動作状態ごとにマト
リクス回路部１０５のネットリストがデータ生成される
と、これに対応して状態管理部１０３のＲＴＬ記述が対
応するオブジェクトコードにデータ変換されるので(ス
テップＳ９)、これで状態管理部１０３のオブジェクト
コードがデータ生成される。
リクス回路部１０５のネットリストがデータ生成される
と、これに対応して状態管理部１０３のＲＴＬ記述が対
応するオブジェクトコードにデータ変換されるので(ス
テップＳ９)、これで状態管理部１０３のオブジェクト
コードがデータ生成される。
【０１１１】つぎに、複数段階の動作状態ごとにデータ
生成されたマトリクス回路部１０５のネットリストが、
マトリクス配列されている複数のプロセッサエレメント
１０７に複数サイクルのコンテキストごとに割り付けら
れ(ステップＳ１０)、このプロセッサエレメント１０７
に割り付けられたネットリストが対応するオブジェクト
コードにデータ変換されるので(ステップＳ１１)、これ
でプロセッサエレメント１０７のオブジェクトコードが
データ生成される。
生成されたマトリクス回路部１０５のネットリストが、
マトリクス配列されている複数のプロセッサエレメント
１０７に複数サイクルのコンテキストごとに割り付けら
れ(ステップＳ１０)、このプロセッサエレメント１０７
に割り付けられたネットリストが対応するオブジェクト
コードにデータ変換されるので(ステップＳ１１)、これ
でプロセッサエレメント１０７のオブジェクトコードが
データ生成される。
【０１１２】このようにプロセッサエレメント１０７の
オブジェクトコードがデータ生成されると、これに対応
してスイッチエレメント１０８のネットリストがオブジ
ェクトコードにデータ変換される(ステップＳ１２)。こ
れでスイッチエレメント１０８のオブジェクトコードも
データ生成されるので、状態管理部１０３とプロセッサ
エレメント１０７とスイッチエレメント１０８とに対応
したアレイ型プロセッサ１００のオブジェクトコードが
完成することになる(ステップＳ１３)。
オブジェクトコードがデータ生成されると、これに対応
してスイッチエレメント１０８のネットリストがオブジ
ェクトコードにデータ変換される(ステップＳ１２)。こ
れでスイッチエレメント１０８のオブジェクトコードも
データ生成されるので、状態管理部１０３とプロセッサ
エレメント１０７とスイッチエレメント１０８とに対応
したアレイ型プロセッサ１００のオブジェクトコードが
完成することになる(ステップＳ１３)。
【０１１３】このようにデータ処理装置３００でデータ
生成されたオブジェクトコードは、前述のようにアレイ
型プロセッサ１００にデータ設定されるので、このアレ
イ型プロセッサ１００では、状態管理部１０３が外部入
力されるオブジェクトコードを保持してプロセッサエレ
メント１０７ごとのインストラクションポインタを発生
し、このインストラクションポインタでプロセッサエレ
メント１０７ごとにインストラクションメモリ１１１に
格納されている複数の動作命令から一つが指定される。
生成されたオブジェクトコードは、前述のようにアレイ
型プロセッサ１００にデータ設定されるので、このアレ
イ型プロセッサ１００では、状態管理部１０３が外部入
力されるオブジェクトコードを保持してプロセッサエレ
メント１０７ごとのインストラクションポインタを発生
し、このインストラクションポインタでプロセッサエレ
メント１０７ごとにインストラクションメモリ１１１に
格納されている複数の動作命令から一つが指定される。
【０１１４】この指定された動作命令がインストラクシ
ョンデコーダ１１２でデコードされ、スイッチエレメン
ト１０８による複数のプロセッサエレメント１０７の接
続関係、内部配線資源１１７によるプロセッサエレメン
ト１０７の内部での接続関係、ｍ／ｎｂＡＬＵ１１５，
１１６のデータ処理、等が制御されるので、これで本形
態のアレイ型プロセッサ１００は、オブジェクトコード
に対応したデータ処理を実行するハードウェアの状態と
なる。
ョンデコーダ１１２でデコードされ、スイッチエレメン
ト１０８による複数のプロセッサエレメント１０７の接
続関係、内部配線資源１１７によるプロセッサエレメン
ト１０７の内部での接続関係、ｍ／ｎｂＡＬＵ１１５，
１１６のデータ処理、等が制御されるので、これで本形
態のアレイ型プロセッサ１００は、オブジェクトコード
に対応したデータ処理を実行するハードウェアの状態と
なる。
【０１１５】このような状態で、データ入力手段２０３
から外部入力される一連の処理データがデータ分配部１
０４でｍｂデータとｎｂデータとに分配され、上述のよ
うに接続関係とデータ処理とが制御された複数のプロセ
ッサエレメント１０７ごとにｍｂＡＬＵ１１５とｎｂＡ
ＬＵ１１６とでデータ処理される。
から外部入力される一連の処理データがデータ分配部１
０４でｍｂデータとｎｂデータとに分配され、上述のよ
うに接続関係とデータ処理とが制御された複数のプロセ
ッサエレメント１０７ごとにｍｂＡＬＵ１１５とｎｂＡ
ＬＵ１１６とでデータ処理される。
【０１１６】本形態のアレイ型プロセッサ１００は、上
述のようにオブジェクトコードに対応してプロセッサエ
レメント１０７ごとに“８(bit)”からなるｍｂデータ
と“１(bit)”からなるｎｂデータとのデータ処理を並
列に実行できるので、外部入力される一連の処理データ
のビット数が変化しても、これをビット数の多少により
的確に配分して良好な効率で並列処理することができ
る。
述のようにオブジェクトコードに対応してプロセッサエ
レメント１０７ごとに“８(bit)”からなるｍｂデータ
と“１(bit)”からなるｎｂデータとのデータ処理を並
列に実行できるので、外部入力される一連の処理データ
のビット数が変化しても、これをビット数の多少により
的確に配分して良好な効率で並列処理することができ
る。
【０１１７】また、本形態のアレイ型プロセッサ１００
は、プロセッサエレメント１０７ごとに形成されている
ｍ／ｎｂレジスタファイル１１３，１１４が入力される
ｍ／ｎｂデータを一時保持して出力するので、プロセッ
サエレメント１０７ごとにｍ／ｎｂＡＬＵ１１５，１１
６でデータ処理されるｍ／ｎｂデータを各々専用のｍ／
ｎｂレジスタファイル１１４により無駄なく一時保持す
ることができる。
は、プロセッサエレメント１０７ごとに形成されている
ｍ／ｎｂレジスタファイル１１３，１１４が入力される
ｍ／ｎｂデータを一時保持して出力するので、プロセッ
サエレメント１０７ごとにｍ／ｎｂＡＬＵ１１５，１１
６でデータ処理されるｍ／ｎｂデータを各々専用のｍ／
ｎｂレジスタファイル１１４により無駄なく一時保持す
ることができる。
【０１１８】しかも、本形態のアレイ型プロセッサ１０
０は、“ｎｂ”が“１(bit)”からなるので、ｎｂＡＬ
Ｕ１１６により最少ビットでのデータ処理を実行するこ
とができ、処理データのビット数が各種に変化しても確
実にデータ処理を実行することができる。
０は、“ｎｂ”が“１(bit)”からなるので、ｎｂＡＬ
Ｕ１１６により最少ビットでのデータ処理を実行するこ
とができ、処理データのビット数が各種に変化しても確
実にデータ処理を実行することができる。
【０１１９】また、本形態のデータ処理システム２００
は、アレイ型プロセッサ１００に処理データを入力する
とき、ソースコードをデータ処理装置３００に供給して
オブジェクトコードをアレイ型プロセッサ１００にデー
タ入力することができるので、アレイ型プロセッサ１０
０の動作状態を各種にリアルタイムに切り換えることが
できる。
は、アレイ型プロセッサ１００に処理データを入力する
とき、ソースコードをデータ処理装置３００に供給して
オブジェクトコードをアレイ型プロセッサ１００にデー
タ入力することができるので、アレイ型プロセッサ１０
０の動作状態を各種にリアルタイムに切り換えることが
できる。
【０１２０】本形態のデータ処理システム２００では、
上述のようにアレイ型プロセッサ１００はマトリクス回
路部１０５と状態管理部１０３とを別個に具備してお
り、データ処理装置３００はアレイ型プロセッサ１００
の動作記述の一連のソースコードからデータパスと有限
状態マシンとを分離して一連のオブジェクトコードをデ
ータ生成する。
上述のようにアレイ型プロセッサ１００はマトリクス回
路部１０５と状態管理部１０３とを別個に具備してお
り、データ処理装置３００はアレイ型プロセッサ１００
の動作記述の一連のソースコードからデータパスと有限
状態マシンとを分離して一連のオブジェクトコードをデ
ータ生成する。
【０１２１】そして、そのデータパスとアレイ型プロセ
ッサ１００のマトリクス回路部１０５とが対応してお
り、有限状態マシンと状態管理部１０３とが対応してい
るので、データ処理装置３００のソフトウェアとアレイ
型プロセッサ１００のハードウェアとの整合性が良好で
ある。
ッサ１００のマトリクス回路部１０５とが対応してお
り、有限状態マシンと状態管理部１０３とが対応してい
るので、データ処理装置３００のソフトウェアとアレイ
型プロセッサ１００のハードウェアとの整合性が良好で
ある。
【０１２２】本形態のアレイ型プロセッサ１００は、そ
の構造および動作が従来のＣＰＵなどとは根本的に相違
するので、そのオブジェクトコードの構造も従来のＣＰ
Ｕなどとは根本的に相違している。しかし、本形態のデ
ータ処理装置３００は、前述のように一般的な手法でア
レイ型プロセッサ１００の動作状態が記述されたソース
コードから、アレイ型プロセッサ１００のオブジェクト
コードを良好にデータ生成することができるので、本形
態のアレイ型プロセッサ１００を良好に動作させること
ができる。
の構造および動作が従来のＣＰＵなどとは根本的に相違
するので、そのオブジェクトコードの構造も従来のＣＰ
Ｕなどとは根本的に相違している。しかし、本形態のデ
ータ処理装置３００は、前述のように一般的な手法でア
レイ型プロセッサ１００の動作状態が記述されたソース
コードから、アレイ型プロセッサ１００のオブジェクト
コードを良好にデータ生成することができるので、本形
態のアレイ型プロセッサ１００を良好に動作させること
ができる。
【０１２３】特に、本形態のデータ処理装置３００は、
ソースコードからＤＦＧをデータ生成して複数段階の動
作状態ごとのＣＤＦＧにスケジューリングし、そのＣＤ
ＦＧからデータ生成したネットリストを複数サイクルの
コンテキストごとに割り付けるので、アレイ型プロセッ
サ１００のコンテキストを動作サイクルごとに順次切り
換えるオブジェクトコードをデータ生成することができ
る。
ソースコードからＤＦＧをデータ生成して複数段階の動
作状態ごとのＣＤＦＧにスケジューリングし、そのＣＤ
ＦＧからデータ生成したネットリストを複数サイクルの
コンテキストごとに割り付けるので、アレイ型プロセッ
サ１００のコンテキストを動作サイクルごとに順次切り
換えるオブジェクトコードをデータ生成することができ
る。
【０１２４】しかも、ソースコードからオブジェクトコ
ードをデータ生成するときに有限状態マシンとデータパ
スとを分離するので、マトリクス回路部１０５と状態管
理部１０３とを別個に具備しているアレイ型プロセッサ
１００のオブジェクトコードを良好にデータ生成するこ
とができる。
ードをデータ生成するときに有限状態マシンとデータパ
スとを分離するので、マトリクス回路部１０５と状態管
理部１０３とを別個に具備しているアレイ型プロセッサ
１００のオブジェクトコードを良好にデータ生成するこ
とができる。
【０１２５】さらに、マトリクス回路部１０５のＲＴＬ
記述からプロセッサエレメント１０７のｍ／ｎｂの回路
資源のネットリストをデータ生成するので、ｍｂデータ
用とｎｂデータ用とに記述内容が分別されたアレイ型プ
ロセッサ１００のオブジェクトコードを良好にデータ生
成することができる。
記述からプロセッサエレメント１０７のｍ／ｎｂの回路
資源のネットリストをデータ生成するので、ｍｂデータ
用とｎｂデータ用とに記述内容が分別されたアレイ型プ
ロセッサ１００のオブジェクトコードを良好にデータ生
成することができる。
【０１２６】しかも、ＲＴＬ記述の“ｘｂ”のデータ処
理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂＡＬＵ１１５と
Ｚ個のｎｂＡＬＵ１１６とに割り付けるので、“ｘｂ”
のデータ処理をｍ／ｎｂＡＬＵ１１５，１１６に適正な
個数ずつ割り付けることができる。
理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂＡＬＵ１１５と
Ｚ個のｎｂＡＬＵ１１６とに割り付けるので、“ｘｂ”
のデータ処理をｍ／ｎｂＡＬＵ１１５，１１６に適正な
個数ずつ割り付けることができる。
【０１２７】特に、“ｘ”を“ｍ”で除算した結果の整
数部分“Ｙ”を算出してから、その余数を“ｎ”で除算
した結果の整数“Ｚ”を算出するので、“ｘｂ”のデー
タ処理をビット数が多数のｍｂＡＬＵ１１５に極力割り
付けることができ、余数部分のみビット数が少数のｎｂ
ＡＬＵ１１６に割り付けることができる。しかも、上述
の“ｎｂ”が“１(bit)”なので、ｍｂＡＬＵ１１５に
割り付けられた“ｘｂ”のデータ処理の余数部分が何ビ
ットであってもｎｂＡＬＵ１１６に割り付けることがで
きる。
数部分“Ｙ”を算出してから、その余数を“ｎ”で除算
した結果の整数“Ｚ”を算出するので、“ｘｂ”のデー
タ処理をビット数が多数のｍｂＡＬＵ１１５に極力割り
付けることができ、余数部分のみビット数が少数のｎｂ
ＡＬＵ１１６に割り付けることができる。しかも、上述
の“ｎｂ”が“１(bit)”なので、ｍｂＡＬＵ１１５に
割り付けられた“ｘｂ”のデータ処理の余数部分が何ビ
ットであってもｎｂＡＬＵ１１６に割り付けることがで
きる。
【０１２８】また、連続する複数サイクルのコンテキス
トで処理データが連携するネットリストをマトリクス回
路部１０５の一定位置のｍ／ｎｂレジスタファイル１１
３，１１４に共通に割り付けるので、アレイ型プロセッ
サ１００の連続する複数サイクルのコンテキストで連携
する処理データを一定位置のｍ／ｎｂレジスタファイル
１１３，１１４にデータ保持させるオブジェクトコード
をデータ生成することができる。
トで処理データが連携するネットリストをマトリクス回
路部１０５の一定位置のｍ／ｎｂレジスタファイル１１
３，１１４に共通に割り付けるので、アレイ型プロセッ
サ１００の連続する複数サイクルのコンテキストで連携
する処理データを一定位置のｍ／ｎｂレジスタファイル
１１３，１１４にデータ保持させるオブジェクトコード
をデータ生成することができる。
【０１２９】特に、最初に複数サイクルのコンテキスト
ごとに処理データの連携に関係なくネットリストをｍ／
ｎｂレジスタファイル１１３，１１４などに割り付けて
から、この割付位置を調整して処理データが連携するネ
ットリストが割り付けられたｍ／ｎｂレジスタファイル
１１３，１１４の連続する複数サイクルのコンテキスト
での位置を一致させるので、連携する処理データを一定
位置のｍ／ｎｂレジスタファイル１１３，１１４にデー
タ保持させるオブジェクトコードを所定のデータ処理で
データ生成することができる。
ごとに処理データの連携に関係なくネットリストをｍ／
ｎｂレジスタファイル１１３，１１４などに割り付けて
から、この割付位置を調整して処理データが連携するネ
ットリストが割り付けられたｍ／ｎｂレジスタファイル
１１３，１１４の連続する複数サイクルのコンテキスト
での位置を一致させるので、連携する処理データを一定
位置のｍ／ｎｂレジスタファイル１１３，１１４にデー
タ保持させるオブジェクトコードを所定のデータ処理で
データ生成することができる。
【０１３０】なお、本形態のデータ処理装置３００のソ
ースコードからオブジェクトコードをデータ生成するコ
ンピュータプログラムはアレイ型プロセッサ１００と一
対一に対応しているので、そのコンピュータプログラム
がデータ格納されたＣＤ−ＲＯＭ１０８などの情報記憶
媒体は一個以上のアレイ型プロセッサ１００とセットで
販売することが好適である。
ースコードからオブジェクトコードをデータ生成するコ
ンピュータプログラムはアレイ型プロセッサ１００と一
対一に対応しているので、そのコンピュータプログラム
がデータ格納されたＣＤ−ＲＯＭ１０８などの情報記憶
媒体は一個以上のアレイ型プロセッサ１００とセットで
販売することが好適である。
【０１３１】その場合、条件記憶手段２１２の制約条件
やオブジェクト記憶手段２２５のオブジェクトコードも
アレイ型プロセッサ１００に対応するので、その制約条
件やオブジェクトコードを構造データとしてコンピュー
タプログラムとともに情報記憶媒体にデータ格納するこ
とが好適である。
やオブジェクト記憶手段２２５のオブジェクトコードも
アレイ型プロセッサ１００に対応するので、その制約条
件やオブジェクトコードを構造データとしてコンピュー
タプログラムとともに情報記憶媒体にデータ格納するこ
とが好適である。
【０１３２】また、アレイ型プロセッサ１００として複
数種類の製品を販売するような場合、複数種類のアレイ
型プロセッサ１００で共通する一つのコンピュータプロ
グラムを一個の情報記憶媒体にデータ格納して販売し、
複数種類のアレイ型プロセッサ１００を選択的に販売す
るときに、対応する制約条件やオブジェクトコードがデ
ータ格納された複数種類の情報記憶媒体をともに販売す
ることが好適である。
数種類の製品を販売するような場合、複数種類のアレイ
型プロセッサ１００で共通する一つのコンピュータプロ
グラムを一個の情報記憶媒体にデータ格納して販売し、
複数種類のアレイ型プロセッサ１００を選択的に販売す
るときに、対応する制約条件やオブジェクトコードがデ
ータ格納された複数種類の情報記憶媒体をともに販売す
ることが好適である。
【０１３３】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではソースコードからオブジ
ェクトコードをデータ生成する一連の処理動作をデータ
処理装置３００が一つのコンピュータプログラムに対応
して実行することを例示したが、ソースコードからＲＴ
Ｌ記述をデータ生成するデータ処理装置およびコンピュ
ータプログラム、ＲＴＬ記述からネットリストをデータ
生成するデータ処理装置およびコンピュータプログラ
ム、ネットリストからオブジェクトコードをデータ生成
するデータ処理装置およびコンピュータプログラム、を
別個とすることも可能である。
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではソースコードからオブジ
ェクトコードをデータ生成する一連の処理動作をデータ
処理装置３００が一つのコンピュータプログラムに対応
して実行することを例示したが、ソースコードからＲＴ
Ｌ記述をデータ生成するデータ処理装置およびコンピュ
ータプログラム、ＲＴＬ記述からネットリストをデータ
生成するデータ処理装置およびコンピュータプログラ
ム、ネットリストからオブジェクトコードをデータ生成
するデータ処理装置およびコンピュータプログラム、を
別個とすることも可能である。
【０１３４】また、上記形態ではＲＴＬ記述の“ｘｂ”
のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂＡＬ
Ｕ１１５とＺ個のｎｂＡＬＵ１１６とに割り付けると
き、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を
算出してから、その余数を“ｎ”で除算した結果の整数
“Ｚ”を算出することにより、“ｘｂ”のデータ処理を
ビット数が多数のｍｂＡＬＵ１１５に極力割り付け、余
数部分のみビット数が少数のｎｂＡＬＵ１１６に割り付
けることを例示した。
のデータ処理を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂＡＬ
Ｕ１１５とＺ個のｎｂＡＬＵ１１６とに割り付けると
き、“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を
算出してから、その余数を“ｎ”で除算した結果の整数
“Ｚ”を算出することにより、“ｘｂ”のデータ処理を
ビット数が多数のｍｂＡＬＵ１１５に極力割り付け、余
数部分のみビット数が少数のｎｂＡＬＵ１１６に割り付
けることを例示した。
【０１３５】しかし、これでは“ｎｂ”が“１(bit)”
で“ｍｂ”が“３２(bit)”の場合に、“３０(bit)”の
データ処理が３０個のｎｂＡＬＵ１１６で実行されるよ
うなことが発生する。そこで、これを解消するために
は、データ処理をｍ／ｎｂＡＬＵ１１５，１１６に割り
付ける所定の閾値をデータ設定し、“ｘ”を“ｍ”で除
算した結果の整数部分“Ｙ”を算出してから、その余数
が閾値より少数の場合に整数“Ｚ”を算出し、余数が閾
値以上の場合は“Ｙ”に“１”を加算して“Ｚ＝０”と
することが好適である。
で“ｍｂ”が“３２(bit)”の場合に、“３０(bit)”の
データ処理が３０個のｎｂＡＬＵ１１６で実行されるよ
うなことが発生する。そこで、これを解消するために
は、データ処理をｍ／ｎｂＡＬＵ１１５，１１６に割り
付ける所定の閾値をデータ設定し、“ｘ”を“ｍ”で除
算した結果の整数部分“Ｙ”を算出してから、その余数
が閾値より少数の場合に整数“Ｚ”を算出し、余数が閾
値以上の場合は“Ｙ”に“１”を加算して“Ｚ＝０”と
することが好適である。
【０１３６】この場合、ｍｂＡＬＵ１１５に極力割り付
けられた“ｘｂ”のデータ処理の余数部分を、ビット数
に対応してｍ／ｎｂＡＬＵ１１５，１１６の適切な一方
に割り付けることができるので、例えば、“ｎｂ”が
“１(bit)”で“ｍｂ”が“３２(bit)”の場合に、“９
(bit)”以上のデータ処理はｍｂＡＬＵ１１５で実行し
て“８(bit)”以下のデータ処理はｎｂＡＬＵ１１６で
実行するようなことが可能となる。
けられた“ｘｂ”のデータ処理の余数部分を、ビット数
に対応してｍ／ｎｂＡＬＵ１１５，１１６の適切な一方
に割り付けることができるので、例えば、“ｎｂ”が
“１(bit)”で“ｍｂ”が“３２(bit)”の場合に、“９
(bit)”以上のデータ処理はｍｂＡＬＵ１１５で実行し
て“８(bit)”以下のデータ処理はｎｂＡＬＵ１１６で
実行するようなことが可能となる。
【０１３７】さらに、上記形態ではアレイ型プロセッサ
１００が“８(bit)”からなる“ｍｂ”と“１(bit)”か
らなる“ｎｂ”との二種類の回路資源を具備しているこ
とを例示したが、このような回路資源の種類の個数やビ
ット数も各種に設定することが可能である。
１００が“８(bit)”からなる“ｍｂ”と“１(bit)”か
らなる“ｎｂ”との二種類の回路資源を具備しているこ
とを例示したが、このような回路資源の種類の個数やビ
ット数も各種に設定することが可能である。
【０１３８】このような場合でも、適切な制約条件がデ
ータ登録されることにより、データ処理装置３００はア
レイ型プロセッサ１００に適切なオブジェクトコードを
データ生成することができる。例えば、アレイ型プロセ
ッサがｍｂＡＬＵ１１５しか具備しないならば、前述の
“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出
し、その余数が存在しないならば“ｘｂ”のデータ処理
を“ｘ＝Ｙｍ”なるＹ個のｍｂＡＬＵ１１５に割り付
け、余数が存在するならば“ｘ≒(Ｙ＋１)ｍ”なる(Ｙ
＋１)個のｍｂＡＬＵ１１５に割り付けることが好適で
ある。
ータ登録されることにより、データ処理装置３００はア
レイ型プロセッサ１００に適切なオブジェクトコードを
データ生成することができる。例えば、アレイ型プロセ
ッサがｍｂＡＬＵ１１５しか具備しないならば、前述の
“ｘ”を“ｍ”で除算した結果の整数部分“Ｙ”を算出
し、その余数が存在しないならば“ｘｂ”のデータ処理
を“ｘ＝Ｙｍ”なるＹ個のｍｂＡＬＵ１１５に割り付
け、余数が存在するならば“ｘ≒(Ｙ＋１)ｍ”なる(Ｙ
＋１)個のｍｂＡＬＵ１１５に割り付けることが好適で
ある。
【０１３９】また、上記形態ではアレイ型プロセッサ１
００のプロセッサエレメント１０７がｍ／ｎｂＡＬＵ１
１５，１１６でデータ処理を実行することを例示した
が、これら以外にデータ処理を実行する回路資源をプロ
セッサエレメント１０７に形成することも可能である。
００のプロセッサエレメント１０７がｍ／ｎｂＡＬＵ１
１５，１１６でデータ処理を実行することを例示した
が、これら以外にデータ処理を実行する回路資源をプロ
セッサエレメント１０７に形成することも可能である。
【０１４０】例えば、少なくともマスク回路によりｍｂ
データとｎｂデータとのデータ操作を実行するＤＭＵ(D
ata Manipulation Unit)なる回路資源をプロセッサエレ
メント１０７に形成することも可能であり、このような
アレイ型プロセッサ１００を本出願人は特願２００１−
２６３８０４号として出願している。このような場合で
も、その回路資源に対応して制約条件をデータ設定する
ことにより、データ処理装置３００はアレイ型プロセッ
サ１００のオブジェクトコードを適切にデータ生成する
ことができる。
データとｎｂデータとのデータ操作を実行するＤＭＵ(D
ata Manipulation Unit)なる回路資源をプロセッサエレ
メント１０７に形成することも可能であり、このような
アレイ型プロセッサ１００を本出願人は特願２００１−
２６３８０４号として出願している。このような場合で
も、その回路資源に対応して制約条件をデータ設定する
ことにより、データ処理装置３００はアレイ型プロセッ
サ１００のオブジェクトコードを適切にデータ生成する
ことができる。
【０１４１】さらに、上記形態ではアレイ型プロセッサ
１００がマトリクス回路部１０５に配列されたプロセッ
サエレメント１０７のみでデータ処理を実行することを
例示したが、マトリクス回路部１０５の外側に専用の演
算回路を形成することも可能である。
１００がマトリクス回路部１０５に配列されたプロセッ
サエレメント１０７のみでデータ処理を実行することを
例示したが、マトリクス回路部１０５の外側に専用の演
算回路を形成することも可能である。
【０１４２】例えば、一般に乗算器は回路規模が過大な
ので、マトリクス回路部１０５の外部に配置して必要に
よりプロセッサエレメント１０７からアクセスさせるこ
とが可能である。このような場合でも、その回路資源に
対応して制約条件をデータ設定することにより、データ
処理装置３００はアレイ型プロセッサ１００のオブジェ
クトコードを適切にデータ生成することができる。ただ
し、上述のようにプロセッサエレメント１０７がマトリ
クス回路部１０５の外部回路にアクセスするときは、こ
れがＤＦＧをＣＤＦＧにスケジューリングするときの状
態遷移の制約条件となる。
ので、マトリクス回路部１０５の外部に配置して必要に
よりプロセッサエレメント１０７からアクセスさせるこ
とが可能である。このような場合でも、その回路資源に
対応して制約条件をデータ設定することにより、データ
処理装置３００はアレイ型プロセッサ１００のオブジェ
クトコードを適切にデータ生成することができる。ただ
し、上述のようにプロセッサエレメント１０７がマトリ
クス回路部１０５の外部回路にアクセスするときは、こ
れがＤＦＧをＣＤＦＧにスケジューリングするときの状
態遷移の制約条件となる。
【０１４３】さらに、上記形態では処理回路であるプロ
セッサエレメント１０７が演算器であるｍ／ｎｂＡＬＵ
１１５，１１６からなるアレイ型プロセッサ１００を並
列演算装置として例示したが、この並列演算装置を処理
回路がＬＵＴ(Look Up Table)からなるＤＲＬ(Dynamic
Reconfigurable Logic)とすることも可能である。
セッサエレメント１０７が演算器であるｍ／ｎｂＡＬＵ
１１５，１１６からなるアレイ型プロセッサ１００を並
列演算装置として例示したが、この並列演算装置を処理
回路がＬＵＴ(Look Up Table)からなるＤＲＬ(Dynamic
Reconfigurable Logic)とすることも可能である。
【０１４４】上記形態のアレイ型プロセッサ１００で
は、プロセッサエレメント１０７にデータ設定する動作
命令をデータ更新することでハードウェア構成を変更す
るが、ＤＲＬではＬＵＴの登録内容をデータ更新するこ
とでハードウェア構成を変更するので、これを実現する
オブジェクトコードをデータ処理装置３００でデータ生
成することが可能である。
は、プロセッサエレメント１０７にデータ設定する動作
命令をデータ更新することでハードウェア構成を変更す
るが、ＤＲＬではＬＵＴの登録内容をデータ更新するこ
とでハードウェア構成を変更するので、これを実現する
オブジェクトコードをデータ処理装置３００でデータ生
成することが可能である。
【０１４５】また、上記形態ではスイッチエレメント１
０８のインストラクションメモリが隣接するプロセッサ
エレメント１０７のインストラクションメモリ１１１で
兼用されており、状態管理部１０３がプロセッサエレメ
ント１０７とスイッチエレメント１０８との一組のイン
ストラクションポインタを対応するプロセッサエレメン
ト１０７のインストラクションメモリ１１１に供給する
ことを例示した。
０８のインストラクションメモリが隣接するプロセッサ
エレメント１０７のインストラクションメモリ１１１で
兼用されており、状態管理部１０３がプロセッサエレメ
ント１０７とスイッチエレメント１０８との一組のイン
ストラクションポインタを対応するプロセッサエレメン
ト１０７のインストラクションメモリ１１１に供給する
ことを例示した。
【０１４６】しかし、プロセッサエレメント１０７のイ
ンストラクションメモリ１１１とは別個にスイッチエレ
メント１０８が自身専用のインストラクションメモリを
具備し、状態管理部１０３がプロセッサエレメント１０
７とスイッチエレメント１０８とのインストラクション
ポインタを対応するプロセッサエレメント１０７とスイ
ッチエレメント１０８とのインストラクションメモリ１
１１等に別個に供給することも可能である。
ンストラクションメモリ１１１とは別個にスイッチエレ
メント１０８が自身専用のインストラクションメモリを
具備し、状態管理部１０３がプロセッサエレメント１０
７とスイッチエレメント１０８とのインストラクション
ポインタを対応するプロセッサエレメント１０７とスイ
ッチエレメント１０８とのインストラクションメモリ１
１１等に別個に供給することも可能である。
【０１４７】また、プロセッサエレメント１０７のイン
ストラクションメモリをスイッチエレメント１０８のイ
ンストラクションメモリで兼用し、状態管理部１０３が
プロセッサエレメント１０７とスイッチエレメント１０
８との一組のインストラクションポインタを対応するス
イッチエレメント１０８のインストラクションメモリに
供給することも可能である。
ストラクションメモリをスイッチエレメント１０８のイ
ンストラクションメモリで兼用し、状態管理部１０３が
プロセッサエレメント１０７とスイッチエレメント１０
８との一組のインストラクションポインタを対応するス
イッチエレメント１０８のインストラクションメモリに
供給することも可能である。
【０１４８】さらに、上記形態ではアレイ型プロセッサ
１００に状態管理部１０３が一個のみ形成されているこ
とを例示したが、これを複数としてプロセッサエレメン
ト１０７を所定個数ずつ管理させることも可能である。
このような場合、複数の状態管理部１０３を代表する一
個が統合管理することや、複数の状態管理部１０３を統
合管理する上位管理部(図示せず)を形成することが好適
である。
１００に状態管理部１０３が一個のみ形成されているこ
とを例示したが、これを複数としてプロセッサエレメン
ト１０７を所定個数ずつ管理させることも可能である。
このような場合、複数の状態管理部１０３を代表する一
個が統合管理することや、複数の状態管理部１０３を統
合管理する上位管理部(図示せず)を形成することが好適
である。
【０１４９】また、上記形態では連続する複数サイクル
のコンテキストで処理データが連携するネットリストを
マトリクス回路部１０５の一定位置のｍ／ｎｂレジスタ
ファイル１１３，１１４に共通に割り付けるため、最初
に複数サイクルのコンテキストごとに処理データの連携
に関係なくネットリストをｍ／ｎｂレジスタファイル１
１３，１１４などに割り付けてから、この割付位置を調
整して処理データが連携するネットリストが割り付けら
れたｍ／ｎｂレジスタファイル１１３，１１４の連続す
る複数サイクルのコンテキストでの位置を一致させるこ
とを例示した。
のコンテキストで処理データが連携するネットリストを
マトリクス回路部１０５の一定位置のｍ／ｎｂレジスタ
ファイル１１３，１１４に共通に割り付けるため、最初
に複数サイクルのコンテキストごとに処理データの連携
に関係なくネットリストをｍ／ｎｂレジスタファイル１
１３，１１４などに割り付けてから、この割付位置を調
整して処理データが連携するネットリストが割り付けら
れたｍ／ｎｂレジスタファイル１１３，１１４の連続す
る複数サイクルのコンテキストでの位置を一致させるこ
とを例示した。
【０１５０】しかし、最初に複数サイクルのコンテキス
トで処理データが連携するネットリストが共通に割り付
けられるｍ／ｎｂレジスタファイル１１３，１１４のマ
トリクス回路部１０５での位置を固定してから、他のネ
ットリストを他のｍ／ｎｂレジスタファイル１１３，１
１４などに複数サイクルのコンテキストごとに割り付け
ることも可能である。
トで処理データが連携するネットリストが共通に割り付
けられるｍ／ｎｂレジスタファイル１１３，１１４のマ
トリクス回路部１０５での位置を固定してから、他のネ
ットリストを他のｍ／ｎｂレジスタファイル１１３，１
１４などに複数サイクルのコンテキストごとに割り付け
ることも可能である。
【０１５１】また、最初に複数サイクルのコンテキスト
で処理データが連携するネットリストが共通に割り付け
られるｍ／ｎｂレジスタファイル１１３，１１４のマト
リクス回路部１０５での相対位置を設定してから、この
相対位置を維持したまま他のネットリストを他のｍ／ｎ
ｂレジスタファイル１１３，１１４などに複数サイクル
のコンテキストごとに割り付けることも可能である。
で処理データが連携するネットリストが共通に割り付け
られるｍ／ｎｂレジスタファイル１１３，１１４のマト
リクス回路部１０５での相対位置を設定してから、この
相対位置を維持したまま他のネットリストを他のｍ／ｎ
ｂレジスタファイル１１３，１１４などに複数サイクル
のコンテキストごとに割り付けることも可能である。
【０１５２】これらの場合、コンテキストごとの回路資
源の使用範囲を削減することができるので、図１７(ａ)
に示すように、マトリクス回路部１０５に配列されてい
るプロセッサエレメント１０７が少数でもコンテキスト
ごとにネットリストを割り付けることが可能となる。
源の使用範囲を削減することができるので、図１７(ａ)
に示すように、マトリクス回路部１０５に配列されてい
るプロセッサエレメント１０７が少数でもコンテキスト
ごとにネットリストを割り付けることが可能となる。
【０１５３】なお、同図(ｂ)に示すように、従来のＦＰ
ＧＡ(Field Programmable Gate Array)やＡＳＩＣ(Appl
ication Specific Integrated Circuit)では、上述のよ
うな複数サイクルのコンテキストごとのネットリストを
一面の回路資源に割り付けることになるので、多数の専
用の回路資源が必要であり、一度形成したハードウェア
を変更できないのでデータ処理の汎用性もない。
ＧＡ(Field Programmable Gate Array)やＡＳＩＣ(Appl
ication Specific Integrated Circuit)では、上述のよ
うな複数サイクルのコンテキストごとのネットリストを
一面の回路資源に割り付けることになるので、多数の専
用の回路資源が必要であり、一度形成したハードウェア
を変更できないのでデータ処理の汎用性もない。
【０１５４】しかし、本形態のアレイ型プロセッサ１０
０では、オブジェクトコードによりハードウェアを変更
できるのでデータ処理の汎用性が良好であり、一連のデ
ータ処理を複数サイクルのコンテキストごとに時分割に
実行するので、一面に配列された回路資源の回路規模が
削減されている。
０では、オブジェクトコードによりハードウェアを変更
できるのでデータ処理の汎用性が良好であり、一連のデ
ータ処理を複数サイクルのコンテキストごとに時分割に
実行するので、一面に配列された回路資源の回路規模が
削減されている。
【０１５５】さらに、上記形態では状態管理部１０３で
管理される順次遷移する複数段階の動作状態とマトリク
ス回路部１０５で順次切り換えられる動作サイクルごと
のコンテキストとが一対一に対応することを例示した
が、例えば、制約条件により複数段階の動作状態から一
つのコンテキストに割り付けられる複数を検出し、この
検出された複数の動作状態を一つのコンテキストに割り
付けることも可能である。
管理される順次遷移する複数段階の動作状態とマトリク
ス回路部１０５で順次切り換えられる動作サイクルごと
のコンテキストとが一対一に対応することを例示した
が、例えば、制約条件により複数段階の動作状態から一
つのコンテキストに割り付けられる複数を検出し、この
検出された複数の動作状態を一つのコンテキストに割り
付けることも可能である。
【０１５６】例えば、図１５に示すように、連続する二
つのコンテキストに割り付けられた連続する二つの動作
状態で、ｍ／ｎｂレジスタファイル１１３，１１４の位
置は共通しているがｍ／ｎｂＡＬＵ１１５，１１６の位
置が重複していない場合、図１８に示すように、その連
続する二つの動作状態は一つのコンテキストに割り付け
ることが可能である。
つのコンテキストに割り付けられた連続する二つの動作
状態で、ｍ／ｎｂレジスタファイル１１３，１１４の位
置は共通しているがｍ／ｎｂＡＬＵ１１５，１１６の位
置が重複していない場合、図１８に示すように、その連
続する二つの動作状態は一つのコンテキストに割り付け
ることが可能である。
【０１５７】より具体的には、前述のように動作状態の
スケジューリングは複数種類の制約条件に対応して実行
され、メモリアクセスなどが発生した場合には割り付け
るｍ／ｎｂＡＬＵ１１５，１１６の割付個数に関係なく
動作状態が移行するので、図１９(ａ)に示すように、ｍ
／ｎｂＡＬＵ１１５，１１６の割付個数が少数の動作状
態が発生することがある。このようにデータ生成された
複数の動作状態を複数のコンテキストに一対一に割り付
けると、あるコンテキストではアレイ型プロセッサ１０
０に配列されているｍ／ｎｂＡＬＵ１１５，１１６の極
一部しか動作しない状態が発生する。
スケジューリングは複数種類の制約条件に対応して実行
され、メモリアクセスなどが発生した場合には割り付け
るｍ／ｎｂＡＬＵ１１５，１１６の割付個数に関係なく
動作状態が移行するので、図１９(ａ)に示すように、ｍ
／ｎｂＡＬＵ１１５，１１６の割付個数が少数の動作状
態が発生することがある。このようにデータ生成された
複数の動作状態を複数のコンテキストに一対一に割り付
けると、あるコンテキストではアレイ型プロセッサ１０
０に配列されているｍ／ｎｂＡＬＵ１１５，１１６の極
一部しか動作しない状態が発生する。
【０１５８】そこで、連続する複数の動作状態でｍ／ｎ
ｂＡＬＵ１１５，１１６の割付個数を順次積算し、その
積算個数が所定の許容個数を超過するごとにコンテキス
トを移行すれば、同図(ｂ)に示すように、複数のコンテ
キストの各々に極力多数のｍ／ｎｂＡＬＵ１１５，１１
６を割り付けることができる。
ｂＡＬＵ１１５，１１６の割付個数を順次積算し、その
積算個数が所定の許容個数を超過するごとにコンテキス
トを移行すれば、同図(ｂ)に示すように、複数のコンテ
キストの各々に極力多数のｍ／ｎｂＡＬＵ１１５，１１
６を割り付けることができる。
【０１５９】例えば、第一から第三の動作状態が第一の
コンテキストに割り付けられ、第五および第六の動作状
態が第三のコンテキストに割り付けられた場合、そのオ
ブジェクトプログラムに対応して動作するアレイ型プロ
セッサ１００では、図２０に示すように、第一の動作サ
イクルでは第一のコンテキストの第一の動作状態のデー
タ処理が実行され、第二の動作サイクルでは第一のコン
テキストの第二の動作状態のデータ処理が実行され、第
三の動作サイクルでは第一のコンテキストの第三の動作
状態のデータ処理が実行される。
コンテキストに割り付けられ、第五および第六の動作状
態が第三のコンテキストに割り付けられた場合、そのオ
ブジェクトプログラムに対応して動作するアレイ型プロ
セッサ１００では、図２０に示すように、第一の動作サ
イクルでは第一のコンテキストの第一の動作状態のデー
タ処理が実行され、第二の動作サイクルでは第一のコン
テキストの第二の動作状態のデータ処理が実行され、第
三の動作サイクルでは第一のコンテキストの第三の動作
状態のデータ処理が実行される。
【０１６０】第四の動作サイクルでは第一のコンテキス
トが第二のコンテキストに切り換えられて第四の動作状
態のデータ処理が実行され、第五の動作サイクルでは第
二のコンテキストが第三のコンテキストに切り換えられ
て第五の動作状態のデータ処理が実行される。
トが第二のコンテキストに切り換えられて第四の動作状
態のデータ処理が実行され、第五の動作サイクルでは第
二のコンテキストが第三のコンテキストに切り換えられ
て第五の動作状態のデータ処理が実行される。
【０１６１】上述のように複数の動作状態を一つのコン
テキストに割り付けると、アレイ型プロセッサ１００で
のデータ処理の所要時間は一つの動作状態を一つのコン
テキストに割り付けた場合と同一であるが、オブジェク
トコードにデータ設定されるコンテキストの個数が削減
されるので、オブジェクトコードのデータ容量を圧縮す
ることができる。
テキストに割り付けると、アレイ型プロセッサ１００で
のデータ処理の所要時間は一つの動作状態を一つのコン
テキストに割り付けた場合と同一であるが、オブジェク
トコードにデータ設定されるコンテキストの個数が削減
されるので、オブジェクトコードのデータ容量を圧縮す
ることができる。
【０１６２】さらに、アレイ型プロセッサ１００のオブ
ジェクトコードを一時保持するコードメモリ１０２の記
憶容量も削減することができ、状態管理部１０３による
マトリクス回路部１０５のコンテキストの切換回数も削
減できるので、その消費電力も縮小することができる。
ジェクトコードを一時保持するコードメモリ１０２の記
憶容量も削減することができ、状態管理部１０３による
マトリクス回路部１０５のコンテキストの切換回数も削
減できるので、その消費電力も縮小することができる。
【０１６３】また、上記には一つのコンテキストに連続
する二つの動作状態を割り付けることを例示したが、二
つ以上の動作状態を割り付けることも可能であり、図２
１および図２２に示すように、連続しない複数の動作状
態を割り付けることも可能である。この場合は、状態管
理部１０３によるマトリクス回路部１０５のコンテキス
トの切換回数は削減できない場合もあるが、オブジェク
トコードにデータ設定されるコンテキストの個数は削減
することができる。
する二つの動作状態を割り付けることを例示したが、二
つ以上の動作状態を割り付けることも可能であり、図２
１および図２２に示すように、連続しない複数の動作状
態を割り付けることも可能である。この場合は、状態管
理部１０３によるマトリクス回路部１０５のコンテキス
トの切換回数は削減できない場合もあるが、オブジェク
トコードにデータ設定されるコンテキストの個数は削減
することができる。
【０１６４】さらに、上記形態ではデータ処理装置３０
０でデータ生成されたオブジェクトコードがアレイ型プ
ロセッサ１００に一時保持されることを例示したが、例
えば、データ処理装置３００がデータ生成するオブジェ
クトコードに対応してアレイ型プロセッサ１００がリア
ルタイムに動作することも不可能ではない。
０でデータ生成されたオブジェクトコードがアレイ型プ
ロセッサ１００に一時保持されることを例示したが、例
えば、データ処理装置３００がデータ生成するオブジェ
クトコードに対応してアレイ型プロセッサ１００がリア
ルタイムに動作することも不可能ではない。
【０１６５】また、上記形態ではコードメモリ１０２に
一時保持されたオブジェクトコードに対応して、状態管
理部１０３が動作サイクルごとにマトリクス回路部１０
５のコンテキストを切換制御することを例示したが、マ
トリクス回路部１０５が複数のコンテキストをデータ記
憶して動作サイクルごとに一つずつ対応動作を実行する
ことも可能である。
一時保持されたオブジェクトコードに対応して、状態管
理部１０３が動作サイクルごとにマトリクス回路部１０
５のコンテキストを切換制御することを例示したが、マ
トリクス回路部１０５が複数のコンテキストをデータ記
憶して動作サイクルごとに一つずつ対応動作を実行する
ことも可能である。
【０１６６】このとき、状態管理部１０３はマトリクス
回路部１０５にデータ記憶された複数のコンテキストの
全部を複数サイクルごとにデータ更新することも可能で
あるが、マトリクス回路部１０５がデータ記憶した所定
個数のコンテキストの一つで対応動作を実行している最
中に、対応動作が実行されたコンテキストを状態管理部
１０３が新規のコンテキストにデータ更新することも可
能である。この場合、マトリクス回路部１０５は所定個
数のコンテキストしかデータ保持しないが、コンテキス
トの対応動作を個数に制限なく連続的に実行することが
できる。
回路部１０５にデータ記憶された複数のコンテキストの
全部を複数サイクルごとにデータ更新することも可能で
あるが、マトリクス回路部１０５がデータ記憶した所定
個数のコンテキストの一つで対応動作を実行している最
中に、対応動作が実行されたコンテキストを状態管理部
１０３が新規のコンテキストにデータ更新することも可
能である。この場合、マトリクス回路部１０５は所定個
数のコンテキストしかデータ保持しないが、コンテキス
トの対応動作を個数に制限なく連続的に実行することが
できる。
【０１６７】例えば、図２３に示すように、マトリクス
回路部１０５が第一から第六のコンテキストをデータ保
持して順番にデータ処理を実行する場合、第四のコンテ
キストのデータ処理を実行しているときには、状態管理
部１０３はデータ処理が終了した第一から第三のコンテ
キストをデータ更新することができる。
回路部１０５が第一から第六のコンテキストをデータ保
持して順番にデータ処理を実行する場合、第四のコンテ
キストのデータ処理を実行しているときには、状態管理
部１０３はデータ処理が終了した第一から第三のコンテ
キストをデータ更新することができる。
【０１６８】ただし、図２２に示すように、一つのコン
テキストを複数の動作サイクルで繰り返し使用するよう
な場合もあるので、例えば、図２４に示すように、マト
リクス回路部１０５がデータ保持した第一から第六のコ
ンテキストのデータ処理を順番に実行してから、第一か
ら第三のコンテキストのデータ処理を再度実行するよう
な場合には、状態管理部１０３はデータ処理が終了した
第四から第五のコンテキストをデータ更新することがで
きる。
テキストを複数の動作サイクルで繰り返し使用するよう
な場合もあるので、例えば、図２４に示すように、マト
リクス回路部１０５がデータ保持した第一から第六のコ
ンテキストのデータ処理を順番に実行してから、第一か
ら第三のコンテキストのデータ処理を再度実行するよう
な場合には、状態管理部１０３はデータ処理が終了した
第四から第五のコンテキストをデータ更新することがで
きる。
【０１６９】上述のような動作をアレイ型プロセッサ１
００に実行させるためには、マトリクス回路部１０５が
データ記憶した所定個数のコンテキストの一つで対応動
作を実行している最中に、対応動作が実行されたコンテ
キストを状態管理部１０３が新規のコンテキストにデー
タ更新するように、データ処理装置３００がＣＤＦＧを
データ生成すれば、このＣＤＦＧからデータ生成された
オブジェクトコードに対応してアレイ型プロセッサ１０
０に上述の動作を実行させることができる。
００に実行させるためには、マトリクス回路部１０５が
データ記憶した所定個数のコンテキストの一つで対応動
作を実行している最中に、対応動作が実行されたコンテ
キストを状態管理部１０３が新規のコンテキストにデー
タ更新するように、データ処理装置３００がＣＤＦＧを
データ生成すれば、このＣＤＦＧからデータ生成された
オブジェクトコードに対応してアレイ型プロセッサ１０
０に上述の動作を実行させることができる。
【０１７０】さらに、上記形態ではＲＡＭ３０４等に格
納されているコンピュータプログラムに対応してＣＰＵ
３０１が動作することにより、データ処理装置３００の
各種機能として各種手段が論理的に実現されることを例
示した。しかし、このような各種手段の各々を固有のハ
ードウェアとして形成することも可能であり、一部をソ
フトウェアとしてＲＡＭ３０４等に格納するとともに一
部をハードウェアとして形成することも可能である。
納されているコンピュータプログラムに対応してＣＰＵ
３０１が動作することにより、データ処理装置３００の
各種機能として各種手段が論理的に実現されることを例
示した。しかし、このような各種手段の各々を固有のハ
ードウェアとして形成することも可能であり、一部をソ
フトウェアとしてＲＡＭ３０４等に格納するとともに一
部をハードウェアとして形成することも可能である。
【０１７１】
【発明の効果】本発明のデータ処理装置では、並列演算
装置の少なくとも物理構造と物理特性とに対応した制約
条件が事前にデータ登録されており、データ入力される
並列演算装置の動作記述のソースコードから制約条件に
より並列演算装置のコンテキストを動作サイクルごとに
順次切り換える一連のオブジェクトコードをデータ生成
し、このデータ生成された一連のオブジェクトコードを
データ出力することにより、並列演算装置の動作記述の
ソースコードから、並列演算装置のコンテキストを動作
サイクルごとに順次切り換えるオブジェクトコードをデ
ータ生成することができる。
装置の少なくとも物理構造と物理特性とに対応した制約
条件が事前にデータ登録されており、データ入力される
並列演算装置の動作記述のソースコードから制約条件に
より並列演算装置のコンテキストを動作サイクルごとに
順次切り換える一連のオブジェクトコードをデータ生成
し、このデータ生成された一連のオブジェクトコードを
データ出力することにより、並列演算装置の動作記述の
ソースコードから、並列演算装置のコンテキストを動作
サイクルごとに順次切り換えるオブジェクトコードをデ
ータ生成することができる。
【０１７２】また、本発明の他の形態としては、制約条
件により一連のソースコードから一連のオブジェクトコ
ードをデータ生成するときにマトリクス回路部に対応し
たデータパスと状態管理部に対応した有限状態マシンと
を分離することにより、並列演算装置のマトリクス回路
部と状態管理部とに別個に対応したオブジェクトコード
をデータ生成することができる。
件により一連のソースコードから一連のオブジェクトコ
ードをデータ生成するときにマトリクス回路部に対応し
たデータパスと状態管理部に対応した有限状態マシンと
を分離することにより、並列演算装置のマトリクス回路
部と状態管理部とに別個に対応したオブジェクトコード
をデータ生成することができる。
【０１７３】また、一連のソースコードを言語解析して
ＤＦＧをデータ生成し、このデータ生成されたＤＦＧか
ら制約条件により複数段階の動作状態をスケジューリン
グしたＣＤＦＧをデータ生成することにより、並列演算
装置の動作記述のソースコードから、その順次遷移する
複数段階の動作状態をスケジューリングしたＣＤＦＧを
データ生成することができる。
ＤＦＧをデータ生成し、このデータ生成されたＤＦＧか
ら制約条件により複数段階の動作状態をスケジューリン
グしたＣＤＦＧをデータ生成することにより、並列演算
装置の動作記述のソースコードから、その順次遷移する
複数段階の動作状態をスケジューリングしたＣＤＦＧを
データ生成することができる。
【０１７４】また、マトリクス回路部がデータ記憶した
所定個数のコンテキストの一つで対応動作を実行してい
る最中に対応動作が実行されたコンテキストを状態管理
部が新規のコンテキストにデータ更新するようにＣＤＦ
Ｇをデータ生成することにより、このＣＤＦＧからデー
タ生成されたオブジェクトコードに対応して並列演算装
置を動作させると、マトリクス回路部がオブジェクトコ
ードの多数のコンテキストを所定個数までデータ記憶し
て対応動作を順次実行している最中に、その対応動作が
実行されたコンテキストを状態管理部が新規のコンテキ
ストにデータ更新させることができる。
所定個数のコンテキストの一つで対応動作を実行してい
る最中に対応動作が実行されたコンテキストを状態管理
部が新規のコンテキストにデータ更新するようにＣＤＦ
Ｇをデータ生成することにより、このＣＤＦＧからデー
タ生成されたオブジェクトコードに対応して並列演算装
置を動作させると、マトリクス回路部がオブジェクトコ
ードの多数のコンテキストを所定個数までデータ記憶し
て対応動作を順次実行している最中に、その対応動作が
実行されたコンテキストを状態管理部が新規のコンテキ
ストにデータ更新させることができる。
【０１７５】また、データ生成されたＣＤＦＧから制約
条件により複数段階の動作状態のＲＴＬ記述をマトリク
ス回路部と状態管理部とに分離してデータ生成すること
により、並列演算装置のマトリクス回路部と状態管理部
とに別個に対応したＲＴＬ記述をデータ生成することが
できる。
条件により複数段階の動作状態のＲＴＬ記述をマトリク
ス回路部と状態管理部とに分離してデータ生成すること
により、並列演算装置のマトリクス回路部と状態管理部
とに別個に対応したＲＴＬ記述をデータ生成することが
できる。
【０１７６】また、データ生成されたマトリクス回路部
のＲＴＬ記述から複数段階の動作状態ごとに制約条件に
より処理回路のネットリストをデータ生成することによ
り、並列演算装置の処理回路のネットリストを順次遷移
する複数段階の動作状態ごとにデータ生成することがで
きる。
のＲＴＬ記述から複数段階の動作状態ごとに制約条件に
より処理回路のネットリストをデータ生成することによ
り、並列演算装置の処理回路のネットリストを順次遷移
する複数段階の動作状態ごとにデータ生成することがで
きる。
【０１７７】また、データ生成されたマトリクス回路部
のＲＴＬ記述から複数段階の動作状態ごとに制約条件に
より処理回路の複数種類の回路資源のネットリストをデ
ータ生成することにより、並列演算装置の処理回路のネ
ットリストをビット数の相違する複数種類の回路資源ご
とにデータ生成することができる。
のＲＴＬ記述から複数段階の動作状態ごとに制約条件に
より処理回路の複数種類の回路資源のネットリストをデ
ータ生成することにより、並列演算装置の処理回路のネ
ットリストをビット数の相違する複数種類の回路資源ご
とにデータ生成することができる。
【０１７８】また、複数段階の動作状態に対応した状態
管理部のオブジェクトコードが事前にデータ登録されて
おり、データ生成されたマトリクス回路部のネットリス
トに対応してデータ生成された状態管理部のＲＴＬ記述
をオブジェクトコードにデータ変換し、このデータ変換
された状態管理部のオブジェクトコードをデータ出力す
ることにより、状態管理部のオブジェクトコードをマト
リクス回路部のネットリストに対応してデータ生成する
ことができる。
管理部のオブジェクトコードが事前にデータ登録されて
おり、データ生成されたマトリクス回路部のネットリス
トに対応してデータ生成された状態管理部のＲＴＬ記述
をオブジェクトコードにデータ変換し、このデータ変換
された状態管理部のオブジェクトコードをデータ出力す
ることにより、状態管理部のオブジェクトコードをマト
リクス回路部のネットリストに対応してデータ生成する
ことができる。
【０１７９】また、ＲＴＬ記述から制約条件により処理
回路のｍ／ｎｂ回路資源のネットリストをデータ生成す
ることにより、並列演算装置の処理回路のネットリスト
をｍ／ｎｂ回路資源ごとにデータ生成することができ
る。
回路のｍ／ｎｂ回路資源のネットリストをデータ生成す
ることにより、並列演算装置の処理回路のネットリスト
をｍ／ｎｂ回路資源ごとにデータ生成することができ
る。
【０１８０】また、ＲＴＬ記述の“ｘｂ”のデータ処理
を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂ回路資源とＺ個の
ｎｂ回路資源とに割り付けることにより、“ｘｂ”のデ
ータ処理をｍ／ｎｂ回路資源に適正な個数ずつ割り付け
ることができる。
を“ｘ＝Ｙｍ＋Ｚｎ”なるＹ個のｍｂ回路資源とＺ個の
ｎｂ回路資源とに割り付けることにより、“ｘｂ”のデ
ータ処理をｍ／ｎｂ回路資源に適正な個数ずつ割り付け
ることができる。
【０１８１】また、“ｘ”を“ｍ”で除算した結果の整
数部分“Ｙ”を算出してから、その余数を“ｎ”で除算
した結果の整数“Ｚ”を算出することにより、“ｘｂ”
のデータ処理をビット数が多数のｍｂ回路資源に極力割
り付けることができ、余数部分のみビット数が少数のｎ
ｂ回路資源に割り付けることができる。
数部分“Ｙ”を算出してから、その余数を“ｎ”で除算
した結果の整数“Ｚ”を算出することにより、“ｘｂ”
のデータ処理をビット数が多数のｍｂ回路資源に極力割
り付けることができ、余数部分のみビット数が少数のｎ
ｂ回路資源に割り付けることができる。
【０１８２】また、余数が所定の閾値より少数の場合に
整数“Ｚ”を算出して余数が閾値以上の場合は“Ｙ”に
“１”を加算して“Ｚ＝０”とすることにより、ｍｂ回
路資源に極力割り付けられた“ｘｂ”のデータ処理の余
数部分を、ビット数に対応してｍ／ｎｂ回路資源の適切
な一方に割り付けることができる。
整数“Ｚ”を算出して余数が閾値以上の場合は“Ｙ”に
“１”を加算して“Ｚ＝０”とすることにより、ｍｂ回
路資源に極力割り付けられた“ｘｂ”のデータ処理の余
数部分を、ビット数に対応してｍ／ｎｂ回路資源の適切
な一方に割り付けることができる。
【０１８３】また、データ登録されている制約条件の
“ｎｂ”が“１(bit)”からなることにより、ｍｂ回路
資源に割り付けられた“ｘｂ”のデータ処理の余数部分
が何ビットであってもｎｂ回路資源に割り付けることが
できる。
“ｎｂ”が“１(bit)”からなることにより、ｍｂ回路
資源に割り付けられた“ｘｂ”のデータ処理の余数部分
が何ビットであってもｎｂ回路資源に割り付けることが
できる。
【０１８４】また、処理回路の各種のオブジェクトコー
ドも事前にデータ登録されており、複数段階の動作状態
ごとにデータ生成されたネットリストをマトリクス配列
されている複数の処理回路に複数サイクルのコンテキス
トごとに割り付け、この処理回路に割り付けられたネッ
トリストを対応するオブジェクトコードにデータ変換す
ることにより、並列演算装置の複数の処理回路のオブジ
ェクトコードを複数サイクルのコンテキストごとにデー
タ生成することができる。
ドも事前にデータ登録されており、複数段階の動作状態
ごとにデータ生成されたネットリストをマトリクス配列
されている複数の処理回路に複数サイクルのコンテキス
トごとに割り付け、この処理回路に割り付けられたネッ
トリストを対応するオブジェクトコードにデータ変換す
ることにより、並列演算装置の複数の処理回路のオブジ
ェクトコードを複数サイクルのコンテキストごとにデー
タ生成することができる。
【０１８５】また、配線回路のオブジェクトコードも事
前にデータ登録されており、データ変換された処理回路
のオブジェクトコードに対応して配線回路のネットリス
トを対応するオブジェクトコードにデータ変換すること
により、並列演算装置の複数の処理回路の接続関係を個
々に切換制御する複数の配線回路のオブジェクトコード
もデータ生成することができる。
前にデータ登録されており、データ変換された処理回路
のオブジェクトコードに対応して配線回路のネットリス
トを対応するオブジェクトコードにデータ変換すること
により、並列演算装置の複数の処理回路の接続関係を個
々に切換制御する複数の配線回路のオブジェクトコード
もデータ生成することができる。
【０１８６】また、連続する複数サイクルのコンテキス
トで処理データが連携するネットリストをマトリクス回
路部の一定位置のレジスタファイルに共通に割り付ける
ことにより、並列演算装置の連続する複数サイクルのコ
ンテキストで連携する処理データを一定位置のレジスタ
ファイルに一時保持させるオブジェクトコードをデータ
生成することができる。
トで処理データが連携するネットリストをマトリクス回
路部の一定位置のレジスタファイルに共通に割り付ける
ことにより、並列演算装置の連続する複数サイクルのコ
ンテキストで連携する処理データを一定位置のレジスタ
ファイルに一時保持させるオブジェクトコードをデータ
生成することができる。
【０１８７】また、最初に複数サイクルのコンテキスト
ごとに処理データの連携に関係なくネットリストをレジ
スタファイルなどに割り付けてから、この割付位置を調
整して処理データが連携するネットリストが割り付けら
れたレジスタファイルの連続する複数サイクルのコンテ
キストでの位置を一致させることにより、また、最初に
複数サイクルのコンテキストで処理データが連携するネ
ットリストが共通に割り付けられるレジスタファイルの
マトリクス回路部での位置を固定してから、他のネット
リストを他のレジスタファイルなどに複数サイクルのコ
ンテキストごとに割り付けることにより、また、最初に
複数サイクルのコンテキストで処理データが連携するネ
ットリストが共通に割り付けられるレジスタファイルの
マトリクス回路部での相対位置を設定してから、この相
対位置を維持したまま他のネットリストを他のレジスタ
ファイルなどに複数サイクルのコンテキストごとに割り
付けることにより、連携する処理データを一定位置のレ
ジスタファイルに一時保持させるオブジェクトコードを
所定のデータ処理でデータ生成することができる。
ごとに処理データの連携に関係なくネットリストをレジ
スタファイルなどに割り付けてから、この割付位置を調
整して処理データが連携するネットリストが割り付けら
れたレジスタファイルの連続する複数サイクルのコンテ
キストでの位置を一致させることにより、また、最初に
複数サイクルのコンテキストで処理データが連携するネ
ットリストが共通に割り付けられるレジスタファイルの
マトリクス回路部での位置を固定してから、他のネット
リストを他のレジスタファイルなどに複数サイクルのコ
ンテキストごとに割り付けることにより、また、最初に
複数サイクルのコンテキストで処理データが連携するネ
ットリストが共通に割り付けられるレジスタファイルの
マトリクス回路部での相対位置を設定してから、この相
対位置を維持したまま他のネットリストを他のレジスタ
ファイルなどに複数サイクルのコンテキストごとに割り
付けることにより、連携する処理データを一定位置のレ
ジスタファイルに一時保持させるオブジェクトコードを
所定のデータ処理でデータ生成することができる。
【０１８８】また、順次遷移する複数段階の動作状態か
ら制約条件により一つのコンテキストに割り付けられる
複数を検出し、この検出された複数の動作状態を一つの
コンテキストに割り付けることにより、複数の動作状態
を一つのコンテキストとして並列演算装置に一度にデー
タ設定することができる。
ら制約条件により一つのコンテキストに割り付けられる
複数を検出し、この検出された複数の動作状態を一つの
コンテキストに割り付けることにより、複数の動作状態
を一つのコンテキストとして並列演算装置に一度にデー
タ設定することができる。
【０１８９】また、遷移段階が連続している複数の動作
状態を検出することにより、連続する複数の動作状態を
一つのコンテキストとして並列演算装置にデータ設定す
ることができる。
状態を検出することにより、連続する複数の動作状態を
一つのコンテキストとして並列演算装置にデータ設定す
ることができる。
【０１９０】本発明の第一の並列演算装置では、本発明
のデータ処理装置でデータ生成されたオブジェクトコー
ドがデータ格納されており、そのオブジェクトコードに
対応して動作サイクルごとにコンテキストが順次切り換
わり、この順次切り換わるコンテキストに対応してマト
リクス配列されている複数の処理回路が個々に設定自在
なデータ処理で並列動作することにより、本発明のデー
タ処理装置でデータ生成されてデータ格納されたオブジ
ェクトコードに対応して動作サイクルごとに複数の処理
回路を並列動作させることができる。
のデータ処理装置でデータ生成されたオブジェクトコー
ドがデータ格納されており、そのオブジェクトコードに
対応して動作サイクルごとにコンテキストが順次切り換
わり、この順次切り換わるコンテキストに対応してマト
リクス配列されている複数の処理回路が個々に設定自在
なデータ処理で並列動作することにより、本発明のデー
タ処理装置でデータ生成されてデータ格納されたオブジ
ェクトコードに対応して動作サイクルごとに複数の処理
回路を並列動作させることができる。
【０１９１】本発明の第二の並列演算装置では、本発明
のデータ処理装置でデータ生成された外部入力され、そ
のオブジェクトコードに対応して動作サイクルごとにコ
ンテキストが順次切り換わり、この順次切り換わるコン
テキストに対応してマトリクス配列されている複数の処
理回路が個々に設定自在なデータ処理で並列動作するこ
とにより、本発明のデータ処理装置でデータ生成されて
外部入力されるオブジェクトコードに対応して動作サイ
クルごとに複数の処理回路を並列動作させることができ
る。
のデータ処理装置でデータ生成された外部入力され、そ
のオブジェクトコードに対応して動作サイクルごとにコ
ンテキストが順次切り換わり、この順次切り換わるコン
テキストに対応してマトリクス配列されている複数の処
理回路が個々に設定自在なデータ処理で並列動作するこ
とにより、本発明のデータ処理装置でデータ生成されて
外部入力されるオブジェクトコードに対応して動作サイ
クルごとに複数の処理回路を並列動作させることができ
る。
【０１９２】本発明の第一のデータ処理システムでは、
本発明のデータ処理装置でデータ生成されたオブジェク
トコードが本発明の並列演算装置に外部入力されること
により、データ処理装置に外部入力されるソースコード
に対応して並列演算装置に順次切り換わる複数サイクル
のコンテキストで並列演算を実行させることができる。
本発明のデータ処理装置でデータ生成されたオブジェク
トコードが本発明の並列演算装置に外部入力されること
により、データ処理装置に外部入力されるソースコード
に対応して並列演算装置に順次切り換わる複数サイクル
のコンテキストで並列演算を実行させることができる。
【０１９３】本発明の第二のデータ処理システムでは、
データ処理装置がソースコードからオブジェクトコード
をデータパスと有限状態マシンとに分離してデータ生成
し、そのデータパスと並列演算装置のマトリクス回路部
とが対応しているとともに有限状態マシンと状態管理部
とが対応していることにより、並列演算装置のハードウ
ェア構造に対応したソフトウェア構造にオブジェクトコ
ードをデータ処理装置でデータ生成することができる。
データ処理装置がソースコードからオブジェクトコード
をデータパスと有限状態マシンとに分離してデータ生成
し、そのデータパスと並列演算装置のマトリクス回路部
とが対応しているとともに有限状態マシンと状態管理部
とが対応していることにより、並列演算装置のハードウ
ェア構造に対応したソフトウェア構造にオブジェクトコ
ードをデータ処理装置でデータ生成することができる。
【図１】本発明の実施の一形態のデータ処理システムの
論理構造を示す模式的なブロック図である。
論理構造を示す模式的なブロック図である。
【図２】データ処理装置の論理構造を示す模式的なブロ
ック図である。
ック図である。
【図３】データ処理装置の物理構造を示すブロック図で
ある。
ある。
【図４】ソースコードの記述内容と並列演算装置である
アレイ型プロセッサのハードウェアとの対応関係を示す
模式図である。
アレイ型プロセッサのハードウェアとの対応関係を示す
模式図である。
【図５】(ａ)はアレイ型プロセッサの全体構造を示す模
式的なブロック図、(ｂ)は処理回路であるプロセッサエ
レメントの内部構造を示す模式的なブロック図である。
式的なブロック図、(ｂ)は処理回路であるプロセッサエ
レメントの内部構造を示す模式的なブロック図である。
【図６】ＣＤＦＧの状態遷移とアレイ型プロセッサのコ
ンテキスト切換との対応関係を示す模式図である。
ンテキスト切換との対応関係を示す模式図である。
【図７】ソースコードの具体例を示す模式図である。
【図８】ＤＦＧの具体例を示す模式図である。
【図９】(ａ)は本形態のアレイ型プロセッサのＣＤＦＧ
の具体例を示す模式図、(ｂ)は従来のアレイ型プロセッ
サのＣＤＦＧの具体例を示す模式図である。
の具体例を示す模式図、(ｂ)は従来のアレイ型プロセッ
サのＣＤＦＧの具体例を示す模式図である。
【図１０】他のソースコードの具体例を示す模式図であ
る。
る。
【図１１】他のＣＤＦＧの具体例を示す模式図である。
【図１２】ＣＤＦＧのデータ処理に回路資源が割り付け
られた状態を示す模式図である。
られた状態を示す模式図である。
【図１３】“ｘｂ”のデータ処理が“ｍ／ｎｂ”の回路
資源に割り付けられる状態を示す模式図である。
資源に割り付けられる状態を示す模式図である。
【図１４】連続する二つのコンテキストごとにネットリ
ストが割り付けられた状態を示す模式図である。
ストが割り付けられた状態を示す模式図である。
【図１５】連続する二つのコンテキストのネットリスト
が連携された状態を示すを示す模式図である。
が連携された状態を示すを示す模式図である。
【図１６】データ処理装置によるデータ処理方法を示す
フローチャートである。
フローチャートである。
【図１７】(ａ)は本形態のアレイ型プロセッサの二つの
コンテキストにネットリストが割り付けられた状態を示
す模式図、(ｂ)は従来の並列演算装置の一面にネットリ
ストが割り付けられた状態を示す模式図である。
コンテキストにネットリストが割り付けられた状態を示
す模式図、(ｂ)は従来の並列演算装置の一面にネットリ
ストが割り付けられた状態を示す模式図である。
【図１８】連続する二つの動作状態のネットリストが一
つのコンテキストに割り付けられた状態を示す模式図で
ある。
つのコンテキストに割り付けられた状態を示す模式図で
ある。
【図１９】ｍ／ｎｂＡＬＵの割付個数による動作状態と
コンテキストとの対応関係を示す模式図である。
コンテキストとの対応関係を示す模式図である。
【図２０】連続する複数の動作状態が一つのコンテキス
トに割り付けられた状態を示す模式図である。
トに割り付けられた状態を示す模式図である。
【図２１】ｍ／ｎｂＡＬＵの割付個数による動作状態と
コンテキストとの対応関係を示す模式図である。
コンテキストとの対応関係を示す模式図である。
【図２２】連続しない複数の動作状態が一つのコンテキ
ストに割り付けられた状態を示す模式図である。
ストに割り付けられた状態を示す模式図である。
【図２３】連続する複数のコンテキストの一つがアクテ
ィブな状態を示す模式図である。
ィブな状態を示す模式図である。
【図２４】連続する複数のコンテキストがアクティブな
状態を示す模式図である。
状態を示す模式図である。
１００ アレイ型プロセッサ
１０３ 状態管理部
１０７ プロセッサエレメント
１０８ スイッチエレメント
１１３ ｍｂ回路資源であるｍｂレジスタファイル
１１４ ｎｂ回路資源であるｎｂレジスタファイル
１１５ ｍｂ回路資源であるｍｂＡＬＵ
１１６ ｎｂ回路資源であるｎｂＡＬＵ
２００ データ処理システム２００
２０１ ソース供給手段
２０２ オブジェクト供給手段
２０３ データ入力手段
２１１ ソース入力手段２１１２１１
２１２ 条件記憶手段
２１３ オブジェクト生成手段
２１４ オブジェクト出力手段
２２１ グラフ生成手段
２２２ スケジュール生成手段
２２３ 記述生成手段
２２４ リスト生成手段
２２５ オブジェクト記憶手段
２２６ 状態変換手段
２２７ 処理配置手段
２２８ コード変換手段
２２９ 配線変換手段
３００ データ処理装置
３０１ コンピュータの主体であるＣＰＵ
３０３ 情報記憶媒体であるＲＯＭ
３０４ 情報記憶媒体であるＲＡＭ
３０５ 情報記憶媒体であるＨＤＤ
３０６ 情報記憶媒体であるＦＤ
３０８ 情報記憶媒体であるＣＤ−ＲＯＭ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 粟島 亨
東京都港区芝五丁目７番１号 日本電気株
式会社内
(72)発明者 宮沢 義幸
神奈川県川崎市高津区坂戸３丁目２番１号
株式会社エヌイーシー情報システムズ内
(72)発明者 中村 典嗣
東京都港区芝五丁目７番１号 日本電気株
式会社内
(72)発明者 藤井 太郎
東京都港区芝五丁目７番１号 日本電気株
式会社内
(72)発明者 古田 浩一朗
東京都港区芝五丁目７番１号 日本電気株
式会社内
(72)発明者 本村 真人
東京都港区芝五丁目７番１号 日本電気株
式会社内
Ｆターム(参考） 5B045 AA00 GG12
5B046 AA08 BA03
5B081 CC00 CC21 CC25 CC30 CC32
Claims (40)
- 【請求項１】 個々にデータ設定される動作命令に対応
してデータ処理を個々に実行する複数の処理回路と個々
にデータ設定される動作命令に対応して複数の前記処理
回路の接続関係を個々に切換制御する複数の配線回路と
がマトリクス配列されている並列演算装置の動作記述の
一連のソースコードから複数の前記処理回路と複数の前
記配線回路との順次切り換わる動作サイクルごとの前記
動作命令からなるコンテキストを少なくとも内包した一
連のオブジェクトコードをデータ生成するデータ処理装
置であって、 前記並列演算装置の少なくとも物理構造と物理特性とに
対応した制約条件が事前にデータ登録されている条件記
憶手段と、 前記ソースコードがデータ入力されるソース入力手段
と、 このソース入力手段にデータ入力された前記ソースコー
ドから前記制約条件により順次切り換わる動作サイクル
ごとの前記コンテキストに対応した順次遷移する複数段
階の動作状態を検出して前記オブジェクトコードをデー
タ生成するオブジェクト生成手段と、 このオブジェクト生成手段でデータ生成された前記オブ
ジェクトコードをデータ出力するオブジェクト出力手段
と、を具備しているデータ処理装置。 - 【請求項２】 前記並列演算装置は、複数の前記処理回
路と複数の前記配線回路とがマトリクス配列されている
マトリクス回路部と、前記マトリクス回路部のコンテキ
ストを動作サイクルごとに順次切り換える状態管理部
と、を別個に具備しており、 前記オブジェクト生成手段は、前記制約条件により前記
ソースコードから前記オブジェクトコードをデータ生成
するときに前記マトリクス回路部に対応したデータパス
と前記状態管理部に対応した有限状態マシンとを分離す
る請求項１に記載のデータ処理装置。 - 【請求項３】 前記オブジェクト生成手段は、 前記ソースコードを言語解析してＤＦＧ(Data Flow Gra
ph)をデータ生成するグラフ生成手段と、 このグラフ生成手段でデータ生成されたＤＦＧから前記
制約条件により複数段階に順次遷移する前記動作状態を
スケジューリングしたＣＤＦＧ(Control DFG)をデータ
生成するスケジュール生成手段と、を具備している請求
項１または２に記載のデータ処理装置。 - 【請求項４】 個々にデータ設定される動作命令に対応
してデータ処理を個々に実行する複数の処理回路と個々
にデータ設定される動作命令に対応して複数の前記処理
回路の接続関係を個々に切換制御する複数の配線回路と
がマトリクス配列されている並列演算装置のＣＤＦＧを
ソースコードからデータ生成するデータ処理装置であっ
て、 前記並列演算装置の少なくとも物理構造と物理特性とに
対応した制約条件が事前にデータ登録されている条件記
憶手段と、 前記ソースコードがデータ入力されるソース入力手段
と、 このソース入力手段にデータ入力される前記ソースコー
ドを言語解析してＤＦＧをデータ生成するグラフ生成手
段と、 このグラフ生成手段でデータ生成されたＤＦＧから前記
制約条件により複数段階に順次遷移する前記動作状態を
スケジューリングしたＣＤＦＧをデータ生成するスケジ
ュール生成手段と、を具備しているデータ処理装置。 - 【請求項５】 前記条件記憶手段は、前記制約条件とし
て少なくとも前記処理回路の個数に対応した所定の閾値
がデータ登録されており、 前記グラフ生成手段は、前記ソースコードから複数のデ
ータ処理が因果関係に対応して連携された前記ＤＦＧを
データ生成し、 前記スケジュール生成手段は、前記ＤＦＧの複数の前記
データ処理を前記因果関係に対応した順番で複数段階の
前記動作状態にスケジューリングし、この動作状態をス
ケジューリングされる前記データ処理の個数が前記閾値
を超過するごとに次段に移行させる請求項３または４に
記載のデータ処理装置。 - 【請求項６】 前記条件記憶手段は、前記制約条件とし
て前記処理回路の処理データのビット数もデータ登録さ
れており、 前記グラフ生成手段は、前記ソースコードから前記デー
タ処理に処理データのビット数がデータ設定された前記
ＤＦＧをデータ生成し、 前記スケジュール生成手段は、前記動作状態ごとにスケ
ジューリングされる前記データ処理に使用される前記処
理回路の個数を前記ビット数の比率で算出して前記閾値
から減算する請求項５に記載のデータ処理装置。 - 【請求項７】 前記条件記憶手段は、前記制約条件とし
て前記処理回路と前記配線回路との遅延時間と前記動作
サイクルの所要時間とがデータ登録されており、 前記スケジュール生成手段は、前記ＤＦＧの複数の前記
データ処理を前記因果関係に対応した順番で複数段階の
前記動作状態にスケジューリングし、この動作状態をス
ケジューリングされる前記データ処理に使用される前記
処理回路と前記配線回路との遅延時間の累積結果が前記
所要時間を超過するごとに次段に移行させる請求項３ま
たは４に記載のデータ処理装置。 - 【請求項８】 前記並列演算装置は、複数の前記処理回
路と複数の前記配線回路とがマトリクス配列されていて
前記オブジェクトコードの多数の前記コンテキストを所
定個数までデータ記憶して対応動作を順次実行するマト
リクス回路部と、このマトリクス回路部がデータ記憶し
た所定個数の前記コンテキストの一つで対応動作を実行
している最中に対応動作が実行された前記コンテキスト
を新規の前記コンテキストにデータ更新する状態管理部
と、を別個に具備しており、 前記スケジュール生成手段は、前記マトリクス回路部が
データ記憶した所定個数の前記コンテキストの一つで対
応動作を実行している最中に対応動作が実行された前記
コンテキストを前記状態管理部が新規の前記コンテキス
トにデータ更新するように前記ＣＤＦＧをデータ生成す
る請求項３ないし７の何れか一項に記載のデータ処理装
置。 - 【請求項９】 前記並列演算装置は、複数の前記処理回
路と複数の前記配線回路とがマトリクス配列されている
マトリクス回路部と、前記マトリクス回路部のコンテキ
ストを動作サイクルごとに順次切り換える状態管理部
と、を別個に具備しており、 前記スケジュール生成手段でデータ生成された前記ＣＤ
ＦＧから前記制約条件により複数段階の前記動作状態の
ＲＴＬ(Register Transfer Level)記述を前記マトリク
ス回路部と前記状態管理部とに分離してデータ生成する
記述生成手段も具備している請求項３ないし８の何れか
一項に記載のデータ処理装置。 - 【請求項１０】 前記オブジェクト生成手段は、前記記
述生成手段でデータ生成された前記マトリクス回路部の
ＲＴＬ記述から前記制約条件により複数段階の前記動作
状態ごとに前記処理回路のネットリストをデータ生成す
るリスト生成手段も具備している請求項９に記載のデー
タ処理装置。 - 【請求項１１】 前記並列演算装置は、複数の前記処理
回路の各々が処理データのビット数が相互に相違する複
数種類の回路資源を具備しており、 前記オブジェクト生成手段は、前記記述生成手段でデー
タ生成された前記マトリクス回路部のＲＴＬ記述から前
記制約条件により複数段階の前記動作状態ごとに前記処
理回路の複数種類の回路資源のネットリストをデータ生
成するリスト生成手段も具備している請求項９に記載の
データ処理装置。 - 【請求項１２】 処理データのビット数が相互に相違す
る複数種類の回路資源を各々が具備していて個々にデー
タ設定される動作命令に対応してデータ処理を個々に実
行する複数の処理回路と個々にデータ設定される動作命
令に対応して複数の前記処理回路の接続関係を個々に切
換制御する複数の配線回路とがマトリクス配列されてい
る並列演算装置のＲＴＬ記述から前記回路資源のネット
リストをデータ生成するデータ処理装置であって、 前記並列演算装置の少なくとも物理構造と物理特性とに
対応した制約条件が事前にデータ登録されている条件記
憶手段と、 前記並列演算装置のＲＴＬ記述がデータ入力される記述
入力手段と、 この記述入力手段にデータ入力された前記ＲＴＬ記述か
ら前記制約条件により前記処理回路の複数種類の回路資
源のネットリストをデータ生成するリスト生成手段と、 このリスト生成手段でデータ生成された前記ネットリス
トをデータ出力するリスト出力手段と、 を具備しているデータ処理装置。 - 【請求項１３】 前記並列演算装置は、複数の前記処理
回路と複数の前記配線回路とがマトリクス配列されてい
るマトリクス回路部と、前記マトリクス回路部のコンテ
キストを動作サイクルごとに順次切り換える状態管理部
と、を別個に具備しており、 複数段階の前記動作状態に対応した前記状態管理部の各
種の前記オブジェクトコードが事前にデータ登録された
オブジェクト記憶手段と、 前記リスト生成手段でデータ生成された前記マトリクス
回路部のネットリストに対応して前記記述生成手段でデ
ータ生成された前記状態管理部のＲＴＬ記述を対応する
前記オブジェクトコードにデータ変換する状態変換手段
と、 この状態変換手段でデータ変換された前記状態管理部の
前記オブジェクトコードをデータ出力するオブジェクト
出力手段と、も具備している請求項１１または１２に記
載のデータ処理装置。 - 【請求項１４】 前記並列演算装置は、複数の前記処理
回路の各々に処理データがｍｂ(m-(bit):“ｍ”は
“２”以上の所定の自然数)データのｍｂ回路資源とｎ
ｂ(n-(bit):“ｎ”は“ｍ”より少数の所定の自然数)デ
ータのｎｂ回路資源とを具備しており、 前記リスト生成手段は、前記ＲＴＬ記述から前記制約条
件により前記処理回路のｍ／ｎｂ回路資源のネットリス
トをデータ生成する請求項１１ないし１３の何れか一項
に記載のデータ処理装置。 - 【請求項１５】 前記リスト生成手段は、前記ＲＴＬ記
述の“ｘｂ(ｘ-(bit):“ｘ”は“ｍ”より多数の所定の
自然数)”のデータ処理を ｘ＝Ｙｍ＋Ｚｎ(“Ｙ”と“Ｚ”とは所定の自然数) なるＹ個のｍｂ回路資源とＺ個のｎｂ回路資源とに割り
付ける請求項１４に記載のデータ処理装置。 - 【請求項１６】 前記リスト生成手段は、“ｘ”を
“ｍ”で除算した結果の整数部分“Ｙ”を算出してか
ら、その余数を“ｎ”で除算した結果の整数“Ｚ”を算
出する請求項１５に記載のデータ処理装置。 - 【請求項１７】 前記リスト生成手段は、前記余数が所
定の閾値より少数の場合に前記整数“Ｚ”を算出し、前
記余数が前記閾値以上の場合は前記“Ｙ”に“１”を加
算して“Ｚ＝０”とする請求項１６に記載のデータ処理
装置。 - 【請求項１８】 前記条件記憶手段にデータ登録されて
いる前記制約条件の“ｎｂ”が“１(bit)”からなる請
求項１５ないし１７の何れか一項に記載のデータ処理装
置。 - 【請求項１９】 前記オブジェクト記憶手段は、前記処
理回路の各種の前記オブジェクトコードも事前にデータ
登録されており、 前記リスト生成手段でデータ生成された前記ネットリス
トを前記制約条件によりマトリクス配列されている複数
の前記処理回路に複数サイクルの前記コンテキストごと
に割り付ける処理配置手段と、 この処理配置手段で前記処理回路に割り付けられた前記
ネットリストを対応する前記オブジェクトコードにデー
タ変換するコード変換手段と、も具備している請求項１
１ないし１８の何れか一項に記載のデータ処理装置。 - 【請求項２０】 並列演算装置の個々にデータ設定され
る動作命令に対応してデータ処理を個々に実行する複数
の処理回路と個々にデータ設定される動作命令に対応し
て複数の前記処理回路の接続関係を個々に切換制御する
複数の配線回路とがマトリクス配列されているマトリク
ス回路部のネットリストから順次切り換わる複数サイク
ルのコンテキストごとのオブジェクトコードをデータ生
成するデータ処理装置であって、 前記並列演算装置の少なくとも物理構造と物理特性とに
対応した制約条件が事前にデータ登録されている条件記
憶手段と、 前記処理回路の各種の前記オブジェクトコードが事前に
データ登録されているオブジェクト記憶手段と、 前記ネットリストを前記制約条件によりマトリクス配列
されている複数の前記処理回路に複数サイクルの前記コ
ンテキストごとに割り付ける処理配置手段と、 この処理配置手段で前記処理回路に割り付けられた前記
ネットリストを対応する前記オブジェクトコードにデー
タ変換するコード変換手段と、 このコード変換手段でデータ変換された複数の前記処理
回路の前記オブジェクトコードをデータ出力するオブジ
ェクト出力手段と、 を具備しているデータ処理装置。 - 【請求項２１】 前記オブジェクト記憶手段は、前記配
線回路の各種の前記オブジェクトコードも事前にデータ
登録されており、 前記コード変換手段でデータ変換された前記処理回路の
オブジェクトコードに対応して前記配線回路の前記ネッ
トリストを前記オブジェクトコードにデータ変換する配
線変換手段も具備している請求項１９または２０に記載
のデータ処理装置。 - 【請求項２２】 前記並列演算装置は、前記処理回路の
各々が処理データを一時保持するレジスタファイルを具
備しており、 前記処理配置手段は、連続する複数サイクルの前記コン
テキストで前記処理データが連携する前記ネットリスト
を前記マトリクス回路部の一定位置の前記レジスタファ
イルに共通に割り付ける請求項２１に記載のデータ処理
装置。 - 【請求項２３】 前記処理配置手段は、最初に複数サイ
クルの前記コンテキストごとに前記処理データの連携に
関係なく前記ネットリストを前記レジスタファイルなど
に割り付けてから、この割付位置を調整して前記処理デ
ータが連携する前記ネットリストが割り付けられた前記
レジスタファイルの連続する複数サイクルの前記コンテ
キストでの位置を一致させる請求項２２に記載のデータ
処理装置。 - 【請求項２４】 前記処理配置手段は、最初に複数サイ
クルの前記コンテキストで前記処理データが連携する前
記ネットリストが共通に割り付けられる前記レジスタフ
ァイルの前記マトリクス回路部での位置を固定してか
ら、他の前記ネットリストを他の前記レジスタファイル
などに複数サイクルの前記コンテキストごとに割り付け
る請求項２２に記載のデータ処理装置。 - 【請求項２５】 前記処理配置手段は、最初に複数サイ
クルの前記コンテキストで前記処理データが連携する前
記ネットリストが共通に割り付けられる前記レジスタフ
ァイルの前記マトリクス回路部での相対位置を設定して
から、この相対位置を維持したまま他の前記ネットリス
トを他の前記レジスタファイルなどに複数サイクルの前
記コンテキストごとに割り付ける請求項２２に記載のデ
ータ処理装置。 - 【請求項２６】 順次遷移する複数段階の前記動作状態
から前記制約条件により一つの前記コンテキストに割り
付けられる複数を検出する状態検出手段と、 この状態検出手段で検出された複数の前記動作状態を一
つの前記コンテキストに割り付ける状態合成手段と、も
具備している請求項１ないし２５の何れか一項に記載の
データ処理装置。 - 【請求項２７】 前記状態検出手段は遷移段階が連続し
ている複数の前記動作状態を検出する請求項２６に記載
のデータ処理装置。 - 【請求項２８】 個々にデータ設定される動作命令に対
応してデータ処理を個々に実行する複数の処理回路と個
々にデータ設定される動作命令に対応して複数の前記処
理回路の接続関係を個々に切換制御する複数の配線回路
とがマトリクス配列されている並列演算装置の動作記述
の一連のソースコードから複数の前記処理回路と複数の
前記配線回路との順次切り換わる動作サイクルごとの前
記動作命令からなるコンテキストを少なくとも内包した
一連のオブジェクトコードをデータ生成するデータ処理
装置のデータ処理方法であって、 前記ソースコードのデータ入力を受け付けるソース入力
工程と、 事前にデータ登録されている前記並列演算装置の少なく
とも物理構造と物理特性とに対応した制約条件により前
記ソースコードから順次切り換わる動作サイクルごとの
前記コンテキストに対応した順次遷移する複数段階の動
作状態を検出して前記オブジェクトコードをデータ生成
するオブジェクト生成工程と、 このオブジェクト生成工程でデータ生成された前記オブ
ジェクトコードをデータ出力するオブジェクト出力工程
と、を具備しているデータ処理方法。 - 【請求項２９】 個々にデータ設定される動作命令に対
応してデータ処理を個々に実行する複数の処理回路と個
々にデータ設定される動作命令に対応して複数の前記処
理回路の接続関係を個々に切換制御する複数の配線回路
とがマトリクス配列されている並列演算装置のＣＤＦＧ
をソースコードからデータ生成するデータ処理装置のデ
ータ処理方法であって、 前記ソースコードがデータ入力されるソース入力工程
と、 このソース入力工程でデータ入力された前記ソースコー
ドを言語解析してＤＦＧをデータ生成するグラフ生成工
程と、 このグラフ生成工程でデータ生成されたＤＦＧから事前
にデータ登録されている前記並列演算装置の少なくとも
物理構造と物理特性とに対応した制約条件により複数段
階の前記動作状態をスケジューリングしたＣＤＦＧをデ
ータ生成するスケジュール生成工程と、を具備している
データ処理方法。 - 【請求項３０】 処理データのビット数が相互に相違す
る複数種類の回路資源を各々が具備していて個々にデー
タ設定される動作命令に対応してデータ処理を個々に実
行する複数の処理回路と個々にデータ設定される動作命
令に対応して複数の前記処理回路の接続関係を個々に切
換制御する複数の配線回路とがマトリクス配列されてい
る並列演算装置のＲＴＬ記述から前記回路資源のネット
リストをデータ生成するデータ処理装置のデータ処理方
法であって、 前記並列演算装置のＲＴＬ記述がデータ入力される記述
入力工程と、 事前にデータ登録されている前記並列演算装置の少なく
とも物理構造と物理特性とに対応した制約条件により前
記ＲＴＬ記述から前記処理回路の複数種類の回路資源の
ネットリストをデータ生成するリスト生成工程と、 このリスト生成工程でデータ生成された前記ネットリス
トをデータ出力するリスト出力工程と、を具備している
データ処理方法。 - 【請求項３１】 並列演算装置の個々にデータ設定され
る動作命令に対応してデータ処理を個々に実行する複数
の処理回路と個々にデータ設定される動作命令に対応し
て複数の前記処理回路の接続関係を個々に切換制御する
複数の配線回路とがマトリクス配列されているマトリク
ス回路部のネットリストから順次切り換わる複数サイク
ルのコンテキストごとのオブジェクトコードをデータ生
成するデータ処理装置のデータ処理方法であって、 事前にデータ登録されている前記並列演算装置の少なく
とも物理構造と物理特性とに対応した制約条件により前
記ネットリストをマトリクス配列されている複数の前記
処理回路に複数サイクルの前記コンテキストごとに割り
付ける処理配置工程と、この処理配置工程で前記処理回
路に割り付けられた前記ネットリストを事前にデータ登
録されている各種の前記オブジェクトコードに選択的に
データ変換するコード変換工程と、 このコード変換手段でデータ変換された複数の前記処理
回路の前記オブジェクトコードをデータ出力するオブジ
ェクト出力工程と、を具備しているデータ処理方法。 - 【請求項３２】 個々にデータ設定される動作命令に対
応してデータ処理を個々に実行する複数の処理回路と個
々にデータ設定される動作命令に対応して複数の前記処
理回路の接続関係を個々に切換制御する複数の配線回路
とがマトリクス配列されている並列演算装置の動作記述
の一連のソースコードから複数の前記処理回路と複数の
前記配線回路との順次切り換わる動作サイクルごとの前
記動作命令からなるコンテキストを少なくとも内包した
一連のオブジェクトコードをデータ生成するデータ処理
装置のためのコンピュータプログラムであって、 前記ソースコードのデータ入力を受け付けるソース入力
処理と、 事前にデータ登録されている前記並列演算装置の少なく
とも物理構造と物理特性とに対応した制約条件により前
記ソースコードから順次切り換わる動作サイクルごとの
前記コンテキストに対応した順次遷移する複数段階の動
作状態を検出して前記オブジェクトコードをデータ生成
するオブジェクト生成処理と、 このオブジェクト生成処理でデータ生成された前記オブ
ジェクトコードをデータ出力するオブジェクト出力処理
と、を前記データ処理装置に実行させるためのコンピュ
ータプログラム。 - 【請求項３３】 個々にデータ設定される動作命令に対
応してデータ処理を個々に実行する複数の処理回路と個
々にデータ設定される動作命令に対応して複数の前記処
理回路の接続関係を個々に切換制御する複数の配線回路
とがマトリクス配列されている並列演算装置のＣＤＦＧ
をソースコードからデータ生成するデータ処理装置のた
めのコンピュータプログラムであって、 前記ソースコードがデータ入力されるソース入力処理
と、 このソース入力処理でデータ入力された前記ソースコー
ドを言語解析してＤＦＧをデータ生成するグラフ生成処
理と、 このグラフ生成処理でデータ生成されたＤＦＧから事前
にデータ登録されている前記並列演算装置の少なくとも
物理構造と物理特性とに対応した制約条件により複数段
階の前記動作状態をスケジューリングしたＣＤＦＧをデ
ータ生成するスケジュール生成処理と、を前記データ処
理装置に実行させるためのコンピュータプログラム。 - 【請求項３４】 処理データのビット数が相互に相違す
る複数種類の回路資源を各々が具備していて個々にデー
タ設定される動作命令に対応してデータ処理を個々に実
行する複数の処理回路と個々にデータ設定される動作命
令に対応して複数の前記処理回路の接続関係を個々に切
換制御する複数の配線回路とがマトリクス配列されてい
る並列演算装置のＲＴＬ記述から前記回路資源のネット
リストをデータ生成するデータ処理装置のためのコンピ
ュータプログラムであって、 前記並列演算装置のＲＴＬ記述がデータ入力される記述
入力処理と、 事前にデータ登録されている前記並列演算装置の少なく
とも物理構造と物理特性とに対応した制約条件により前
記ＲＴＬ記述から前記処理回路の複数種類の回路資源の
ネットリストをデータ生成するリスト生成処理と、 このリスト生成処理でデータ生成された前記ネットリス
トをデータ出力するリスト出力処理と、を前記データ処
理装置に実行させるためのコンピュータプログラム。 - 【請求項３５】 並列演算装置の個々にデータ設定され
る動作命令に対応してデータ処理を個々に実行する複数
の処理回路と個々にデータ設定される動作命令に対応し
て複数の前記処理回路の接続関係を個々に切換制御する
複数の配線回路とがマトリクス配列されているマトリク
ス回路部のネットリストから順次切り換わる複数サイク
ルのコンテキストごとのオブジェクトコードをデータ生
成するデータ処理装置のためのコンピュータプログラム
であって、 事前にデータ登録されている前記並列演算装置の少なく
とも物理構造と物理特性とに対応した制約条件により前
記ネットリストをマトリクス配列されている複数の前記
処理回路に複数サイクルの前記コンテキストごとに割り
付ける処理配置処理と、 この処理配置処理で前記処理回路に割り付けられた前記
ネットリストを事前にデータ登録されている各種の前記
オブジェクトコードに選択的にデータ変換するコード変
換処理と、 このコード変換手段でデータ変換された複数の前記処理
回路の前記オブジェクトコードをデータ出力するオブジ
ェクト出力処理と、を前記データ処理装置に実行させる
ためのコンピュータプログラム。 - 【請求項３６】 データ処理装置のためのコンピュータ
プログラムがデータ格納されている情報記憶媒体であっ
て、 請求項３２ないし３５の何れか一項に記載のコンピュー
タプログラムがデータ格納されている情報記憶媒体。 - 【請求項３７】 個々にデータ設定される動作命令に対
応してデータ処理を個々に実行する複数の処理回路がマ
トリクス配列されており、コード格納手段にデータ格納
されているオブジェクトコードに対応して動作する並列
演算装置であって、 前記コード格納手段に請求項１ないし３または１３ない
し２７の何れか一項に記載のデータ処理装置でデータ生
成されたオブジェクトコードがデータ格納されている並
列演算装置。 - 【請求項３８】 個々にデータ設定される動作命令に対
応してデータ処理を個々に実行する複数の処理回路がマ
トリクス配列されており、オブジェクト入力手段に外部
入力されるオブジェクトコードに対応して動作する並列
演算装置であって、 前記オブジェクト入力手段に請求項１ないし３または１
３ないし２７の何れか一項に記載のデータ処理装置でデ
ータ生成されたオブジェクトコードが外部入力される並
列演算装置。 - 【請求項３９】 請求項１ないし３または１３ないし２
７の何れか一項に記載のデータ処理装置と、 このデータ処理装置でデータ生成されたオブジェクトコ
ードが外部入力される請求項３８に記載の並列演算装置
と、を具備しているデータ処理システム。 - 【請求項４０】 複数の処理回路と複数の配線回路とが
マトリクス配列されているマトリクス回路部と、このマ
トリクス回路部の動作命令を動作サイクルごとに順次切
り換える状態管理部と、を別個に具備している並列演算
装置と、 この並列演算装置の動作記述の一連のソースコードから
データパスと有限状態マシンとを分離して一連のオブジ
ェクトコードをデータ生成するデータ処理装置と、を具
備しており、 前記並列演算装置の前記マトリクス回路部と前記データ
パスとが対応しているとともに前記状態管理部と前記有
限状態マシンとが対応しているデータ処理システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294241A JP3921367B2 (ja) | 2001-09-26 | 2001-09-26 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
| US10/252,564 US7120903B2 (en) | 2001-09-26 | 2002-09-24 | Data processing apparatus and method for generating the data of an object program for a parallel operation apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294241A JP3921367B2 (ja) | 2001-09-26 | 2001-09-26 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006270702A Division JP4787711B2 (ja) | 2006-10-02 | 2006-10-02 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並びにデータ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003099409A true JP2003099409A (ja) | 2003-04-04 |
| JP3921367B2 JP3921367B2 (ja) | 2007-05-30 |
Family
ID=19115884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001294241A Expired - Lifetime JP3921367B2 (ja) | 2001-09-26 | 2001-09-26 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7120903B2 (ja) |
| JP (1) | JP3921367B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078309A (ja) * | 2003-08-29 | 2005-03-24 | Nec Corp | データ処理システム |
| JP2007179567A (ja) * | 2007-02-26 | 2007-07-12 | Nec Corp | データ処理システム |
| US7287146B2 (en) | 2004-02-03 | 2007-10-23 | Nec Corporation | Array-type computer processor |
| JP2008181361A (ja) * | 2007-01-25 | 2008-08-07 | Fuji Xerox Co Ltd | データ処理装置、画像処理装置、及びデータ処理プログラム |
| WO2009044635A1 (ja) * | 2007-10-03 | 2009-04-09 | Nec Corporation | データ処理装置および方法 |
| US7650484B2 (en) | 2004-02-03 | 2010-01-19 | Nec Corporation | Array—type computer processor with reduced instruction storage |
| JP2010086310A (ja) * | 2008-09-30 | 2010-04-15 | Nec Corp | 動作合成装置、動作合成方法並びにプログラム |
| US7793092B2 (en) | 2005-12-28 | 2010-09-07 | Nec Corporation | Information processing apparatus and method for using reconfigurable device |
| US8069333B2 (en) | 2006-04-05 | 2011-11-29 | Nec Corporation | Converting logical to real number to access shared configuration information in event driven state transiting reconfigurable system |
| JP2012243086A (ja) * | 2011-05-19 | 2012-12-10 | Renesas Electronics Corp | 半導体集積回路装置 |
| US9021235B2 (en) | 2009-08-25 | 2015-04-28 | Nec Corporation | Data processing device |
| US9235672B2 (en) | 2013-10-10 | 2016-01-12 | Socionext Inc. | High-level synthesis data generation apparatus, high-level synthesis apparatus, and high-level synthesis data generation method |
| DE102023121153A1 (de) | 2022-08-09 | 2024-02-15 | Renesas Electronics Corporation | Prozessor und compiler |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL147902A0 (en) * | 1999-08-12 | 2002-08-14 | Agensys Inc | C-type lectin transmembrane antigen expressed in human prostate cancer and uses thereof |
| AU2001245720A1 (en) * | 2000-03-15 | 2001-09-24 | Arc International Plc | Method and apparatus for processor code optimization using code compression |
| JP3921367B2 (ja) * | 2001-09-26 | 2007-05-30 | 日本電気株式会社 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
| US7278137B1 (en) * | 2001-12-26 | 2007-10-02 | Arc International | Methods and apparatus for compiling instructions for a data processor |
| US7043682B1 (en) * | 2002-02-05 | 2006-05-09 | Arc International | Method and apparatus for implementing decode operations in a data processor |
| JP2005078177A (ja) * | 2003-08-28 | 2005-03-24 | Nec Electronics Corp | 並列演算装置 |
| US7464375B2 (en) * | 2004-06-24 | 2008-12-09 | International Business Machines Corporation | Method for flattening hierarchically structured flows |
| JP4619252B2 (ja) * | 2005-09-29 | 2011-01-26 | 富士通セミコンダクター株式会社 | リコンフィグ可能な集積回路装置 |
| JP2009157440A (ja) * | 2007-12-25 | 2009-07-16 | Toshiba Corp | 高位合成装置、高位合成システム、及び高位合成方法 |
| US8732142B2 (en) * | 2008-03-31 | 2014-05-20 | Intel Corporation | Generation of suggestions to correct data race errors |
| JP4635082B2 (ja) * | 2008-09-30 | 2011-02-16 | 株式会社東芝 | マルチプロセッサシステム及びグルーピング方法 |
| GB2464703A (en) * | 2008-10-22 | 2010-04-28 | Advanced Risc Mach Ltd | An array of interconnected processors executing a cycle-based program |
| WO2010087098A1 (ja) | 2009-01-30 | 2010-08-05 | 日本電気株式会社 | 並列演算装置、情報処理システム、並列演算方法、および情報処理装置 |
| FR2978263A1 (fr) * | 2011-07-18 | 2013-01-25 | Modae Technologies | Procede de synthese de haut niveau d'une application |
| JP5985900B2 (ja) | 2012-06-22 | 2016-09-06 | ルネサスエレクトロニクス株式会社 | 動作合成装置、動作合成装置を備えたデータ処理システム、及び、動作合成プログラム |
| JP2014016894A (ja) | 2012-07-10 | 2014-01-30 | Renesas Electronics Corp | 並列演算装置、並列演算装置を備えたデータ処理システム、及び、データ処理プログラム |
| CN103198193B (zh) * | 2013-04-12 | 2015-12-02 | 北京大学 | 基于一阶模态幅值斜率的压气机旋转失速预测方法及系统 |
| CN104123178B (zh) * | 2014-07-25 | 2017-05-17 | 南京大学 | 基于图形处理器的并行化约束检测方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3702986A (en) * | 1970-07-06 | 1972-11-14 | Texas Instruments Inc | Trainable entropy system |
| CA1293819C (en) * | 1986-08-29 | 1991-12-31 | Thinking Machines Corporation | Very large scale computer |
| US4943912A (en) * | 1987-10-13 | 1990-07-24 | Hitachi, Ltd. | Parallel processor system having control processor and array control apparatus for selectively activating different processors |
| EP0424618A3 (en) * | 1989-10-24 | 1992-11-19 | International Business Machines Corporation | Input/output system |
| US5598344A (en) * | 1990-04-06 | 1997-01-28 | Lsi Logic Corporation | Method and system for creating, validating, and scaling structural description of electronic device |
| US5193202A (en) * | 1990-05-29 | 1993-03-09 | Wavetracer, Inc. | Processor array with relocated operand physical address generator capable of data transfer to distant physical processor for each virtual processor while simulating dimensionally larger array processor |
| CA2129882A1 (en) * | 1993-08-12 | 1995-02-13 | Soheil Shams | Dynamically reconfigurable interprocessor communication network for simd multiprocessors and apparatus implementing same |
| JPH08101861A (ja) | 1994-09-30 | 1996-04-16 | Toshiba Corp | 論理回路合成装置 |
| JPH10256383A (ja) | 1997-03-12 | 1998-09-25 | Toshiba Corp | 半導体装置及びその回路構成方法 |
| US5915123A (en) * | 1997-10-31 | 1999-06-22 | Silicon Spice | Method and apparatus for controlling configuration memory contexts of processing elements in a network of multiple context processing elements |
| JP3576837B2 (ja) * | 1998-10-30 | 2004-10-13 | 日本電気株式会社 | プログラマブルロジックｌｓｉの基本セル及び基本セル２次元アレイ |
| JP3444216B2 (ja) | 1999-01-28 | 2003-09-08 | 日本電気株式会社 | プログラマブルデバイス |
| JP3269526B2 (ja) * | 1999-02-09 | 2002-03-25 | 日本電気株式会社 | プログラマブルロジックｌｓｉ |
| JP3616518B2 (ja) | 1999-02-10 | 2005-02-02 | 日本電気株式会社 | プログラマブルデバイス |
| US6678646B1 (en) | 1999-12-14 | 2004-01-13 | Atmel Corporation | Method for implementing a physical design for a dynamically reconfigurable logic circuit |
| JP2001236385A (ja) | 2000-02-21 | 2001-08-31 | Toshiba Corp | 無線式記憶媒体システムと駅務システム |
| JP3528922B2 (ja) | 2001-08-31 | 2004-05-24 | 日本電気株式会社 | アレイ型プロセッサ、データ処理システム |
| JP3921367B2 (ja) * | 2001-09-26 | 2007-05-30 | 日本電気株式会社 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
-
2001
- 2001-09-26 JP JP2001294241A patent/JP3921367B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-24 US US10/252,564 patent/US7120903B2/en active Active
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078309A (ja) * | 2003-08-29 | 2005-03-24 | Nec Corp | データ処理システム |
| US7647485B2 (en) | 2003-08-29 | 2010-01-12 | Nec Corporation | Data processing system for debugging utilizing halts in a parallel device |
| US7287146B2 (en) | 2004-02-03 | 2007-10-23 | Nec Corporation | Array-type computer processor |
| US7650484B2 (en) | 2004-02-03 | 2010-01-19 | Nec Corporation | Array—type computer processor with reduced instruction storage |
| US7793092B2 (en) | 2005-12-28 | 2010-09-07 | Nec Corporation | Information processing apparatus and method for using reconfigurable device |
| US8069333B2 (en) | 2006-04-05 | 2011-11-29 | Nec Corporation | Converting logical to real number to access shared configuration information in event driven state transiting reconfigurable system |
| JP2008181361A (ja) * | 2007-01-25 | 2008-08-07 | Fuji Xerox Co Ltd | データ処理装置、画像処理装置、及びデータ処理プログラム |
| JP4633073B2 (ja) * | 2007-02-26 | 2011-02-16 | 日本電気株式会社 | データ処理システム |
| JP2007179567A (ja) * | 2007-02-26 | 2007-07-12 | Nec Corp | データ処理システム |
| WO2009044635A1 (ja) * | 2007-10-03 | 2009-04-09 | Nec Corporation | データ処理装置および方法 |
| JP5240200B2 (ja) * | 2007-10-03 | 2013-07-17 | 日本電気株式会社 | データ処理装置および方法 |
| JP2010086310A (ja) * | 2008-09-30 | 2010-04-15 | Nec Corp | 動作合成装置、動作合成方法並びにプログラム |
| US8176451B2 (en) | 2008-09-30 | 2012-05-08 | Nec Corporation | Behavioral synthesis apparatus, behavioral synthesis method, and computer readable recording medium |
| US9021235B2 (en) | 2009-08-25 | 2015-04-28 | Nec Corporation | Data processing device |
| JP2012243086A (ja) * | 2011-05-19 | 2012-12-10 | Renesas Electronics Corp | 半導体集積回路装置 |
| US9235672B2 (en) | 2013-10-10 | 2016-01-12 | Socionext Inc. | High-level synthesis data generation apparatus, high-level synthesis apparatus, and high-level synthesis data generation method |
| DE102023121153A1 (de) | 2022-08-09 | 2024-02-15 | Renesas Electronics Corporation | Prozessor und compiler |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3921367B2 (ja) | 2007-05-30 |
| US7120903B2 (en) | 2006-10-10 |
| US20030061601A1 (en) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003099409A (ja) | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム | |
| Fowers et al. | A configurable cloud-scale DNN processor for real-time AI | |
| US11429848B2 (en) | Host-directed multi-layer neural network processing via per-layer work requests | |
| US10949328B2 (en) | Data flow graph computation using exceptions | |
| US7350054B2 (en) | Processor having array of processing elements whose individual operations and mutual connections are variable | |
| US11436143B2 (en) | Unified memory organization for neural network processors | |
| EP3698293A1 (en) | Neural network processing system having multiple processors and a neural network accelerator | |
| US20210271630A1 (en) | Compiler Flow Logic for Reconfigurable Architectures | |
| US20190130270A1 (en) | Tensor manipulation within a reconfigurable fabric using pointers | |
| US20180181503A1 (en) | Data flow computation using fifos | |
| US11880426B2 (en) | Integer matrix multiplication engine using pipelining | |
| US20190057060A1 (en) | Reconfigurable fabric data routing | |
| GB1576000A (en) | Multibus processor for increasing execution speed using a pipeline effect | |
| US11436186B2 (en) | High throughput processors | |
| US20190197018A1 (en) | Dynamic reconfiguration using data transfer control | |
| TW544603B (en) | Designer configurable multi-processor system | |
| US10997102B2 (en) | Multidimensional address generation for direct memory access | |
| JP4787711B2 (ja) | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並びにデータ処理システム | |
| Shahsavani et al. | Efficient compilation and mapping of fixed function combinational logic onto digital signal processors targeting neural network inference and utilizing high-level synthesis | |
| RU2819403C1 (ru) | Векторное вычислительное ядро | |
| US6292821B1 (en) | Information processing | |
| Islam et al. | Energy-Efficient and High-Throughput CNN Inference Engine Based on Memory-Sharing and Data-Reusing for Edge Applications | |
| WO2019113021A1 (en) | Tensor manipulation within a reconfigurable fabric using pointers | |
| Acosta et al. | Reconfigurable processor for a data-flow video processing system | |
| Masselos et al. | Memory accesses reordering for interconnect power reduction in sum-of-products computations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041129 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060802 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061018 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3921367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |