JP2967749B2 - テスト容易化論理合成システム - Google Patents

テスト容易化論理合成システム

Info

Publication number
JP2967749B2
JP2967749B2 JP9053554A JP5355497A JP2967749B2 JP 2967749 B2 JP2967749 B2 JP 2967749B2 JP 9053554 A JP9053554 A JP 9053554A JP 5355497 A JP5355497 A JP 5355497A JP 2967749 B2 JP2967749 B2 JP 2967749B2
Authority
JP
Japan
Prior art keywords
state
fsm
circuit
distance
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9053554A
Other languages
English (en)
Other versions
JPH10254925A (ja
Inventor
俊治 淺香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9053554A priority Critical patent/JP2967749B2/ja
Priority to US09/035,816 priority patent/US6070258A/en
Publication of JPH10254925A publication Critical patent/JPH10254925A/ja
Application granted granted Critical
Publication of JP2967749B2 publication Critical patent/JP2967749B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583Design for test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はテスト容易化論理合
成システムに関する。
【0002】
【従来の技術】テスト容易化論理合成システムは、スキ
ャン手法に代表される論理回路のテスト容易性を論理回
路設計後に付加するテスト容易化設計とは異なり、論理
回路設計中、すなわち論理合成中にテスト容易性を考慮
した最適化処理を実行することにより、テスト容易化設
計より少ない面積オーバーヘッドで高い故障検出率、テ
ストパタン生成容易な回路を論理合成するシステムであ
る。
【0003】従来のテスト容易化論理合成システムの一
例が、文献[F.F.Hsu and J.H,Pat
el,“A Distance Reduction
Approach to Design for Te
stability,”The 13th IEEE
VLSI Test Symposium,pp.15
8−163,4/30−5/3,1995]に示された
Finate State Machine(FSM)
を対象としたセンターステート(CenterStat
e)を用いるシステムである。ここではFSMのテスト
容易性の尺度として、全ての状態の組の距離の平均値を
用いている。状態の組の距離とは、現状態と最終遷移目
的先状態の2つの状態からなる状態の組を考え、その現
状態から最終遷移目的先状態へ遷移する為に必要な最小
のクロック数が状態の組の距離である。数値が小さい場
合は距離が近いと言い、大きい場合には距離が遠いと言
う。
【0004】距離の平均値がFSMのテスト容易性の尺
度になりうるわけは、FSMから合成された順序回路の
テストパタン長が、状態間の距離に依存するからであ
る。順序回路のテストパタンは、遷移系列と故障活性化
系列と識別系列の3種類の系列の組の繰り返しからな
る。遷移系列とは、順序回路の内部状態を現内部状態か
ら故障活性化系列が必要とする内部状態に遷移させる入
力パタン系列であり、故障活性化系列とは故障の影響を
FFあるいは外部出力端子に伝搬する入力パタンであ
り、識別系列とは故障活性化系列によりFFに伝搬した
故障の影響をFFから外部出力端子に伝搬させる為の入
力パタン系列である。順序回路の内部状態とは、順序回
路中のFFが保持する二値論理値ベクトルである。例え
ば2つのFFを持つ順序回路では、FFが保持する二値
論理値ベクトルは“00”,“01”,“10”,“1
1”の4通りがあり、それぞれが一つの内部状態であ
る。故障活性化系列が必要とする内部状態と現在の内部
状態が等しい場合には遷移系列は必要無い。故障活性化
系列による故障の影響が外部出力端子に伝搬している場
合には識別系列は必要ない。FSMの一つの状態は、順
序回路の内部状態一つに対応するので、遷移系列による
内部状態の遷移はFSMの状態の遷移と等価である。
【0005】したがって遷移系列長はFSMの状態間の
距離に依存し、それゆえFSMの状態間の距離の短縮は
遷移系列長を短縮し、順序回路テストパタン長を短縮す
る効果がある。長い遷移系列を必要とする順序回路を順
序回路テストパタン自動生成プログラムに入力した場合
には、テストパタン生成に長大な時間が必要であり、プ
ログラム実行時間に制限を与えられた場合には、テスト
パタン系列の生成に時間のかかる故障がある場合には、
その故障に対するテストパタン生成が処理途中で打ち切
られ、別の故障に対するテストパタン生成に処理が移さ
れる為に、検出される故障数が減り、満足な故障検出率
が得られない場合がある。したがって、FSMの状態間
の距離を短縮した場合には、合成された結果の回路は、
系列長が短く故障検出率の高いテストパタンを短時間で
生成可能となり、FSMの距離の平均値が小さい方がテ
スト容易性が高いと言える。
【0006】センターステートを用いたテスト容易化論
理合成システムでは、他の状態への距離の合計が最小で
ある状態をセンターステートとし、センターステートか
ら他の状態への距離が近いことを利用し、各状態からセ
ンターステートへの遷移をFSMに付加することによ
り、距離の遠い状態組の距離を、センターステートを経
由した近い経路を発生させ、距離の短縮を実現し、テス
ト容易な順序回路を合成している。あるFSM中の3つ
の状態ST1,ST2,ST3を考える。ST1からS
T3への距離は1であり、ST2からST3への距離は
3であり、ST2からST1への距離は2以上であると
する。ここでST2からST1への距離1の経路すなわ
ち遷移を付加することによりST2からST3へはST
1を経由した距離2の経路が発生し、距離が短縮され
る。これがセンターステートによる距離短縮の原理であ
る。
【0007】次に図面を用いて従来のテスト容易化論理
合成システムの詳細を説明する。FSMには外部出力論
理値が現状態と外部入力論理値から決まるMealy型
と、外部出力論理値が現状態からのみ決まるMoore
型があるが、Moore型は外部出力論理値が外部入力
論理値に依存しないMealy型であるとみなすことが
出来るので、Mealy型を用いて説明を行う。
【0008】図11は従来のテスト容易化論理合成シス
テムの全体構成を示すブロック図である。テクノロジマ
ッピングに使用するテクノロジライブラリを読み込み記
憶部101に保持するライブラリ入力手段102と、論
理合成対象の回路記述を読み込み記憶部101に保持す
る回路入力手段103と、面積や遅延などの制約条件を
読み込み記憶部101に保持する制約条件入力手段10
4と、記憶部101に保持された回路がFSM以外の形
式表現されている場合にFSMを抽出するFSM抽出手
段105と、記憶部101に保持されたFSMで表現さ
れた回路のテスト容易性を向上するテスト容易化手段1
101と、記憶部101に保持されたFSMで表現され
た回路の状態に二値論理値ベクトルを割り当てる状態割
り当て手段107と、記憶部101に保持された回路の
面積を最適化する面積最適化手段108と、記憶部10
1に保持された回路の遅延を最適化する遅延最適化手段
109と、記憶部101に保持された論理合成結果の回
路を出力する回路出力手段110と、論理合成対象回路
とテクノロジライブラリと制約条件を保持する記憶部1
01を有し、特にFSM中の全ての状態を候補にセンタ
ーステートを選択するセンターステート選択手段112
と、FSMにセンターステートへの遷移を付加する遷移
付加手段113と、状態割り当て後の回路にセンタース
テートに割り当てられた二値論理値ベクトルを生成する
論理回路を付加する論理付加手段114とを有すること
を特徴とするテスト容易化手段1101を有する。 次
に図面を参照して従来のテスト容易化論理合成システム
の動作について説明する。図12は従来のテスト容易化
論理合成システムの動作を表すフローチャートである。
ライブラリ入力処理201(以下、処理201と呼ぶ)
でライブラリ入力手段102によりテクノロジライブラ
リ202を読み込み記憶部101に保持する。回路記述
入力処理203(以下、処理203と呼ぶ)で回路入力
手段103により回路記述204を読み込み記憶部10
1に保持する。制約条件入力処理205(以下、処理2
05と呼ぶ)で制約条件入力手段104により制約条件
206を読み込み記憶部101に保持する。FSM抽出
処理207(以下、処理207と呼ぶ)でFSM抽出手
段105により記憶部101に保持されている回路がF
SM以外の形式で表現されている場合にはFSMを抽出
し、記憶部101に保持する。センターステート選択処
理209(以下、処理209と呼ぶ)でセンターステー
ト選択手段112によりセンターステートを選択する。
遷移付加処理210(以下、処理210と呼ぶ)で遷移
付加手段113により各状態からセンターステートへの
遷移を付加する。状態割り当て処理211(以下、処理
211と呼ぶ)で状態割り当て手段107により記憶部
101に保持されているFSMの状態に二値論理値ベク
トルを割り当てる。面積最適化処理212(以下、処理
212と呼ぶ)で面積最適化手段108により記憶部1
01に保持されている回路に二段論理最適化や論理多段
化などのテクノロジライブラリ202に依存しない面積
の最適化とテクノロジライブラリ202を用いたテクノ
ロジに依存した面積最適化テクノロジマッピングを行
う。遅延最適化処理213(以下、処理213と呼ぶ)
で遅延最適化手段109により指定された制約条件20
6を満足する様に記憶部101に保持されている回路に
テクノロジライブラリ202に依存しない遅延の最適化
とテクノロジライブラリ202を用いたテクノロジに依
存した遅延最適化テクノロジマッピングを行う。回路出
力処理214(以下、処理214と呼ぶ)で回路出力手
段110により記憶部101に保持されている論理合成
結果の回路のネットリスト215を出力する。
【0009】次に図を用いて従来のテスト容易化論理合
成システムのテスト容易化手段1101の動作を詳細に
説明する。図13はテスト容易化手段1101の対象と
なる2つの外部入力端子と、2つの外部出力端子と、6
つの状態とから構成される非同期リセット状態の無いF
SMの状態遷移表であり、図14は図13のFSMの状
態遷移グラフである。301ないし306はFSMの状
態であり、307〜320は遷移状態間の遷移である。
遷移のかたわらに‘/’で区切られて記載されている数
値はその遷移が起きる条件である外部入力論理値とその
遷移が起きた時の外部出力論理値であり、外部入力論理
値/外部出力論理値の形式で記述されている。
【0010】遷移309は現状態が状態A301である
時に外部入力端子に論理値“01”が入力されると次の
クロックが印加された時に状態B302へ遷移し、外部
出力端子に論理値“01”を出力することを示す。遷移
309は状態遷移表の遷移1302と等価である。他も
同様である。
【0011】図6はセンターステート選択手段112の
フローチャートである。状態間距離算出処理601(以
下、処理601と呼ぶ)により、各状態組の距離を求
め、その結果を図15に示す。状態A301から状態B
302へは遷移309を介して1クロックで遷移するの
で図15のA行B列のますは1となる。状態A301か
ら状態E305へは一旦遷移309を介して状態B30
2へ遷移し、次に遷移312を介して状態E305へ遷
移する2クロックでの遷移が最も距離が近い経路である
ので、図15のA行E列のますは2となる。他も同様に
して距離を求める。
【0012】得られた距離の平均値は2.16である。
自己距離リセット処理602(以下、処理602と呼
ぶ)により、自分自身への距離を0とする。その結果を
図16に示す。図15と比較するとA行A列のますが0
になっており、他も同様である。距離合計算出処理60
3(以下、処理603と呼ぶ)により各状態の他の状態
への距離の合計を求める。その結果を図16のSUMの
列に示す。例えば状態A301の他の状態への距離の合
計は7である。センターステート決定処理604(以
下、処理604と呼ぶ)により距離の合計が最小である
状態をセンターステートに選択する。図16より、合計
が最小である状態A301がセンターステートに選択さ
れる。
【0013】次に遷移付加手段113により、全ての状
態からセンターステートへの遷移を付加し、距離の短縮
によるテスト容易性を付加する。図17は遷移付加手段
113の動作を示すフローチャートである。センタース
テート制御用外部入力端子付加処理1701(以下、処
理1701と呼ぶ)によりセンターステート制御用外部
入力端子を回路に付加する。センターステート制御用外
部入力端子はFSMの遷移を制御する為の外部入力端子
で、センターステート制御用外部入力端子に二値論理値
の一方が入力された場合には他の外部入力端子の論理値
にしたがって元のFSMと同じ遷移をし、二値論理値の
他方が入力された場合には他の外部入力端子の論理値に
かかわらずセンターステートへ遷移する。ここでは、セ
ンターステート制御用外部入力端子の論理値が‘0’で
ある場合には元のFSMと同じ遷移をし、論理値が
‘1’の場合にはセンターステートへ遷移する様に動作
させるとする。遷移条件変更処理1702(以下、処理
1702と呼ぶ)により遷移条件である外部入力の論理
値を変更する。すなわち、遷移の条件である外部入力端
子の論理値にセンターステート制御用外部入力端子の元
のFSMと同じ遷移をする論理値‘0’を付加する。
【0014】センターステートへの遷移付加処理170
3(以下、処理1703と呼ぶ)によりセンターステー
ト制御用外部入力端子の論理値が‘1’の場合には他の
外部入力端子の論理値にかかわらずセンターステートへ
遷移する様に遷移を付加する。
【0015】図18は遷移付加手段113が終了したF
SMの状態遷移表であり、図19はそのFSMの状態遷
移グラフである。図18における1801〜1814
は、それぞれセンターステート制御用外部入力端子の論
理値を遷移条件に加えた遷移1301〜1314であ
り、1815〜1820は付加されたセンターステート
への遷移である。図19における1901はセンタース
テートへの遷移条件とセンターステート制御用外部入力
端子の論理値を遷移条件に加えた遷移307であり、1
902〜1910はそれぞれセンターステート制御用外
部入力端子の論理値を遷移条件に加えた遷移308〜3
16である。1915はセンターステートへの遷移条件
とセンターステート制御用外部入力端子の論理値を遷移
条件に加えた遷移317である。1916〜1918は
それぞれセンターステート制御用外部入力端子の論理値
を遷移条件に加えた遷移318〜320である。
【0016】遷移1302は処理1701により遷移1
802に変更される。遷移1802は遷移1302に対
してセンターステート制御用外部入力端子の論理値が
‘0’であるという条件が加わっている。遷移1802
は遷移1902と等価である。他も同様である。処理1
702により遷移1815ないし1820が付加され
る。
【0017】遷移1816は現状態が状態B302でセ
ンターステート制御用外部入力端子の論理値が‘1’の
場合にはセンターステートとして選択された状態A30
1へ遷移することを示している。他も同様である。ここ
でセンターステートへの遷移時の外部出力端子の論理値
を特に指定をせずにドントケアとしているが、何らかの
論理値を指定してもよい。ドントケアを指定した場合に
は後の面積最適化手段108で出力論理値が割り当てら
れる。遷移1816と遷移1915は等価である。
【0018】遷移1801と遷移1815は現状態と次
状態が一致しているので状態遷移グラフでは一つにまと
めて遷移1901として記述してある。遷移1812と
遷移1819も一つにまとめて遷移1911としてあ
る。
【0019】上記処理の効果を確認する為に図18に得
られたFSMに対して状態間の距離を求めた結果を図2
0に示す。例えば図15のD行B列に示される状態B3
04から状態B302への距離が5であるのに対し、図
20のD行B列に示される距離は2であり、センタース
テートへの遷移を付加したことにより距離が短縮されて
いる。距離の平均値も図15では2.16であるのに対
し、図20では1.16であり、距離が短縮され、テス
ト容易性が向上したことが確認できる。
【0020】次に図を用いてFSMに対するセンタース
テートへの遷移の付加と等価な効果を、FSMの状態割
当後の順序回路に対して論理回路を付加することにより
実現する論理付加手段114を用いる従来のテスト容易
化論理合成システムの動作を説明する。図21は論理付
加手段114を用いる従来のテスト容易化論理合成シス
テムの動作を示すフローチャートである。図21は図1
2の遷移付加手段113を用いる場合と異なり、センタ
ーステート選択手段112適用後に状態割り当て手段1
07を適用し、その後に論理付加手段114を適用し、
遷移付加手段113は適用していない。
【0021】次に図を用いて論理付加手段114を用い
る従来のテスト容易化論理合成システムの動作を詳細に
説明する。処理209のセンターステート選択手段11
2迄の手順は前述の遷移付加手段113を適用する場合
と同様である為省略する。次に処理211で状態割り当
て手段107により各状態に内部状態の二値論理値ベク
トルを割り当てる。状態割り当てに関しては周知の技術
である為、詳細の説明は省略する。
【0022】図22は状態割り当て手段107の結果の
順序回路を示す図である。6つの状態を表現するために
3つのFFを生成する。これはFFによる表現可能な内
部状態数が2のFF数乗であるため、6つの状態を表現
可能な最小のFFの個数が3であるからである。状態割
り当て手段107によりFSMは図22に示す様に、外
部入力端子2212の論理値とFF出力論理値2205
ないし2207から外部出力端子2213の論理値とF
Fデータ入力論理2208ないし2210を生成する組
合せ回路2201と、内部状態を保持するFF2202
ないし2204と、FF出力論理値2205ないし22
07と、FFの入力論理値である内部状態の各ビットを
生成するFFデータ入力論理2208ないし2210
と、FFのクロック2211と、外部入力端子2212
と外部出力端子2213で表現される順序回路に変換さ
れる。
【0023】図23は論理付加手段114の動作を示す
フローチャートであり、図24は図22の順序回路に論
理付加手段114を適用した結果の順序回路を示す図で
ある。
【0024】状態割り当て手段107によりセンタース
テート選択手段112が選択した状態A301には内部
状態として二値論理値ベクトル“010”が割り当てら
れたとする。すなわち、FF2202の保持する論理値
が‘0’でFF2203の保持する論理値が‘1’でF
F2204の保持する論理値が‘0’である場合が状態
A301と等価となる。したがって、FF2202ない
し2204への入力論理値がセンターステート制御用入
力端子に論理値‘0’が入力された場合にはFFデータ
入力論理2208ないし2210の論理値となり、セン
ターステート制御用入力端子に論理値‘1’が入力され
た場合には二値論理値ベクトル“010”となるように
回路を変更すれば、センターステートへの遷移を付加し
た場合と等価な効果が得られることになる。
【0025】センターステート制御用外部入力端子付加
処理2301(以下、処理2301と呼ぶ)によりセン
ターステート制御用外部入力端子2401を回路に付加
する。未処理FF有無判断処理2302(以下、処理2
302と呼ぶ)により未処理のFFの有無を判断し、未
処理のFFがある場合には未処理FF抽出処理2303
(以下、処理2303と呼ぶ)に進み、未処理のFFが
無い場合には論理付加手段114を終了する。処理23
03では未処理のFFを一つ抽出し処理済みとする。こ
こではまずFF2202が抽出されたとする。割り当て
論理値判断処理2304(以下、処理2304と呼ぶ)
によりFFに割り当てられたセンターステートの論理値
が判断され、論理値‘0’が割り当てられている場合に
はNOT素子有無判断処理2305(以下、処理230
5と呼ぶ)に進み、論理値‘1’が割り当てられている
場合には二入力OR素子付加処理2308(以下、処理
2308と呼ぶ)に進む。FF2202には論理値
‘0’が割り当てられているので処理2305に進む。
処理2305ではセンターステート制御用外部入力端子
の反転論理を生成するNOT素子の有無が判断され、N
OT素子がある場合には二入力AND素子付加処理23
07(以下、処理2307と呼ぶ)に進み、NOT素子
が無い場合にはNOT素子付加処理2306(以下、処
理2306と呼ぶ)に進む。この場合はNOT素子は無
いので処理2306に進む。処理2306ではセンター
ステート制御用外部入力端子の反転論理を生成するNO
T素子2402を回路に付加し、NOT素子2402の
入力端子とセンターステート制御用外部入力端子240
1を接続する。処理2307では二入力AND素子24
03を付加し、一方の入力端子とNOT素子2402の
出力端子を接続し他方の入力端子とFFデータ入力論理
2208を接続し、FFデータ入力論理2208とFF
2202のデータ入力との接続を切り離し、二入力AN
D素子2403の出力端子をFF2202のデータ入力
端子に接続し、処理2302に進む。この変更によりF
F2202のデータ入力端子への入力論理値は、Center
State制御用入力端子2401*FFデータ入力論理2
208(*は論理積を表す)となり、所望の論理値がF
F2202に入力される。
【0026】次に処理2303でFF2203が選択さ
れたとする。処理2304によりFFに割り当てられた
センターステートの論理値が判断され、FF2203に
は論理値‘1’が割り当てられているので処理2308
に進む。処理2308では二入力OR素子2404を付
加し、一方の入力端子にはセンターステート制御用外部
入力端子2401を接続し、他方の入力端子にはFFデ
ータ入力論理2209を接続し、FFデータ入力論理2
209とFF2203のデータ入力との接続を切り離
し、二入力OR素子2404の出力端子をFF2203
のデータ入力端子に接続する。この変更によりFF22
03のデータ入力端子への入力論理値は、Center State
制御用入力端子2401+FFデータ入力論理2209
(+は論理和を表す)となり、所望の論理値がFF22
03に入力される。
【0027】FF2204の場合はNOT素子2402
が既に存在する為に処理2305から処理2307に進
むことを除いてFF2202に対する処理と同様である
ので説明は省略する。
【0028】上記説明では論理素子を用いてセンタース
テートに割り当てられた内部状態二値論理値ベクトルを
生成する論理回路を実現したが、実際に適用する場合に
は面積最適化手段108および遅延最適化手段109の
テクノロジマッピングで使用するテクノロジライブラリ
202中の実際の素子を用いても良く、テクノロジライ
ブラリ202に依存しない論理そのものを挿入しても良
い。
【0029】また、テスト容易性付加手段を状態割り当
て手段107直後に実行する様に説明したが、論理合成
が後に実行する面積最適化手段108および遅延最適化
手段109中に実行しても良い。ただし、FFを組合せ
回路を跨いで移動させることにより遅延を最適化するリ
タイミング技術を応用した遅延最適化を適用する以前に
実行しなければならない。リタイミングは回路中のFF
の個数やFFデータ入力の論理を変更するので、センタ
ーステートと等価な内部状態が状態割り当て手段107
が割り当てた二値論理値ベクトルから別の二値論理値ベ
クトルに変化してしまう為である。
【0030】センターステートを用いたテスト容易化論
理合成システムはFSMを対象とするが、FSM抽出手
段105によりネットリストの様なFSM以外の形式で
表現された順序回路からFSMを抽出し、抽出したFS
Mに対して適用しても良い。
【0031】
【発明が解決しようとする課題】第1の問題点は非同期
リセット状態あるいは非同期リセット状態からの距離が
近い状態がセンターステートとして選択された場合に、
テスト容易化の効果が得られない、あるいは得られても
効果が少ないことである。上記だい1の問題点は非同期
リセット状態はその機能により全ての状態からの遷移が
可能である為、新たに非同期リセット状態への遷移を付
加したとしても状態間の距離は全く短縮されないという
理由から生ずる。又、非同期リセット状態からの距離が
近い状態もすでに非同期リセット状態を介した経路が存
在する為に距離を短縮する効果が少ないということも理
由として挙げられる。
【0032】図3は図14のFSMの状態A301が非
同期リセット状態である場合の状態遷移グラフである。
非同期リセット遷移321は非同期リセット制御外部入
力端子RSTが論理値‘1’の場合に他の外部入力端子
およびクロックにかかわらず非同期リセット状態である
状態A301に遷移することを示す。このFSMに対し
て距離を求めた結果は図5になる。非同期リセット状態
への遷移のクロック数は0であるが、遷移する為のパタ
ンが1パタン必要であるので、便宜上1クロックかか
る、すなわち距離1として処理する。ここで従来の技術
を用いてセンターステートを選択すると状態A301が
センターステートに選択され、センターステートへの遷
移を付加したとしても距離は短縮されず、テスト容易性
は向上しない。 第2の問題点は他の状態からの距離が
近い状態がセンターステートとして選択された場合に、
テスト容易化の効果が得られない、あるいは得られても
効果が少ないことである。上記第2の問題点は新たに他
の状態からの距離が近い状態への遷移を付加したとして
も、もともと距離が近い為に状態間の距離を短縮する効
果が少ないという理由から生ずる。
【0033】図31をテスト容易化論理合成対象のFS
Mとする。図32は図31のFSMの状態間の距離を求
めた結果であり、平均距離は1.52である。このFS
Mに対して従来のテスト容易化論理合成を適用すると、
状態C3103がセンターステートに選択される。状態
C3103への遷移を付加した結果のFSMの距離を求
めた結果は図33であり、平均距離は1.41に短縮さ
れる。図34は状態E3105をセンターステートとし
た場合の図31のFSMの距離を求めた結果である。こ
の場合、平均距離は1.36まで短縮され、他のどの状
態をセンターステートとした場合よりも平均距離が短縮
されている。状態C3103の距離短縮効果が状態E3
105よりも小さい理由は、他の状態から状態C310
3への距離が近い為、他の状態から状態C3103へ新
たに遷移を付加して距離を1にしても距離短縮効果が少
ない為である。
【0034】本発明の目的は非同期リセット状態を考慮
することにより、非同期リセット状態を有するFSMに
対してもテスト容易性が向上する、より効果の高いセン
ターステートの選択が可能なテスト容易化論理合成シス
テムを提供することである。
【0035】本発明の他の目的は他の状態からの距離が
近い状態を考慮することにより、他の状態からの距離が
近い状態を有するFSMに対してもテスト容易性が向上
する、より効果の高いセンターステートの選択が可能な
テスト容易化論理合成システムを提供することである。
【0036】
【課題を解決するための手段】本発明によれば、テクノ
ロジマッピングに使用するテクノロジライブラリを読み
込み記憶部に保持するライブラリ入力手段と、論理合成
対象の回路記述を読み込み記憶部に保持する回路入力手
段と、面積や遅延などの制約条件を読み込み記憶部に保
持する制約条件入力手段と、記憶部に保持された回路が
FSM以外の形式表現されている場合にFSMを抽出す
るFSM抽出手段と、記憶部に保持されたFSMで表現
された回路のテスト容易性を向上するテスト容易化手段
と、記憶部に保持されたFSMで表現された回路の状態
に二値論理値ベクトルを割り当てる状態割り当て手段
と、記憶部に保持された回路の面積を最適化する面積最
適化手段と、記憶部に保持された回路の遅延を最適化す
る遅延最適化手段と、記憶部に保持された論理合成結果
の回路を出力する回路出力手段と、論理合成対象回路と
テクノロジライブラリと制約条件を保持する記憶部を有
するテスト考慮論理合成システムにおいて、特に、FS
Mを対象にFSMのセンターステートを用いて状態間の
距離を短縮してテスト容易性を向上させるテスト容易化
手段が、センターステートに選択してもテスト容易性向
上の効果が少ない他の状態から状態遷移によって遷移す
る場合に所定の閾値よりも距離が近い状態をセンタース
テートの候補から除外するセンターステート候補選択手
段を有することを特徴とするテスト容易化論理合成シス
テムが得られる。
【0037】又、本発明によれば、テクノロジマッピン
グに使用するテクノロジライブラリを読み込み記憶部に
保持するライブラリ入力手段と、論理合成対象の回路記
述を読み込み記憶部に保持する回路入力手段と、面積や
遅延などの制約条件を読み込み記憶部に保持する制約条
件入力手段と、記憶部に保持された回路がFSM以外の
形式表現されている場合にFSMを抽出するFSM抽出
手段と、記憶部に保持されたFSMで表現された回路の
テスト容易性を向上するテスト容易化手段と、記憶部に
保持されたFSMで表現された回路の状態に二値論理値
ベクトルを割り当てる状態割り当て手段と、記憶部に保
持された回路の面積を最適化する面積最適化手段と、記
憶部に保持された回路の遅延を最適化する遅延最適化手
段と、記憶部に保持された論理合成結果の回路を出力す
る回路出力手段と、論理合成対象回路とテクノロジライ
ブラリと制約条件を保持する記憶部を有するテスト考慮
論理合成システムにおいて、特に、FSMを対象にFS
Mのセンターステートを用いて状態間の距離を短縮して
テスト容易性を向上させるテスト容易化手段が、センタ
ーステートに選択してもテスト容易性向上の効果が少な
い他の状態から状態遷移によって遷移する場合に所定の
閾値よりも距離が近い状態をセンターステートの候補か
ら除外するセンターステート候補選択手段を有し、他の
状態から状態遷移によって遷移する場合に所定の閾値よ
りも距離が近い状態を判断するのに所定の閾値を遠近尺
度閾値算出工程によって遠近判断することを特徴とする
テスト容易化論理合成システムが得られる。
【0038】
【作用】センターステートに選択されてもテスト容易性
向上の効果の少ない非同期リセット状態と非同期リセッ
ト状態からの距離が近い状態がセンターステートSta
teの候補から除外されている為、たとえ非同期リセッ
ト状態あるいは非同期リセット状態からの距離が近い状
態から、他の状態への距離の合計が小さくてもセンター
ステートとして選択されなくなる。
【0039】また、センターステートに選択されてもテ
スト容易性向上の効果の少ない他の状態からの距離が近
い状態がセンターステートの候補から除外されている
為、たとえ他の状態からの距離が近い状態から、他の状
態への距離の合計が小さくてもセンターステートとして
選択されなくなる。
【0040】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。ここで、図1から図34までについては本願発明
の特徴的部分ではないが、本発明は本発明には欠かせな
い要素も含まれているので、本発明を説明する前に詳細
に説明する。尚、図1の構成は以下で述べる本発明の基
本構成となる者である。図1は本発明の全体構成を示す
ブロック図である。テクノロジマッピングに使用するテ
クノロジライブラリを読み込み記憶部101に保持する
ライブラリ入力手段102と論理合成対象の回路記述を
読み込み記憶部101に保持する回路入力手段103と
面積や遅延などの制約条件を読み込み記憶部101に保
持する制約条件入力手段104と記憶部101に保持さ
れた回路がFSM以外の形式表現されている場合にFS
Mを抽出するFSM抽出手段105と記憶部101に保
持されたFSMで表現された回路のテスト容易性を向上
するテスト容易化手段106と記憶部101に保持され
たFSMで表現された回路の状態に二値論理値ベクトル
を割り当てる状態割り当て手段107と記憶部101に
保持された回路の面積を最適化する面積最適化手段10
8と記憶部101に保持された回路の遅延を最適化する
遅延最適化手段109と記憶部101に保持された論理
合成結果の回路を出力する回路出力手段110と論理合
成対象回路とテクノロジライブラリと制約条件を保持す
る記憶部101を有し、特にセンターステートに選択し
てもテスト容易性向上の効果が少ない状態をセンタース
テートの候補から除外するセンターステート候補選択手
段111と、選択された候補の状態からセンターステー
トを選択するセンターステート選択手段112と、FS
Mにセンターステートへの遷移を付加する遷移付加手段
113と、状態割り当て後の回路にセンターステートに
割り当てられた二値論理値ベクトルを生成する論理回路
を付加する論理付加手段114とを有することを特徴と
するテスト容易化手段106を有する。
【0041】次に図面を参照して本実施の形態の動作に
ついて説明する。図2は図1のシステム動作を表すフロ
ーチャートである。処理201はライブラリ入力手段1
02によりテクノロジライブラリ202を読み込み記憶
部101に保持する。処理203で回路入力手段103
により回路記述204を読み込み記憶部101に保持す
る。処理205で制約条件入力手段104により制約条
件206を読み込み記憶部101に保持する。処理20
7でFSM抽出手段105により記憶部101に保持さ
れている回路がFSM以外の形式で表現されている場合
にはFSMを抽出し、記憶部101に保持する。センタ
ーステート候補選択処理208(以下、処理208と呼
ぶ)でセンターステート候補選択手段111によりセン
ターステートに選択してもテスト容易性向上の効果が少
ない状態をセンターステートの候補から除外する。処理
209でセンターステート選択手段112によりセンタ
ーステートを選択する。処理210で遷移付加手段11
3により各状態からセンターステートへの遷移を付加す
る。処理211で状態割り当て手段107により記憶部
101に保持されているFSMの状態に二値論理値ベク
トルを割り当てる。処理212で面積最適化手段108
により記憶部101に保持されている回路に二段論理最
適化や論理多段化などのテクノロジライブラリ202に
依存しない面積の最適化とテクノロジライブラリ202
を用いたテクノロジに依存した面積最適化テクノロジマ
ッピングを行う。処理213で遅延最適化手段109に
より記憶部101に保持されている回路に指定された制
約条件206を満足する様にテクノロジライブラリ20
2に依存しない遅延の最適化とテクノロジライブラリ2
02を用いたテクノロジに依存した遅延最適化テクノロ
ジマッピングを行う。処理214で回路出力手段110
により記憶部101に保持されている論理合成結果の回
路のネットリスト215を出力する。
【0042】次に効果について説明する。上記例は、
ンターステートの選択を全ての状態を候補とせずに非同
期リセット状態自身および非同期リセット状態からの距
離が近い状態をセンターステートの候補から除外するの
で、非同期リセット状態からの距離が遠く且つ距離の短
縮の効果のある状態がセンターステートとして選択され
るため、非同期リセット状態を持つFSMに対して本発
明を適用した場合には、非同期リセット状態を考慮しな
い場合と比べてより距離の短縮の効果の高い状態がセン
ターステートに選択される効果がある。
【0043】次に、テスト容易化手段106の動作を詳
細に説明する。図3は記憶部101に保持されている論
理合成対象の非同期リセット状態のある2つの外部入力
端子と2つの外部出力端子と6つの状態からなるFSM
の状態遷移グラフである。非同期リセット状態は状態A
301である。
【0044】図4はセンターステート候補選択手段11
1の詳細な動作を表すフローチャートである。非同期リ
セット状態有無判断処理401(以下、処理401と呼
ぶ)で非同期リセット状態が無い場合は全状態候補選択
処理402(以下、処理402と呼ぶ)に進み全ての状
態をセンターステートの候補に選択してセンターステー
ト候補選択手段111を終了し、非同期リセット状態が
ある場合には遠近判断尺度閾値算出処理403(以下、
処理403と呼ぶ)に進む。この場合は非同期リセット
状態があるので処理403に進む。
【0045】処理403で非同期リセット状態からの距
離の遠近の判断の尺度である閾値を求める。距離が近い
か遠いかを判断する尺度としては、距離の平均値を閾値
として非同期リセット状態からの距離の数値が平均値よ
りも小さい状態をセンターステートの候補から除外する
ことにより非同期リセット状態から遠い状態を候補とし
て選択する尺度、あるいは可能な距離の最大値が状態数
に依存することから状態数を利用した計算式、例えば状
態数の平方根などの計算結果を閾値として非同期リセッ
ト状態からの距離の数値が計算結果よりも小さい状態を
センターステートの候補から除外することにより非同期
リセット状態から遠い状態を候補として選択する尺度、
あるいは選択すべき候補の状態の個数が指定され、非同
期リセット状態からの距離が遠い状態から順番に指定さ
れた選択すべき候補の個数を上限に候補を選択する尺
度、あるいは候補から除外すべき状態の個数が指定さ
れ、非同期リセット状態からの距離が近い状態から順番
に指定された選択すべき候補の個数を上限に候補から除
外する尺度、などが考えられる。ここでは距離の平均値
を尺度として用いるとする。処理403で距離の遠近の
判断尺度である閾値を求める。距離の平均値を求める為
に全ての状態の組の距離を求め、その結果を図5に示
す。距離の平均値は1.61である。
【0046】非同期リセット状態からの距離算出処理4
04(以下、処理404と呼ぶ)で非同期リセット状態
から他の状態への距離を求める。処理403で閾値を求
める段階で非同期リセット状態からの距離は既に求まっ
ているのでそれを流用する。すなわち、図5のA行が非
同期リセット状態からの距離である。次にセンターステ
ート候補初期化処理405(以下、処理405と呼ぶ)
でセンターステートの候補を空にする。非同期リセット
状態除外処理406(以下、処理406と呼ぶ)で非同
期リセット状態を選別済みとし、センターステートの候
補から除外する。ここで状態A301はセンターステー
トに選択されなくなる。未選別状態有無判断処理407
(以下、処理407と呼ぶ)でセンターステートの候補
となるか選別されていない状態の有無を判断し、全ての
状態が選別済みであればセンターステート候補選択手段
111を終了し、選別されていない状態が残っている場
合には未選別状態抽出処理408(以下、処理408と
呼ぶ)に進む。
【0047】処理408で選別されていない状態を一つ
抽出し、選別済みとする。まず状態B302が抽出され
たとする。遠近判断処理409(以下、処理409と呼
ぶ)で処理403で求めた閾値と処理408で抽出した
状態の処理404で求めた非同期リセット状態からの距
離を比較し、距離が近い場合には処理407に進み距離
が遠い場合にはセンターステート候補追加処理410
(以下、処理410と呼ぶ)に進む。状態B302の非
同期リセット状態A301からの距離は1であるので、
閾値1.61と比較した結果、非同期リセット状態から
の距離は近いと判断され、処理407に進む。 処理4
10では処理407で抽出した状態をセンターステート
の候補に加え、処理407に進む。次に処理408で状
態E305が抽出されたとすると、処理409で状態E
305の非同期リセット状態からの距離2が閾値1.6
1と比較され、非同期リセット状態からの距離は遠いと
判断され、処理410に進み、状態E305はセンター
ステートの候補に加えられ、処理407に進む。センタ
ーステート候補選択手段111が終了した結果、非同期
リセット状態からの距離が距離の平均値1.61よりも
遠い状態は状態E305と状態F306であり、この2
つの状態がセンターステートの候補となる。次にセンタ
ーステート選択手段112によりセンターステート候補
選択手段111で選択された候補からセンターステート
を選択する。
【0048】図6はセンターステート選択手段112の
詳細な動作を表すフローチャートである。状態間距離算
出処理601(以下、処理601と呼ぶ)でセンタース
テート候補状態間の距離を求める。この時の最短経路に
はセンターステート候補になっていない状態も経路とし
て使用して良い。センターステート候補選択手段111
で既に距離が求められている場合にはその結果を流用し
て良い。本実施例では処理403で閾値を求める段階で
既に求まっているのでそれを流用する。この場合は図5
のE行E列とE行F列とF行E列とF行F列のますを抽
出すればよい。結果を図7に示す。
【0049】自己距離リセット処理602(以下、処理
602と呼ぶ)で自分自身への距離を0とする。結果を
図8に示す。図7と異なりE行E列とF行F列のますが
0になっている。距離合計算出処理603(以下、処理
603と呼ぶ)でセンターステート候補各状態の距離の
合計を求める。結果を図8のSUMの列に示す。センタ
ーステート決定処理604(以下、処理604と呼ぶ)
で距離の合計が最小である状態をセンターステートに選
択る。図8より、状態E305からの距離の合計が3で
あり、状態F306からの距離の合計が2であるので、
距離の合計値が最小である状態F306をセンターステ
ートに選択する。
【0050】次に遷移付加手段113により全ての状態
からセンターステート選択手段112でセンターステー
トに選択された状態F306への遷移を付加し、距離の
短縮によるテスト容易性を付加する。図9は遷移を付加
した結果のFSMの状態遷移グラフである。ここで、9
01〜908はそれぞれセンターステート制御用外部入
力端子の論理値を遷移条件に加えた遷移307〜314
であり、909はセンターステートへの遷移条件とセン
ターステート制御用外部入力端子の論理値を遷移条件に
加えた遷移315であり、910〜912はそれぞれセ
ンターステート制御用外部入力端子の論理値を遷移条件
に加えた遷移316〜318であり、913はセンター
ステートへの遷移条件とセンターステート制御用外部入
力端子の論理値を遷移条件に加えた遷移319であり、
914はセンターステート制御用外部入力端子の論理値
を遷移条件に加えた遷移320であり、915〜918
はセンターステートへの遷移である。
【0051】図9のFSMの各状態組間の距離を求めた
結果を図10に示す。距離の平均値は1.41であり、
従来の技術では短縮されなかった距離の平均値が短縮さ
れている。
【0052】次に、本発明の第2の実施の形態について
説明する。該第2の実施の形態は、図1においてセンタ
ーステート候補選択手段111が、非同期リセット状態
からの距離が近いか遠いかを判断する尺度として、可能
な距離の最大値が状態数に依存することから状態数を利
用した計算式の計算結果の数値を閾値として用い、論理
付加手段114によりテスト容易性を付加する場合であ
る。
【0053】ここではセンターステート候補選択手段1
11が計算式として状態数の平方根を2で割った数値を
閾値として用いることとする。また、論理付加手段11
4が、状態割り当て手段107により生成する順序回路
の組合せ回路部分が2段論理で表現されている時点で、
その2段論理に対してセンターステートに割り当てられ
た内部状態二値論理値ベクトルを生成する論理、すなわ
ちキューブを付加することとする。
【0054】本実施の形態の第一の効果は、非同期リセ
ット状態からの距離の遠近の判断の閾値に状態数を用い
た計算式の計算結果を用いるので、全ての状態の組の距
離を求める必要が無いことであり、第二の効果は状態割
り当て手段107適用後の組合せ回路を表現する2段論
理に対して、センターステートへの遷移と等価な論理の
キューブを付加することにより、遷移付加手段210に
より遷移を付加した場合や論理付加手段2101で論理
素子を付加した場合と同等のテスト容易性が得られるこ
とである。
【0055】図30は上記以外の他の例による動作を示
すフローチャートである。上記した最初の例の場合と異
なり、処理209でセンターステート選択手段112適
用後に処理211で状態割り当て手段107を適用し、
その後に論理付加処理2101(以下、処理2101と
呼ぶ)で論理付加手段114を適用し、遷移付加手段1
13は適用していない。
【0056】次に、上記他の例によるテスト容易化手段
106の動作を詳細に説明する。ここで、図3のFSM
が論理合成対象のFSMであるとする。処理208でセ
ンターステート候補選択手段111によりセンターステ
ート候補を選択する。図4はセンターステート候補選択
手段111の詳細な動作を表すフローチャートである。
処理401で非同期リセット状態が無い場合は処理40
2に進み全ての状態をセンターステートの候補に選択し
てセンターステート候補選択手段111を終了し、非同
期リセット状態がある場合には処理403に進む。この
場合は非同期リセット状態があるので処理403に進
む。
【0057】処理403で非同期リセット状態からの距
離の遠近の判断の尺度である閾値を求める。閾値は状態
数の平方根を2で割った数値であるので、状態数が6で
あることから、閾値1.22が求められる。処理404
で非同期リセット状態からの距離を算出する。算出した
結果を図29に示す。処理405でセンターステートの
候補を空にする。処理406で非同期リセット状態を選
別済みとし、センターステートの候補から除外する。こ
こで状態A301はセンターステートに選択されなくな
る。処理407でセンターステートの候補となるか選別
されていない状態の有無を判断し、全ての状態が選別済
みであればセンターステート候補選択手段111を終了
し、選別されていない状態が残っている場合には処理4
08に進む。
【0058】処理408で選別されていない状態を一つ
抽出し、選別済みとする。まず状態B302が抽出され
たとする。処理409で処理403で求めた閾値と処理
408で抽出した状態の処理404で求めた非同期リセ
ット状態からの距離を比較し、距離が近い場合には処理
407に進み距離が遠い場合には処理410に進む。状
態B302の非同期リセット状態A301からの距離は
1であるので、閾値1.22と比較した結果、非同期リ
セット状態からの距離は近いと判断され、処理407に
進む。処理410では処理407で抽出した状態をセン
ターステートの候補に加え、処理407に進む。次に処
理408で状態E305が抽出されたとする。処理40
9で状態E305の非同期リセット状態からの距離2が
閾値1.22と比較され、非同期リセット状態からの距
離は遠いと判断され、処理410に進み、状態E305
はセンターステートの候補に加えられ、処理407に進
む。センターステート候補選択手段111が終了した結
果、非同期リセット状態からの距離が閾値1.22より
も遠い状態は状態E305と状態F306であり、この
2つの状態がセンターステートの候補となる。
【0059】次にセンターステート選択手段112によ
りセンターステート候補選択手段111で選択された候
補からセンターステートを選択する。図6はセンタース
テート選択手段112の詳細な動作を表すフローチャー
トである。処理601でセンターステート候補状態間の
距離を求める。この時の最短経路にはセンターステート
候補になっていない状態も経路として使用して良い。結
果を図7に示す。
【0060】処理602で自分自身への距離を0とす
る。結果を図8に示す。図7と異なりE行E列とF行F
列のますが0になっている。処理603でセンターステ
ート候補各状態の距離の合計を求める。結果を図8のS
UMの列に示す。処理604で距離の合計が最小である
状態をセンターステートに選択する。図8より、状態E
305からの距離の合計が3であり、状態F306から
の距離の合計が2であるので、距離の合計値が最小であ
る状態F306をセンターステートに選択する。次に処
理211で状態割り当て手段107によりFSMの各状
態に内部状態二値論理値ベクトルを割り当てる。
【0061】従来技術でも説明したが、状態割り当て手
段107はFSMを状態を割り当てられた内部状態二値
論理値ベクトルで表現する為のFFと、外部入力端子論
理値とFFの出力論理値から外部出力端子論理値とFF
のデータ入力論理値を生成する組合せ回路で表現する。
この組合せ回路の一表現方法が多入力多出力2段論理で
ある。この2段論理にセンターステートに割り当てられ
た内部状態二値論理値ベクトルを生成するキューブを付
加する。
【0062】図25は図3のFSMに状態割り当て手段
107を適用して得られた各状態に割り当てられた内部
状態二値論理値ベクトルを示す図である。ここで、25
01〜2506は図3のFSMの状態に割り当てられた
内部状態二値論理値ベクトルであり、2507〜250
8は、図3のFSMの状態に割り当てられず、未使用と
なった二値論理値ベクトルであり、2509〜2511
は内部状態二値論理値ベクトルを保持するFFである。
【0063】FF2509〜2511が生成され、状態
A301には内部状態“000”(内部状態二値論理値
ベクトル2501)が割り当てられていることを示す。
“101”(二値論理値ベクトル2507)及び“11
1”(二値論理値ベクトル2508)は割り当てに使用
されなかった二値論理値ベクトルである。
【0064】図26は図3のFSMに状態割り当て手段
107を適用して得られた組合せ回路部分を表す2段論
理を示す図である。ここで、2601〜2614は遷移
を表すキューブであり、2615及び2616は未使用
となった二値論理値ベクトルをドントケアにするキュー
ブである。:で区切られた左側が入力論理値を表し、右
側が出力論理値を示す。入力論理値は外部入力端子論理
値とFFの出力論理値により構成され、出力論理値はF
Fへのデータ入力論理値と外部出力端子論理値から構成
される。FFの出力論理値とFFデータ入力論理値はと
もにFF2509,FF2510,FF2511の順に
記述してある。
【0065】例えばキューブ2602は外部入力端子論
理値が“01”でFFの内部状態が“000”の時にク
ロックが印加されと、FFの内部状態を“010”に、
外部出力端子論理値を“01”にすることを示してい
る。これは遷移309と等価である。またキューブ26
15は未使用の二値論理値ベクトル“101”(250
7)をドントケアとして用いているキューブである。他
も同様である。
【0066】図27はセンターステートに割り当てられ
た内部状態二値論理値ベクトルを生成するキューブを付
加する論理付加手段114の動作を示すフローチャート
である。図28はキューブを付加する論理付加手段11
4を図26の2段論理に適用した結果である。ここで、
2801〜2816はそれぞれセンターステート制御用
外部入力端子論理値を付加したキューブ2601〜26
16であり、2817はセンターステート二値論理値ベ
クトル生成キューブである。
【0067】センターステート制御用外部入力端子付加
処理2701(以下、処理2701と呼ぶ)によりセン
ターステート制御用外部入力端子の論理値を各キューブ
に付加する。センターステート制御用外部入力端子の論
理値が‘0’の場合には元の動作をし、‘1’の場合に
はセンターステートに割り当てられた内部状態二値論理
値ベクトルを生成するとする。例えばキューブ2601
にはセンターステート制御用外部入力端子の論理値が
‘0’であるという条件が付加されてキューブ2801
に変更されている。他も同様である。
【0068】センターステート二値論理値ベクトル生成
キューブ付加処理2702(以下、処理2702と呼
ぶ)によりセンターステートに割り当てられた二値論理
値ベクトルを生成するキューブを付加する。キューブ2
817が付加したキューブである。キューブ2817は
センターステート制御用外部入力端子の論理値が‘1’
である場合に、他の外部入力端子論理値およびFFの出
力論理値にかかわらずFFデータ入力論理値を“11
0”すなわちセンターステートに選択された状態F30
6に割り当てられた二値論理値ベクトル2506を生成
し、外部出力端子の論理値はドントケアとしている。
【0069】したがって生成された回路はキューブ28
01ないし2816により、センターステート制御用外
部入力端子の論理値が‘0’の場合には元の回路と同じ
動作をし、キューブ2817によりセンターステート制
御用外部入力端子の論理値が‘1’の場合にはFF25
09ないし2511の値をセンターステートに選択され
た状態F306に割り当てられた内部状態二値論理値ベ
クトル“110”にするので、論理素子を付加する論理
付加手段114と同じ効果が得られる。
【0070】ここで、本発明の第1の実施の形態につい
て以上の例を参照しながら説明する。本実施の形態は、
図1においてセンターステート候補選択手段111が、
他の状態からの距離が近い状態をセンターステートの候
補から除外する場合である。
【0071】センターステート候補選択手段111が他
状態からの距離が近いか遠いかを判断する尺度として
は、他状態からの距離の合計が距離の平均値を他の状態
数倍、すなわち全状態数から1を引いた数倍した数値よ
りも小さい場合に他の状態からの距離が近いと判断する
尺度、あるいはセンターステート候補から除外すべき状
態の個数が指定され、他の状態からの距離の合計が小さ
い状態から順に指定された状態数を上限に候補から除外
する尺度、あるいは他状態からの距離が指定された閾
値、または計算式により求められた閾値よりも大きな距
離を持たない状態を他状態からの距離が近いと判断する
尺度、等が考えられる。ここでは、センターステート候
補選択手段111が他の状態からの距離の合計が距離の
平均値を他の状態数倍した数値よりも小さい場合に他の
状態からの距離が近いと判断する尺度を用いるとする。
【0072】本実施の形態の第一の効果は、テスト容易
性向上の効果が少ない、他の状態からの距離が近い状態
をセンターステートの候補から除外することにより、テ
スト容易性向上の効果が高い状態をセンターステートに
選択することであり、第二の効果は非同期リセット状態
が無いFSMに対してもテスト容易性向上の効果が高い
状態をセンターステートに選択することである。
【0073】次に図面を用いて本実施の形態の動作を説
明する。図35は本発明の第1の実施の形態のセンター
ステート候補選択手段111の詳細な動作を表すフロー
チャートである。図31は記憶部101に保持されてい
る論理合成対象のFSMの状態遷移グラフであるとす
る。図32は図31のFSMの状態の組の距離を求めた
結果である。距離の平均値は1.52である。ここで、
3101〜3106はFSMの状態であり、3107〜
3126はFSMの状態間の遷移である。
【0074】全状態センターステート候補化処理350
1(以下、処理3501と呼ぶ)でFSM中の全ての状
態のセンターステートの候補とする。他状態遠近判断尺
度閾値算出処理3502(以下、処理3502と呼ぶ)
で他の状態からの距離の遠近を判断する尺度に基づいて
閾値を求める。距離の平均が1.52であり、状態数が
6なので、閾値は7.6と求まる。
【0075】未選別状態有無判断処理3503(以下、
処理3503と呼ぶ)でセンターステートの候補となる
か選別されていない状態の有無を判断し、全ての状態が
選別済みであればセンターステート候補選択手段111
を終了し、選別されていない状態が残っている場合には
未選別状態抽出処理3504(以下、処理3504と呼
ぶ)に進む。処理3504で選別されていない状態を一
つ抽出し、選別済みとする。まず状態A3101を抽出
したとする。
【0076】他状態からの遠近判断処理3505(以
下、処理3505と呼ぶ)で処理3502で求めた閾値
と処理3504で抽出された状態の他状態からの距離の
合計を比較し、距離が近い場合にはセンターステート候
補除外処理3506(以下、処理3506と呼ぶ)に進
み、距離が遠い場合には処理3503に進む。状態A3
103の他状態からの距離の合計は5であるので、閾値
7.6と比較した結果、他の状態からの距離が近いと判
断され処理3506に進む。処理3506では処理35
04で抽出された状態をセンターステート候補から除外
し、処理3503に進む。状態A3101をセンタース
テート候補から除外し、処理3503に進む。
【0077】次に処理3504で状態B3102を抽出
し、選別済みとしたとする。処理3505で、状態B3
102の他状態からの距離の合計9が閾値7.6と比較
され、他状態からの距離は遠いと判断され、処理350
3に進む。センターステート候補選択手段111が終了
した結果、他状態からの距離の合計が閾値7.6よりも
大きい状態は状態B3102と状態D3104と状態E
3105と状態F3106であり、この4つの状態がセ
ンターステートの候補となる。次にセンターステート選
択手段112により、センターステート候補選択手段1
11で選択された候補からセンターステートを選択す
る。センターステート選択手段112の動作の詳細は上
記第1及び第2の実施の形態と同一であるため省略す
る。センターステート選択手段112の結果、状態E3
105をセンターステートに選択する。
【0078】図34は図31のFSMに全ての状態から
センターステートに選択した状態E3105への遷移を
付加した結果のFSMの状態組みの距離を求めた結果で
ある。
【0079】距離の平均値は1.36であり、従来の技
術では1.41までしか短縮されなかった距離の平均値
が更に短縮されている。
【0080】次に、本発明の第2の実施の形態について
説明する。該第2の実施の形態は、図1においてセンタ
ーステート候補選択手段111が、非同期リセット状態
と、非同期リセット状態から距離が近い状態と、他の状
態からの距離が近い状態をセンターステートの候補から
除外する場合である。
【0081】非同期リセット状態からの距離の近遠を判
断する尺度として非同期リセット状態からの距離が近い
状態から順に指定された状態数を上限にセンターステー
トの候補から除外する尺度を用いる。除外する状態数の
指定には、状態数の指定、あるいは全状態数に対する割
合の指定、なとが考えられる。ここでは、非同期リセッ
ト状態に近い1状態を候補から除外する指定がされたと
する。
【0082】他状態からの距離の遠近を判断する尺度に
は、非同期リセット状態からの距離の近遠を判断する尺
度と同一の尺度を用いも良いし、別の尺度を用いても良
い。ここでは他状態からの距離の遠近を判断する尺度と
して、除外すべき状態数が指定され、指定された状態数
を上限に、他の状態からの距離の合計が小さい状態から
順にセンターステートの候補から除外するとする。ここ
では、他状態に近い1状態を候補から除外する指定がさ
れたとする。
【0083】本実施の形態の第一の効果は非同期リセッ
ト状態と非同期リセット状態から距離が近い状態と、他
の状態から距離が近い状態がセンターステートの候補か
ら除外されることであり、第二の効果はセンターステー
ト候補から除外する状態数が指定されているので、遠近
判断基準の閾値を計算する必要が無いことである。
【0084】次に図面を用いて本実施の形態の動作を説
明する。図36は記憶部101に保持されている論理合
成対象のFSMの状態遷移グラフであるとする。図37
は図36のFSMの状態の組の距離を求めた結果であ
る。ここで、3601〜3606はFSMの状態であ
り、3607〜3622はFSMの状態間の遷移であ
り、3623は非同期リセット遷移である。距離の平均
値は1.52である。図36のFSMに従来の手法を適
用した場合は、状態C3603がセンターステートに選
択され、センターステートへの遷移を付加した結果、平
均距離は1.41に短縮される。
【0085】図38は本発明の第2の実施の形態のセン
ターステート候補選択手段111の詳細な動作を表すフ
ローチャートである。全状態センターステート候補化処
理3801(以下、処理3801と呼ぶ)で全ての状態
をセンターステートの候補とする。非同期リセット状態
有無判断処理3802(以下、処理3802と呼ぶ)で
非同期リセット状態が無い場合は他状態からの距離算出
処理3808(以下、処理3808と呼ぶ)へ進み、非
同期リセット状態が有る場合には非同期リセット状態セ
ンターステート候補除外処理3803(以下、処理38
03と呼ぶ)に進む。この場合、非同期リセット状態が
あるので処理3803に進む。
【0086】処理3803で非同期リセット状態をセン
ターステートの候補から除外する。この場合、状態A3
601をセンターステートの候補から除外する。非同期
リセット状態からの距離算出処理3804(以下、処理
3804と呼ぶ)で非同期リセット状態からのセンター
ステート候補状態への距離を求める。図37のA行が非
同期リセット状態からの距離を求めた結果である。除外
数初期化処理3805(以下、処理3805と呼ぶ)で
除外数を0にセットする。
【0087】非同期リセット状態指定数除外判断処理3
806(以下、処理3806と呼ぶ)で指定された除外
する非同期リセット状態に近い状態数と除外数を比較
し、指定された数の状態をセンターステートの候補から
除外した場合は処理3808に進み、そうでない場合に
は非同期リセット状態に最も近いセンターステート候補
除外処理3807(以下、処理3807と呼ぶ)に進
む。この場合、指定された除外する非同期リセット状態
に近い状態数が1、除外数が0なので、処理3807に
進む。
【0088】処理3807でセンターステート候補中、
最も非同期リセット状態からの距離の近い状態をセンタ
ーステートの候補から除外し、除外数に1を加える。こ
の場合、状態B3602が最も非同期リセット状態に近
いので、状態B3602をセンターステートの候補から
除外する。処理3806で指定された除外する非同期リ
セット状態に近い状態数と除外数を比較し、除外数が1
になっており、指定された状態数の除外が終了したの
で、処理3808に進む。処理3808で各センタース
テート候補状態の他状態からの距離の合計を算出する。
除外数再初期化処理3809(以下、処理3809と呼
ぶ)で除外数を0にセットする。
【0089】他状態指定数除外判断処理3810(以
下、処理3810と呼ぶ)で指定された除外する他状態
に近い状態数と除外数を比較し、指定された数の状態を
センターステートの候補から除外した場合はセンタース
テート候補選択手段111を終了し、そうでない場合に
は他状態から最も近いセンターステート候補除外処理3
811(以下、処理3811と呼ぶ)に進む。この場
合、指定された状態数が1、除外数が0なので、処理3
811に進む。
【0090】処理3811でセンターステート候補中、
最も他の状態からの距離の近い状態をセンターステート
の候補から除外し、除外数に1を加える。この場合、状
態C3603が最も他の状態に近いので、状態C360
3をセンターステートの候補から除外する。処理381
0で指定された除外する他状態に近い状態数と除外数を
比較し、指定された状態数の除外が終了したので、セン
ターステート候補選択手段111を終了する。センター
ステート候補選択手段111が終了した結果、センター
ステートの候補は状態D3604と状態E3605と状
態F3606となる。
【0091】次にセンターステート選択手段112によ
り、センターステート候補選択手段111で選択された
候補からセンターステートを選択する。センターステー
ト選択手段112の動作の詳細は上記第1及び第2の実
施の形態と同一であるため省略する。センターステート
選択手段112の結果、状態E3805をセンターステ
ートに選択する。図39は図36のFSMの全ての状態
からセンターステートに選択した状態E3605への遷
移を付加した結果のFSMの全ての状態組みの距離を求
めた結果である。距離の平均値は1.36であり、従来
の技術では1.41までしか短縮されなかった距離の平
均値が更に短縮されている。
【0092】
【発明の効果】以上説明した通り、本発明によれば、距
離を短縮する効果が少ない他の状態からの距離が近い状
態をセンターステートの候補から除外して、センタース
テートに選択しないため、他状態からの距離が近い状態
を持つFSMに対しても他状態からの距離が近い状態を
センターステート候補から除外することによりテスト容
易性向上の効果の高いセンターステートを選択できる。
【図面の簡単な説明】
【図1】本発明の全体構成を示すブロック図である。
【図2】図1のシステムの動作を表すフローチャートで
ある。
【図3】論理合成対象の非同期リセット状態のあるFS
Mの状態遷移グラフである。
【図4】センターステート候補選択手段111の詳細な
動作を表すフローチャートである。
【図5】図3の状態遷移グラフの状態間の距離の表であ
る。
【図6】センターステート選択手段112の詳細な動作
を表すフローチャートである。
【図7】センターステート候補状態間の距離の表であ
る。
【図8】センターステート選択処理の途中経過の表であ
る。
【図9】テスト容易化手段106適用後のFSMの状態
遷移グラフである。
【図10】図9の状態遷移グラフの状態間の距離の表で
ある。
【図11】従来のテスト容易化論理合成システムの全体
構成を示すブロック図である。
【図12】従来のテスト容易化論理合成システムの動作
を表すフローチャートである。
【図13】非同期リセット状態の無いFSMの状態遷移
表である。
【図14】図13のFSMの状態遷移グラフである。
【図15】図14の状態遷移グラフの状態間の距離の表
である。
【図16】図15の状態間の距離の表に処理602から
処理603を適用した結果の表である。
【図17】遷移付加手段113の動作を示すフローチャ
ートである。
【図18】遷移付加手段113が終了したFSMの状態
遷移表である。
【図19】図19のFSMの状態遷移グラフである。
【図20】図18の状態遷移グラフの状態間の距離の表
である。
【図21】論理付加手段114を用いる従来のテスト容
易化論理合成システムの動作を示すフローチャートであ
る。
【図22】状態割り当て手段107の結果の順序回路を
示す図である。
【図23】論理付加手段114の動作を示すフローチャ
ートである。
【図24】図22の順序回路に論理付加手段114を適
用した結果の順序回路を示す図である。
【図25】図3のFSMに状態割り当て手段107を適
用して得られた各状態に割り当てられた内部状態二値論
理値ベクトルを示す図である。
【図26】図3のFSMに状態割り当て手段107を適
用して得られた組合せ回路部分を表す2段論理を示す図
である。
【図27】センターステートに割り当てられた内部状態
二値論理値ベクトルを生成するキューブを付加する論理
付加手段114の動作を示すフローチャートである。
【図28】キューブを付加する論理付加手段114を図
26の2段論理に適用した結果である。
【図29】図3のFSMの非同期リセット状態から他の
状態への距離を求めた結果である。
【図30】図2の動作例とは異なる他の動作例を示す
ローチャートである。
【図31】論理合成対象のFSMの状態遷移グラフであ
る。
【図32】図31の状態遷移グラフの状態間の距離の表
である。
【図33】図31の状態遷移グラフの状態C3103を
センターステートとした場合の状態間の距離の表であ
る。
【図34】図31の状態遷移グラフの状態E3105を
センターステートとした場合の状態間の距離の表であ
る。
【図35】本発明の第1の実施の形態のセンターステー
ト候補選択手段111の動作を表すフローチャートであ
る。
【図36】論理合成対象のFSMの状態遷移グラフであ
る。
【図37】図36の状態遷移グラフの状態間の距離の表
である。
【図38】本発明の第2の実施の形態のセンターステー
ト候補選択手段111の動作を表すフローチャートであ
る。
【図39】図36のFSMに全ての状態からセンタース
テートに選択した状態E3605への遷移を付加した結
果のFSMの状態間の距離の表である。
【符号の説明】
101 記憶部 102 ライブラリ入力手段 103 回路入力手段 104 制約条件入力手段 105 FSM抽出手段 106 テスト容易化手段 107 状態割り当て手段 108 面積最適化手段 109 遅延最適化手段 110 回路出力手段 111 センターステート候補選択手段 112 センターステート選択手段 113 遷移付加手段 114 論理付加手段 201 ライブラリ入力処理 202 テクノロジライブラリ 203 回路記述入力処理 204 回路記述 205 制約条件入力処理 206 制約条件 207 FSM抽出処理 208 センターステート候補選択処理 209 センターステート選択処理 210 遷移付加処理 211 状態割り当て処理 212 面積最適化処理 213 遅延最適化処理 214 回路出力処理 215 ネットリスト 301〜306 FSMの状態 307〜320 FSMの状態間の遷移 321 非同期リセット遷移 401 非同期リセット状態有無判断処理 402 全状態候補選択処理 403 遠近判断尺度閾値算出処理 404 非同期リセット状態からの距離算出処理 405 センターステート候補初期化処理 406 非同期リセット状態除外処理 407 未選別状態有無判断処理 408 未選別状態抽出処理 409 遠近判断処理 410 センターステート候補追加処理 601 状態間距離算出処理 602 自己距離リセット処理 603 距離合計算出処理 604 センターステート決定処理 1101 従来のテスト容易化論理合成システムのテ
スト容易化手段 1301〜1314 遷移 1701 センターステート制御用外部入力端子付加
処理 1702 遷移条件変更処理 1703 センターステートへの遷移付加処理 2101 論理付加処理 2201 組合せ回路 2202〜2204 FF 2205〜2207 FFの出力論理値 2208〜2210 FFのデータ入力論理 2211 FFのクロック 2212 外部入力端子 2213 外部出力端子 2301 センターステート制御用外部入力端子付加
処理 2302 未処理FF有無判断処理 2303 未処理FF抽出処理 2304 割り当て論理値判断処理 2305 NOT素子有無判断処理 2306 NOT素子付加処理 2307 二入力AND素子付加処理 2308 二入力OR素子付加処理 2401 センターステート制御用外部入力端子 2402 NOT素子 2403 二入力AND素子 2404 二入力OR素子 2405 二入力AND素子 2701 センターステート制御用外部入力端子付加
処理 2702 センターステート二値論理値ベクトル生成
キューブ付加処理 3501 全状態センターステート候補化処理 3502 他状態遠近判断尺度閾値算出処理 3503 未選別状態有無判断処理 3504 未選別状態抽出処理 3505 他状態からの遠近判断処理 3506 センターステート候補除外処理 3801 全状態センターステート候補化処理 3802 非同期リセット状態有無判断処理 3803 非同期リセット状態センターステート候補
除外処理 3804 非同期リセット状態からの距離算出処理 3805 除外数初期化処理 3806 非同期リセット状態指定数除外判断処理 3807 非同期リセット状態に最も近いセンタース
テート候補除外処理 3808 他状態からの距離算出処理 3809 除外数再初期化処理 3810 他状態指定数除外判断処理 3811 他状態から最も近いセンターステート候補
除外処理

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 テクノロジマッピングに使用するテクノ
    ロジライブラリを読み込み記憶部に保持するライブラリ
    入力手段と、論理合成対象の回路記述を読み込み記憶部
    に保持する回路入力手段と、面積や遅延などの制約条件
    を読み込み記憶部に保持する制約条件入力手段と、記憶
    部に保持された回路がFSM以外の形式表現されている
    場合にFSMを抽出するFSM抽出手段と、記憶部に保
    持されたFSMで表現された回路のテスト容易性を向上
    するテスト容易化手段と、記憶部に保持されたFSMで
    表現された回路の状態に二値論理値ベクトルを割り当て
    る状態割り当て手段と、記憶部に保持された回路の面積
    を最適化する面積最適化手段と、記憶部に保持された回
    路の遅延を最適化する遅延最適化手段と、記憶部に保持
    された論理合成結果の回路を出力する回路出力手段と、
    論理合成対象回路とテクノロジライブラリと制約条件を
    保持する記憶部を有するテスト考慮論理合成システムに
    おいて、特に、FSMを対象にFSMのセンターステー
    トを用いて状態間の距離を短縮してテスト容易性を向上
    させるテスト容易化手段が、センターステートに選択し
    てもテスト容易性向上の効果が少ない他の状態から状態
    遷移によって遷移する場合に所定の閾値よりも距離が近
    い状態をセンターステートの候補から除外するセンター
    ステート候補選択手段を有することを特徴とするテスト
    容易化論理合成システム。
  2. 【請求項2】 テクノロジマッピングに使用するテクノ
    ロジライブラリを読み込み記憶部に保持するライブラリ
    入力手段と、論理合成対象の回路記述を読み込み記憶部
    に保持する回路入力手段と、面積や遅延などの制約条件
    を読み込み記憶部に保持する制約条件入力手段と、記憶
    部に保持された回路がFSM以外の形式表現されている
    場合にFSMを抽出するFSM抽出手段と、記憶部に保
    持されたFSMで表現された回路のテスト容易性を向上
    するテスト容易化手段と、記憶部に保持されたFSMで
    表現された回路の状態に二値論理値ベクトルを割り当て
    る状態割り当て手段と、記憶部に保持された回路の面積
    を最適化する面積最適化手段と、記憶部に保持された回
    路の遅延を最適化する遅延最適化手段と、記憶部に保持
    された論理合成結果の回路を出力する回路出力手段と、
    論理合成対象回路とテクノロジライブラリと制約条件を
    保持する記憶部を有するテスト考慮論理合成システムに
    おいて、特に、FSMを対象にFSMのセンターステー
    トを用いて状態間の距離を短縮してテスト容易性を向上
    させるテスト容易化手段が、センターステートに選択し
    てもテスト容易性向上の効果が少ない他の状態から状態
    遷移によって遷移する場合に所定の閾値よりも距離が近
    い状態をセンターステートの候補から除外するセンター
    ステート候補選択手段を有し、他の状態から状態遷移に
    よって遷移する場合に所定の閾値よりも距離が近い状態
    を判断するのに所定の閾値を遠近尺度閾値算出工程によ
    って遠近判断することを特徴とするテスト容易化論理合
    成システム。
JP9053554A 1997-03-07 1997-03-07 テスト容易化論理合成システム Expired - Fee Related JP2967749B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9053554A JP2967749B2 (ja) 1997-03-07 1997-03-07 テスト容易化論理合成システム
US09/035,816 US6070258A (en) 1997-03-07 1998-03-06 Logic synthesis for testability system which enables improvement in testability and effective selection of center state and logic synthesis method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9053554A JP2967749B2 (ja) 1997-03-07 1997-03-07 テスト容易化論理合成システム

Publications (2)

Publication Number Publication Date
JPH10254925A JPH10254925A (ja) 1998-09-25
JP2967749B2 true JP2967749B2 (ja) 1999-10-25

Family

ID=12946032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9053554A Expired - Fee Related JP2967749B2 (ja) 1997-03-07 1997-03-07 テスト容易化論理合成システム

Country Status (2)

Country Link
US (1) US6070258A (ja)
JP (1) JP2967749B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996213B2 (ja) * 1997-08-28 1999-12-27 日本電気株式会社 テスト容易化設計方法および装置、情報記憶媒体、集積回路装置
JP3243207B2 (ja) * 1997-12-03 2002-01-07 株式会社半導体理工学研究センター テスト容易な集積回路、集積回路のテスト容易化設計方法、および集積回路のテスト容易化設計のためのプログラムを記録したコンピュータ読み取り可能な記録媒体
US7017043B1 (en) * 1999-03-19 2006-03-21 The Regents Of The University Of California Methods and systems for the identification of circuits and circuit designs
US6865500B1 (en) * 1999-05-19 2005-03-08 Georgia Tech Research Corporation Method for testing analog circuits
US6636995B1 (en) * 2000-07-13 2003-10-21 International Business Machines Corporation Method of automatic latch insertion for testing application specific integrated circuits
US7278122B2 (en) * 2004-06-24 2007-10-02 Ftl Systems, Inc. Hardware/software design tool and language specification mechanism enabling efficient technology retargeting and optimization
US8347260B2 (en) 2010-09-13 2013-01-01 International Business Machines Corporation Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720672A (en) * 1984-06-27 1988-01-19 Jon Turino Testability system
NL9000380A (nl) * 1990-02-16 1991-09-16 Philips Nv Sequentiele finite state machine schakeling, alsmede geintegreerde schakeling voorzien van de schakeling.
US5228040A (en) * 1990-03-09 1993-07-13 At&T Bell Laboratories Testable implementations of finite state machines and methods for producing them
US5461573A (en) * 1993-09-20 1995-10-24 Nec Usa, Inc. VLSI circuits designed for testability and methods for producing them
US5515292A (en) * 1993-09-29 1996-05-07 Texas Instruments Incorporated Circuit activity driven state assignment of FSMS implemented in CMOS for low power reliable operations
JP2865136B2 (ja) * 1996-11-11 1999-03-08 日本電気株式会社 テスト考慮論理合成システム
US5877905A (en) * 1997-04-14 1999-03-02 Schwartz; Richard A. Mount for telescope mirrors

Also Published As

Publication number Publication date
JPH10254925A (ja) 1998-09-25
US6070258A (en) 2000-05-30

Similar Documents

Publication Publication Date Title
US6829730B2 (en) Method of designing circuit having multiple test access ports, circuit produced thereby and method of using same
Pomeranz et al. Generation of functional broadside tests for transition faults
JP4752030B2 (ja) 半導体論理回路装置のテストベクトル生成方法及びテストベクトル生成プログラム
JP3833982B2 (ja) テストパターン選択装置、テストパターン選択方法、及びテストパターン選択プログラム
US6301685B1 (en) Error propagation path extraction system, error propagation path extraction method, and recording medium recording error propagation path extraction control program
TWI351527B (ja)
JP2967749B2 (ja) テスト容易化論理合成システム
Auth et al. A test-pattern-generation algorithm for sequential circuits
JP2007155339A (ja) 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体
US5968195A (en) Estimation of failure section region with small simulation calculation quantity
JP2865136B2 (ja) テスト考慮論理合成システム
US9684751B2 (en) Slack redistribution for additional power recovery
KR100966010B1 (ko) 하나 이상의 중복 테스트 제거 및 하나 이상의 비효율적테스트 재배열 방법
US8479138B1 (en) Global constraint optimization
Li et al. On test generation for transition faults with minimized peak power dissipation
US6253343B1 (en) Method of design for testability test sequence generation method and semiconductor integrated circuit
Krstić et al. Resynthesis of combinational circuits for path count reduction and for path delay fault testability
JP3803283B2 (ja) 集積回路のテストのための圧縮テストプランの生成、テスト系列生成およびテスト
JP2701753B2 (ja) Lsiの故障箇所推定方法
JP2956624B2 (ja) 組合せ論理回路における逆論理展開方式
JP4368355B2 (ja) テストコントローラ
JP3805298B2 (ja) 集積回路のテスト容易化設計方法および装置
JP3908192B2 (ja) 論理回路の故障診断装置、故障診断方法およびそのプログラム
Pomeranz et al. Broadside and functional broadside tests for partial-scan circuits
Pomeranz et al. Test generation for synchronous sequential circuits to reduce storage requirements

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990721

LAPS Cancellation because of no payment of annual fees