JP2956624B2 - 組合せ論理回路における逆論理展開方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、組合せ論理回路に
おいて出力端子の論理状態を満足する入力端子の全論理
状態を高速に求める逆論理展開方式に関する。

【０００２】

【従来の技術】逆論理展開方式は、組合せ論理回路の出
力端子の論理状態から入力端子の論理状態（以下、「入
力ベクタ」という）を推定する方式であり、特願平６−
２９２８６６号（特開平８−１４６０９３号公報）、あ
るいは特開平８−２１７３０１号公報に記載されている
ように、故障推論システムの一部として使用可能であ
る。

【０００３】１００Ｋゲート規模の順序回路の故障解析
に対して、上記した故障推論システムを使用する場合に
は、抽出される組み合せ回路は、１０Ｋゲート規模と予
想され、同程度の規模の組合せ回路の“全ての”入力信
号パターンを推定する能力が必要とされる。

【０００４】逆論理展開方式として利用できる従来技術
として、バックトラック法を利用する逆論理展開方式が
考えられる。バックトラック法は、含意操作（Ｉmplica
tion）と仮決定（Ｄecision）を繰り返して、全ての線
の論理状態を推定する方法であり、「ブランチアンドバ
ウンド（Ｂranch-and-bound）方式」とも呼ばれてい
る。

【０００５】このバックトラック法は、メモリ使用量が
少なく、データ量がゲート数に比例するため、メモリ使
用量の予測が容易、アルゴリズムが単純で、並列処理が
容易である、という特徴を持っている。

【０００６】しかしながら、バックトラック法は、回路
の規模が大きくなると、仮決定の回数が増大するため、
全ての入力論理状態を求めるには膨大な計算時間を必要
とする。

【０００７】バックトラック法を、逆論理展開に応用す
ることにより、出力端子側から順番に入力端子まで論理
回路の内部論理状態を推定することが可能である。

【０００８】なお、バックトラック法に関しては、文献
⁽¹⁾（Ｍ. Ａbramobvici, Ｍ. Ａ.Ｂreuer, and Ａ. Ｄ.
Ｆriedman, Ｄigital Ｓystems Ｔesting and Ｔestab
leＤesign, ＩＥＥＥ Ｐress, Ｎew Ｙork, pp.186-19
6, 1990.）の記載等が参照される。

【０００９】次に上記バックトラック法を適用した逆論
理展開方式について、図面を参照して詳細に説明する。

【００１０】図１０を参照すると、従来方式は、キーボ
ード等の入力装置１と、プログラム制御により動作する
データ処理装置６と、情報を記憶する記憶装置３と、デ
ィスプレイ装置や印刷装置などの出力装置４と、を含
む。

【００１１】記憶装置３は、論理回路構成記憶部３１
と、仮決定状態記憶部３２と、論理状態記憶部３３と、
を備えている。

【００１２】論理回路構成記憶部３１は、論理回路の構
成、すなわち、ゲートの種類、ゲート同士の接続関係、
ゲートと線の接続関係、線同士の接続関係など、論理回
路の構成情報を予め記憶している。

【００１３】仮決定状態記憶部３２は、逆論理展開処理
中の仮決定レベル、各線の論理状態が含意操作により推
定された時点における仮決定レベルを記憶している。

【００１４】論理状態記憶部３３は、処理中の各線にお
ける論理状態を記憶している。

【００１５】データ処理装置６は、初期設定手段２１
と、Ｕ（Ｕnknown；アンノウン）状態設定手段６１と、
第３の含意操作手段６２と、論理矛盾判定手段２４と、
処理終了判定手段２５と、バックトラック手段２６と、
論理値仮決定手段２７と、を備える。

【００１６】初期設定手段２１は、入力装置１から与え
られた論理回路の種類、出力端子の論理状態の設定を行
う。

【００１７】Ｕ（Ｕnknown）状態設定手段６１は、論理
回路構成記憶部３１に記憶された論理回路構成を参照し
て、出力端子以外の論理値の決定していない線に対して
論理値が不定状態であることを示す状態“Ｕ”を設定す
る。

【００１８】第３の含意操作手段６２は、論理回路構成
記憶部３１に記憶されている論理回路構成、および論理
状態記憶部３３に記憶している各線の論理状態を参照し
て、ゲートの入出力線の論理状態の推定を行う。論理状
態の推定は、“０”、“１”、“Ｕ”を使用して行う。
論理値が新たに推定された場合には、仮決定状態記憶部
３２に、その推定が何回の仮決定の下に推定されたかを
示す仮決定レベルを記録する。

【００１９】論理矛盾判定手段２４は、第３の含意操作
手段６２において線の論理状態に矛盾が生じているかを
検出する。

【００２０】処理終了判定手段２５は、論理状態記憶部
３３に記憶された各線の論理状態を参照して、全線の論
理状態が推定されたか否かの判定を行い、全線の論理状
態が推定されていれば、出力装置４に推定された論理状
態を出力し、さらに、全入力ベクタが求まったか否かの
判定を行う。

【００２１】バックトラック手段２６は、仮決定状態記
憶部３２に記憶された仮決定状態と、論理状態記憶部３
３に記憶された線の論理状態を参照して、既に処理の終
了した仮決定レベルの論理状態を消去し、各線の論理状
態を仮決定を行う前の論理状態に戻す。

【００２２】論理値仮決定手段２７は、論理状態記憶部
３３に記憶された線の論理状態を参照して、論理値が不
定状態であることを示す“Ｕ”状態の線の中から１つを
選択し、論理状態を決定する。

【００２３】次に、図１０、図１１の流れ図、および図
１２の説明図を参照して、従来方式の動作について説明
する。

【００２４】入力装置１から与えられた出力端子の論理
状態を初期設定手段２１において設定、および仮決定の
回数を表す仮決定レベル（dlevel）を初期化する（図１
１のステップＡ１およびステップＡ２）。

【００２５】Ｕ（Ｕnknown）状態設定手段６１におい
て、出力端子以外の論理状態を論理状態が不定状態であ
ることを示す状態“Ｕ”に設定し、その結果を論理状態
記憶部３３に記憶する（図１１のステップＣ１）。

【００２６】次に第３の含意操作手段６２において含意
操作を行う（図１１のステップＣ２）。ここで、含意操
作とは、各ゲートにおいて既推定の入出力線の論理状態
より、未推定の入出力線の論理状態を推定する操作をい
う。

【００２７】２入力ＮＡＮＤゲートの場合の第３の含意
操作の一例を図１２に模式的に示す。

【００２８】まず図１２（Ａ）を参照して、ゲートの出
力線の含意操作について説明する。ＮＡＮＤゲートの場
合は、入力線に状態“０”が１つでも存在すれば、出力
線は状態“１”と推定される。また全入力線の状態が
“１”であれば、出力線は状態“０”と推定される。

【００２９】次に図１２（Ｂ）を参照して、ゲートの入
力線の含意操作について説明する。

【００３０】２入力ＮＡＮＤゲートの出力線の状態が
“０”であれば、全入力線の状態は“１”と推定される
（Ｕ→１；不定状態から“１”）。

【００３１】一方、２入力ＮＡＮＤゲートの出力線の状
態が“１”かつ入力線の１つが状態“１”の場合は、残
った１つの入力線の状態は“０”と推定される（Ｕ→
０；不定状態から“０”）。

【００３２】再び図１１を参照して、次に論理矛盾判定
手段２４により、含意操作中に各線の論理状態の矛盾を
検出する（ステップＢ５）。

【００３３】論理矛盾判定手段２４において矛盾が検出
されなければ、処理終了判定手段２５により、論理状態
記憶部３３に記憶している線の論理状態を参照し、全線
の論理状態が“０”または“１”に推定されたかを判定
する（ステップＡ６）。

【００３４】ステップＡ６において、全線の論理状態が
推定されいないと判定された場合には、論理値仮決定手
段２７において、状態“Ｕ”の線の中から１つを選択し
て“０”と仮決定を行い、仮決定の回数を表す仮決定レ
ベル（dlevel）を１だけ増加（dlevel＋＋）し（ステッ
プＡ７）、第３の含意操作手段６２による含意操作処理
（ステップＣ２）に戻る。

【００３５】ステップＡ６にて、処理終了判定手段２５
により、全線の論理状態が推定されたと判定された場合
には、推定された入力ベクタを出力装置４に表示し（ス
テップＡ８）、仮決定を行った全仮決定線に対して
“０”と“１”の両方の仮決定処理が終了しているか否
かを判定する（ステップＡ９）。

【００３６】ステップＡ９において、全線の論理状態が
推定されたと判定された時には、組合せ論理回路内部の
線の論理状態は“０”あるいは“１”と推定されてい
る。

【００３７】また論理矛盾判定手段２４において矛盾が
検出された場合にも、ステップＡ９の判定処理を行う。

【００３８】処理終了判定手段２５（ステップＡ９）に
おいて、仮決定処理が終了していないと判定された場合
には、バックトラック手段２６において、状態“１”と
仮決定していない仮決定線を、仮決定レベルの大きい方
から１つ検索し、検出された仮決定線の仮決定レベル以
上の仮決定において推定された線の論理状態が不定状態
であることを示す“Ｕ”に初期化し、各線の論理状態を
その仮決定を行う前の論理状態に戻し（ステップＡ１
０）、つづいて、論理値仮決定手段２７において、バッ
クトラック手段２６で検出された仮決定線の状態を
“１”と仮決定し（ステップＡ１１）、第３の含意操作
手段６２による含意操作処理（ステップＣ２）に戻る。

【００３９】そして、処理終了判定手段２５（ステップ
Ａ９）において、全ての仮決定処理が終了していると判
定された場合は、逆論理展開処理を終了する。

【００４０】次に、従来のバックトラック法を利用した
逆論理展開方式を、ＩＳＣＡＳ”８５ベンチマーク回路
Ｃ１７（図６参照）に適用したときの決定木構造を、図
１３に示す。出力ベクタの論理状態を、ｌ２２＝
“０”、ｌ２３＝“０”とする。

【００４１】決定木構造は、ノード（丸で囲まれた数
字）は仮決定を行なう線番号を表し、枝（ノードをつな
ぐ線）はどの論理状態に仮決定したかを表している。す
なわちな図１３を参照して、出力ベクタの論理状態を、
ｌ２２→“０”、ｌ２３→“０”とした時、図６の出力
線ｌ１０、ｌ１６、ｌ１９はいずれも論理“１”と推定
され、決定レベル１において仮決定を行う線番号１が例
えば論理“１”の場合（枝が１）、ｌ３は“０”、ｌ１
１は“１”、ｌ２は“０”、ｌ７は“０”となり、決定
レベル２では、ｌ６が“０”の場合、入力論理状態（ｌ
１、ｌ２、ｌ３、ｌ６、ｌ７）は“１００００”、ｌ６
が“１”の場合、入力論理状態（ｌ１、ｌ２、ｌ３、ｌ
６、ｌ７）は“１００１０”を示している。

【００４２】図１３の場合、延べ８箇所の線に対して、
“０”および“１”の両方の仮決定を計１６回行うこと
により、出力端子の論理状態を満足する９種類全ての入
力ベクタが求まる。

【００４３】バックトラック法以外の手法を利用する逆
論理展開の従来方式として、以下に掲げるの種類の方式
が考えられるが、メモリ使用量という物理的制約、ある
いは後述する本発明の主題である、出力端子の論理状態
を満足するような入力端子の全ての論理状態を求める、
ことはできないという制約があるため、これらの方式を
逆論理展開に応用するのは得策ではない。

【００４４】１．真理値表を利用する方法：真理値表と
は論理回路の入力端子と出力端子の論理状態の関係を記
した表で、真理値表における検索により、出力端子の論
理状態を満足するような入力ベクタを求めることが可能
である。

【００４５】しかし、真理値表の大きさは、入出力端子
数と出力端子数をそれぞれＮＩ、ＮＯとしたときに、２
^(NI+NO)であるため、解析対象の論理回路の回路規模の
増大に伴い、表が複雑かつ巨大になるため、メモリ使用
量が増大し、出力端子の論理状態を満たすような入力ベ
クタ検索時間の増大を招く。このため、大規模回路の適
用するのは現実的ではない。

【００４６】２．ＢＤＤ（Ｂinary Ｄecision Ｄiagra
m）を利用する方式：ＢＤＤは真理値表をツリー構造で
表現し、さらに、簡略化を施したもので、真理値表と同
様に入力端子と出力端子の論理状態の関係が記されてい
る。ＢＤＤの詳細については、文献⁽²⁾（Ｓ. Ｂ. Ａke
s, “Ｂinary Ｄecision Ｄiagrams”,ＩＥＥＥ Ｔran.
on Ｃomputers, Ｖol. Ｃ-27, pp.509-516, Ｊun. 197
8.）等の記載が参照される。

【００４７】ＢＢＤを利用する方式は、真理値表を利用
する場合と比較すると、遙かに高速に、しかも、簡略化
により、出力端子の論理状態に関係のある入力端子の論
理状態のみを求めることが可能である。またツリー構造
のノード数は真理値表よりは簡略化により少ないが、乗
算器のように複雑な回路では、ツリー構造の効果的な簡
略化は望めず、ノード数の増大に伴ってメモリ使用量も
増大する。また、メモリ使用量の増大によりメモリスワ
ップを招き計算速度も大きく低下する。

【００４８】例えば、ＩＳＣＡＳ”８５のベンチマーク
回路Ｃ６２８８は１６ｂｉｔの乗算器であるが、１０時
間程度費やして、Ｃ６２８８の一部のＢＤＤを作成した
例が、例えば文献⁽³⁾（Ｐ. Ａshar and Ｍ. Ｃheong,
“Ｅfficient Ｂreadth-Ｆirst Ｍanipulation of Ｂin
ary Ｄecision Ｄiagrams”, in Ｉnt'l Ｃonferenceon
Ｃomputer Ａided Ｄesign, pp.622-627, 1994.）に報
告されているが、完全なＢＤＤを作成した例はない。

【００４９】３．ＡＴＰＧ（Ａutomatic Ｔest Ｐatter
n Ｇenerator）を利用する方式：ＡＴＰＧは論理回路内
にある故障を想定し、その故障が検出できるような１つ
の入力テストパターンを生成するプログラムである。こ
のＡＴＰＧにおいては、回路規模が大きくなるにつれ
て、想定する故障の箇所が増えるため、想定された故障
に対して高速にテストパターンを生成するための様々な
アルゴリズムが提案されており、一部のプログラムは大
規模回路にも適用可能である。

【００５０】しかし、ＡＴＰＧは、想定された１つの故
障に対して１つのテストパターンが生成することが目的
であり、その目的のために最適化されている。

【００５１】このため、ＡＴＰＧの技術は、そのままで
は、後述する本発明の主題である入力論理状態を全て求
めるという目的に適用することはできない。

【００５２】

【発明が解決しようとする課題】上記したように、上記
従来方式は下記記載の問題点を有している。

【００５３】第１の問題点は、計算量が多く、計算時間
が長い、ということである。

【００５４】その理由は、上記従来方式においては、非
常に多くの回路の仮決定および含意操作を行う、ためで
ある。

【００５５】第２の問題点は、出力されるデータ量が膨
大となる、ということである。

【００５６】その理由は、上記従来方式においては、出
力論理状態を満足するような入力論理状態が多数あると
きでも、これをまとめる手段を具備していない、ことに
よる。

【００５７】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、高速な逆論理展
開方式を提供することにある。

【００５８】また本発明の他の目的は、出力されるデー
タ量を情報を損なうことなく圧縮できる逆論理展開方式
を提供することにある。

【００５９】

【課題を解決するための手段】前記目的を達成するた
め、本発明の第１の逆論理展開方式は、含意操作の前処
理として初期状態として“０”および“１”以外の論理
状態にある線の状態を“Ｘ”に初期化するＸ（Ｄon't
Ｃare；ドントケア）設定手段と、含意操作に論理状態
“０”、“１”、不定状態を表す“Ｕ（Ｕnknown；アン
ノウン）”に加えて“０”と“１”のどちらでも回路内
の論理状態を満足することを表す“Ｘ（Ｄon't Ｃar
e）”を使用する第１の含意操作手段と、を有する。

【００６０】また、本発明の第２の逆論理展開方式は、
含意操作の論理状態“０”、“１”および“Ｘ（Ｄon't
Ｃare；ドントケア）”を使用し、“Ｕ（Ｕnknown；ア
ンノウン）”を使用しない第２の含意操作手段と、論理
回路内のゲートの入出力線の論理状態を調べ、論理状態
の仮決定の対象となる不完全な論理状態である線を検索
するＵ（Ｕnknown）状態検索手段と、を有する。

【００６１】本発明の概要を以下に説明する。本発明に
おけるＸ（Ｄon't Ｃare；ドントケア）設定手段は、含
意操作の前処理として初期状態として“０”および
“１”以外の論理状態にある線の状態を“Ｘ”に初期化
する。

【００６２】また第１の含意操作手段は、論理回路構成
記憶部に記憶している論理回路構成、および論理状態記
憶部に記憶している各線の論理状態を参照して、ゲート
の入出力線の論理状態の推定を行う。論理状態の推定
は、“０”、“１”、“Ｘ”、“Ｕ”を使用して行う。

【００６３】そして、本発明において、第２の含意操作
手段は、論理回路構成記憶部に記憶している論理回路構
成、および論理状態記憶部に記憶している各線の論理状
態を参照して、ゲートの入出力線の論理状態の推定を行
う。論理状態の推定は、“０”、“１”、“Ｘ”を使用
して行う。

【００６４】Ｕ（Ｕnknown）状態検索手段は、論理回路
内のゲートの入出力線の論理状態を調べ、不完全な論理
状態である線を検索する。

【００６５】

【発明の実施の形態】次に本発明の第１の実施の形態に
ついて図面を参照して詳細に説明する。図１は、本発明
の実施の形態の構成を示すブロック図である。図１を参
照すると、本発明の実施の形態は、キーボード等の入力
装置１と、プログラム制御により動作するデータ処理装
置２と、情報を記憶する記憶装置３と、ディスプレイ装
置や印刷装置などの出力装置４と、を含む。

【００６６】記憶装置３は、論理回路構成記憶部３１
と、仮決定状態記憶部３２と、論理状態記憶部３３と、
を備えている。

【００６７】論理回路構成記憶部３１は、論理回路の構
成、すなわち、ゲートの種類、ゲート同士の接続関係、
ゲートと線の接続関係、線同士の接続関係など、論理回
路の構成を予め記憶している。

【００６８】仮決定状態記憶部３２は、逆論理展開処理
中の仮決定レベル、各線の論理状態が含意操作により推
定された時点における仮決定レベルを記憶している。

【００６９】論理状態記憶部３３は、処理中の各線にお
ける論理状態を記憶している。

【００７０】データ処理装置２は、初期設定手段２１
と、Ｘ（Ｄon't Ｃare；ドントケア）状態設定手段２２
と、第１の含意操作手段２３と、論理矛盾判定手段２４
と、処理終了判定手段２５と、バックトラック手段２６
と、論理値仮決定手段２７と、を備える。

【００７１】初期設定手段２１は、入力装置１から与え
られた論理回路の種類、出力端子の論理状態の設定を行
う。

【００７２】Ｘ（Ｄon't Ｃare）状態設定手段２２は、
論理回路構成記憶部３１に記憶された論理回路構成を参
照して、論理値が不定状態である“Ｕ”の線に対して、
含意操作の初期状態としてＸ（Ｄon't Ｃare）状態を設
定する。

【００７３】第１の含意操作手段２３は、論理回路構成
記憶部３１に記憶している論理回路構成、および論理状
態記憶部３３に記憶している各線の論理状態を参照し
て、ゲートの入出力線の論理状態の推定を行う。論理状
態の推定は、“０”、“１”、“Ｘ”、“Ｕ”を使用し
て行う。論理値が新たに推定された場合には、仮決定状
態記憶部３２に、その推定が何個の仮決定の下に推定さ
れたかを示す仮決定レベルを記録する。

【００７４】論理矛盾判定手段２４は、第１の含意操作
手段２３において線の論理状態に矛盾が生じているかを
検出する。

【００７５】処理終了判定手段２５は、論理状態記憶部
３３に記憶された各線の論理状態を参照して、全線の論
理状態が推定されたか否かの判定を行い、推定されてい
れば、出力装置４に推定された論理状態を出力し、さら
に、全入力ベクタが求まったかの判定を行う。

【００７６】バックトラック手段２６は、仮決定状態記
憶部３２に記憶された仮決定状態と、論理状態記憶部３
３に記憶された線の論理状態を参照して、既に処理の終
了した仮決定レベルの論理状態を消去し、各線の論理状
態を仮決定を行う前の論理状態に戻す。

【００７７】論理値仮決定手段２７は、論理状態記憶部
３３に記憶された線の論理状態を参照して、論理値が不
定であることを示す“Ｕ”状態の線の中から１つを選択
し、論理状態を決定する。

【００７８】次に、図１、図２の流れ図、および図３の
説明図を参照して、本発明の実施の形態の動作について
説明する。

【００７９】本発明の実施の形態に使用する線の論理状
態は“０”、“１”、“Ｕ（Ｕnknown；アンノウン）”
および“Ｘ（Ｄon't Ｃare；ドントケア）”である。な
お、論理状態“Ｕ（Ｕnknown）”は線の論理状態が
“０”あるいは“１”に決定することができない不定状
態を表すのに対し、論理状態“Ｘ（Ｄon't Ｃare）”
は、線の論理状態が“０”と“１”の両方とも論理回路
全体の論理状態に矛盾を生じない時に“０”と“１”の
両方の論理状態を許すことを意味する論理状態である。

【００８０】入力装置１から与えられた出力端子の論理
状態を初期設定手段２１において設定、および仮決定の
回数を表す仮決定レベル（dlevel）を初期化する（図２
のステップＡ１およびステップＡ２）。

【００８１】論理状態が推定されていない線に対して、
含意操作の初期状態として状態“Ｘ”を設定する。その
結果を論理状態記憶部３３に記憶する（ステップＡ
３）。

【００８２】次に第１の含意操作手段２３において含意
操作を行う（ステップＡ４）。ここで、含意操作とは、
各ゲートにおいて既推定の入出力線の論理状態より、未
推定のゲートの入出力線の論理状態を推定する操作をい
う。

【００８３】２入力ＮＡＮＤゲートの場合の含意操作の
一例を図３に示す。

【００８４】図３（Ａ）を参照して出力線の含意操作に
ついて説明する。ＮＡＮＤゲートの場合、入力線に状態
“０”が１つでも存在すれば、出力線は状態“１”と推
定される（Ａ−１〜Ａ−３参照）。また全入力線の状態
が“１”であれば、出力線は状態“０”と推定される
（Ａ−４参照）。

【００８５】次に図３（Ｂ）を参照して入力線の含意操
作について説明する。出力線の状態が“０”であれば、
全入力線の状態は“１”と推定される（Ｂ−１参照）。

【００８６】出力線の状態が“１”かつ入力線の１つが
状態“１”の場合は、残った１つの入力線の状態は
“０”と推定される（Ｂ−２参照）。

【００８７】出力線の状態が“１”の場合は、入力線に
状態“０”が必ず存在するはずであるが、含意操作の時
点で入力線に状態“０”が存在しない場合には、どの入
力線が“０”であるか不明である。従って、出力線の状
態が“１”かつ入力線に状態“０”が存在しない場合に
は、状態“１”以外の入力線の状態を、論理状態が不定
状態であることを示す状態“Ｕ”とする（Ｂ−３、Ｂ−
４参照）。

【００８８】再び図２の流れ図を参照して、論理矛盾判
定手段２４により、含意操作中に各線の論理状態の矛盾
を検出する（ステップＡ５）。

【００８９】論理矛盾判定手段２４において矛盾が検出
されなければ、処理終了判定手段２５により、論理状態
記憶部３３に記憶している線の論理状態を参照し、全線
の論理状態が“０”、“１”または“Ｘ”に推定された
か否かを判定する（ステップＡ６）。

【００９０】ステップＡ６の判定において、不定状態
“Ｕ”の線が存在する場合は、論理値仮決定手段２７に
おいて、状態“Ｕ”の線の中から１つを選択して“０”
と仮決定を行い、仮決定の回数を表す仮決定レベル（dl
evel）を１だけ増加（dlevel++）し（ステップＡ７）、
Ｘ（Ｄon't Ｃare）状態設定手段２２において論理状態
の未推定線を“Ｘ”（Ｄon't Ｃare）に設定して（ステ
ップＡ３）、第１の含意操作手段２３による含意操作処
理（ステップＡ４）に戻る。

【００９１】処理終了判定手段２５において、全線の論
理状態が推定されたと判定された場合には（ステップＡ
６のＹ）、推定された入力ベクタを出力装置４に表示し
（ステップＡ８）、仮決定を行った全仮決定線に対して
“０”と“１”の両方の仮決定処理が終了しているか否
かを判定する（ステップＡ９）。

【００９２】ステップＡ６において、全線の論理状態が
推定されたと判定された時には、組合せ論理回路内部の
線の論理状態は“０”、“１”または“Ｘ”と推定され
ている。ステップＡ５の論理矛盾判定手段２４において
矛盾が検出された場合にも、ステップＡ９の判定処理を
行う。

【００９３】処理終了判定手段２５（ステップＡ９）に
おいて、仮決定処理が終了していると判定された場合に
は、逆論理展開処理を終了する。

【００９４】処理終了判定手段２５（ステップＡ９）に
おいて、仮決定処理が終了していないと判定された場合
は、バックトラック手段２６において状態“１”と仮決
定していない仮決定線を仮決定レベルの大きい方から１
つ検索し、検出された仮決定線の仮決定レベル以上の仮
決定において推定された線の論理状態が不定状態である
ことを示す“Ｕ”に初期化して、各線の論理状態をその
仮決定を行う前の論理状態に戻し（ステップＡ１０）、
論理値仮決定手段２７において、バックトラック手段２
６で検出された仮決定線の状態を“１”と仮決定し（ス
テップＡ１１）、Ｘ（Ｄon't Ｃare）状態設定手段２２
において論理値の推定されていない線に対して、Ｘ（Ｄ
on't Ｃare）状態を設定する（ステップＡ３）。これ
は、第１の含意操作手段２３における含意操作の初期状
態として不定状態“Ｕ”ではなく、状態“Ｘ”を設定す
るためである。

【００９５】次に本発明の第１の実施の形態の作用効果
について説明する。

【００９６】“０”と“１”の両方の論理状態を許す
“Ｘ（Ｄon't Ｃare）”を導入することにより、仮決定
の回数、すなわち、バックトラックの回数が大幅に減少
し、逆論理展開の計算速度が向上する。

【００９７】“Ｘ”は論理状態“０”および“１”の両
方を表しているため、より少ない出力結果で、「出力端
子の論理状態を満足する全ての入力ベクタ」を求めるこ
とが可能である。

【００９８】図１を参照すると、第１の含意操作手段２
３の処理の前に、Ｘ（Ｄon't Ｃare）状態設定手段２２
により、論理状態が不定状態“Ｕ”の線の状態を“Ｘ”
に初期化する。

【００９９】図４は、上記した本発明の比較例として、
Ｘ（Ｄon't Ｃare）状態設定手段２２を使用せずにバッ
クトラック法に、単純に“Ｘ”を導入した場合の２入力
ＮＡＮＤゲートの含意操作を示している。

【０１００】この場合、含意操作により“Ｘ”を伝搬す
る必要があるが、本発明の第１の実施の形態は、Ｘ（Ｄ
on't Ｃare）状態設定手段２２の存在により、含意操作
において“Ｘ”を伝搬する必要がないため、含意操作
は、図３に示すように簡素化し、計算速度が向上する。

【０１０１】さて、例えば特開平７−８４８１７号公報
には、ＡＴＰＧのテストパターン生成におけるバックト
ラックを低減して、高速化を図る方法が提案されてい
る。これは、新たに想定した故障に対するテストパター
ンを生成する時に生成済みのテストパターン情報を利用
して、論理状態“０”または“１”を割り当てられる確
率の高い入力ピンを認識し、割り当てられる確率が高い
と認識された論理値をその入力ピンに割り当てるように
して、バックトラックの回数を減らし、テストパターン
生成を行うことを可能としたものである。

【０１０２】この従来の方法は、論理条件を満足する多
数の入力ベクタが存在する中で、見つけやすい入力ベク
タを探し出す方法であり、１つの入力ベクタ（この場合
はテストパターン）を見つける場合に効果があるが、本
発明の主題とする、出力端子の論理状態を満足するよう
な入力端子の全ての論理状態を求める場合には、有効で
はない。

【０１０３】またバックトラック法を利用したクリティ
カルパス判定器の例として、例えば特開平１−１９７８
５２号公報には、タイミングシミュレータによって検出
された遅延最大のパスが活性化するような入力ベクタが
存在するか判定するためのクリティカルパス判定器が提
案されているが、しかし、上記特開平１−１９７８５２
号公報に記載のクリティカルパス判定器は、入力ベクタ
を前進／バックトラックによって取り替えながら、論理
シミュレーションをを行い、解析対象としているパスが
活性化パスとなるための入力ベクタを検索するものであ
る。

【０１０４】上記したように、本発明の第１の実施の形
態は、入力端子のみではなく、組合せ回路内部の不定状
態の線に対して仮決定を行なう点と、“０”、“１”、
“Ｕ”、“Ｘ”を含めた論理状態を使用して含意操作を
行っている点と、初期設定で不定状態“Ｕ”ではなく
“Ｘ”に初期化している点、与えられた条件を満足する
全ての入力ベクタを求めている点で、上記特開平１−１
９７８５２号公報とは相違している。

【０１０５】次に、上記した本発明の第１の実施の形態
を具体例を以て例示する本発明の一実施例を、ＩＳＣＡ
Ｓ”８５ベンチマーク回路Ｃ１７の回路図（図６参
照）、及び図１、図３、図５を参照して以下に説明す
る。

【０１０６】ＩＳＣＡＳ”８５ベンチマーク回路Ｃ１７
出力端子の論理状態ｌ２２＝“０”、ｌ２３＝“０”を
満たすような入力ベクタを推定する。

【０１０７】入力装置１により、ＩＳＣＡＳ”８５ Ｃ
１７の出力端子の論理状態として図６のｌ２２、ｌ２３
が、ｌ２２＝“０”、ｌ２３＝“０”と入力されると、
dlevelが０に初期化され、初期設定手段２１およびＸ
（Ｄon't Ｃare）状態設定手段により、図６に示す出力
端子ｌ２２、ｌ２３の論理状態が両者とも“０”に出力
端子以外の線の状態が“Ｘ”と設定される（ステップＡ
１およびＡ２およびＡ３）。

【０１０８】第１の含意操作手段２３において、全ての
ゲートに対して含意操作を行うと、ｌ２２、ｌ２３に接
続されているゲートＧ５、Ｇ６の出力線の論理状態から
ｌ１０、ｌ１６、ｌ１９の論理状態は、ｌ１０＝
“１”、ｌ１６＝“１”、ｌ１９＝“１”と推定でき
る。

【０１０９】また、ゲートＧ１、Ｇ３、Ｇ４の入力線ｌ
１、ｌ２、ｌ３、ｌ１１、ｌ７の論理状態は“Ｕ”とさ
れる（ステップＡ４）。

【０１１０】論理矛盾判定手段２４において矛盾が生じ
ていないと判定され、処理終了判定手段２５において状
態“Ｕ”が検出される（ステップＡ５およびＡ６）。

【０１１１】出力側から、ｌ２２→ｌ２３→ｌ１０→ｌ
１６→ｌ１９→ｌ１１→ｌ１→ｌ２→ｌ３→ｌ６→ｌ７
の順番で検索していくとすると、ゲートＧ１の入力線で
あるｌ１は状態“Ｕ”である。論理値仮決定手段２７に
より、ｌ１＝“０”と仮決定する（ステップＡ７）。

【０１１２】次に再び含意操作を行うために、Ｘ（Ｄo
n't Ｃare）状態設定手段２２により論理状態“Ｕ”で
あるｌ１、ｌ２、ｌ３、ｌ７、ｌ１１の論理状態を
“Ｘ”に初期化する。なお、仮決定する毎に仮決定レベ
ル（dlevel）を「１」だけ増加し、現在の処理が何回の
仮決定（Ｄecision）の下になされているかを仮決定状
態記憶部３２に記憶しておく。

【０１１３】上記した、仮決定と含意操作を繰り返し、
ｌ１＝“０”→ｌ２＝“０”→ｌ１１＝“０”と仮決定
することにより、処理終了判定手段２５により全ての論
理状態が推定されたと判定され、入力端子の論理状態ｌ
１＝“０”、ｌ２＝“０”、ｌ３＝“１”、ｌ６＝
“１”、ｌ７＝“Ｘ”が出力装置４に出力される（ステ
ップＡ６およびＡ８）。

【０１１４】以下、図５に示した決定木構造（Ｄecisio
n Ｔree）に示したように、仮決定と含意操作およびバ
ックトラックを繰り返してｌ２２＝“０”、ｌ２３＝
“０”を満たす入力パターンを全て求めることができ
る。４箇所の線に対して、“０”および“１”の両方の
仮決定を計８回行うことにより、出力端子の論理状態を
満足する５種類全ての入力ベクタを求めることができ
る。

【０１１５】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。

【０１１６】図７を参照すると、本発明の第２の実施の
形態は、データ処理装置５が、図１に示した前記第１の
実施の形態におけるデータ処理装置２の構成の第１の含
意操作手段２２の代わりに、第２の含意操作手段５１を
有する点と、Ｕ（Ｕnknown）状態検索手段５２を有する
点と、前記第１の実施の形態における論理値仮決定手段
２７（図２の流れ図のステップＡ７参照）からＸ（Ｄo
n't Ｃare）状態設定手段２２（図２の流れ図のステッ
プＡ３参照）に至る処理フローが、本発明の第２の実施
の形態においては、論理値仮決定手段２７（図８のステ
ップＢ３参照）から第２の含意操作手段５１（図８のス
テップＢ１参照）に至る点で異なる。

【０１１７】第２の含意操作手段５１は、論理回路構成
記憶部３１に記憶している論理回路構成、および論理状
態記憶部３３に記憶している各線の論理状態を参照し
て、ゲートの入出力線の論理状態の推定を行う。論理状
態の推定は、“０”、“１”、“Ｘ”を使用して行う。

【０１１８】Ｕ（Ｕnknown）状態検索手段５２は、組合
せ回路内のゲートの入出力の論理状態を調べ、論理状態
が不完全なＵnknown状態の線を１つ検索する。

【０１１９】次に、本発明の第２の実施の形態の動作を
図面を参照して詳細に説明する。図７は、本発明の第２
の実施の形態の動作を説明するための流れ図である。

【０１２０】図８において、ステップＡ１−Ａ３、Ａ
５、Ａ６、Ａ８−Ａ１１で示される第２の実施の形態に
おける、初期設定手段２１、論理矛盾判定手段２４、処
理終了判定手段２５、バックトラック手段２６、論理値
仮決定手段２７の動作は、第１の実施の形態の各手段２
１、２４、２５、２６および２７の動作と同一であるた
め、その説明は省略する。

【０１２１】前記第１の実施の形態では、状態“Ｘ”を
含意操作に効率的に導入するため、含意操作を行なう前
に必ずＸ（Ｄon't Ｃare）状態設定手段２２において状
態“０”および“１”と推定されていない線の状態を
“Ｘ”に設定していた。

【０１２２】これは、第１の含意操作では不定状態を状
態“Ｕ”として推定しているため、次に含意操作する際
に“Ｕ”を“Ｘ”に初期化する必要があるためであっ
た。

【０１２３】本発明の第２の実施の形態においては、第
２の含意操作手段５１では、不定状態を示す“Ｕ”を使
用せずに含意操作を行う（ステップＢ１）。

【０１２４】２入力ＮＡＮＤゲートの場合の含意操作例
を図９に示す。図９（Ａ）を参照して、出力線の含意操
作について説明する。

【０１２５】ＮＡＮＤゲートの場合は入力線に状態
“０”が１つでも存在すれば、出力線は状態“１”とし
て推定される。全入力線の状態が“１”であれば、出力
線は状態“０”と推定される。

【０１２６】次に図９（Ｂ）を参照して、入力線の含意
操作について説明する。

【０１２７】出力線の状態が“０”であれば、全入力線
の状態は“０”と推定される。出力線の状態が“１”か
つ入力線の１つが状態“１”の場合は、残った１つの入
力線の状態は“０”と推定される。第１の実施の形態に
おける第１の含意操作手段２３との違いは、不定状態を
表す状態“Ｕ”を使用していない点である。

【０１２８】図８を参照して、ステップＡ６において、
全線の論理状態推定が終了していないと判定した場合
に、Ｕ（Ｕnknown）状態検索手段５２において、組合せ
回路内のゲートの入出力の論理状態を調べ、論理状態が
不完全なＵnknown状態の線を１つ検索する（ステップＢ
２）。

【０１２９】これは、本発明の第２の実施の形態におい
ては、第２の含意操作手段５１では、不定状態“Ｕ”を
使用しないため、論理値仮決定手段２７の処理の前にＵ
（Ｕnknown）状態検索手段５２において、不定状態
“Ｕ”の線を検索する必要があるためである。ただし、
Ｕ（Ｕnknown）状態検索手段５２では、全ての状態
“Ｕ”の線を検索するのではなく、１つだけ検索するこ
とで、検索時間を少なくすることができる。当然なが
ら、検索する不定状態“Ｕ”の数は、論理値仮決定手段
２７の処理には本質的な影響を与えない。

【０１３０】次に、論理値仮決定手段２７において、ス
テップＢ２で検出したＵnknown線に対して“０”と仮決
定を行ない（ステップＢ３）、第２の含意操作手段５１
における含意操作の処理を行う。

【０１３１】また、ステップＡ１１において、未処理の
仮決定線に対して“１”と仮決定した後、第２の含意操
作手段５１における含意操作の処理を行う。

【０１３２】次に、本発明の第２の実施の形態の作用効
果について説明する。

【０１３３】本発明の第２の実施の形態においてＵ（Ｕ
nknown）状態検索手段５２を付け加えることにより、含
意操作に“Ｕ”を使用する必要がなくなったため、含意
操作のアルゴリズムが簡素化され、計算処理速度が向上
する。

【０１３４】本発明の第２の実施の形態においては、前
記第１の実施の形態のように、含意操作の前に状態を
“Ｘ”に初期化する必要がないため、計算速度が向上す
る。

【０１３５】次に、本発明の第２の実施の形態を具体例
を以て例示すべく、本発明の一実施例について、ＩＳＣ
ＡＳ”８５ベンチマーク回路Ｃ１７の回路図（図６参
照）および図７、図８、図９を参照して詳細に説明す
る。

【０１３６】ＩＳＣＡＳ”８５ベンチマーク回路Ｃ１７
出力端子の論理状態として、ｌ２２＝“０”、ｌ２３＝
“０”を満たすような入力ベクタを推定する。

【０１３７】入力装置１により、ＩＳＣＡＳ”８５ Ｃ
１７の出力端子の論理状態がｌ２２＝“０”、ｌ２３＝
“０”と入力されると、dlevelが０に初期化され、初期
設定手段２１およびＸ（Ｄon't Ｃare）状態設定手段に
より、出力端子ｌ２２、ｌ２３の論理状態が両者とも
“０”に出力端子以外の線の状態が“Ｘ”と設定される
（ステップＡ１およびＡ２およびＡ３）。

【０１３８】第２の含意操作手段５１において、全ての
ゲートに対して含意操作を行うと、ｌ２２、ｌ２３に接
続されているゲートＧ５、Ｇa６の出力線の論理状態か
らｌ１０＝“１”、ｌ１６＝“１”、ｌ１９＝“１”と
推定できる。その他の線の論理状態は“Ｘ”のままであ
る（ステップＢ１）。

【０１３９】論理矛盾判定手段２４において矛盾が生じ
ていないと判定され（ステップＡ５）、処理終了判定手
段２５において推定処理が終了していないと判定される
と（ステップＡ６）、Ｕ（Ｕnknown）状態検索手段５２
において不定状態の線を検索する。

【０１４０】出力側から、ｌ２２→ｌ２３→ｌ１０→ｌ
１６→ｌ１９→ｌ１１→ｌ１→ｌ２→ｌ３→ｌ６→ｌ７
の順番で検索していくとすると、ゲートＧ１の入力線の
論理状態が不完全であるため、ｌ１を選択する（ステッ
プＢ２）。論理値仮決定手段２７により、ｌ１＝“０”
と仮決定する（ステップＢ３）。

【０１４１】以上述べた、仮決定と含意操作を繰り返
し、ｌ１＝“０”→ｌ２＝“０”→ｌ１１＝“０”と仮
決定することにより、処理終了判定手段２５により全て
の論理状態が推定されたと判定され、入力端子の論理状
態ｌ１＝“０”、ｌ２＝“０”、ｌ３＝“１”、ｌ６＝
“１”、ｌ７＝“Ｘ”が出力装置４に出力される（ステ
ップＡ６およびＡ８）。

【０１４２】次に計算時間について説明する。

【０１４３】本発明をＣ６２８８に適用した場合、逆論
理展開に必要な計算時間は、出力端子の状態に依存す
る。具体例として、ＩＳＣＡＳ”８５ベンチマーク回路
Ｃ６２８８は１６ｂｉｔ乗算器回路に逆論理展開を適用
する場合を考える。

【０１４４】前述したように、Ｃ６２８８の一部のＢＤ
Ｄを作成した例はあるが、完全なＢＤＤを作成した例は
報告されていない。すなわちＢＤＤを利用した逆論理展
開方式の場合は、Ｃ６２８８に対して適用することはで
きないことを意味する。

【０１４５】本発明の第２の実施の形態を、Ｃ６２８８
に適用した場合、逆論理展開の入力となる３２個のある
出力端子の状態が全て“０”の時、逆論理展開が終了す
るまでの計算時間は２秒程度である。

【０１４６】出力端子の最下位の１ｂｉｔの論理状態を
“１”それ以外の３１ｂｉｔの論理状態を“０”とした
場合、逆論理展開が終了するまでの計算時間は６時間程
度であった。その他、いくつかの出力端子状態を入力し
て逆論理展開を試みたが、どの結果も１０時間以内に得
られている。なお、計算は汎用ワークステーション（Ｎ
ＥＤ４８００／３６０ＳＸ）上にて行った。

【０１４７】なお、上記本発明の第１および第２の実施
の形態では、出力端子の論理状態を満足するような入力
ベクタを全て求めたが、出力端子だけでなく論理回路内
部の一部の線の論理状態を与えて、その論理状態を満足
するような入力ベクタおよび出力ベクタを求めることに
も利用できる。

【０１４８】また、上記本発明の第１および第２の実施
の形態では、論理状態として、“０”、“１”、
“Ｕ”、“Ｘ”を使用したが、より多くの論理状態を使
用した場合にも適用することができる。

【０１４９】また上記した本発明の第１および第２の実
施の形態における第１の含意操作および第２の含意操作
において、含意操作の処理は、変化がなくなるまで全ゲ
ートに対してスキャンしながら行ってもよいし、イベン
トドリブン方式により変化があった線につながるゲート
に対してのみチェックするようにしてもよい。一般に後
者のイベントドリブン方式が高速に処理できる。

【０１５０】

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。

【０１５１】本発明の第１の効果は、仮決定の回数、す
なわち、バックトラックの回数を減少する、ということ
である。その結果、逆論理展開の計算速度を向上する。

【０１５２】その理由は、本発明においては、“０”と
“１”の両方の論理状態を意味する“Ｘ（Ｄon't Ｃar
e）”を使用して、含意操作を処理する、ためである。

【０１５３】本発明の第２の効果は、より少ない出力デ
ータ量によって、出力端子を満足する全入力ベクタを表
現することができる、ということである。その結果、計
算結果出力速度が向上し、出力結果を保存する記憶装置
などの計算機資源を削減することもできる。

【０１５４】その理由は、本発明においては、“０”と
“１”の両方の論理状態を意味する“Ｘ（Ｄon't Ｃar
e）”を使用して、含意操作を処理するため、出力結果
にも“Ｘ”が含まれる、からである。

【０１５５】本発明の第３の効果は、第１の含意操作に
おいて、状態“Ｘ”を推定して、“Ｘ”を伝搬する必要
がない、ということである。その結果、バックトラック
法に単純に“Ｘ（Ｄon't Ｃare）”を導入する場合と比
較すると、含意操作のアルゴリズムが簡素化し、計算速
度が向上する。

【０１５６】その理由は、本発明においては、第１の含
意操作手段における処理の前にＸ（Ｄon't Ｃare）状態
設定手段により、論理状態が“０”あるいは“１”と推
定されていない線の状態を“Ｘ”に初期化するためであ
る。

【０１５７】本発明の第４の効果は、第２の含意操作
は、Ｘ（Ｄon't Ｃare）状態設定手段を用いて不定状態
“Ｕ”を“Ｘ”に初期化する必要がない、ということで
ある。その結果、含意操作のアルゴリズムを簡素化し、
逆論理展開の計算速度が向上する。

【０１５８】その理由は、本発明においては、不定状態
“Ｕ”の線に対する論理値仮決定手段の処理の前にＵ
（Ｕnknown）状態検索手段を設けることにより、第２の
含意操作で不定状態“Ｕ”を使用することを不要とした
ためである。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の構成を示すブロッ
ク図である。

【図２】本発明の第１の実施の形態の動作を説明するた
めのフローチャートである。

【図３】本発明の第１の実施の形態の動作例を説明する
ための図である。

【図４】本発明の第１の実施の形態の比較例を説明する
ための図である。

【図５】本発明の第１の実施の形態における決定木を示
す図である。

【図６】本発明の第１、第２の実施の形態、及び従来方
式を説明する回路図である。

【図７】本発明の第２の実施の形態の構成を示すブロッ
ク図である。

【図８】本発明の第２の実施の形態の動作を説明するた
めのフローチャートである。

【図９】本発明の第２の実施の形態の動作例を説明する
ための図である。

【図１０】従来技術の構成例を示すブロック図である。

【図１１】従来技術の動作を説明するためのフローチャ
ートである。

【図１２】従来技術を説明するための図である。

【図１３】従来技術の動作を説明するための図であり、
決定木を示す図である。

【符号の説明】

１ 入力装置 ２ データ処理装置 ３ 記憶装置 ４ 出力装置 ２１ 初期設定手段 ２２ Ｘ（Ｄon't Ｃare；ドントケア）状態設定手段 ２３ 第１の含意操作手段 ２４ 論理矛盾判定手段 ２５ 処理終了判定手段 ２６ バックトラック手段 ２７ 論理値仮決定手段 ３１ 論理回路構成記憶部 ３２ 仮決定状態記憶部 ３３ 論理状態記憶部 ５１ 第２の含意操作手段 ５２ Ｕ（Ｕnknown）状態検索手段 ６１ Ｕ（Ｕnknown）状態検索手段 ６２ 第３の含意操作手段

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】含意操作の前処理として、初期状態として
   “０”および“１”以外の論理状態にある線の状態を
   “Ｘ（Ｄon't Ｃare；ドントケア）”に初期化するドン
   トケア設定手段と、 含意操作に論理状態“０”、“１”および不定状態を表
   す“Ｕ（Ｕnknown；アンノウン）”に加えて“０”と
   “１”のどちらでも回路内の論理状態を満足することを
   表す“Ｘ（Ｄon't Ｃare）”を使用する第１の含意操作
   手段と、を含むことを特徴とする逆論理展開方式。
2. 【請求項２】不定状態の線に対する論理状態の仮決定
   と、論理状態を一意に推定する含意操作と、を繰り返し
   て既設定の出力論理状態を満足する全ての入力論理状態
   を求める組合せ回路における逆論理展開方式であって、含意操作の前処理として初期状態として“０”および
   “１”以外の論理状態にある線の状態を“Ｘ(Ｄon'tＣa
   re; ドントケア)”に初期化するドントケア設定手段
   と、 含意操作に論理状態“０”、“１”および不定状態を表
   す“Ｕ(Ｕnknown;アンノウン)”に加えて“０”と
   “１”のどちらでも回路内の論理状態を満足することを
   表す“Ｘ(Ｄon'tＣare; ドントケア)”を使用する第１
   の含意操作手段と、を含むことを特徴とする逆論理展開
   方式 。
3. 【請求項３】請求項２記載の逆論理展開方式において、
   前記第１の含意操作手段の代わりに、含意操作において
   論理状態“０”、“１”および“Ｘ(Ｄon'tＣare; ドン
   トケア)”を使用し、“Ｕ(Ｕnknown;アンノウン)”を使
   用しない第２の含意操作手段と、 論理回路内のゲートの入出力線の論理状態を調べ、論理
   状態の仮決定の対象となる不完全な論理状態である線を
   検索する不定状態検索手段と、 を含むことを特徴とする逆論理展開方式。
4. 【請求項４】不定状態の線に対する論理状態の仮決定
   と、論理状態を一意に推定する含意操作と、を繰り返し
   て既設定の出力論理状態を満足する全ての入力論理状態
   を求める組合せ回路における逆論理展開方法であって、論理状態記憶手段から線の論理状態を取り出し、 不定状
   態“Ｕ(Ｕnknown;アンノウン)”にある線の論理状態を
   “Ｘ(Ｄon'tＣare;ドントケア)”に初期化して前記論理
   状態記憶手段に記憶し、前記論理状態記憶手段に記憶さ
   れた線の論理状態“０”、“１”、“Ｕ(Ｕnknown)”お
   よび“Ｘ(Ｄon'tＣare)”を使用して第１の含意操作を
   行う、ことを特徴とする逆論理展開方法。
5. 【請求項５】請求項４記載の逆論理展開方法において、 前記第１の含意操作の代わりに 、論理状態記憶手段に記憶された論理状態から論理状態の
   仮決定の対象となる 不定状態“Ｕ(Ｕnknown;アンノウ
   ン)”の線を検索し、検索された前記不定状態の線に対して論理値の仮決定を
   行い、その結果を前記論理状態記憶手段に記憶し、 前記論理状態記憶手段に記憶されたゲートの入出力線の
   論理状態“０”、“１”および“Ｘ(Don't Care)”を使
   用し、“Ｕ(Ｕnknown;アンノウン)”を使用せずに含意
   操作を行う、ことを特徴とする逆論理展開方法。
6. 【請求項６】不定状態の線に対する論理状態の仮決定
   と、論理状態を一意に推定する含意操作と、を繰り返し
   て既設定の出力論理状態を満足する全ての入力論理状態
   を求める組合せ回路における逆論理展開方法であって、論理状態記憶手段に記憶された 論理回路の出力端子の論
   理状態を初期設定すると共に、仮決定状態記憶手段に記
   憶された仮決定の回数を表す仮決定レベルを初期化し、論理 状態“０”、“1”、“Ｕ(Ｕnknown;アンノウ
   ン)”、“Ｘ(Ｄon'tＣare;ドントケア)”を使用して含
   意処理を行い、前記論理状態記憶手段に記録された 前記含意処理の結果
   から各線の論理状態の矛盾が検出されない場合に、全線
   の論理状態が“０”または“１”に推定されたか否かを
   判定し、不定状態“Ｕ”の線の存在する場合には、不定
   状態“Ｕ”の線の中から少なくとも１つを選択して
   “０”と仮決定を行い、前記仮決定状態記憶手段に記憶
   された仮決定の回数を表す仮決定レベルを更新した後、
   前記含意処理を行い、前記 仮決定処理が終了していない場合には、バックトラ
   ック処理を行い検索した仮決定線の状態を状態“１”に
   仮決定して、前記含意処理を行う、ことを特徴とする逆
   論理展開方法。
7. 【請求項７】不定状態の線に対する論理状態の仮決定
   と、論理状態を一意に推定する含意操作と、を繰り返し
   て既設定の出力論理状態を満足する全ての入力論理状態
   を求める組合せ回路における逆論理展開方法において、論理回路の出力端子の論理状態を初期設定し、仮決定の
   回数を表す仮決定レベルを初期化する初期設定手段と 、論理状態“０”、“１”、“Ｕ(Ｕnknown;アンノウ
   ン)”、“Ｘ(Ｄon'tＣare;ドントケア)”を使用して含
   意処理を行う第１の含意操作手段と 、前記第１の含意操作手段の処理において各線の論理状態
   の矛盾を検出する論理矛盾判断手段と 、全線の論理状態が“０”または“１”に推定されたか否
   かを判定する処理終了判定手段と 、不定状態“Ｕ”の線が存在する場合には、不定状態
   “Ｕ”の線の中から少なくとも１つを選択して“０”と
   仮決定を行い、前記仮決定状態記憶手段に記憶された仮
   決定の回数を表す仮決定レベルを更新する論理値仮決定
   手段と 、仮決定処理が終了していない場合にバックトラック処理
   を行うバックトラック手段と 、を含むことを特徴とする逆論理展開方式。