KR19990023953A - 테스트용이화 설계방법과 장치, 정보기억매체 및 집적회로장치 - Google Patents

Abstract

본 발명의 테스터용이화 설계방법은 필수요소로 예비설계된 집적회로장치내의 스캔경로를 형성한다. 이러한 설계방법에 따르면, 스캔경로로서 유용할 수 있는 다수의 유용경로는 집적회로의 다수의 배선들로부터 추출되며; 점유면적은 멀티플렉서를 사용하여 스캔경로를 형성하는 경우와 레지스터를 스캔소자에 의하여 치환되는 경우 모두를 위한 다수의 유용경로 각각을 위하여 개별적으로 산출되며; 각각의 경우에, 점유면적이 작은 스캔경로가 선택되어 형성된다.

스캔경로를 형성하기 위한 이러한 2가지 방법은 집적회로의 각각의 부분을 위하여 선택되므로써, 스캔경로를 집적회로내에서 가장 적은 점유면적으로 형성되도록 한다.

Description

테스트용이화 설계방법과 장치, 정보기억매체 및 집적회로장치

본 발명은 설계된 집적회로장치의 테스터용이성을 향상시키기 위한 테스트용이화 설계방법에 관한 것이며, 특히, 집적회로장치내에 스캔경로를 형성하는 테스트용이화 설계방법에 관한 것이다.

최근 몇 년동안에, 레지스터와 멀티플렉서와 같은 각종의 회로요소를 미세하게 집적하는 기술이 개발되었으며, LSI(Large Scale Integrated Circuits) 및 MMIC(Micro Monolithic Integrated Circuits)는 집적회로장치로 실용화되었다.

이러한 집적회로장치는 레지스터와 멀티플렉서와 같은 다수의 회로요소가 서로 배선된 구조를 하고 있다. 이러한 다수의 회로요소의 테스트방법중의 하나는 스캔테스트이다.

스캔테스트를 실행하는 집적회로장치에는 스캔테스터용 신호경로인 스캔경로가 내부에 사전에 형성된다. 이러한 스캔경로는 다수의 회로요소에 테스트신호를 입력하고 다수의 회로요소로부터 출력신호를 취득할 수 있어야 한다.

집적회로장치의 설계시, 레지스터 트랜스퍼 레벨의 순서회로는 게이트레벨 순서집적회로장치로 전환된다. 게이트레벨에서, 집적회로장치의 필수요소인 FF (flip-flops)는 스캔경로를 형성하기 위하여 스캔플립-플롭에 의하여 치환된다. 집적회로장치의 내부에 위치한 다수의 스캔플립-플롭은, 스캔테스트의 실행동안에 쉬프트레지스터로서 기능하도록, 접속되어 있다. 이러한 방식으로 접속된 스캔테스트신호경로는 스캔경로라 칭한다. 이러한 스캔경로들중에, 팬인(fan-in)측에 가장 근접하게 위치하는 플립-플롭의 테이타입력단자는 스캔인으로 호칭하는 스캔테스터용 외부입력단자에 접속된다. 팬아웃(fan-out)측에 가장 근접하게 위치하는 플립-플롭의 테이타출력단자는 스캔아웃으로 호칭하는 스캔테스터용 외부출력단자에 접속된다.

스캔테스트의 실행시에 집적회로장치의 작동모드인 테스트모드하에서, 모든 플립-플롭은 쉬프트레지스터로서 기능하게 된다. 따라서, 테스터용 데이터는 스캔인으로부터 출력되어 플립-플롭에 설정될 수 있고, 플립-플롭에 유지되는 테스트결과는 스캔아웃으로부터 출력되어 관측될 수 있다. 따라서, 순서회로의 테스트문제는 조합회로의 테스트문제로 단순화할 수 있다.

이후에는 종래의 집적회로장치의 테스트용이화 설계방법에 대하여 도 1 내지 도 3을 참조하여 설명할 것이다.

우선, 레지스터 트랜지퍼 레벨회로(1)를 위한 예비설계를 행한다. 도 1에서 보는 바와 같이, 회로(1)은 이의 필수회로요소로서 3개의 2-비트레지스터(2 내지 4) 및 3개의 멀티플렉서(5 내지 7)를 갖는다.

레지스터(2)는 제1 멀티플렉서(5) 및 제2 멀티플렉서(6)에 의하여 순서대로 레지스터(3)에 접속되어 있고, 레지스터(3)은 제3 멀티플렉서(7)에 의하여 레지스터(4)에 접속되어 있다.

도 1에서, R1-R3은 블록(2-4)가 레지스터임을 나타내고, M1-M3은 블록(5-7)이 멀티플렉서임을 나타내며, C1-C3은 처리데이터를 나타내고, Cm1-Cm3은 제어신호를 나타낸다.

종래의 집적회로장치의 제1 테스트용이화 설계방법에서, 상술한 필수요소를 사용하여 예비회로(1)의 설계를 하는 경우에, 도 2에서 보여주는 바와 같이, 스캔경로는 회로(1)의 레지스터(2-4)를 스캔플립-플롭에 의하여 치환하여 형성된다. 도 2에서도, R(1), R(0)은 블록(2-4)가 레지스터임을 나타내고, TEST는 스캔테스트용 제어신호를 나타낸다.

좀 더 구체적으로 설명하기 위하여, 도 3에서 보여주는 바와 같이, 예비설계된 회로(1)에 스캔경로를 형성하여 회로(11)를 완성할 경우, 레지스터(2-4)는 스캔플립-플롭(12-14)로 치환되며, 스캔아웃용 멀티플렉서(15)는 추가요소로서 최종 스캔플립-플롭에 접속된다.

멀티플렉서(15)는 현존하는 외부출력단자가 스캔아웃단자로서 유용하는 경우에만 필요로 한다. 따라서, 새롭게 스캔아웃단자를 제공할 경우, 멀티플렉서(15)는 생략될 수 있다.

스캔플립-플롭(12-14)은 필수요소인 레지스터의 바로 직전에 멀티플렉서를 추가요소로서 삽입하는 구조에 상응한다.

그러나, 스캔플립-플롭의 요소내부가 회로요소로서 최적화되면 레지스터(2-4)바로 직전에 멀티플렉서를 단순히 추가하는 경우보다 적은 면적을 차지한다.

도 3에서도, R1, R2,…은 레지스터임을 나타내고, M1, M2,…은 멀티플렉서임을 나타내며, C1, C2,…은 처리데이터를 나타내고, Cm1, Cm2,…은 제어신호를 나타낸다. 또한, TEST는 스캔테스트용 제어신호를 나타내며, SCAN-IN (0), (1)은 스캔테스트내에서 회로(1)에 공급되는 테스트신호를 나타내고, SCAN-OUT (0), (1)은 스캔테스트내에서 출력되는 테스트신호를 나타낸다.

상술한 바에 따라 형성된 회로(11)에서, 스캔플립-플롭(12-14)의 작동모드는 통상모드와 테스트모드로 전환될 수 있다. 테스트모드의 설정하에서, 스캔테스트를 테스트신호를 스캔경로에 전송하면서 실행할 수 있다.

상술한 테스트용이화 설계방법에서, 회로(1)의 모든 레지스터(2-4)는 스캔플립-플롭(12-14)로 단순히 대체된다.

그러나, 스캔경로를 형성하는 것과 관련하여 면적오버헤드를 감소시키기 위하여 원래 설계회로장치내에 본질적으로 존재하는 배선을 유용할 수 있는가는 문헌(H-SCAN: A High-Level Alternative to Full Scan Testing with Reduced Area and Test Application Overheads: 14th VLSI Test Symposium 1996, IEEE, pp.74-80)에 개시되어 있다.

이러한 테스트용이화 설계방법은 종래의 제2 실시양태로서 하기에서 설명할 것이다. 상술한 종래의 제1 실시양태의 경우와 상응하는 부분은 동일한 도면부호로 나타내었으며, 반복되는 설명은 생략하였다.

스캔경로는 회로(1)의 레지스터(2-4)를 상술한 스캔플립-플롭(12-14)에 의하여 치환되어 형성되지만, 이러한 스캔플롭-플립(12-14)은 레지스터(2-4)바로 직전에 멀티플렉스를 삽입한 구성에 상응한다

다른 말로 말하면, 전단부에 삽입된 멀티플렉스(5-7)를 갖는 레지스터(3 및 4)의 일부분은 멀티플렉스(5-7)의 제어하에 스캔경로를 형성할 수 있다.

종래의 제2 실시양태인 테스트용이화 설계방법에서, 도 4에서 보여주는 바와 같이, 예비설계된 집적회로장치에서 필수요소인 레지스터(21)의 전단부에서 필수요소로서 멀티플렉스(22)가 존재하는 경우에, 이 부분의 배선은 스캔경로로서 작용하는 유용경로로서 추출되고, 입력조건에 따라서, 도 5에서 보여주는 바와 같이 다양한 논리게이트(23-26)는 추가요소인 제어소자로서 멀티플렉서(22)의 제어단자에 접속된다.

예비설계된 회로(1)의 배선을 이용하여 상술한 하와 같이 스캔경로를 형성할 경우에, 이러한 스캔경로에 접속되지 않은 고립된 레지스터가 발생할 수도 있다.

이러한 이유 때문에, 필수요소인 레지스터(27과 28)중의 하나가, 도 6에서 보여주는 바와 같이, 종래의 제2 실시양태에 따른 테이트용이화 설계방법에서 스캔경로에 접속되지 않은 경우에, 멀티플렉서(29)는 레지스터(27과 28)사이에 추가요소로서 삽입되어 도 7에서 보여주는 바와 같이 스캔경로를 형성한다. 도면에서 C1으로 나타낸 요소는 잠정적인 회로요소이다.

상술한 테이트용이화 설계방법을 상술한 회로(1)에 적용하여 회로(31)를 형성할 경우에, 도 8에서 보여주는 바와 같이, 필수요소인 레지스터(2-4)의 배선 또는 멀티플렉서(5-7)의 배선을 이용하여 스캔경로를 형성할 수 있다.

상술한 바와 같이 스캔경로를 형성한 회로(31)에서, 멀티플렉서(32)를 제1 레지스터(2)의 전단부에 추가요소로서 삽입하면, 멀티플렉서는 전단부에서 존재하지 않게 된다. 인버터(33) 및 논리게이트(34와 35)로 구성된 제어단자는 제2 레지스터(3)의 전단부에 위치한 필수요소인 멀티플렉서(5와 6)의 제어단자에 추가요소로서 접속된다.

이와 유사하게, 인버터(36) 및 논리게이트(37)로 구성된 제어소자는 제3 레지스터(4)의 전단부에 위치한 필수요소인 멀티플렉서(7)의 제어단자에 추가요소로서 접속된다. 스캔아웃을 위한 멀티플렉서(15)는 제3 레지스터(4)의 후단부에서 추가요소로서 접속된다.

상술한 종래의 제2 실시양태에 따른 테스트용이화 설계방법에서, 스캔경로가 형성된 회로(31)에 의하여 점유하고 있는 면적을 축소시키기 위하여 예비설계된 회로(1)의 필수요소(2-7)의 배선을 유용하여 스캔경로를 형성한다.

그러나, 종래의 제2 실시양태의 테스트용이화 설계방법을 이용하여 설계된 회로(31)의 점유면적은 종래의 제1 실시양태의 테스트용이화 설계방법을 이용하여 설계된 회로(31)의 것보다 더 커질 수 있다.

예를 들면, 만일 레지스터를 스캔플립-플롭에 의하여 치환된 경우의 회로면적의 증가량, 즉 면적오버헤드가 2이고, 스캔아웃으로 사용된 멀티플렉서(15)의 추가로부터 얻어진 회로면적이 4일 경우, 회로(1)의 레지스터(2-4)가 2-비트구조를 이루는 경우에 대한 종래의 제1 실시양태에 따른 테스트용이화 설계방법에 근거하여 회로(1)로부터 회로(11)를 설계한 경우의 면적오버헤드는 다음식으로 구해진다:

(2 x 3) x 2 + (4 x 2) = 20.

반면에, 만일 추가요소인 제어소자의 회로면적이 인버터(33과 36)의 각각에 대하여 1이고, AND게이트(34와 37)의 각각에 대하여 2이며, OR게이트(35)에 대하여 2인 경우에, 종래의 제2 실시양태에 따른 테스트용이화 설계방법에 근거하여 회로(1)로부터 회로(31)를 설계한 경우의 면적오버헤드는 다음식으로 구해진다:

(4 x 4) + (2 x 1) + (2 x 2) + (1 x 2) = 24.

비록 상술한 실시예에서 종래의 제1 실시양태에 따른 테스트용이화 설계방법에 근거하여 설계한 경우의 면적오버헤드는 종래의 제2 실시양태에 따른 테스트용이화 설계방법에 근거하여 설계한 경우보다 작지만, 만일, 예를 들어 상술한 2-비트구조의 부분이 1-비트구조로 이루어질 경우에는, 종래의 제2 실시양태에 따른 테스트용이화 설계방법에 근거하여 설계한 경우의 면적오버헤드는 종래의 제1 실시양태에 따른 테스트용이화 설계방법에 근거하여 설계한 경우보다 작어진다.

필수적으로, 회로면적내에서 면적오버헤드의 양을 최소화하는 테이트용이화 설계방법은 예비설계된 회로의 구조에 따라 변할 것이므로, 최적화된 테이트용이화 설계방법을 사용하여 일관되게 설계하는 것은 어려운 일이다.

상술한 종래의 테스트용이화 설계방법의 2가지 양태를 사용하여 회로(11과 31)를 설계하고, 면적오버헤드를 비교한 다음, 최적방법을 선택하여, 이러한 선택방법에 의하여 회로를 설계하는 것이 가능할 수도 있지만, 이 경우도 이러한 회로면적오버헤드가 최소화되어지는 것을 보장하지 못한다.

도 1은 종래의 제1 실시예에 의하여 예비적으로 설계된 집적회로의 요부를 보여주는 블록도이고;

도 2a 및 2b는 스캔소자인 스캔플리-플롭의 내부구조를 보여주는 회로도이며;

도 3은 종래의 제1 실시예의 집적회로의 요부를 보여주는 블록도이고;

도 4는 종래의 제2 실시예에서 필수요소인 레지스터의 전단부에서 필수요소인 멀티플렉서가 접속되는 상태를 보여주는 블록도이며;

도 5는 멀티플렉서에 추가요소로서 제어소자인 각종의 논리게이트를 접속한 상태를 보여주는 블록도이고;

도 6은 레지스터가 스캔경로에 접속되지 않은 상태를 보여주는 블록도이며;

도 7은 고립된 레지스터가 멀티플렉서에 의하여 스캔소자에 접속된 상태를 보여주는 블록도이고;

도 8은 종래의 제2 실시예의 집적회로의 요부를 보여주는 블록도이며;

도 9는 본 발명의 제1 실시양태에 따른 테스트용이화 설계방법의 처리순서를 보여주는 플로챠트이고;

도 10은 본 발명의 제1 실시양태에 따른 회로설계장치의 논리적 구조를 보여주는 모식도이며;

도 11은 회로설계장치로서 기능하는 데이터처리시스템의 물리적 구조를 보여주는 모식도이고;

도 12는 호스트컴퓨터의 물리적 구조를 보여주는 모식도이며;

도 13은 본 발명의 제1 실시양태에 따른 집적회로의 요부를 보여주는 블록도이고;

도 14는 본 발명의 테스트용이화 설계방법의 한 변형예로서 처리순서를 보여주는 플로챠트이다.

도면의 주요부분에 대한 부호의 설명

2 - 4 : 회로의 필수요소인 레지스터

5 - 7 : 회로의 필수요소인 멀티플렉서

12, 13 : 스캔소자인 스캔플립-플롭

15 : 추가요소인 멀티플렉서

37 : 추가요소로서 제어소자인 앤드게이트

40 : 집적회로장치 61 : 데이터입력수단인 회로입력부

62 : 데이터기억수단인 회로요소라이브러리

64 : 경로추출수단인 경로추출부

65 : 제1 및 제2 산출수단이거나 경로선택수단에 상당하는 선택처리부

66 : 경로형성수단의 일부에 상당하는 경로결정부

67 : 경로형성수단의 일부에 상당하는 경로삽입부

68 : 경로형성수단의 일부에 상당하는 제어소자삽입부

71 : 집적회로장치 101 : 컴퓨터인 CPU

103 : 정보기억매체인 ROM 104 : 정보기억매체인 RAM

105 : 정보기억매체인 HDD 106 : 정보기억매체인 FD

108 : 정보기억매체인 CD-ROM 113 : 정보기억매체인 대용량기억장치

본 발명의 제1 목적은 회로의 점유면적에서 면적오버헤드를 회소화할 수 있는 테스트용이화 설계방법 및 장치를 제공하는 것이다. 본 발명의 다른 목적은 컴퓨터가 본 발명의 회로설계장치와 같이 기능을 하도록 프로그램이 저장된 정보기억매체를 제공하는 것이다. 본 발명의 또 다른 목적은 본 발명의 테스트용이화 설계방법에 근거하여 설계된 집적회로를 제공하는 것이다.

본 발명에 적용되는 종래의 테스트용이화 설계방법에서, 스캔테스트용 신호경로인 스캔경로를 형성하는 회로가 설계된다.

상술한 테스트용이화 설계방법에 적용되는 제1 발명에서, 스캔경로로 이용될 수 있는 경로는 예비설계된 레지스터 트레스퍼 레벨회로내에 특정한 회로요소를 접속시키는 다수의 배선들로부터 유용경로로서 추출된다.

이어서, 멀티플렉서를 포함하는 각각의 유용경로에 대한 멀티플렉서의 제어단자에 제어소자를 접속하여 스캔경로의 제1 후보를 형성하는 경우에 점유면적은 개별적으로 산출되며, 다수의 유용경로의 레지스터 각각을 스캔요소에 의하여 치환하여 스캔경로용 제2 후보를 형성하는 경우에 점유면적은 개별적으로 산출된다.

마지막으로, 다수의 유용경로의 각각에 대하여, 더 적은 점유면적을 갖는 경로는 제1 후보 및 제2 후보중에서 개별적으로 선택되고, 이러한 선택결과에 대응하여 스캔경로가 형성된다.

따라서, 본 발명의 테스트용이화 설계방법에 근거하여 설계된 회로에서, 다양한 회로요소들은 통상적인 작동에 필요한 필수요소 및 스캔테스트를 위하여 추가된 추가요소를 포함한다.

예를 들면, 추가요소의 제어소자가 필수요소의 레지스터에 순서대로 접속된필수요소의 멀티플렉서의 제어단자에 접속되어진 유용경로는 필수요소의 레지스터가 추가요소를 갖는 스캔요소에 의하여 치환된 퉁상경로와 함께 스캔경로로서 존재할 수 있다.

이러한 경우에, 스캔경로의 각 부분은 더 작은 점유면적을 갖는 유용경로 및 통상경로로부터 선택된 배선에 의하여 형성된다. 스캔경로의 형성 결과, 최소회로면적으로 회로가 설계된다. 다른 말로 하면, 가능한 가장 적은 면적으로 회로가 설계되므로서, 생산성을 개선시킬 수 있을 뿐만아니라 작고 가벼운 회로의 제작에 공헌할 수 있다.

본 발명에서 언급되는 회로는 다양한 회로요소들이 집적화되고 LSI 또는 MMIC의 형상으로 제작될 수 있는 장치이다.

회로요소들은 회로의 집적화에 필요한 요소들이며 박막기술에 의하여 LSI내에 형성되는 트랜지스터일 수 있다.

또한, 회로의 특정회로요소에 접속되는 유용경로로서 기능을 하는 배선은 레지스터를 다른 레지스터에 직접 접속되는 배선일 수 있고, 레지스터를 외부단자에 직접 접속되는 배선일 수도 있으며, 레지스터를 멀티플렉서에 의해서만 다른 레지스터에 접속되는 배선일 수 있고, 외부단자를 멀티플렉서에 의해서만 레지스터에 접속괴는 배선일 수 있다.

상술한 본 발명의 테스토용이화 설계방법에서, 제1 후보 및 제2 후보 스캔경로의 면적을 산출하기 위한 단계순서는 역으로 바뀔 수 있다.

상술한 본 발명의 테스트용이화 설계방법에서, 스캔소자는 멀티플렉서를 레지스터의 전단부에 삽입하여 전체적으로 최적화하는 구조에 의하여 구성되고, 형성된 스캔경로에 접속되지 않은 레지스터는 스캔소자로 치환하여 스캔경로에 접속되어질 수 있다.

이와 같은 경우, 고립된 레지스터를 스캔경로에 접속할 때에, 이러한 레지스터는 레지스터의 전단부에 멀티플렉서를 삽입하여 스캔경로에 접속되지 않게 하지만, 이러한 레지스터를 스캔요소로 치환한 다음, 스캔경로에 접속한다. 이러한 스캔요소는 멀티플렉서를 레지스터의 전단부에 삽입한 구조에 의하여 구성됨에 따라, 레지스터를 스캔요소에 의하여 치환하지 않고 전단부에 멀티플렉서를 삽입한 경우와 구조와 기능에서 동등하게 된다.

그러나, 1개의 소자로서 구조를 최적화하기 때문에, 레지스터의 전단부에 멀치플렉서를 삽입한 경우보다 점유면적이 더 작아지고, 따라서, 회로의 면적을 축소시킬 수 있다.

더욱이, 제2 발명을 적용한 종래의 테스트용이화 설계방법에서, 스캔경로로서 유용할 수 있는 배선들은 예비설계된 레지스터 트랜스퍼 레벨 회로의 특정회로요소를 접속하는 다수의 배선들로부터 유용경로로서 순서대로 추출되고, 이러한 유용경로는 축적되고, 축적된 다수의 유용경로는 적당하게 선택되어 순차적으로 스캔경로를 형성한다.

제2 발명을 적용한 테스트용이화 설계방법에서, 유용경로를 적당하게 선택하고 스캔경로를 순차적으로 형성하는 경우에, 스캔경로로서 선택된 유용경로의 회로요소에 접속된 배선은 유용경로의 차후선택의 후보로부터 배제된다.

따라서, 본 발명의 테스트용이화 설계방법은 스캔경로로서 사용되지 않은 유용경로가 선택후보로서 취급되는 과잉 처리과정을 제거함에 따라, 집적회로내의 스캔경로를 형성하는 설계의 효율성을 개선시킬 수 있다.

본 발명의 제1 회로설계장치는 적어도 데이터입력수단, 경로추출수단, 데이터기억수단, 제1 산출수단, 제2 산출수단 및 경로형성수단을 포함한다.

본 발명의 제1 회로설계장치에서, 예비설계된 레지스터 트랜스퍼 레벨 회로의 설계데이터가 데이터입력수단에 입력되면, 스캔경로로서 유용될 수 있는 배선들은 설계데이터가 입력되어진 회로의 특정 회로요소에 접속되는 다수의 배선들로부터 유용경로로서 경로추출수단에 의하여 각각 추출된다.

레지스터와 멀티플렉서와 같은 다양한 회로요소들 각각이 차지하는 점유면적은 데이터기억수단에 사전에 등록됨으로써, 제1 산출수단은 멀티플렉서를 포함하는 유용경로의 각각에 대하여, 멀티플렉서의 제어단자에 제어소자를 접속하여 스캔경로의 제1 후보를 형성하는 경우의 점유면적을 각각 산출하며, 제2 산출수단은 다수의 유용경로의 각각의 레지스터를 스캔소자로 치환하여 스캔경로의 제2 후보를 형성하는 경우의 점유면적을 각각 산출한다.

예를 들면, 제1 후보 및 제2 후보 모두의 점유면적을 특정한 유용경로상에서 산출할 경우에, 경로형성수단은 이러한 산출결과에 근거하여 제1 및 제2 후보로부터 점유면적이 작은 후보를 각각 선택하며, 이러한 선택결과에 상응하는 스캔경로를 형성한다.

본 발명에서 언급한 각각의 수단은 관련된 기능을 실현시킬 수 있도록 제작된 어떤 장치일 수 있다. 이러한 수단은 예를 들면, 전용하드웨어, 프로그램에 의하여 특정기능이 부여된 컴퓨터, 특정 프로그램에 의하여 컴퓨터내에서 실현되는 기능장치, 또는 이들 수단의 조합장치로 구성될 수 있다.

예를 들면, 데이터기억수단은 다양한 형태의 정보가 사전에 기억되어진 어떤 요소이거나, ROM(Read Only Memory)와 같은 정보기억매체의 기억면적일 수도 있다.

본 발명의 제2 회로설계장치는 적어도 데이터입력수단, 경로추출수단, 경로축적수단, 경로형성수단, 및 후보선택수단을 포함한다.

본 발명의 제2 회로설계장치에서, 예비설계된 레지스터 트랜스퍼 레벨 회로의 설계데이터가 데이터입력수단에 입력되면, 스캔경로로서 유용될 수 있는 배선들은 설계데이터가 입력되어진 회로의 특정 회로요소를 접속하는 다수의 배선들로부터 유용경로로서 경로추출수단에 의하여 순차적으로 추출된다.

순차적으로 추출된 다수의 유용경로는 경로축적수단에 의하여 축적되므로써, 이렇게 축적된 다수의 유용경로는 적당하게 선택되고 스캔경로는 경로형성수단에 의하여 차후에 형성된다.

이러한 방식으로 적당하게 유용경로를 선택하여 순차적으로 스캔경로를 형성하는 경우에, 스캔경로로서 선택되어진 유용경로의 회로요소에 접속된 경로는 후보선택수단에 의하여 유용경로의 차후 선택용 후보로부터 배제되므로써, 스캔경로로서 사용되지 못한 유용경로가 선택용 후보로서 취급되는 과잉 처리과정을 제거할 수 있다.

본 발명의 제1 및 제2 정보기억매체내에는 소프트웨어가 저장되어 있고, 이러한 소프트웨어는 컴퓨터를 회로설계장치로 작동하도록 하는 프로그램이다.

따라서, 컴퓨터가 본 발명의 제1 정보기억매체상에 저장된 프로그램을 판독하여 상응하는 처리과정을 수행할 경우, 예비설계된 레지스터 트랜스퍼 레벨회로의 설계데이터의 입력이 수용된다. 스캔경로로서 유용될 수 있는 배선들은 이러한 방식으로 설계데이터가 입력된 회로의 특정회로요소들을 접속한 다수의 배선들로부터 유용경로로서 각각 추출된다.

점유면적은 멀티플렉서를 포함하는 각각의 유용경로의 멀티플렉서의 제어단자에 제어소자를 접속하여 제1 후보 스캔경로를 형성하는 경우에 대하여 각각 산출되며, 다른 점유면적은 다수의 유용경로의 각각의 레지스터를 스캔요소에 의하여 치환하여 제2 후보 스캔경로를 형성하는 경우에 대하여 각각 산출된다.

예를 들면, 제1 후보 및 제2 후보 모두의 점유면적을 특정한 유용경로상에서 산출할 경우에, 이러한 산출결과에 근거하여 제1 및 제2 후보로부터 점유면적이 작은 점유면적이 각각 선택되며, 스캔경로는 이러한 선택결과에 대응하여 형성된다.

본 발명에서 언급한 정보기억매체는 컴퓨터가 다양한 처리과정을 수행할 수 있도록 사전에 프로그램을 저장한 어떤 매체일 수 있으며, 예를 들면, 컴퓨터의 일부분으로 시스템에 고정된 ROM 또는 HDD(Hard Disc Drive), 또는 컴퓨터의 일부분으로 시스템에 착탈이 가능하게 설치된 CD-ROM(Compact Disc ROM)을 포함한다.

본 발명에서 언급된 컴퓨터는 프로그램을 판독하여 상응하는 처리동작을 수행할 수 있는 특정한 장치일 수 있으며, 예를 들면, 필요시 접속되는 ROM, RAM, 및 I/F(interface)과 같은 다양한 장치가 설치된 CPU(central processing unit)에 기초한 장치를 포함할 수 있다.

컴퓨터가 본 발명의 제2 정보기억매체내에 저장된 프로그램을 판독하여 상응하는 처리동작을 수행할 경우, 예비설계된 레지스터 트랜스퍼 레벨 회로의 설계데이터의 입력이 수용된다. 스캔경로로서 유용될 수 있는 배선들은 설계데이터가 입력되어진 회로의 특정 회로요소를 접속하는 다수의 배선들로부터 유용경로로서 각각 추출된다.

따라서 순차적으로 추출된 다수의 유용경로가 축적되므로써, 축적된 다수의 유용경로가 적당하게 선택되고, 스캔경로가 순차적으로 형성된다.

이러한 방식으로 적당하게 유용경로를 선택하여 순차적으로 스캔경로를 형성하는 경우에, 스캔경로로서 선택되어진 유용경로의 회로요소에 접속된 배선은 유용경로의 차후 선택용 후보로부터 배제되므로써, 스캔경로로서 사용되지 못한 유용경로가 선택용 후보로서 취급되는 과잉 처리과정을 제거할 수 있다.

본 발명에서 이러한 컴퓨터에 의한 유용경로의 데이터의 보존은 예를 들면, 접속된 정보기억매체에 컴퓨터에 의하여 사전에 다양한 데이터의 저장, 컴퓨터의 일부분인 내부메모리에 컴퓨터에 의하여 다양한 데이터의 저장을 포함하고, 만일 정보기억매체가 예를 들면, FD 또는 MO(magnetic optical disk)일 경우에, 이러한 매체내에 컴퓨터에 의하여 다양한 데이터의 저장을 포함할 수 있다.

본 발명의 집적회로에서, 레지스터와 멀티플렉서과 같은 다수의 회로요소들이 서로 배선되며, 스캔테스트를 위한 신호경로인 스캔경로가 회로내에 형성된다. 더욱이, 스캔경로의 일부분이 가장 작은 점유면적을 갖는 2개의 유용한 구조에 의하여 구성되기 때문에, 스캔경로는 가장 작게 차지하는 구조로 형성된다.

본 발명의 상술한 목적, 다른 목적, 특징 및 장점들은 본 발명의 실시예를 예시하는 첨부한 도면을 참조하여 설명하는 하기의 설명으로부터 명백해질 것이다.

본 발명의 제1 양태는 도 9 내지 13을 참조하여 하기에서 설명한다.

본 양태의 직접회로장치(40)는 데이터처리시스템(41)의 일부분의 기능에 의하여 실현된다.

도 11에서 보여주는 바와 같이, 이러한 데이터처리시스템(41)은 통신네트워크(44)에 의하여 하나의 호스트컴퓨터(42)에 다수의 워크스테이션(43)이 접속된 크라이언트서버시스템으로 구성된다.

도 12에서 보여주는 바와 같이, 호스트컴퓨터(42)는 컴퓨터의 주구성요소로서 CPU(101)를 포함하고 있다. 이러한 CPU(101)는 버스라인(102)에 의하여 ROM(103), RAM(104), HDD(105), FD(106)이 장착된 FDD(107), CD-ROM(108)이 장착된 CD드라이브(109), 키보드(110), 마우스(111), 디스플레이(112), 대용량기억장치(113), 및 통신I/F(114)에 접속된다.

이러한 통신I/F(114)는 통신네트워크(44)에 접속된다. 이러한 통신네트워크(44)는 다수의 워크스테이션(43)에 접속된다.

대용량기억장치(113)는 다수의 MO가 병렬로 장착되어 있고 대용량의 정보를 판독이 자유롭게 저장된 MO드라이브로 구성된다.

워크스테이션(43)의 물리적구조는 대용량기억장치(113)를 포함하지 않은 반면에, 호스트컴퓨터(42)와 동형상을 이룬다. 따라서, 다음의 설명부분은 동일한 명칭과 인용부호를 사용하고, 반복되는 설명은 생략한다.

본 양태의 데이터처리시스템(41)에서, 정보기억매체는 ROM(103), RAM(104), HDD(105), FD(106), CD-ROM(108) 및 대용량기억장치(113)로 구성되면서, CPU(101)의 처리작동에 필요한 프로그램과 데이터는 이들 요소들에 소프트웨어로서 저장된다.

예를 들면, CPU(101)에서 다양한 처리작동을 수행하기 위한 제어프로그램은 적어도 FD(106) 및 CD-ROM(108)에 사전에 기입된다.

이러한 형태의 소프트웨어는 사전에 HDD(105)에 장착되고, 호스트컴퓨터(42)의 작동시에 RAM(104)에 복사되어 CPU(101)에 판독된다.

따라서, CPU(101)는 다양한 프로그램을 판독하고 다양한 처리작동을 실행하므로써, 도 10에서 보여주는 바와 같이, 본 양태의 데이터처리시스템(41)내의 집적회로설계장치(40)의 주요소로서 데이터입출력부(51), 데이터저장부(52), 및 데스트용이화부(53)가 논리적으로 형성되어 있다.

데이터입출력부(51)는 회로입력부(61), 회로요소라이브러리(62), 및 회로출력부(63)를 포함한다. 테스트용이화부(53)는 경로추출부(64), 선택처리부(65), 경로결정부(66), 경로삽입부(67), 및 소자삽입부(68)를 포함한다.

데이터입출력부(51)의 회로입력부(61)은, 예를 들면, 호스트컴퓨터(42)로부터 다양한 데이터를 입력하는 워크스테이션(43)의 I/F(114) 또는 FD(106)으로부터 다양한 데이터를 판독하는 워크스테이션(43)의 FDD(107)에 상당하고, 예비설계된 레지스터 트랜스퍼 레벨회로의 데이터입력을 수용한다.

회로요소라이브러리(62)는, 예를 들면, 호스트컴퓨터(42)의 대용량기억장치(113)에 상당하고 워크스테이션(43)에 의하여 판독될 수 있으며, 이러한 회로요소라이브러리(62)에는 레지스터와 멀티플렉서와 같은 각 형태의 회로요소의 점유면적에 관한 데이터가 사전에 등록된다.

데이터저장부(52)는 워크스테이션(43)의 RAM(104)의 저장면적에 상당하고, 이러한 요소는 예컨대 예비설계, 설계도중, 및 설계완성의 단계와 같은 회로의 설계데이터의 각 단계에서 데이터의 갱신이 자유롭게 일시적으로 저장한다.

CPU(101)는 워크스테이션(43)의 RAM(104)내에 일시적으로 저장된 회로의 설계데이터 및 RAM(104)내에 사전에 저장된 스프트웨어에 따라 연산처리를 수행하므로써, 테스트용이화부(53)의 경로추출부(64)는 회로의 특정회로요소와 접속된 다수의 배선들중에서 스캔경로로서 유용화될 수 있는 배선들을 유용경로로서 각각 추출한다.

상술한 종래의 제2 방법에서와 같이, 예비설계회로내에서 상술한 경로추출부(64)에 의한 유용경로의 추출은 레지스터를 레지스터에 직접 접속하는 대상배선, 레지스터를 외부단자와 직접 접속하는 대상배선, 멀티플렉서에 의해서만 레지스터를 레지스터와 직접 접속하는 대상배선, 멀티플렉서에 의해서만 레지스터를 외부단자와 직접 접속하는 대상배선으로 취급한다.

선택처리부(65)는 제1 산출기(651), 제2 산출기(652), 및 경로선택기(653)를 포함하며, 워크스테이션(43)의 RAM(104)에 사전에 저장된 소프트웨어에 따라 CPU(101)에 의하여 연산처리를 수행함으로서 실현된다.

제1 산출기(651)는 회로요소라이브러리(62)에 사전에 등록된 다양한 회로요소의 점유면적을 적당히 판독하고, 멀티플렉서를 포함하고 있는 유용경로내의 멀티플렉서의 제어단자에 제어소자를 접속시켜 제1 후보스캔경로를 각각 형성하는 경우에 대한 점유면적을 각각 산출한다.

또한, 제2 산출기(652)도 회로요소라이브러리(62)에 사전에 등록된 다양한 회로요소의 점유면적을 적당히 판독하고, 다수의 유용경로의 각각의 레지스터를 스캐요소로 치환하여 제2 후보스캔경로를 각각을 형성하는 경우에 대한 점유면적을 각각 산출한다.

제1 산출기(651)가 상술한 바와 같이, 제어소자를 멀티플렉서의 제어단자에 접속하여 스캔경로의 제1 후보의 점유면적을 산출하는 경우에, 점유면적은, 상술한 종래의 제2 방법에서와 같이, 입력조건에 따른 다양한 논리게이트를 추가요소인 제어소자로서 멀티플렉서의 제어단자에 접속하는 경우에 대하여 산출한다.

경로선택기(653)는 다수의 유용경로의 각각의 제1 후보 및 제2 후보로부터 점유면적이 작은 후보를 선택한다.

경로결정부(66), 경로삽입부(67), 및 소자삽입부(68)는 워크스테이션(43)의 RAM(104)내에 사전에 저장된 소프트웨어에 따라 CPU(101)에 의하여 연산처리를 수행하여 얻어진 선택처리부(65)의 선택결과에 따라 스캔경로를 형성한다.

상세히 설명하면, 경로결정부(66)는 상술한 바와 같이 점유면적에 근거하여 선택된 후보경로를 스캔경로로서 결정한다.

경로삽입부(67)는 상술한 바와 같이 결정되지 않은 스캔경로에 접속되지 않은 레지스터를 감지하여, 이들 레지스터를 스캔요소인 스캔플립-플롭으로 치환하여 이들을 스캔경로에 접속한다.

소자삽입부(68)는 추가요소인 제어요소로서 다양한 논리게이트를 필수요소이면서 또한 필수요소인 레지스터의 전단부에 삽입된 멀티플렉서의 제어단자에 접속시킨다.

회로출력부(63)는, 예를 들면, 호스트컴퓨터(42)에 다양한 데이터를 출력하는 워크스테이션(43)의 I/F(114) 또는 FD(106)에 다양한 데이터를 저장하는 워크스테이션(43)의 FDD(107)에 상당하고, 상술한 바와 같이 스캔경로형성을 완결하기 위한 회로의 설계데이터를 출력한다.

상술한 요소들의 각각은 필요에 따라 FDD(104) 및 I/F(114)와 같은 하드웨어를 사용하여 실현되지만, 주요소들은 RAM(104)에 기입된 소프트웨어에 따라 워크스테이션(43)의 CPU(101)의 작동을 통하여 실현된다.

예를 들면, 이러한 형태의 소프트웨어는 워크스테이션(43)의 CPU(101)가 다음과 같은 처리과정을 수행하도록 하기 위한 제어프로그램으로서 RAM(104)와 같은 정보기억매체상에 저장된다: 통신 I/F(114) 및 FDD(107)와 같은 입력장치에서 예비설계된 레지스터 트랜스퍼 레벨회로의 설계데이터의 입력을 수용하는 과정; RAM(104)와 같은 정보기억매체에 갱신할 수 있는 형태로 회로의 각 단계에서 설계데이터를 일시적으로 저장하는 과정; 상술한 연산식에 따라 CPU(101)의 데이터처리를 통하여 회로의 특정회로요소를 접속시키는 다수의 배선들로부터 다수의 유용경로를 각각 추출하는 과정; 멀티플렉서를 포함하는 유용경로의 각각에 대하여, 멀티플렉서의 제어단자에 제어소자를 접속하여 스캔경로의 제1 후보를 형성하는 경우의 점유면적을 각각 산출하면서, 다수의 유용경로의 각각에 대하여, 레지스터를 스캔소자로 치환하여 스캔경로의 제2 후보를 형성하는 경우의 점유면적을 각각 산출하는 2단계 과정; 다수의 유용경로의 각각에 대하여, 제1 후보 및 제2 후보로부터 점유면적이 작은 후보를 각각 선택하는 과정; 상기 선택결과에 대응하여 스캔경로를 형성하는 과정; 그리고, 통신 I/F(114) 및 FDD(107)과 같은 출력장치에 의하여 스캔경로형성을 완성하기 위한 회로의 설계데이터를 출력하는 과정.

상술한 제어프로그램과 조합하여 사용되는 소프트웨어처럼, 레지스터 및 멀티플렉서와 같은 다양한 회로요소들의 각각의 점유면적은 워크스테이션(43)에 의하여 판독될 수 있는 호스트컴퓨터(42)의 데이터파일로서 대용량기억장치(113)에 사전에 등록된다.

이후에는, 상술한 구성을 갖는 본 발명의 양태의 회로설계장치(40)에 의한 테스트용이화 설계방법에 관하여 도 9를 참조하여 설명할 것이다. 워크스테이션(43)은 우선적으로 호스트컴퓨터(42)로부터 데이터를 입력받으므로써, 예비설계된 레지스터 트랜스퍼 레벨 회로의 설계데이터의 입력치가 단계(S1)에서 보여주는 바와 같이 회로입력부(61)에 의하여 수용된다.

이러한 방식으로 예비설계된 레지스터 트랜스퍼 레벨의 설계데이터는 예를 들면 도 1에서 보여준 회로(1)에서와 같이, 스캔경로에 대한 고려없이 회로요소로서 서로 접속된 필수요소를 위한 구조로서 형성된다.

이러한 본 발명의 양태의 설명을 단순화하면, 도 1의 회로(1)의 설계데이터를 처리하는 경우를 예시하여 하기에 설명할 것이다.

상술한 바와 같이, 회로(1)의 설계데이터를 입력하면, 단계(S2)에서 보여주는 바와 같이, 다수의 유용경로가 배선의 각 부분으로부터 각각 추출된다. 더욱 구체적인 용어로 설명하면, 본 실시양태에 따른 회로설계장치(40)의 테스트용이화 설계방법은 회로의 데이터출력부의 레지스터를 경로추출의 출발점으로 간주하여 깊이우선탐색알로리즘에 의하여 팬인(fan-in)방향으로 경로탐색을 순차적으로 실행한다.

이러한 탐색처리에서, 멀티플렉서가 검출될 때까지 처리과정이 계속되고, 다른 레지스터 또는 외부단자의 검출로 처리과정이 종결되고 다른 회로요소의 검출을 위하여 중지된다.

상술한 바와 같이, 출발점으로서 하나의 레지스터로 모든 유용경로를 추출할 경우, 다른 레지스터를 출발점으로 하여 동일한 방식으로 유용경로를 추출하며, 모든 레지스터에 대해서도 유용경로의 추출을 수행한다.

예를 들면, 상술한 도 1의 회로(1)의 경우에, 출발점으로서 제2 레지스터(3)를 취한 경로추출은 제2 멀티플렉서(6)를 검출한다.

이러한 점에서, 멀티플렉서(6)의 제어신호(Cm2)가 논리치0의 경우에 활성화되는 입력(C2)의 탐색은 멀티플렉서, 외부단자, 또는 레지스터를 검출하지 못하므로써, 탐색과정이 중지된다.

멀티플렉서(6)의 제어신호(Cm2)가 논리치1의 경우에 활성화되는 입력(C2)의 탐색은 제1 멀티플렉서(5)를 검출하므로써, 탐색과정을 계속한다.

이러한 경우에, 상술한 경우와 동일한 방식으로 제1 멀티플렉서(5)에서 탐색과정을 또한 수행한다. 제1 레지스터는 제어신호(Cm1)의 논리치가 0인 경우에 입력로부터 탐색된다.

따라서, 레지스터(2)를 검출하면 하나의 유용경로의 탐색과정이 종결되고, 레지스터(2) → 멀티플렉서(5와 6) → 레지스터(3)의 연속과정으로 유용경로가 추출된다.

동일한 방식으로, 레지스터(4)를 출발점으로 취할 경우 레지스터(3) → 멀티플렉서(7) → 레지스터(4)의 연속과정으로 유용경로가 추출된다.

이러한 방식으로 순차적으로 추출된 다수의 유용경로는 RAM(104)에 축적된다. 모든 유용경로가 추출되어 축적되면, 유용경로가 적당하게 선택되고 스캔경로가 순차적으로 형성된다.

더욱 상세하게는, 멀티플렉서들을 함유하는 다양한 유용경로에서, 단계(S3)에서와 같이, 제어소자를 멀티플렉서의 제어단자에 접속하여 스캔경로용 제1 후보를 형성하는 경우의 점유면적을 산출하며, 단계(S4)에서와 같이, 다수의 유용경로의 레지스터 각각을 스캔요소로 치환하여 스캔경로용 제2 후보를 형성하는 경우의 점유면적을 각각 산출한다.

이 때, 유용경로의 각각에 대하여 제1 후보 및 제2 후보의 형성에 사용된 회로요소가 검출되며, 이러한 요소의 점유면적의 기록데이터는 회로요소라이브러리(62)로부터 판독되어 합산된다.

이 경우에, 멀티플렉서의 제어단자에 접속된 제어소자와 같은 추가요소에 대하여 점유면적을 단순히 판독한다. 점유면적에서 증가분인 면적오버헤드는 레지스터를 치환하는 스캔요소인 스캔플립-플롭에 대하여 판독된다.

유용경로의 점유면적이 상술한 제1 후보 및 제2 후보에 대하여 각각 산출될 경우, 이들 수치는 서로 비교되어 단계(S5와 S6)에서 보여주는 바와 같이 더 작은 면적을 갖는 후보가 선택된다.

이어서, 단계(S7)에서 보여주는 바와 같이 상술한 처리과정을 모든 유용경로에 대하여 수행할 경우, 단계(S8)에서와 같이 선택된 유용경로가 극력으로 이용되도록 스캔경로가 결정된다.

상술한 바와 같이 스캔경로를 결정하면, 단계(S9)에서와 같이 레지스터를 스캔플립-플롭에 의하여 치환하여 스캔경로를 형성하고, 단계(S10)에서와 같이 제어소자인 논리게이트를 멀티플렉서에 접속하여 스캔경로를 형성한다.

이 시점에서 회로의 설계데이터가 완결되고, 단계(S11)에서와 같이 회로의 완결설계데이터가 예를 들면, I/F(114)의 수단에 의하여 출력된다.

예를 들면, 만일 전술한 바와 같이 레지스터(2) → 멀티플렉서(5와 6) → 레지스터(3)의 연속과정에 의한 유용경로의 경우에 제1 후보에 의하여 스캔경로가 형성될 경우, 제어소자는 2개의 멀티플렉서(5와 6)의 각각의 제어단자에 접속되어져야만 한다.

제1 멀티플렉서(5)에서는, 이의 전단부의 레지스터(2)에 접속하는 배선을 스캔경로로서 활성화시키기 위하여 테스트모드에서 제어신호(Cm1)의 논리치가 강제적으로 0이 되도록 할 필요가 있다.

이 경우에, 만일 멀티플렉서(5)의 제어신호(Cm1)가 통상모드에서 1이고 테스트모드에서 0이면, 이러한 제어단자에 접속된 제어소자는 다음식으로 되어진다: Cm1 * TEST (여기서, *는 AND인 논리곱이다).

이는 하나의 2-입력 AND 게이트에 등가이고, 이러한 제어소자의 삽입으로부터 얻어진 회로의 면적오버헤드는 2로 산출될 수 있다.

제2 멀티플렉서(6)에서는, 제1 멀티플렉서(5)에 접속하는 배선을 스캔경로로서 활성화시키기 위하여 테스트모드에서 제어신호(Cm2)의 논리치가 강제적으로 1이 되도록 할 필요가 있다.

이 경우에, 만일 멀티플렉서(6)의 제어신호(Cm2)가 통상모드에서 0이고 테스트모드에서 1이면, 이러한 제어단자에 접속된 제어소자는 다음식으로 되어진다: Cm2 +/ TEST (여기서, +는 OR인 논리합이며, /는 NOT인 논리부정이다).

이는 하나의 2-입력 OR게이트와 하나의 인버터에 등가이고, 이러한 제어소자의 삽입으로부터 얻어진 회로의 면적오버헤드는 2 + 1 = 3으로 산출될 수 있다.

만일 레지스터(2) → 멀티플렉서(5와 6) → 레지스터(3)의 연속과정에 의한 유용경로의 경우에 제1 후보에 의하여 스캔경로를 형성할 경우, 회로의 면적오버헤드는 2 + 3 = 5로 산출될 수 있다.

반면에, 상술한 유용경로에서 제2 후보에 의하여 스캔경로를 형성하는 것은 레지스터(3)를 스캔플립-플롭으로 치환한 것을 의미한다.

이러한 레지스터(3)는 2-비트구조로부터 형성되고, 치환에 의하여 얻어진 전체의 면적오버헤드는 2 * 2 = 4로 산출될 수 있다.

다른 말로 하면, 레지스터(2) → 멀티플렉서(5와 6) → 레지스터(3)의 연속과정에 의한 유용경로의 부분에서, 제2 후보를 사용한 스캔경로의 형성은 제1 후보를 사용한 경우보다 더 작은 면적의 오버헤드를 야기시킨다.

레지스터(3) → 멀티플렉서(7) → 레지스터(4)의 연속과정에 의한 유용경로의 경우에, 제1 후보를 사용한 스캔경로의 형성은 제어소자로서 하나의 AND게이트를 멀티플렉서(7)에 접속시킬 필요가 있다. 이러한 삽입으로부터 얻어진 회로면적에서 면적오버헤드는 2로 산출될 수 있다.

반면에, 제2 후보에 의하여 스캔경로를 형성하는 것은 2개의 레지스터(2와 4)를 스캔플립-플롭으로 치환한 것을 의미하기 때문에, 면적오버헤드는 4로 산출될 수 있다.

따라서, 스캔경로는 레지스터(3) → 멀티플렉서(7) → 레지스터(4)의 연속과정에 의한 유용경로의 경우에 제1 후보를 사용하여 형성된다.

상술한 바와 같이 스캔경로를 형성한 회로(71)에서는, 도 13에서와 같이, 스캔플립-플롭(12)에 의하여 레지스터(2)를 치환하여 스캔인(scan-in)으로부터 연속하는 경로를 형성한다. 레지스터(2) → 멀티플렉서(5와 6) → 레지스터(3)의 연속과정에 의한 경로에서, 스캔경로는 레지스터(3)를 스캔플립-플롭(13)에 의하여 치환하여 형성한다.

마지막으로, 레지스터(3) → 멀티플렉서(7) → 레지스터(4)의 연속과정에 의한 유용경로는 제어소자로서 하나의 AND게이트(37)를 멀티플렉서(7)의 제어단자에 첨가하고 멀티플렉서(15)를 스캔아웃용으로 추가하는 구조를 취한다.

예비설계의 집적회로(1)와 관련하여 이러한 방식으로 스캔경로를 형성한 회로(71)의 점유면적의 면적오버헤드는 8 + 2 + (4 * 2) = 18이다.

이러한 수치는 종래의 제1 실시예의 회로(11)의 면적오버헤드에 대한 수치인 20보다 작으며, 또한 종래의 제2 실시예의 회로(31)의 면적오버헤드에 대한 수치인 24보다 작다.

만일 본 발명의 양태에 따라 회로설계장치(40)의 테스트용이화 설계방법에 기초한 회로(71)상에 스캔경로를 설계할 경우, 예비설계된 회로의 각 부분의 유용경로의 위치에서 가장 적당한 2개의 방법에 의하여 스캔경로를 각각 형성한다.

따라서 가장 작은 가능면적에서 회로를 설계할 수 있으므로써, 집적회로장치의 소형경량화 및 생산성 증가에 기여할 수 있다.

또한, 본 실시양태의 회로설계장치(40)의 테스트용이화 설계방법에 근거하여 집적회로내에 스캔경로를 설계하는 것은 멀티플렉서를 고립된 레지스터의 전단부에 삽입하기 보다는, 이러한 레지스터를 스캔플립-플롭으로 치환하여 이러한 레지스터를 스캔경로에 접속하는 것이므로, 회로면적의 추가적인 축소가 이루어진다.

상술한 변형예에서, 집적회로설계장치(40)는, 예비설계회로의 설계데이터로부터 유용경로를 추출할 때, 출발점으로서 데이터입력부에 위치한 레지스터를 취하여 깊이우선탐색알고리즘에 의하여 팬인방향으로 경로탐색을 수행한다.

그러나, 이러한 깊이탐색알고리즘으로는 이미 존재하는 다양한 방법들이 사용될 수 있으며, 탐색출발점과 방향은 다양하게 설정될 수 있다.

또한, 상술한 변형예에서, 집적회로설계장치(40)는, 예비설계회로의 설계데이터로부터 유용경로를 추출하고 스캔경로를 형성할 때, 출발점으로서 레지스터를 취하여 다양한 형태의 경로로부터 유용경로를 단순히 선택하는 경우를 설명하고 있다.

도 14의 단계(T5-T8)에서 보여준 바와 같이, 추출되고 보존된 다수의 유용경로를 적당하게 선택하고 스캔경로를 형성할 때, 스캔경로로서 선택되어진 유용경로의 회로요소에 접속된 배선을 단계(T7)에서 보여준 바와 같이 유용경로의 차후선택용 후보로부터 배제시킴으로써, 스캔경로의 형성효율을 향상시킬 수 있다.

본 발명의 테스트용이화 설계방법을 실행하기 위한 회로설계장치를 실현할 경우, RAM과 같은 정보기억매체에 저장된 프로그램에 따라, CPU, 즉 컴퓨터에 의하여 처리동작을 실행하여 경로축적부 및 후보선택부를 실현시킬 수 있고, 이러한 후보선택부는 유용경로의 차후 선택용 후보로부터 추출된 유용경로의 회로요소에 접속된 배선을 배제시킬 수 있다.

예비설계된 레지스터 트랜스퍼 레벨회로의 설계데이터를 데이터입력부에 공급할 경우, 스캔경로로서 유용될 수 있는 배선들은 이러한 입력된 회로의 특정회로요소를 접속하는 다수의 배선들로부터 유용경로로서 경로추출부에 의하여 순차적으로 추출된다.

순차적으로 추출된 다수의 유용경로는 축적되고, 스캔경로는 축적된 다수의 유용경로를 적당하게 선택하여 순차적으로 형성된다.

이러한 방식으로 유용경로를 적당하게 선택하여 스캔경로를 순차적으로 형성할 경우, 스캔경로로서 선택되는 유용경로의 회로요소에 접속된 배선은 유용경로의 차후선택용 후보로부터 배제된다.

스캔경로로서 사용될 수 없는 유용경로가 선택용 후보가 될 경우, 과잉의 처리작동이 방지된다.

비록 테스트용이화 설계방법을 수행하는 집적회로설계장치(40)로서 크라이언트서버시스템을 사용한 경우를 상기에서 예시하였지만, 이러한 형태의 회로설계장치(40)는 또한 하나의 스탠드얼론(stand-alone)컴퓨터장치에 의해서도 실현시킬 수 있다.

또한, 상기에서는 호스트컴퓨터(42)에 의하여 작성된 데이터베이스(13)를 온라인으로 워크스테이션(43)에 공급한 예를 설명하였다. 그러나, 또한 호스트컴퓨터(42)에 의하여 작성된 데이터베이스(13)를 예를 들면, FD(106)에 의하여 오프라인으로 워크스테이션(43)에 공급할 수 있다.

더욱이, 상술한 변형예에서는, 호스트컴퓨터(42) 및 워크스테이션(43)내에서 RAM(104)과 같은 정보기억매체내에 저장된 소프트웨어에 따라 CPU(101)의 작동을 통하여 데이터처리시스템(41)의 각종 수단을 실현시켰다.

그러나, 이러한 각종 수단을 고정 하드웨어로서 형성시킬 수도 있으며, 또한, 정보기억매체상에 소프트웨어로서 일부수단을 축적하고 하드웨어로서 일부수단을 형성시킬 수도 있다.

상술한 변형예에서, 호스트컴퓨터(42) 및 워크스테이션(43)의 기동시에 HDD(105)에 사전에 기억된 소프트웨어는 RAM(104)에 복사되고, 따라서 CPU(101)는 RAM(014)내에 기억된 소프트웨어를 판독하는 것으로 예상하였다.

그러나, CPU(101)는 HDD(105)내에 저장된 이러한 소프트웨어를 사용할 수도 있거나 이러한 소프트웨어를 사전에 ROM(103)에 고정적으로 기입시킬 수도 있다.

또한, 상기 변형예에서는 FD(106) 또는 CD-ROM(108)가 같은 유니트로서 취급될 수 있는 정보기억매체에 스프트웨어를 기입하고, FD(106) 또는 CD-ROM(108)로부터 RAM(104) 또는 HDD(105)와 같은 고정장치에 장착한 경우를 설명하였다.

그러나, CPU(101)는 예를 들면, FD(106)으로부터 직접적으로 소프트웨어를 판독하여 상기의 방식으로 장착하지 않고 처리할 수 있다.

본질적으로, 본 발명의 데이터처리스스템의 각종 수단을 소프트웨어에 의하여 실현시키는 경우는 CPU(101)가 이러한 소프트웨어를 인식하고 이에 상응하는 작동을 수행할 수 있도록 하여야 할 것이다.

또한, 상술한 요소들을 각각 실현시키는 제어프로그램은 다수의 소프트웨어를 조합하여 형성시킬 수 있다. 이러한 경우에, 본 발명의 데이터처리시스템을 실현시키기 위한 최소한의 소프트웨어는 유니트제품으로서 작동하는 정보기억매체상에 저장될 필요가 있다.

예를 들면, 기존의 작동시스템이 장착된 호스트컴퓨터(42)에 CD-ROM(108)과 같은 정보기억매체에 의하여 응용소프트웨어를 제공할 경우에, 본 발명의 데이터처리시스템의 각 요소들을 실현시키기 위한 소프트웨어는 실제적으로 응용소프트웨어와 작동시스템의 조합에 의하여 실현되고, 따라서 작동시스템에 의하여 수행되는 소프트웨어의 부분은 정보기억매체상의 응용소프트웨어로부터 생략될 수 있다.

지금까지 본 발명의 바람직한 실시양태를 특정용어를 사용하여 설명하였지만, 이러한 설명은 단지 예시하기 위한 목적일 뿐이며, 첨부한 특허청구범위의 정신과 범위를 벗어나지 않고도 다양한 변형과 변경을 행할 수 있음을 이해하여야 할 것이다.

지금까지 설명한 바와 같이, 본 발명에 따르면, 더 작은 점유면적을 갖는 유용경로로부터 스캔경로를 선택하여 형성하게 함으로서, 최소회로면적으로 집적회로가 설계되어, 생산성을 개선시킬 수 있을 뿐만아니라 작고 가벼운 직접회로의 제작이 가능하다.

Claims (9)

1. 테스트용이화 설계방법에 있어서,

   예비설계된 레지스터 트랜스퍼 레벨의 집적회로장치의 특정회로요소를 접속하는 다수의 배선으로부터 스캔경로로서 유용할 수 있는 경로를 유용경로로서 추출하는 단계;

   상기 집적회로요소로서 멀티플렉서를 포함하는 상기 유용경로의 각각에 대하여, 상기 멀티플렉서에 제어소자를 접속하여 스캔경로의 제1 후보를 형성하는 경우의 점유면적을 산출하는 단계;

   상기 집적회로요소로서 레지스터를 포함하는 상기 유용경로의 각각에 대하여, 상기 유용경로의 상기 레지스터 각각을 스캔소자로 치환하여 스캔경로의 제2 후보를 형성하는 경우의 점유면적을 산출하는 단계;

   상기 복수의 유용경로의 각각에 대하여, 상기 제1 후보 및 제2 후보로부터 점유면적이 작은 후보를 선택하는 단계; 및

   상기 선택결과에 대응하여 스캔경로를 형성하는 단계를 포함하는 것을 특징으로 하는 테스트용이화 설계방법.
2. 테스트용이화 설계방법에 있어서,

   예비설계된 레지스터 트랜스퍼 레벨의 집적회로장치의 특정회로요소를 접속하는 다수의 배선으로부터 스캔경로로서 유용할 수 있는 경로를 유용경로로서 추출하는 단계;

   상기 집적회로요소로서 멀티플렉서를 포함하는 상기 유용경로의 각각에 대하여, 상기 멀티플렉서에 제어소자를 접속하여 스캔경로의 제1 후보를 형성하는 경우의 점유면적을 산출하는 단계;

   상기 집적회로요소로서 레지스터를 포함하는 상기 유용경로의 각각에 대하여, 상기 유용경로의 상기 레지스터 각각을, 멀티플렉서를 상기 레지스터의 전단부에 삽입하여 최적화하는 구조의 스캔소자로 치환하여 스캔경로의 제2 후보를 형성하는 경우의 점유면적을 각각 산출하는 단계;

   상기 복수의 유용경로의 각각에 대하여, 상기 제1 후보 및 제2 후보로부터 점유면적이 작은 후보를 선택하는 단계;

   상기 선택결과에 대응하여 스캔경로를 형성하는 단계; 및

   상기 형성된 스캔경로에 접속되지 않은 상기 레지스터를 스캔소자로 치환하고 상기 스캔소자를 접속하는 단계를 포함하는 것을 특징으로 하는 테스트용이화 설계방법.
3. 테스트용이화 설계방법에 있어서,

   예비설계된 레지스터 트랜스퍼 레벨의 집적회로장치의 특정회로요소를 접속하는 다수의 배선으로부터 스캔경로로서 유용할 수 있는 경로를 유용경로로서 추출하는 단계;

   추출되어진 상기 유용경로를 축적하는 단계;

   축적되어진 상기 다수의 유용경로로부터 경로를 적당하게 선택하여 회로내에 스캔경로를 순차적으로 형성하는 단계; 및

   전단부에서 상기 스캔경로로서 선택되어진 상기 유용경로의 회로요소에 접속되어진 배선을 유용경로의 차후 선택을 위하여 후보로부터 배제하는 단계를 포함하는 것을 특징으로 하는 테스트용이화 설계방법.
4. 집적회로 설계장치에 있어서,

   각종의 회로요소의 점유면적에 대하여 사전에 데이터를 등록시키기 위한 데이터기억수단;

   예비설계된 레지스터 트랜스퍼 레벨의 집적회로장치의 설계데이터를 입력하기 위한 데이터입력수단;

   설계데이터가 상기 데이터입력수단에 입력되는 상기 집적회로장치의 특정회로요소를 접속하는 다수의 배선으로부터 스캔경로로서 유용할 수 있는 경로를 유용경로로서 추출하기 위한 경로추출수단;

   상기 경로추출수단에 의하여 추출된 상기 집적회로요소로서 멀티플렉서를 포함하는 상기 유용경로의 각각에 대하여, 상기 멀티플렉서에 제어소자를 접속하여 스캔경로의 제1 후보를 형성하는 경우의 점유면적을 산출하기 위한 제1 산출수단;

   상기 경로추출수단에 의하여 추출된 상기 유용경로의 상기 레지스터 각각을 스캔소자로 치환하여 스캔경로의 제2 후보를 형성하는 경우의 점유면적을 각각 산출하기 위한 제2 산출수단;

   상기 복수의 유용경로의 각각에 대하여, 상기 제1 후보 및 제2 후보로부터 점유면적이 작은 후보를 선택하기 위한 경로선택수단; 및

   상기 경로선택수단에 선택결과에 대응하여 스캔경로를 형성하기 위한 경로형성수단을 포함하는 것을 특징으로 하는 집적회로 설계장치.
5. 집적회로 설계장치에 있어서,

   예비설계된 레지스터 트랜스퍼 레벨의 집적회로장치의 설계데이터를 입력하기 위한 데이터입력수단;

   설계데이터가 상기 데이터입력수단에 입력되는 상기 집적회로장치의 특정회로요소를 접속하는 다수의 배선으로부터 스캔경로로서 유용할 수 있는 경로를 유용경로로서 추출하기 위한 경로추출수단;

   상기 경로추출수단에 의하여 순차적으로 추출되어진 다수의 유용경로를 축적하기 위한 경로축적수단;

   상기 경로축적수단에 축적되어진 상기 다수의 유용경로로부터 경로를 적당하게 선택하여 차후에 스캔경로를 형성하기 위한 경로형성수단; 및

   상기 경로형성수단에 의하여 스캔경로로서 선택되어진 유용경로의 회로요소에 접속되어진 배선을 유용경로의 차후 선택을 위한 후보로부터 배제하기 위한 후보선택수단을 포함하는 것을 특징으로 하는 집적회로 설계장치.
6. 컴퓨터를 수행하기 위한 프로그램이 저장되어 있는 정보기억매체에 있어서,

   예비설계된 레지스터 트랜스퍼 레벨의 집적회로장치의 설계데이터의 입력을 받아들이기 위한 처리부;

   설계데이터가 입력되는 상기 집적회로장치의 특정회로요소를 접속하는 다수의 배선으로부터 스캔경로로서 유용할 수 있는 경로를 유용경로로서 개별적으로 추출하기 위한 처리부;

   멀티플렉서를 포함하는 상기 유용경로의 각각에 대하여, 상기 멀티플렉서에 제어소자를 접속하여 스캔경로의 제1 후보를 형성하는 경우의 점유면적을 산출하기 위한 처리부;

   상기 유용경로의 상기 레지스터 각각을 스캔소자로 치환하여 스캔경로의 제2 후보를 형성하는 경우의 점유면적을 산출하기 위한 처리부;

   상기 복수의 유용경로의 각각에 대하여, 상기 제1 후보 및 제2 후보로부터 점유면적이 작은 후보를 선택하기 위한 처리부; 및

   이러한 선택결과에 대응하여 스캔경로를 형성하기 위한 처리부를 포함하는 것을 특징으로 하는 정보기억매체.
7. 컴퓨터를 수행하기 위한 프로그램이 저장되어 있는 정보기억매체에 있어서,

   예비설계된 레지스터 트랜스퍼 레벨의 집적회로장치의 설계데이터의 입력을 받아들이기 위한 처리부;

   설계데이터가 입력되는 상기 집적회로장치의 특정회로요소를 접속하는 다수의 배선으로부터 스캔경로로서 유용할 수 있는 경로를 유용경로로서 추출하기 위한 처리부;

   추출되어진 다수의 유용경로를 축적하기 위한 처리부;

   순차적으로 축적되어진 상기 다수의 유용경로를 적당하게 선택하여 차후에 스캔경로를 형성하기 위한 처리부; 및

   스캔경로로서 선택되어진 유용경로의 회로요소에 접속되는 배선을 유용경로의 차후 선택을 위한 후보로부터 배제하기 위한 처리부를 포함하는 것을 특징으로 하는 정보기억매체.
8. 다수의 회로요소들이 서로 배선되어 있고 스캔경로가 형성되어진 집적회로장치에 있어서,

   상기 회로요소가 정상작동을 위하여 필요한 필수요소와 스캔테스팅을 위하여 추가되는 추가요소로 구성되며;

   상기 필수요소인 레지스터에 접속되어 있으면서 상기 필수요소에 해당하는 멀티플렉서에, 상기 추가요소인 제어단자가 접속되는 유용경로와, 상기 추가요소를 갖는 스캔소자에 의하여, 상기 필수요소인 레지스터가 치환되는 통상경로가 상기 스캔경로로서 공존하면서;

   스캔경로의 각각의 일부는 상기 유용경로와 통상경로중에서, 점유면적이 가장 적은 경로에 의하여 구성되는 것을 특징으로 하는 집적회로장치.
9. 다수의 회로요소들이 서로 배선되어 있고 스캔경로가 형성되어진 집적회로장치에 있어서,

   상기 스캔경로는 청구항 제1항 내지 제3항중 어느 한 항의 테스터용이화 설계방법에 근거하여 형성되는 것을 특징으로 하는 집적회로장치.