JP2012069137A - コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法 - Google Patents

コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法 Download PDF

Info

Publication number
JP2012069137A
JP2012069137A JP2011237403A JP2011237403A JP2012069137A JP 2012069137 A JP2012069137 A JP 2012069137A JP 2011237403 A JP2011237403 A JP 2011237403A JP 2011237403 A JP2011237403 A JP 2011237403A JP 2012069137 A JP2012069137 A JP 2012069137A
Authority
JP
Japan
Prior art keywords
context
data
input
latch
shadow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011237403A
Other languages
English (en)
Other versions
JP5559126B2 (ja
Inventor
Lin Jentsung
ジェンツン・リン
Alfred Quo Iai-Shin
イアイ−シン・アルフレッド・クオ
Dezo Shu De
デ・デゾ・シュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2012069137A publication Critical patent/JP2012069137A/ja
Application granted granted Critical
Publication of JP5559126B2 publication Critical patent/JP5559126B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/3012Organisation of register space, e.g. banked or distributed register file
    • G06F9/30123Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522Test of Sequential circuits
    • G01R31/31853Test of registers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/30105Register structure
    • G06F9/30116Shadow registers, e.g. coupled registers, not forming part of the register space
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/30141Implementation provisions of register files, e.g. ports
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3861Recovery, e.g. branch miss-prediction, exception handling
    • G06F9/3863Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/461Saving or restoring of program or task context
    • G06F9/462Saving or restoring of program or task context with multiple register sets

Abstract

【課題】データ実行コンテキスト間の選択するために出力マルチプレクサを必要とすることなしに、実行コンテキストを変更する。
【解決手段】第1のクロック・フェーズでは、ノーマル実行コンテキスト104の第1のラッチ・エレメント110から前記ノーマル実行コンテキストの第2のラッチ・エレメント112へデータをシフトしかつシャドウ実行コンテキスト106の第3のラッチ・エレメント116からシャドウ実行コンテキストの第4のラッチ・エレメント118へシャドウ・データをシフトすることを含む。第2のクロック・フェーズでは、シャドウ実行コンテキストの第4のラッチ・エレメントのシャドウ・データをノーマル実行コンテキストの第1のラッチ・エレメント内にシフトすることおよびノーマル実行コンテキストの第2のラッチ・エレメントのデータをシャドウ実行コンテキストの第3のラッチ・エレメント内にシフトすることを含む。
【選択図】図1

Description

本開示は、一般にノーマル(normal)、シャドウ(shadow)およびテスト(test)コンテキスト(test contexts)間で切替える方法のようなコンテキストスイッチに関する。
技術の進歩は、より小さくより強力なパーソナルコンピューティング機器を生じた。例えば、ポータブル無線電話、携帯情報端末(PDA)およびページング装置のような無線コンピューティング装置を含む様々なポータブル・パーソナル・コンピューティング機器は小型軽量であり、ユーザによって容易に持ち運ばれる。より具体的には、セルラー(アナログおよびデジタル)電話およびIP電話のようなポータブル無線電話は、無線ネットワークによって音声及びデータ・パケットを通信することができる。さらに、多くのそのような無線電話は、それに組込まれる他のタイプの装置を含んでいる。例えば、無線電話はまた、デジタル・スチル・カメラ、デジタル・ビデオ・カメラ、デジタル・レコーダおよびオーディオ・ファイル・プレーヤーを含むことができる。さらに、そのような無線電話は、インターネットにアクセスするために使用することができるウェブ・インターフェースを含むことができる。そのため、これらの無線電話は著しいコンピューティング能力を含んでいる。
多面的機能を提供するために、そのようなポータブル・パーソナル・コンピューティング機器は、マルチスレッデッド・プロセッサ(multi-threaded processor)(例えば、一度に1つより多いプログラムを扱うことができるプロセッサ)のような多処理システム(multi- processing system)を含むことが多い。マルチスレッデッド処理システム(multi-threaded processing system)では、オペレーティング・システムは、様々なスレッド(プロセス)間でプロセッサを共有する。スレッド(プロセス)はオペレーティング・システムによって構築される。この共有は、典型的にはプロセス間の切替えによって実装しており、その場合、各プロセスは1つのコンテキストを表わす。
一般に、マルチスレッデッド処理システムは、レジスタ・セルのアレイを含んでいてもよいレジスタ・ファイルを有する。各レジスタ・セルは典型的には、レジスタ・ファイル内のデータの組/列間で選択するためにレジスタ・セルのアレイに対するマルチプレクサに提供されてもよいコンテキスト(プロセス)間を選択するための出力マルチプレクサを含む。この場合には、コンテキストスイッチ(context switch)は、レジスタ・セルのアレイのためのマルチプレクサに選択されたコンテキストを供給するように各セルの出力マルチプレクサを制御することにより実装される(implemented)。特定の例では、レジスタは、ロジック・ラッチ・ベース・ストレージ・レジスタ(logic latch-based storage register)あるいはスタティック・ランダム・アクセス・メモリ(SRAM)ベースのストレージ・レジスタであってもよい。各ストレージ・レジスタ・セルの出力マルチプレクサは、レジスタ・セル・アレイ全体のための他の出力マルチプレクサに供給される。
半導体製造技術の進歩で、プロセッサのような集積回路装置はサイズが減少し、そして、そのような集積回路の密度および複雑性は増加した。このより大きな回路密度は、テストをより困難で、より高価にした。デザイン・フォア安定性(DFT)は、集積回路装置内のそのようなテスト・ロジックにアクセスするためのテスト・ロジックおよびアクセス・ポイントを含めることにより、設計試験に関連した複雑性を低減するための技術を指す。現代の集積回路は通常、それらの固有の安定性を高めるために様々なデザイン・フォア・テスト(design-for-test)(DFT)構造を組込む。典型的には、DFT構造は、走査設計あるいは自動的なテスト・パターン生成(ATPG)設計に基づいており、この場合、走査テストかATPGテスト・データはテスト・ピンに提供されてもよく、あるいは、複数の外部的にアクセス可能な走査チェーンが集積回路へ埋め込まれてもよい。典型的には、捜査テスト設計は、生成テストおよびプロトタイプ・デバッグ・プロセスのための製造および診断テスト・パターンを生成するために、フォールト・シュミレーション(fault simulation)および組合せ自動テスト・パターン生成(ATPG)と共に使用される。
DFT機能性を提供するために、回路は、テスト・モード中にアクセスすることができ、そして、ノーマル非テスト作業の間にロジック・レベルに結び付けられてもよいテスト入力を有してもよい。マルチプレクサは、テスト・モードと非テスト・モード間を選択するため、およびアレイ出力マルチプレクサにデータ・パターンを供給するために導入されてもよい。
静的ラッチ・ベースのレジスタ・ファイルに対しては、そのようなレジスタ・セル・ベースの出力マルチプレクサが、ノーマル・データ・コンテキスト(現在のプロセス)およびシャドウ・データ・コンテキスト(第2のプロセス)のような2つの実行データ・コンテキストを提供するためのノーマルまたはシャドウ・コンテキスト間で選択するために利用されることが多い。テスト・キャパシティーを追加するために、付加的な2対1マルチプレクサが、追加の走査テストデータのためのレジスタ・ラッチの入力に追加されてもよい。スタティック・ランダム・アクセス・メモリ(SRAM)タイプのレジスタ・ファイルに対しては、ノーマル・データ・コンテキストおよびシャドウ・データ・コンテキストの両方をサポートするために、デュアル・ポート・メモリ・セルは必要とされうる。さらに、安定性について、メモリ・ビルトイン・セルフテスト(MEM BIST)をサポートするために、追加のロジックが必要とされうる。このような追加ロジックは、ノーマルおよびシャドウ・データ・コンテキスト・アクセスタイムに望ましくない遅延を導入する。
従って、ラッチベースのレジスタ・ファイルに、改良されたコンテキストスイッチ機構およびDFT(テスト可能性のための設計)能力を提供することは有利だろう。
特定の実施の形態では、コンテキスト選択入力を受け取ることを含む実行コンテキストを変更する方法が提供される。第1のクロック・フェーズでは、その方法は、ノーマル実行コンテキストの第1のラッチ・エレメントから第2のラッチ・エレメントへデータをシフトすることおよびシャドウ実行コンテキストの第3のラッチ・エレメントからシャドウ実行コンテキストの第4のラッチ・エレメントへシャドウ・データをシフトすることを含む。第2のクロック・フェーズでは、その方法は、シャドウ実行コンテキストの第4のラッチ・エレメントのシャドウ・データをノーマル実行コンテキストの第1のラッチ・エレメントの中へシフトすること、およびノーマル実行コンテキストの第2のラッチ・エレメントのデータをシャドウ実行コンテキストの第3のラッチ・エレメントの中へシフトすることを含む。
他の特定の実施の形態では、それが第1のデータ・コンテキスト・ロジック、第2のデータ・コンテキスト・ロジックおよびフィードバック接続を含むレジスタ・ファイルのコンテキストスイッチ・メカニズムはが提供される。第1のデータ・コンテキスト・ロジックは、第1の入力マルチプレクサおよび第1のデータ・ラッチ・ペア(data latch pair)を含む。第1の入力マルチプレクサは、データ入力およびシャドウ入力を含んでいる。第1の入力マルチプレクサは、第1のデータ・ラッチの入力にデータ入力あるいはシャドウ入力のいずれかを選択的に結合するコンテキスト選択入力に応答する。第1のデータ・ラッチ・ペアは、回路装置に結合された第1のデータ・ラッチ出力を含んでいる。第2のデータ・コンテキスト・ロジックは、第2の入力マルチプレクサ、第2のデータ・ラッチ・ペアを含んでいる。第2のデータ・コンテキスト・ロジック出力は、第1の入力マルチプレクサのシャドウ入力に結合される。第2の入力マルチプレクサは、走査テスト入力およびフィードバック入力を含んでおり、そして、第2のデータ・ラッチの入力に走査テスト入力あるいはフィードバック入力のいずれかを選択的に結合するようにモード選択入力に応答する。フィードバック接続は、第1のデータ・コンテキスト・ロジックの出力を第2の入力マルチプレクサのフィードバック入力に結合する。
1つの特定の利点は、データ実行コンテキスト間の選択するために出力マルチプレクサを必要とすることなしに、関連する回路装置にデータを提供するために2つ又はそれより多いデータ実行コンテキストが確立されてもよい点で提供される。出力マルチプレクサの省略によって、設計複雑性は低減され、より少ないレイアウト面積は使用され、そして、レジスタ・ファイルの速度/性能が増大される。
他の特定の利点は、出力マルチプレクサの省略によって、レジスタ・ファイルのデータ入力からデータ出力までのアクセス・タイムが低減されるということである。
他の特定の利点は、ノーマル・データ・コンテキストおよびシャドウ・データ・コンテキストのフィードバック配置が、既存の論理装置を備えた正常およびシャドウ・コンテキスト論理内および外でテスト・パターン・データ走査を許可するという点で提供される。
添付図面を参照することによって、当業者には本開示は一層よく理解され、かつそれの多数の特徴および利点が明らかとなされうる。
図1は、埋め込まれたテスト可能性のための設計(design-for-testability)(DFT)機能性を含むレジスタ・セルのコンテキストスイッチ装置の特定の例示的な実施の形態のブロック図である。 図2は、ノーマル・データ・コンテキストからシャドウ・データ・コンテキストまでの推移の第1段階の特定の実施の形態を例示する図1のコンテキストスイッチ装置のブロック図である。 図3は、ノーマル・データ・コンテキストからシャドウ・データ・コンテキストまでの推移の第2段階の特定の実施の形態を例示する図1のコンテキストスイッチ装置のブロック図である。 図4は、走査テスト動作時におけるデータ・コンテキストを例示する図1のコンテキストスイッチ装置のブロック図である。 図5は、現在入力データ、シャドウ入力データあるいは走査入力データのうちの1つを回路装置に選択的に供給するようにノーマル・コンテキストおよびシャドウ・コンテキストの間を選択するためにコンテキストスイッチ装置を利用する方法の特定の例示的な実施の形態の流れ図である。 図6は、マルチプル・コンテキストを含むコンテキストスイッチ機構の特定の例示的な実施の形態のブロック図である。 図7は、図1〜6のシステムおよび方法に関して記述されたようなコンテキストスイッチ装置と一緒に入力レジスタ・ファイルを利用してもよいプロセッサを含む例示的なポータブル通信装置の全体的なブロック図である。
詳細な説明
異なる図面における同じ参照記号を使用しているのは、同様のまたは同一のアイテムを示す。
図1は、多対1マルチプレクサであってもよいアレイ出力マルチプレクサ103に結合されたコンテキストスイッチ装置102を含むシステム100の特定の例示的な実施の形態のブロック図である。コンテキストスイッチ装置102は、レジスタ・ファイルを定義するレジスタ・セルのアレイのレジスタ・セルに関連してもよい。システム100は、例えば、マルチスレデッド・デジタル信号プロセサ(multi-threaded digital signal processor) (DSP)であってもよいプロセッサの一部として機能しうる。コンテキストスイッチ装置102は、ノーマル・データ・コンテキスト104のような第1のデータ・コンテキスト・ロジック、およびシャドウ・データ・コンテキスト106のような第2のデータ・コンテキスト・ロジックを含んでいる。ノーマル・データ・コンテキスト104は、第1のプロセスに関連したデータを格納してもよく、また、シャドウ・データ・コンテキスト106は、第2のプロセスに関連したデータを格納してもよい。ノーマル・データ・コンテキスト104は、第1の入力マルチプレクサ108、第1のデータ・ラッチ110および第2のデータ・ラッチ112を含む。シャドウ・データ・コンテキスト106は、第2の入力マルチプレクサ114、第3のデータ・ラッチ116および第4のデータ・ラッチ118を含む。第1の入力マルチプレクサ108は、データ入力120、フィードバック入力122、コンテキスト選択入力124、および第1のデータ・ラッチ110の入力に接続された出力を含む。第1のデータ・ラッチ110は、ノーマル・クロック入力126、およびライン130によってアレイ出力マルチプレクサ103に結合された出力128を含む。第2のデータ・ラッチ112は、第1のデータ・ラッチ110の出力128に接続された入力、クロック入力132、走査テスト出力134およびフィードバック出力136を含む。
第2の入力マルチプレクサ114は、フィードバック出力136に結合された入力138、走査テスト・データを受け取る走査テスト入力140、モード選択入力142、および第3のデータ・ラッチ116の入力に接続された出力を含んでいる。第3のデータ・ラッチ116はシャドウ・クロック入力144、および第4のデータ・ラッチ118の入力に接続された出力を含んでいる。第4のデータ・ラッチ118はクロック入力146および第1の入力マルチプレクサ108のフィードバック入力122に結合されたシャドウ・フィードバック出力148を含んでいる。
一般に、システム100は、アレイとして配列されうる複数のレジスタ・セル(示されない)を含んでいてもよい。各レジスタ・セルは、アレイ出力マルチプレクサ103の入力にデータ・コンテキスト出力のうちの1つを供給するコンテキストスイッチ装置102を含んでいてもよい。例えば、コンテキストスイッチ装置102は、レジスタ・セル0のコンテキストスイッチ装置を表わしてもよく、また、出力130は、アレイ出力マルチプレクサ103の入力150のうちの1つに関連する出力(R0)を搬送してもよい。レジスタ・セルのアレイの他のレジスタ・セルは、アレイ出力マルチプレクサ103のそれぞれの入力(R1、...、Rn-1)に結合されてもよい。ロジック(示されない)は、入力(R0、R1、...、RN-1)間で選択するべき出力選択行152によってアレイ出力マルチプレクサ103に結合されてもよい。アレイ出力マルチプレクサ103は出力選択に応じてラッチ154および出力156に特定の入力を供給するのに適合されてもよい。
コンテキストスイッチ装置102は、第1のプロセスを含んでいてもよい第1の動作モードにおいて出力128およびアレイ出力マルチプレクサ103にデータ・入力120を結合するのに適合されている。データ入力120から第1の入力マルチプレクサ108および第1の入力ラッチ110を通り、出力ライン130経由して出力128までおよびアレイ出力マルチプレクサ103までの経路は、ノーマル・データ・コンテキスト、ノーマル・コンテキスト実行あるいは現在データまたは実行のコンテキストと呼ばれ、肉太線で例示されている。出力128はアレイ出力マルチプレクサ103の入力に結合されてもよい。システム100がシャドウ・データ・コンテキストに切り替えられる場合、コンテキストスイッチ装置102はノーマル・データ・コンテキスト104の出力128にシャドウ・データ・コンテキスト106からのシャドウ・データを供給するのに適合されている。ノーマル・コンテキスト(例えば、現在のプロセス)からシャドウ・コンテキスト(例えば、第2のプロセス)までの推移は、コンテキストスイッチあるいはノーマル・シャドウ・スワップ(例えば、ノーマル・データ・コンテキスト104からシャドウ・データ・コンテキスト106まで)と呼ばれてもよく、そして、ツー・フェーズ・ノーマル-シャドウ・コンテキスト・スワッピング・プロセス(two-phase normal-shadow context swapping process)を使用して、モード選択出力マルチプレクサの援助なしで行なわれてもよい。
ツー・フェーズ・ノーマル-シャドウ・スワッピング・プロセスの第1のクロック・フェーズ(clock phase)では、ノーマル・データ(例えば、第1のプロセス・データ)は、第1のデータ・ラッチ110から第2のデータ・ラッチ112へとシフトされ、また、シャドウ・データ(例えば、第2のプロセス・データ)は、第3のデータ・ラッチ116から第4のデータ・ラッチ118へとシフトされる。第2のクロック・フェーズでは、第2のデータ・ラッチ112からのノーマル・データは、フィードバック出力136、入力端子138および第2の入力マルチプレクサ114によって第3のデータ・ラッチ116へとスワップ(swapped)されるかシフト(shifted)される。第4のデータ・ラッチ118からのシャドウ・データは、シャドウ・フィードバック出力148、フィードバック入力122および第1の入力マルチプレクサ108によって第1のデータ・ラッチ110にスワップ(シフト)される。したがって、コンテキストスイッチ装置102は、ノーマル・データ・コンテキスト(例えば、第1のプロセス)とシャドウ・データ・コンテキスト(例えば、第2のプロセス)の間で切替える。その後、アレイ出力マルチプレクサ103は、特定のコンテキストのレジスタ・セルの特定の列/組(例えば、R0、R1、..、R(n-1))を選択するために利用されてもよい。
一般に、ノーマル・データ・コンテキスト104とシャドウ・データ・コンテキスト106の間のクロス結合されたフィードバック配置を利用することによって、各レジスタ・セルは、データ・コンテキスト間で選択する付加的な2対1出力マルチプレクサを必要とすることなしに、アレイ出力マルチプレクサ103に2つの実行コンテキストのうちの1つを供給してもよい。コンテキスト選択入力124は、ノーマル・データ・コンテキスト104とシャドウ・データ・コンテキスト106の間で選択するべき第1の入力マルチプレクサ108を制御するためにノーマル・コンテキスト選択あるいはシャドウ・コンテキスト選択を示してもよい。モード選択入力142は、入力端子138あるいは走査テスト入力140においてフィードバック・データ間で選択するために第2の入力マルチプレクサ114を制御するためにノーマル機能モードあるいはテスト・モードを示してもよい。
走査テスト・データを使用してアレイ出力マルチプレクサ103をテストするために、モード選択入力142は第3のデータ・ラッチ116に走査テスト入力140を結合するために起動される。モード選択入力142はテスト・モード選択を示してもよい。コンテキスト選択入力124は、フィードバック入力122を選択するために起動され、また、走査テスト・データは、シャドウ・フィードバック出力148、フィードバック入力122および第1の入力マルチプレクサ108によって第3のデータ・ラッチ116から第4のデータ・ラッチ118へそして第1のデータ・ラッチ110内へとラッチされる。その後、走査テスト・データは第2のデータ・ラッチ112によって出力128および走査テスト出力134に提供されてもよい。したがって、コンテキストスイッチ装置102は、3つの選択可能なコンテキスト、すなわち、ノーマル・データ・コンテキスト、シャドウ・データ・コンテキストおよびテスト・データ・コンテキストを提供する:
特定の実施形態では、クロック・ロジック160は、ノーマル・クロック入力126への、クロック入力132への、シャドウ・クロック入力144への、そしてクロック入力146へのクロック信号のようなクロック信号を制御するために提供されてもよい。特定の実施形態では、ノーマル-シャドウ・コンテキスト・スワッピング・プロセスの第1のクロック・フェーズの間に、データを第2のデータ・ラッチ112内に選択的に進めるまたはラッチするために、クロック・ロジック160は、第1のデータ・ラッチ110のノーマル・クロック入力126へのおよび第2のデータ・ラッチ112のクロック入力132へのクロック信号を選択的に起動または制御してもよい。クロック・ロジック160は、シャドウ・データを第3のデータ・ラッチ116から第4のデータ・ラッチ118内に進めるために、第3のデータ・ラッチ116のシャドウ・クロック入力144へのおよび第4のデータ・ラッチ118のクロック入力146へのクロック信号を制御してもよい。推移の第2段階の間に、第4のデータ・ラッチ118から第1のデータ・ラッチ110内へそして第2のデータ・ラッチ112から第3のデータ・ラッチ116内へデータをシフトさせるために、クロック・ロジック160は、ノーマル・クロック入力126、クロック入力132、シャドウ・クロック入力144、およびクロック入力146へのクロック信号を制御してもよい。クロック・ロジック160はコンテキストスイッチ装置102の一部として含まれていてもよいし、あるいは実装(implementation)に依存して、外部制御ロジックによって提供されてもよい。したがって、コンテキストスイッチ装置102は、ノーマル・データ・コンテキスト104およびシャドウ・データ・コンテキスト106を含む並列に2組のコンテキスト・レジスタを含んでおり、そして、デジタル信号プロセサあるいは他の処理装置のようなシステムの現在のプロセスに依存してコンテキストを切り替えるのに適合されている。
第1、第2、第3および第4という用語は例示であり、ここでは理解を容易にするために用いられている。用語は、要素のいかなる特定の順序も示すようには意図されない。
図2は、ノーマル・コンテキスト実行からシャドウ・コンテキスト実行まで推移の第1のクロック・フェーズ200における特定の実施形態を例示する図1のコンテキストスイッチ装置102のブロック図である。第1のプロセスに関連したノーマル・コンテキスト中に、データ入力120で受け取られたデータ・コンテキストは、マルチプレクサ108によって第1のデータ・ラッチ110に渡され、出力ライン130経由で出力128およびアレイ出力マルチプレクサ103に提供される。データ・コンテキストも第2のラッチ112内にシフトされてもよい。
ノーマル-シャドウ・コンテキスト・スワッピング・プロセスの第1のクロック・フェーズ200では、シャドウ・コンテキスト選択は、フィードバック入力122を選択するために入力マルチプレクサ108のコンテキスト選択入力124で受け取られる。データ推移矢印202によって一般的に示されるように、クロック・ロジック160は、データ・コンテキストD1を第2のデータ・ラッチ112内にシフトさせるために、ノーマル・データ・コンテキスト104の第2のデータ・ラッチ112を活性化してもよい。データ推移矢印204によって一般的に示されるように、クロック・ロジック160は、シャドウ・データ・コンテキストD2を第3のデータ・ラッチ116から第4のデータ・ラッチ118へシフトするために、シャドウ・データ・コンテキスト106の第4のデータ・ラッチ118を活性化してもよい。
図3は、ノーマル実行コンテキスト104からシャドウ(2次の)実行コンテキスト106にコンテキストスイッチ装置102が変わる推移の第2のクロック・フェーズ300中の図1のコンテキストスイッチ装置102のブロック図である。第2のクロック・フェーズ300では、ノーマル・データ・コンテキスト104およびシャドウ・データ・コンテキスト106は、それぞれのデータ・コンテキストをスワップする。データ推移矢印302によって一般的に示されるように、データ・コンテキストD1は、特にノーマル・データ・コンテキスト104の第2のデータ・ラッチ112からシャドウ・データ・コンテキスト106の第3のデータ・ラッチ116へとシフトされる。データ推移矢印304によって一般的に示されるように、シャドウ・データ・コンテキストD2は、シャドウ・データ・コンテキスト106の第4のデータ・ラッチ118からノーマル・データ・コンテキスト104の第1のデータ・ラッチ108にシフトされる。その後、シャドウ・データ・コンテキストD2は出力ライン130経由で出力128およびアレイ出力マルチプレクサ103に第1のデータ・ラッチ110によって渡されてもよい。
フィードバック・出力136および148によってノーマル・データ・コンテキスト104とシャドウ・データ・コンテキスト106の間でデータがスワップされることが理解されるにべきである。例えば、クロック・ロジック160は、第2のデータ・ラッチ112からフィードバック・出力136を経由して第2の入力マルチプレクサ114および第3のデータ・ラッチ116内へのデータ・コンテキストD1の進みを制御してもよい。同様に、クロック・ロジック160は、第4のデータ・ラッチ118からシャドウ出力148を経由して第1の入力マルチプレクサ108へそして第1のデータ・ラッチ110内へとシャドウ・データ・コンテキストD2を進めるまたはシフトさせるためにクロックを制御してもよい。
ノーマル・データ・コンテキスト104とシャドウ・データ・コンテキスト106の間のフィードバック配置を利用することによって、シャドウ・データ・コンテキスト106のプロセスは選択され、出力マルチプレクサを使用せずに、アレイ出力マルチプレクサ103に提供されてもよい。したがって、コンテキストスイッチ装置102は余分な論理回路の必要なしで実行コンテキスト選択(コンテキスト・スワッピング)を行ない、それによって、速度を増加させかつチップ設計におけるルーティングおよび配置複雑性を低減する。
特定の実施形態では、集積回路装置はコンテキストスイッチ装置102およびアレイ出力マルチプレクサ103を含んでいてもよい。特定の実施形態では、集積回路装置はデジタル信号プロセサ(DSP)であってもよく、また、コンテキストスイッチ装置102は、DSPのレジスタ・ファイルのレジスタ・セルの一部であってもよい。コンテキストスイッチ装置102は、ノーマル・データ・コンテキスト104のようなフォワード・ラッチ回路(forward latch circuit)、およびシャドウ・データ・コンテキスト106のようなシャドウ・ラッチ回路を含んでいる。フォワード・ラッチ回路は、データ入力120およびフィードバック入力122のようなシャドウ・ラッチ・データ入力のうちの1つを出力128のようなフォワード・ラッチ回路出力に選択的に結合するためにコンテキスト選択入力124に応答する第1の入力マルチプレクサ108を含んでいてもよい。シャドウ・ラッチ回路は、フォワード・ラッチ回路出力に応答して走査テスト入力140および入力138のようなフィードバック入力のうちの1つを選択的に結合するためにモード選択入力142に応答する第2の入力マルチプレクサ114を含んでいてもよい。特定の実施形態では、モード選択入力142がノーマル機能モード選択を示す場合、シャドウ・ラッチ・データ・入力(例えば、フィードバック入力122)はシャドウ・データを含んでいてもよい。シャドウ・データは、前方のラッチ回路出力(例えば、出力136)からのシャドウ・データ・コンテキスト106内にラッチされたフィードバック・データを含んでいてもよい。他の特定の実施形態では、フィードバック入力122のようなシャドウ・ラッチ入力は、モード選択入力142がテスト・モード選択を示す場合、走査テスト入力140に関して遅れる走査テスト・データを含んでいる。
他の特定の実施形態では、コンテキストスイッチ装置102のような論理装置は、マルチプレクサ108を含むノーマル・データ・コンテキスト104のようなフォワード・ラッチ回路およびデータ・ラッチ110のような少なくとも1つのラッチ・エレメントを含んでいてもよく、かつ出力128のような出力を有してもよい。コンテキストスイッチ装置102はまた、シャドウ・データ・コンテキスト106のようなシャドウ・ラッチ回路を含んでいてもよい。フォワード・ラッチ回路から出力データを受け取りかつシャドウ・コンテキストとして出力データにラッチするために、シャドウ・ラッチ回路は、フォワード・ラッチ回路に結合されてもよい。マルチプレクサ108は、コンテキスト選択入力124のようなコンテキスト選択入力に応答してデータ・コンテキストあるいはシャドウ・コンテキストのいずれかを少なくとも1つのラッチ・エレメントの入力に結合するのに適合されてもよい。
図4は、走査テストのようなテスト動作または自動テスト・パターン生成器(ATPG)モードの間におけるデータ・コンテキストを例示する図1のコンテキストスイッチ装置102のブロック図である。ノーマル・データ・コンテキスト104から走査テスト・データ・コンテキストに切替えるために、コンテキストスイッチ装置102は、図2および3に関して上に記述されたコンテキストスイッチと同様のマルチフェーズ推移(multi-phase transition)を行なってもよい。テスト・モード選択は、走査テスト入力140を選択するために第2のマルチプレクサ114のモード選択入力142で受け取られる。第1のクロック・フェーズでは、第2のマルチプレクサ114からのテスト・データは第3のデータ・ラッチ116へシフトされる。第2のクロック・フェーズにおいて、テスト・データは、第3のデータ・ラッチ116から第4のデータ・ラッチ118へシフトされる。第3のクロック・フェーズにおいて、テスト・データは、第1のマルチプレクサ108によって第4のデータ・ラッチ118から第1のデータ・ラッチ110へシフトされる。第4のクロック・フェーズにおいて、テスト・データは、第1のデータ・ラッチ110から第2のデータ・ラッチ112を経由してテスト出力134へあるいは出力128を経由してアレイ出力マルチプレクサ103へ、および随意にアレイ出力マルチプレクサ103の出力(図1の出力156のような)へシフトされる。
したがって、レジスタ・セルのコンテキストスイッチ装置102は、コンテキスト選択入力124およびモード選択入力142に基づいて、ノーマル・コンテキストにおけるデータ・コンテキスト、シャドウ・コンテキストにおけるシャドウ・コンテキスト、またはテスト・コンテキストにおける走査テスト・データまたはATPGデータを出力128および134に選択的に提供するに適合されてもよい。第1のモード(ノーマル・コンテキスト・モード)において、データ・コンテキストは出力128を経由してアレイ出力マルチプレクサ103に提供される。第2のモード(シャドウ・コンテキスト・モード)において、シャドウ・データ・コンテキストは出力128を経由してアレイ出力マルチプレクサ103に提供される。シャドウ・データ・コンテキストは、テスト・パターン・データとして利用されてもよい。第3のモード(テスト・コンテキスト・モード)において、テスト・データは第2のデータ・ラッチ112を経由して出力128およびテスト出力134に提供される。したがって、第1の入力マルチプレクサ108は、組合わせられたノーマルおよびシャドウ出力マルチプレクサおよびテスト・パターン自動生成器(ATPG)/ランダム・ロジック・ビルトイン・セルフテスト(RLBIST)マルチプレクサとして作動してもよい。シャドウ・データ・コンテキスト106とノーマル・データ・コンテキスト104の間のフィードバック配置を使用してかつ第1のマルチプレクサ108および第2のマルチプレクサ114によって入力間を選択することによって、コンテキストスイッチ装置102は、高速ラッチングにDFT機能性および縮小された半導体チップ領域を提供する。
図5は、ノーマル・コンテキストおよびシャドウ・コンテキストの間で選択するためにレジスタ・セルのコンテキストスイッチ装置を利用する方法の特定の例示的実施形態の流れ図である。コンテキスト選択入力は、シャドウ・データ・コンテキストを選択するために受け取られる(ブロック500)。第1のフェーズでは、データは、ノーマル・データ・コンテキストの第1のデータ・ラッチからノーマル・データ・コンテキストの他のデータ・ラッチへシフトされる(ブロック502)。第1のフェーズでは、シャドウ・データは、シャドウ・データ・コンテキストの第3のデータ・ラッチからシャドウ・データ・コンテキストの第4のデータ・ラッチへシフトされる(ブロック504)。第2のフェーズでは、シャドウ・データ・コンテキストの第4のデータ・ラッチのシャドウ・データは、ノーマル・データ・コンテキストの第1のデータ・ラッチへシフトされ(ブロック506)、また、ノーマル・データ・コンテキストの第2のデータ・ラッチのデータは、シャドウ実行コンテキストの第3のデータ・ラッチへシフトされる(ブロック508)。例えば、シャドウ・データはアレイ出力マルチプレクサ103に出力されてもよい(ブロック510)。
図5の方法はノーマルおよびシャドウ・データ・コンテキスト間の切替えについて記述することが当業者によって認識されるべきである。しかしながら、テスト・コンテキストが選択されている場合には、ブロック508が行なわれないことおよびテスト・データ(走査テスト・データあるいはテスト・パターン自動生成ソフトデータのいずれか)が代わりに第3のデータ・ラッチへシフトされることを除き、同じ切替えが生じる。さらに、走査テストの場合には、テスト・データは、第1のデータ・ラッチの出力から、第2のデータ・ラッチ112の走査テスト出力134から、またはそれらの任意の組み合わせから出力されてもよい。
図6は、多重処理(マルチスレッデイング)(multi-threading)環境で使用されうるマルチプルコンテキストを含んでいるコンテキストスイッチ装置600の特定の例示的な実施形態のブロック図である。コンテキストスイッチ装置600は、図1のアレイ出力マルチプレクサ103のようなアレイ出力マルチプレクサに結合されるレジスタ・アレイのレジスタ・セルの一部であってもよい。コンテキストスイッチ装置600は、ノーマル・コンテキスト602およびシャドウ・コンテキスト604、606、608および610を含んでいてもよい。一般に、コンテキストスイッチ装置600は、複数の(multiple)プログラムあるいはプロセスを格納するためにノーマル・コンテキスト602と平行に複数の(multiple)シャドウ・コンテキストを含んでいてもよい。ノーマル・コンテキスト602は、データ入力612、フィードバック入力614および出力616を含んでいる。ノーマル・コンテキスト602はまた、出力616に結合されてもよいまたは例えば図1に示されるような別個のテスト出力であってもよいテスト出力618を含んでいてもよい。
シャドウ・コンテキスト604は、出力616に結合された入力620、フィードバック入力622、およびノーマル・コンテキスト602のフィードバック入力614に結合された出力624を含んでいてもよい。シャドウ・コンテキスト606は、出力624に結合された入力626、フィードバック入力628、およびシャドウ・コンテキスト604のフィードバック入力622に結合される出力630を含んでいてもよい。フィードバック入力628は他のシャドウ・コンテキストに結合されてもよい。
シャドウ・コンテキスト608は入力632、フィードバック入力634および出力636を含んでいてもよい。シャドウ・コンテキスト610は、出力636に結合された入力638、テスト入力640、およびシャドウ・コンテキスト608のフィードバック入力634に結合された出力642を含んでいてもよい。一般に、コンテキストスイッチ装置600は、ノーマル・コンテキスト602あるいはシャドウ・コンテキスト604、606、608および610の1つを選択し、そして、選択されたシャドウ・コンテキストを出力616に供給してもよい。特定の実施形態では、コンテキストスイッチ装置600は、アレイの出力マルチプレクサ(図1の中のアレイ出力マルチプレクサ103のような)をレジスタするために、テスト入力640を出力616(図1中のフィードバック出力136のような)へ、テスト出力618(図1中のテスト出力134のような)へ、そして出力617(図1中の出力128のような)へ供給してもよい。したがって、コンテキストスイッチ装置600は、2つより多いプロセスあるいはプログラムを含む多重処理環境で使用されてもよい。
図7は、全体的に700で示されている携帯通信装置の例示的で非制限の実施形態を例示する。図7に例示されるように、携帯通信装置は、汎用プロセッサ、デジタル信号プロセサ、高度低減された命令組マシン・プロセッサ、あるいはそれらの任意の組合せであってもよい処理装置710を含むオンチップシステム722を含んでいる。特定の実施形態では、処理装置710は、マルチプル実行コンテキストをサポートするためにマルチスレッデド・プロセッサを備えてもよい。図7はまた、処理装置710に結合されるディスプレイ制御装置726およびディスプレイ728を示す。さらに、入力装置730は処理装置710に結合される。図示されるように、メモリ732は処理装置710に結合される。さらに、符号器/復号器(CODEC)734は処理装置710に結合することができる。スピーカー736およびマイクロホン738はCODEC 730に結合することができる。特定の実施形態では、処理装置710は、例えば、マルチスレデッド処理に適合しておりかつ図1-6に示されかつここに記述されたようにコンテキストスイッチ・プロセスを行なうのに適したコンテキストスイッチ装置を備えたレジスタ・セルを含んだレジスタ・アレイを含む汎用プロセッサあるいはデジタル信号プロセサ(DSP)であってもよい。
図7はまた、ワイヤレス制御装置740が処理装置710および無線アンテナ742に結合されうることを示す。特定の実施形態では、電源744はオンチップシステム722に結合される。さらに、特定の実施形態では、図7に例示されるように、ディスプレイ728、入力装置730、スピーカ736、マイクロホン738、無線アンテナ742および電源744は、オンチップシステム722の外側にある。しかし、各々はオンチップシステム722のコンポーネントに結合される。オンチップ・システム722は、電源744に結合されかつトレース(図示なし)によって無線制御装置740、メモリ732、処理装置710、CODEC 734およびディスプレイ制御装置726のようなオンチップシステム722の様々なコンポーネントに結合される電力管理集積回路757を含んでいてもよい。
特定の実施形態では、処理装置710は、携帯通信装置700の様々なコンポーネントによって必要とされる機能性および動作を行なうのに必要なプログラムに関連した指示を処理してもよい。例えば、無線通信セッションが無線アンテナによって確立される場合、ユーザはマイクロホン738に向かってしゃべることができる。ユーザの声を表わす電子信号は、符号化されるためにCODEC 734に送ることができる。処理装置710は、マイクロホン738からの電子信号を符号化するためにCODEC 734のためのデータ処理を行なうことができる。さらに、無線アンテナ742によって受け取られた入来信号は、復号されてスピーカ736へ送られるために、無線制御装置740によって、CODEC 734に送ることができる。無線アンテナ742によって受け取られた信号を復号する場合、処理装置710はまた、CODEC 734のためのデータ処理を行なうことができる。
さらに、無線通信セッションの前に、その間に、あるいはその後に、処理装置710は、入力装置730から受け取られる入力を処理することができる。例えば、無線通信セッションの間に、ユーザは、携帯通信装置700の記憶732内に埋め込まれるウェブ・ブラウザによってインターネット・サーフィンをするために入力装置730およびディスプレイ728を使用してもよい。さらに、ユーザは、電話に基づいたメニュー(自動電話装置メニューのような)をナビゲートし、かつ電話番号、テキスト・アドレスおよび他の情報を入力するために、埋め込まれたメニューをナビゲートするために入力装置730を利用してもよい。
ここに開示された実施形態に関して記述された様々な例示の論理的ブロック、構成、モジュール、回路、およびこアルゴリズム・ステップは、電子的ハードウェア、コンピューター・ソフトウェアあるいは両者の組合せとして実装されてもよい。ハードウェアとソフトウェアのこの互換性を明瞭に例示するために、様々な例示のコンポーネント、ブロック、構成、モジュール、回路およびステップは、それらの機能性の点から一般的に上記で説明された。そのような機能性がハードウェアまたはソフトウェアとして実装されるかどうかは、特定用途およびシステム全体に課せられる設計制約に依存する。当業者は各特定用途のために種々の方法で記述された機能性を実装できるが、そのような実装決定は本開示の範囲からの逸脱を生ずるように解釈されるべきではない。
ここに開示された実施形態に関して記述された方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されたソフトウェア・モジュール、あるいはその2つの組合せで直接具体化されてもよい。ソフトウェア・モジュールは、RAMメモリ、フラッシュ・メモリー、ROMメモリ、PROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブル・ディスク、CD-ROMあるいは技術的に既知の記憶媒体の他の形式に存在してもよい。そのような記憶装置は、携帯電話を含むがこれらに限定されずに、携帯用電子機器内に含まれてもよい。例示の記憶媒体は、プロセッサがその記憶媒体から情報を読取りかつその記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代案では、記憶媒体はプロセッサと一体であってもよい。プロセッサと記憶媒体は、特定用途向け集積回路(ASIC)に存在してもよい。ASICは計算装置またはユーザ端末に存在してもよい。代案では、プロセッサと記憶媒体は計算装置かユーザ端末中の個別のコンポーネントとして存在してもよい。
開示された実施形態の前記の記述は、任意の当業者がそのような示された実施形態を作るか使用することを可能にするために提供される。これらの実施形態に対する様々な修正が当業者には容易に明白になるであろう、そして、ここに定義された一般的な原理は、開示の精神または範囲から逸脱することなしに、他の実施形態に適用されてもよい。したがって、本開示は、ここに示された実施形態に制限されたようには意図されておらず、下記の請求項によって定義される原理および新規な特徴と一致する最も広い範囲を与えられることになっている。
開示された実施形態の前記の記述は、任意の当業者がそのような示された実施形態を作るか使用することを可能にするために提供される。これらの実施形態に対する様々な修正が当業者には容易に明白になるであろう、そして、ここに定義された一般的な原理は、開示の精神または範囲から逸脱することなしに、他の実施形態に適用されてもよい。したがって、本開示は、ここに示された実施形態に制限されたようには意図されておらず、下記の請求項によって定義される原理および新規な特徴と一致する最も広い範囲を与えられることになっている。
下記に本願出願時の請求項1−29に対応する記載が付記1−29として表記される。
付記1
コンテキストスイッチ装置であって、
第1の入力マルチプレクサおよび第1のデータ・ラッチを備える第1のデータ・コンテキスト・ロジックを備えており、前記第1のデータ・コンテキスト・ロジックはデータ入力およびシャドウ入力を含んでおり、前記第1のデータ・コンテキスト・ロジックは前記データ入力および前記シャドウ入力のうちの1つを前記第1のデータ・ラッチに選択的に結合するようにコンテキスト選択入力に応答し、前記第1のデータ・ラッチは回路装置に結合された第1のデータ・ラッチ出力を含んでおり、
第2の入力マルチプレクサ、第2のデータ・ラッチおよび第2のデータ・コンテキスト・ロジック出力を備える第2のデータ・コンテキスト・ロジックを備えており、前記第2のデータ・コンテキスト・ロジック出力は前記第1の入力マルチプレクサのシャドウ入力に結合され、前記第2の入力マルチプレクサは走査テスト入力およびフィードバック入力を含んでおり、前記入力マルチプレクサは前記走査テスト入力および前記フィードバック入力を前記第2のデータ・ラッチの入力に選択的に結合するようにモード選択入力に応答し、および、
前記第1のデータ・コンテキスト・ロジックの出力を前記第2の入力マルチプレクサのフィードバック入力に結合するフィードバック接続を備える装置。
付記2
前記第1のデータ・コンテキスト・ロジックは、前記第1のデータ・ラッチ出力に結合された入力を含みかつ前記出力を含む第3のデータ・ラッチをさらに備える、付記1のコンテキストスイッチ装置。
付記3
前記第2のデータ・コンテキスト・ロジックは、第4のデータ・ラッチをさらに備える、付記2のコンテキストスイッチ。
付記4
ノーマル・データ・コンテキスト・モードからシャドウ・データ・コンテキストモードまでの実行コンテキストの推移の間に前記第4のデータ・ラッチから前記第1のデータ・ラッチまでおよび前記第3のデータ・ラッチから第2データ・ラッチまでデータ・コンテキストを選択的に進めるためにコンテキスト選択入力に応答して、前記第4のデータ・ラッチから前記第1のデータ・ラッチまでおよび前記第3のデータ・ラッチから前記第2のデータ・ラッチまでデータ・コンテキストを選択的に進めるロック・ロジックをさらに備える、付記3の装置。
付記5
前記コンテキスト選択入力および前記モード選択入力は、前記ノーマル・データ・コンテキストモードおよび前記シャドウ・データ・コンテキスト・モード間で選択することである、付記4のコンテキストスイッチ。
付記6
前記コンテキスト選択入力は、ノーマル・コンテキスト選択あるいはシャドウ・コンテキスト選択を備える、付記1のコンテキストスイッチ装置。
付記7
前記モード選択入力は、関数モード選択あるいはテスト・モード選択を備える、付記1のコンテキストスイッチ装置。
付記8
前記第1のデータ・コンテキスト・ロジックは、走査テスト出力を含む、付記1のコンテキストスイッチ。
付記9
前記第2のデータ・コンテキスト・ロジックは、複数のシャドウ・データ・コンテキスト論理回路を備え、また、前記コンテキストスイッチは、複数のコンテキスト間で選択するようにマルチプロセス環境中で作動するのに適合されている、付記1のコンテキストスイッチ。
付記10
実行コンテキストを変更する方法であって、
コンテキスト選択入力を受け取ること、
第1のフェーズにおいて、
ノーマル実行コンテキストの第1のラッチ・エレメントから前記ノーマル実行コンテキストの第2のラッチ・エレメントへデータをシフトすること、
シャドウ実行コンテキストの第3のラッチ・エレメントから前記シャドウ実行コンテキストの第4のラッチ・エレメントへシャドウ・データをシフトすること、
そして、
第2のフェーズにおいて、
前記シャドウ実行コンテキストの第4のラッチ・エレメントのシャドウ・データを前記ノーマル実行コンテキストの第1のラッチ・エレメント内にシフトすること、
および、前記ノーマル実行コンテキストの前記第2のラッチ・エレメントのデータを前記シャドウ実行コンテキストの前記第3のラッチ・エレメント内にシフトすること、
を備える方法。
付記11
前記第1のラッチ・エレメントからのシャドウ・データを回路装置の入力に出力することをさらに備える、付記10の方法。
付記12
前記シャドウ実行コンテキストからのシャドウ入力と前記コンテキスト選択入力に基づいたデータ入力の間で選択するために前記ノーマル実行コンテキストの第1の入力マルチプレクサを制御すること、および、
走査テスト入力とモード選択入力に基づいた前記ノーマル実行コンテキストからのフィードバック入力の間で選択するために前記シャドウ実行コンテキストの第2の入力マルチプレクサを制御すること、
をさらに備える、付記10の方法。
付記13
前記第1のフェーズ中にラッチ・データを前記第2のラッチ・エレメントおよび前記第4のラッチ・エレメントへ選択的にラッチするためおよび前記第2のフェーズ中にラッチ・データを前記第1のラッチ・エレメントおよび前記第3のラッチ・エレメントへ選択的にラッチするように第1のクロックおよび第2のクロックを制御することをさらに備える、付記10の方法。
付記14
前記モード選択入力がテスト・モード選択を備える場合に、前記第2のラッチ・エレメントから走査テスト出力を出力することをさらに備える、付記10の方法。
付記15
集積回路装置であって、
アレイ出力マルチプレクサと、
前記回路素子の入力に結合されたコンテキストスイッチ・ロジックとを備え、前記コンテキストスイッチ・ロジックはフォワード・ラッチ回路およびシャドウ・ラッチ回路を含み、前記フォワード・ラッチ回路はデータ入力およびシャドウ・ラッチ・データ入力のうちの1つをフォワード・ラッチ回路出力に選択的に結合するようにコンテキスト選択入力に応答する第1のマルチプレクサを含み、前記シャドウ・ラッチ回路は前記フォワード・ラッチ回路出力に応答して走査テスト入力およびフィードバック入力のうちの1つを選択するようにモード選択入力に応答する第2のマルチプレクサを含む、集積回路装置。
付記16
前記シャドウ・ラッチ・データ・入力は、前記モード選択入力がノーマル機能モード選択を備える場合、フォワード・ラッチ回路出力に関して遅れたフィードバック・データを備える、付記15の回路装置。
付記17
前記シャドウ・ラッチ・データ入力は、前記モード選択入力がテスト・モード選択を備える場合、前記走査テスト入力に関して遅れた走査テスト・データを備える、付記15の回路装置。
付記18
前記コンテキストスイッチ・ロジックは、シャドウ・コンテキスト選択を備えるコンテキスト選択入力に応答して、自動的に生成されたテスト・パターンを前記回路素子の入力に供給する、付記15の回路装置。
付記19
前記前方のラッチ回路は、走査テスト出力を含み、前記モード選択入力がテスト・モード選択を備える場合および前記コンテキスト選択入力がシャドウ・コンテキスト選択を備える場合に、前記走査テスト入力を前記走査テスト出力に結合する、付記15の回路装置。
付記20
前記コンテキストスイッチ・ロジックは複数のシャドウ・ラッチ回路を含んでおり、かつ、前記コンテキストスイッチ・ロジックは前記フォワード・ラッチ回路または前記複数のシャドウ・ラッチ回路のうちの1つを前記フォワード・ラッチ回路出力に選択的に結合するように適合されている、付記15の回路装置。
付記21
マルチプレクサおよび出力を有する少なくとも1つのラッチ・エレメントを含むフォワード・ラッチ回路と、
前記フォワード・ラッチ回路に結合され、前記フォワード・ラッチ回路からの出力データを受け取りかつ前記出力データをシャドウ・コンテキストとしてラッチするシャドウ・ラッチ回路と、を備え、
前記マルチプレクサは、コンテキスト選択入力に応答して、データ・コンテキストあるいはシャドウ・コンテキストのいずれかを少なくとも1つのラッチ・エレメントの入力に選択的に結合するように適合されている、論理装置。
付記22
前記マルチプレクサは、コンテキスト選択入力を受け取りかつ少なくとも1つのラッチ・エレメントによって前記データ・コンテキストおよび前記シャドウ・コンテキストのうちの1つを回路装置の入力に選択的に供給するためにコンテキスト選択モード入力を含む、付記21の論理装置。
付記23
前記少なくとも1つのラッチ・エレメントはクロックに応答する、付記21の論理装置。
付記24
前記マルチプレクサは、フォワード・ラッチ回路のデータ・コンテキストを前記シャドウ・ラッチ回路のシャドウ・コンテキストと選択的に交換するようにコンテキスト選択入力に応答する、付記21の論理装置。
付記25
前記マルチプレクサは、データ入力に結合された第1の入力、前記シャドウ・ラッチ回路の出力に結合された第2の入力、前記少なくとも1つのラッチ・エレメントに結合された出力、およびコンテキスト選択入力に応答するコンテキスト選択モード入力を備える、付記21の論理装置。
付記26
コンテキスト選択入力に応答してデータ入力およびフィードバック入力のうちの1つを、データ・ラッチを含むコンテキストスイッチ装置の出力に選択的に結合するための手段であって、前記出力はアレイ出力マルチプレクサの入力に結合される手段と、
テスト・モード選択入力に応答して走査テスト・データをフィードバック入力に選択的に結合するための手段と、
を備える論理装置。
付記27
前記コンテキスト選択入力は、ノーマル・データ・コンテキスト選択あるいはシャドウ・データ・コンテキスト選択のいずれかを備える、付記26の論理装置。
付記28
無線信号に応答するアンテナと、
前記アンテナに結合された集積回路とを備え、前記集積回路は、
アレイ出力マルチプレクサと、
回路素子の入力に結合されたコンテキストスイッチ・ロジックとを備え、前記コンテキストスイッチ・ロジックはフォワード・ラッチ回路およびシャドウラッチ回路を含み、前記フォワード・ラッチ回路はデータ入力およびシャドウ・ラッチ・データ入力のうちの1つをフォワード・ラッチ回路出力に選択的に結合するようにコンテキスト選択入力に応答する第1のマルチプレクサを含み、前記シャドウ・ラッチ回路は前記フォワード・ラッチ回路出力に応答してテスト入力およびフィードバック入力のうちの1つを選択するようにモード選択入力に応答する第2のマルチプレクサを含む、通信装置。
付記29
前記コンテキストスイッチ・ロジックはテスト出力を含んでおり、前記コンテキストスイッチ・ロジックはシャドウ・コンテキスト選択入力およびテスト・モード選択入力に応答して前記テスト入力を前記テスト出力に結合する、付記28の通信装置。

Claims (29)

  1. コンテキストスイッチ装置であって、
    第1の入力マルチプレクサおよび第1のデータ・ラッチを備える第1のデータ・コンテキスト・ロジックを備えており、前記第1のデータ・コンテキスト・ロジックはデータ入力およびシャドウ入力を含んでおり、前記第1のデータ・コンテキスト・ロジックは前記データ入力および前記シャドウ入力のうちの1つを前記第1のデータ・ラッチに選択的に結合するようにコンテキスト選択入力に応答し、前記第1のデータ・ラッチは回路装置に結合された第1のデータ・ラッチ出力を含んでおり、
    第2の入力マルチプレクサ、第2のデータ・ラッチおよび第2のデータ・コンテキスト・ロジック出力を備える第2のデータ・コンテキスト・ロジックを備えており、前記第2のデータ・コンテキスト・ロジック出力は前記第1の入力マルチプレクサのシャドウ入力に結合され、前記第2の入力マルチプレクサは走査テスト入力およびフィードバック入力を含んでおり、前記入力マルチプレクサは前記走査テスト入力および前記フィードバック入力を前記第2のデータ・ラッチの入力に選択的に結合するようにモード選択入力に応答し、および、
    前記第1のデータ・コンテキスト・ロジックの出力を前記第2の入力マルチプレクサのフィードバック入力に結合するフィードバック接続を備える装置。
  2. 前記第1のデータ・コンテキスト・ロジックは、前記第1のデータ・ラッチ出力に結合された入力を含みかつ前記出力を含む第3のデータ・ラッチをさらに備える、請求項1のコンテキストスイッチ装置。
  3. 前記第2のデータ・コンテキスト・ロジックは、第4のデータ・ラッチをさらに備える、請求項2のコンテキストスイッチ。
  4. ノーマル・データ・コンテキスト・モードからシャドウ・データ・コンテキストモードまでの実行コンテキストの推移の間に前記第4のデータ・ラッチから前記第1のデータ・ラッチまでおよび前記第3のデータ・ラッチから第2データ・ラッチまでデータ・コンテキストを選択的に進めるためにコンテキスト選択入力に応答して、前記第4のデータ・ラッチから前記第1のデータ・ラッチまでおよび前記第3のデータ・ラッチから前記第2のデータ・ラッチまでデータ・コンテキストを選択的に進めるロック・ロジックをさらに備える、請求項3の装置。
  5. 前記コンテキスト選択入力および前記モード選択入力は、前記ノーマル・データ・コンテキストモードおよび前記シャドウ・データ・コンテキスト・モード間で選択することである、請求項4のコンテキストスイッチ。
  6. 前記コンテキスト選択入力は、ノーマル・コンテキスト選択あるいはシャドウ・コンテキスト選択を備える、請求項1のコンテキストスイッチ装置。
  7. 前記モード選択入力は、関数モード選択あるいはテスト・モード選択を備える、請求項1のコンテキストスイッチ装置。
  8. 前記第1のデータ・コンテキスト・ロジックは、走査テスト出力を含む、請求項1のコンテキストスイッチ。
  9. 前記第2のデータ・コンテキスト・ロジックは、複数のシャドウ・データ・コンテキスト論理回路を備え、また、前記コンテキストスイッチは、複数のコンテキスト間で選択するようにマルチプロセス環境中で作動するのに適合されている、請求項1のコンテキストスイッチ。
  10. 実行コンテキストを変更する方法であって、
    コンテキスト選択入力を受け取ること、
    第1のフェーズにおいて、
    ノーマル実行コンテキストの第1のラッチ・エレメントから前記ノーマル実行コンテキストの第2のラッチ・エレメントへデータをシフトすること、
    シャドウ実行コンテキストの第3のラッチ・エレメントから前記シャドウ実行コンテキストの第4のラッチ・エレメントへシャドウ・データをシフトすること、
    そして、
    第2のフェーズにおいて、
    前記シャドウ実行コンテキストの第4のラッチ・エレメントのシャドウ・データを前記ノーマル実行コンテキストの第1のラッチ・エレメント内にシフトすること、
    および、前記ノーマル実行コンテキストの前記第2のラッチ・エレメントのデータを前記シャドウ実行コンテキストの前記第3のラッチ・エレメント内にシフトすること、
    を備える方法。
  11. 前記第1のラッチ・エレメントからのシャドウ・データを回路装置の入力に出力することをさらに備える、請求項10の方法。
  12. 前記シャドウ実行コンテキストからのシャドウ入力と前記コンテキスト選択入力に基づいたデータ入力の間で選択するために前記ノーマル実行コンテキストの第1の入力マルチプレクサを制御すること、および、
    走査テスト入力とモード選択入力に基づいた前記ノーマル実行コンテキストからのフィードバック入力の間で選択するために前記シャドウ実行コンテキストの第2の入力マルチプレクサを制御すること、
    をさらに備える、請求項10の方法。
  13. 前記第1のフェーズ中にラッチ・データを前記第2のラッチ・エレメントおよび前記第4のラッチ・エレメントへ選択的にラッチするためおよび前記第2のフェーズ中にラッチ・データを前記第1のラッチ・エレメントおよび前記第3のラッチ・エレメントへ選択的にラッチするように第1のクロックおよび第2のクロックを制御することをさらに備える、請求項10の方法。
  14. 前記モード選択入力がテスト・モード選択を備える場合に、前記第2のラッチ・エレメントから走査テスト出力を出力することをさらに備える、請求項10の方法。
  15. 集積回路装置であって、
    アレイ出力マルチプレクサと、
    前記回路素子の入力に結合されたコンテキストスイッチ・ロジックとを備え、前記コンテキストスイッチ・ロジックはフォワード・ラッチ回路およびシャドウ・ラッチ回路を含み、前記フォワード・ラッチ回路はデータ入力およびシャドウ・ラッチ・データ入力のうちの1つをフォワード・ラッチ回路出力に選択的に結合するようにコンテキスト選択入力に応答する第1のマルチプレクサを含み、前記シャドウ・ラッチ回路は前記フォワード・ラッチ回路出力に応答して走査テスト入力およびフィードバック入力のうちの1つを選択するようにモード選択入力に応答する第2のマルチプレクサを含む、集積回路装置。
  16. 前記シャドウ・ラッチ・データ・入力は、前記モード選択入力がノーマル機能モード選択を備える場合、フォワード・ラッチ回路出力に関して遅れたフィードバック・データを備える、請求項15の回路装置。
  17. 前記シャドウ・ラッチ・データ入力は、前記モード選択入力がテスト・モード選択を備える場合、前記走査テスト入力に関して遅れた走査テスト・データを備える、請求項15の回路装置。
  18. 前記コンテキストスイッチ・ロジックは、シャドウ・コンテキスト選択を備えるコンテキスト選択入力に応答して、自動的に生成されたテスト・パターンを前記回路素子の入力に供給する、請求項15の回路装置。
  19. 前記前方のラッチ回路は、走査テスト出力を含み、前記モード選択入力がテスト・モード選択を備える場合および前記コンテキスト選択入力がシャドウ・コンテキスト選択を備える場合に、前記走査テスト入力を前記走査テスト出力に結合する、請求項15の回路装置。
  20. 前記コンテキストスイッチ・ロジックは複数のシャドウ・ラッチ回路を含んでおり、かつ、前記コンテキストスイッチ・ロジックは前記フォワード・ラッチ回路または前記複数のシャドウ・ラッチ回路のうちの1つを前記フォワード・ラッチ回路出力に選択的に結合するように適合されている、請求項15の回路装置。
  21. マルチプレクサおよび出力を有する少なくとも1つのラッチ・エレメントを含むフォワード・ラッチ回路と、
    前記フォワード・ラッチ回路に結合され、前記フォワード・ラッチ回路からの出力データを受け取りかつ前記出力データをシャドウ・コンテキストとしてラッチするシャドウ・ラッチ回路と、を備え、
    前記マルチプレクサは、コンテキスト選択入力に応答して、データ・コンテキストあるいはシャドウ・コンテキストのいずれかを少なくとも1つのラッチ・エレメントの入力に選択的に結合するように適合されている、論理装置。
  22. 前記マルチプレクサは、コンテキスト選択入力を受け取りかつ少なくとも1つのラッチ・エレメントによって前記データ・コンテキストおよび前記シャドウ・コンテキストのうちの1つを回路装置の入力に選択的に供給するためにコンテキスト選択モード入力を含む、請求項21の論理装置。
  23. 前記少なくとも1つのラッチ・エレメントはクロックに応答する、請求項21の論理装置。
  24. 前記マルチプレクサは、フォワード・ラッチ回路のデータ・コンテキストを前記シャドウ・ラッチ回路のシャドウ・コンテキストと選択的に交換するようにコンテキスト選択入力に応答する、請求項21の論理装置。
  25. 前記マルチプレクサは、データ入力に結合された第1の入力、前記シャドウ・ラッチ回路の出力に結合された第2の入力、前記少なくとも1つのラッチ・エレメントに結合された出力、およびコンテキスト選択入力に応答するコンテキスト選択モード入力を備える、請求項21の論理装置。
  26. コンテキスト選択入力に応答してデータ入力およびフィードバック入力のうちの1つを、データ・ラッチを含むコンテキストスイッチ装置の出力に選択的に結合するための手段であって、前記出力はアレイ出力マルチプレクサの入力に結合される手段と、
    テスト・モード選択入力に応答して走査テスト・データをフィードバック入力に選択的に結合するための手段と、
    を備える論理装置。
  27. 前記コンテキスト選択入力は、ノーマル・データ・コンテキスト選択あるいはシャドウ・データ・コンテキスト選択のいずれかを備える、請求項26の論理装置。
  28. 無線信号に応答するアンテナと、
    前記アンテナに結合された集積回路とを備え、前記集積回路は、
    アレイ出力マルチプレクサと、
    回路素子の入力に結合されたコンテキストスイッチ・ロジックとを備え、前記コンテキストスイッチ・ロジックはフォワード・ラッチ回路およびシャドウラッチ回路を含み、前記フォワード・ラッチ回路はデータ入力およびシャドウ・ラッチ・データ入力のうちの1つをフォワード・ラッチ回路出力に選択的に結合するようにコンテキスト選択入力に応答する第1のマルチプレクサを含み、前記シャドウ・ラッチ回路は前記フォワード・ラッチ回路出力に応答してテスト入力およびフィードバック入力のうちの1つを選択するようにモード選択入力に応答する第2のマルチプレクサを含む、通信装置。
  29. 前記コンテキストスイッチ・ロジックはテスト出力を含んでおり、前記コンテキストスイッチ・ロジックはシャドウ・コンテキスト選択入力およびテスト・モード選択入力に応答して前記テスト入力を前記テスト出力に結合する、請求項28の通信装置。
JP2011237403A 2006-08-07 2011-10-28 コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法 Expired - Fee Related JP5559126B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/500,767 US7979684B2 (en) 2006-08-07 2006-08-07 Method and context switch device for implementing design-for-testability functionality of latch-based register files
US11/500,767 2006-08-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009523908A Division JP5461183B2 (ja) 2006-08-07 2007-08-02 コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法

Publications (2)

Publication Number Publication Date
JP2012069137A true JP2012069137A (ja) 2012-04-05
JP5559126B2 JP5559126B2 (ja) 2014-07-23

Family

ID=39030646

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009523908A Expired - Fee Related JP5461183B2 (ja) 2006-08-07 2007-08-02 コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法
JP2011237403A Expired - Fee Related JP5559126B2 (ja) 2006-08-07 2011-10-28 コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009523908A Expired - Fee Related JP5461183B2 (ja) 2006-08-07 2007-08-02 コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法

Country Status (6)

Country Link
US (1) US7979684B2 (ja)
EP (1) EP2054799B1 (ja)
JP (2) JP5461183B2 (ja)
KR (1) KR101130424B1 (ja)
CN (1) CN101501633B (ja)
WO (1) WO2008021739A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461865B2 (en) * 2008-11-24 2013-06-11 Freescale Semiconductor, Inc. Logic built-in self-test system and method for applying a logic built-in self-test to a device under test
US8423845B2 (en) * 2008-12-01 2013-04-16 Mentor Graphics Corporation On-chip logic to log failures during production testing and enable debugging for failure diagnosis
US20140019990A1 (en) * 2011-03-30 2014-01-16 Freescale Semiconductor, Inc. Integrated circuit device and method for enabling cross-context access
SG11201605968VA (en) * 2014-01-23 2016-08-30 Locus Lp Stratified composite portfolios of investment securities
US10802866B2 (en) * 2015-04-30 2020-10-13 Microchip Technology Incorporated Central processing unit with DSP engine and enhanced context switch capabilities
CN106291313B (zh) * 2015-06-10 2021-06-11 恩智浦美国有限公司 用于测试集成电路的方法和设备
WO2020086760A2 (en) * 2018-10-24 2020-04-30 Magic Leap, Inc. Asynchronous asic
US11216277B2 (en) * 2019-09-26 2022-01-04 Arm Limited Apparatus and method of capturing a register state

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173439A (ja) * 1997-08-28 1999-03-16 Nec Corp テスト容易化設計方法および装置、情報記憶媒体、集積回路装置
JPH1196021A (ja) * 1989-05-04 1999-04-09 Texas Instr Inc <Ti> 数を表している二つの組の電気信号を比較する方法
US6081849A (en) * 1996-10-01 2000-06-27 Lsi Logic Corporation Method and structure for switching multiple contexts in storage subsystem target device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280616A (en) 1989-02-27 1994-01-18 International Business Machines Corporation Logic circuit for task processing
US5298431A (en) * 1991-09-30 1994-03-29 Olin Corporation Process for producing low viscosity isocyanate trimers
US6298431B1 (en) 1997-12-31 2001-10-02 Intel Corporation Banked shadowed register file
US6691268B1 (en) * 2000-06-30 2004-02-10 Oak Technology, Inc. Method and apparatus for swapping state data with scan cells
EP1368732B1 (en) 2000-10-18 2008-01-23 Koninklijke Philips Electronics N.V. Digital signal processing apparatus
US20070136564A1 (en) * 2005-12-14 2007-06-14 Intel Corporation Method and apparatus to save and restore context using scan cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1196021A (ja) * 1989-05-04 1999-04-09 Texas Instr Inc <Ti> 数を表している二つの組の電気信号を比較する方法
US6081849A (en) * 1996-10-01 2000-06-27 Lsi Logic Corporation Method and structure for switching multiple contexts in storage subsystem target device
JPH1173439A (ja) * 1997-08-28 1999-03-16 Nec Corp テスト容易化設計方法および装置、情報記憶媒体、集積回路装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013008475; M. Morris Mano: Digital design , 1984, p.211-214, Prentice-Hall, Inc. *

Also Published As

Publication number Publication date
JP5559126B2 (ja) 2014-07-23
KR20090042295A (ko) 2009-04-29
WO2008021739A3 (en) 2008-08-14
US20080034192A1 (en) 2008-02-07
JP5461183B2 (ja) 2014-04-02
CN101501633B (zh) 2013-02-20
EP2054799A2 (en) 2009-05-06
WO2008021739A2 (en) 2008-02-21
KR101130424B1 (ko) 2012-04-12
CN101501633A (zh) 2009-08-05
EP2054799B1 (en) 2019-02-20
US7979684B2 (en) 2011-07-12
JP2010500658A (ja) 2010-01-07

Similar Documents

Publication Publication Date Title
JP5559126B2 (ja) コンテキストスイッチ装置を有するレジスタおよびコンテキストスイッチングの方法
JP5356562B2 (ja) メモリを試験する方法及びデバイス
JP5318984B2 (ja) 走査試験をサポートする論理装置と方法
JP2010152939A (ja) 半導体装置とテスト方法
EP2256948B1 (en) Arithmethic logic and shifting device for use in a processor
US6651201B1 (en) Programmable memory built-in self-test combining microcode and finite state machine self-test
KR20020002334A (ko) 정렬된 simd용 범용 레지스터 파일 구조
JPH045734A (ja) 情報処理装置
JP2001085620A (ja) 集積回路の試験装置
US20110035750A1 (en) Processing resource apparatus and method of synchronising a processing resource
US6457149B1 (en) Semiconductor integrated circuit and semiconductor integrated circuit test method
KR100635190B1 (ko) 다중 위상 클록 신호들에 동기하여 동작하는 마이크로컨트롤러
JP2010025703A (ja) 半導体装置およびそのテスト方法
CN116820836A (zh) 一种芯片、模式切换方法和电子设备
JP2001092658A (ja) データ処理回路及びデータ処理装置
JP2003208797A (ja) 半導体装置及び該半導体装置のテスト方法
JPH10332788A (ja) フリップフロップ回路および集積回路装置
JPH0498684A (ja) 半導体記憶装置
Leung et al. Test strategies on functionally partitioned module-based programmable architecture for base-band processing
JP2004087919A (ja) 半導体集積回路
JP2010204071A (ja) テスト回路及びテスト方法
JP2002149502A (ja) メモリのテスト方法及び半導体装置
JPH03160378A (ja) 半導体集積回路装置
JP2008196999A (ja) 半導体装置
JP2006337325A (ja) テスト回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130527

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130530

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130725

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130815

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140605

R150 Certificate of patent or registration of utility model

Ref document number: 5559126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees