JPH03160378A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ スキャンバス試験法を実行できるように構成される半導
体集積回路装置に関し、 システムとして動作させている途中で順序回路の内容を
読み出し、これを診断して回路試験を行う場合において
、内部回路によって、順序回路の内容を自動的に読出し
前の状態に戻し、かかる回路試験における手順の簡略化
を図ることを目的とし、 外部から供給される切換制御信号によって、その切換動
作を制御される切換スイッチ回路を設け、この切換スイ
ッチ回路の一方の固定接点、他方の固定接点及び可動接
点をそれぞれスキャンイン端子（外部端子としてのスキ
ャンイン端子）、最終段の順序回路の出力端子及び初段
の順序回路のスキャンイン端子に接続して構成する． ［産業上の利用分野コ 本発明は、種々の回路試験法のうち、いわゆるスキャン
パス試験法を実行できるように楕或された半導体集積回
路装置に関する． 近年、半導体集積回路装置の大規模化に伴い、スキャン
パス方式による回路試験の自動化が進んでいる． ［従来の技術］ 従来、かかるスキャンバス試験法を実行できるようにさ
れた半導体集積回路装置として第２図にその要部を示す
ようなものが提案されている．図中、１は組合せ回路、
２１〜２ｋはシステム用の信号入力端子、３１〜３．は
システム用の信号出力端子、４１〜４，はフリップフロ
ップ、５はスキャンイン端子、６はスキャンアウト端子
、７は第１のクロック信号入力端子、８は第２のク・ロ
ック信号入力端子である． ここに、組合せ回路１は、第３図にその一例の一部分を
示すように、ＡＮＤ回路９、１０、１ｌ、ＯＲ回路ｌ２
、ＮＡＮＤ回路１３、ＮＯＲ回路ｌ４、ＮＯＴ回路１５
、１６、１７、１８、１９等の論理回路や、これらを複
数組合せてできる論理回路が多数接続されて構成されて
いる．また、フリップフロップ４１〜４ｆｉは、その第
１のクロック信号入力端子ＣＫＩに供給される第１のク
ロック信号ＣＬＫＩに同期して第１のデータ入力端子Ｄ
１からデータを取り込み、その第２のクロック信号入力
端子ＣＫ２に供給される第２のクロック信号ＣＬＫ２に
同期して第２のデータ入力端子Ｄ２からデータを取り込
むように構成されている． 換言すれば、フリップフロップ４１〜４ｆｉは、第１の
クロック信号ＣＬＫＩが供給されるときは、それぞれシ
ステムの一部分として動作し、第２のクロック信号ＣＬ
Ｋ２が供給されるときは、スキャンイン端子５を入力端
子、スキャンアウト端子６を出力端子とするシフトレジ
スタとして動作するように構成されている．なお、第３
図において、二重線〈＝）は、シフトレジスタとしての
接続を示している． かかる第２図従来例の半導体集積回路装置においては、 （１）第２のクロック信号ＣＬＫ２に同期させてスキャ
ンイン端子５から試験信号（試験入力ベクトル〉を各フ
リップフロップ４１〜４，に供給する、 （２〉システム用の信号入力端子２１〜２ｋに試験信号
を供給する、 （３〉システム用の信号出力端子３１〜３．の出力を観
測する、 （４）第１のクロック信号ＣＬＫＩを１クロック加える
、 《５〉第２のクロック信号ＣＬＫ２に同期させてフ１１
　，，，ブフｎ、リプＡ．〜Ａ−の内交をｇカ　スキャ
ンアウト端子６に読み出して、これを観測する、 という手順を繰り返すことによって回路試験を行うこと
ができる。

［発明が解決しようとする課題コ しかしながら、かかる第２図従来例の半導体集積回路装
置においては、システムとして動作させている途中で、
フリップフロップ４１〜４，の内容を読み出し、これを
観測することによって回路試験を実行しようとする場合
、スキャンアウト端子６から読み出したデータを保持し
ておいて、これを再度、スキャンイン端子５から入力し
なければ、フリップフロップ４１〜４．の内容を元の状
態に戻すことができず、その分、試験手順が繁雑になる
という問題点があった． 本発明は、かかる点に鑑み、システムとして動作させて
いる途中でフリップフロップ等、順序回路の内容を読み
出し、これを診断して回路試験を行う場合一内部同路Ｌ
二上って　呵序闇路の内宛を自動的に読出し前の状態に
戻し、かかる回路試験における手順の簡略化を図ること
ができるようにした半導体集積回路装置を提供すること
を目的とする． ［課題を解決するための手段］ 本発明の半導体集積回路装置は、その構成要素を、たと
えば、実施例図面第１図に対応させて説明すると、組合
せ回路１と、第１のクロツク信号ＣＬＫＩに同期してデ
ータを取り込む第１のデータ入力端子Ｄ１及び第２のク
ロック信号ＣＬＫ２に同期してデータを取り込む第２の
データ入力端子Ｄ２を有し、第１のデータ入力端子Ｄ１
を組合せ回路１との接続に使用し、かつ、第２のデータ
入力端子Ｄ２を使用してシフトレジスタとして構或され
た複数の順序回路４１〜４、と、これら複数の順序回路
４１〜４ｆｉのうち、シフトレジスタを構成する初段の
順序回路４１の第２のデータ入力端子Ｄ２に接続すべき
スキャンイン端子５と、シフトレジスタを構成する最終
段の順序回路４，の出力端子Ｑに接続されたスキャンア
ウト端子６と、一方の固定接点２ＯＡ、他方の固定接点
２０Ｂ及び可動接点２０Ｃをそれぞれスキャンイン端子
５、最終段の順序回路４，の出力端子Ｑ及び初段の順序
回路４ｌの第２のデータ入力端子Ｄ２に接続され、かつ
、外部から供給される切換制御信号Ｓｃによって、その
切換動作が制御される切換スイッチ回路２０とを具備し
て構成される。

［作用］ 本発明においては、切換スイッチ回路２０の可動接点２
０Ｃを一方の固定接点２ＯＡに接続することによって、
スキャンイン端子５を初段の順序回路４１の第２のデー
タ入力端子Ｄ２に接続することができるので、試験信号
による通常の回路試験を行うことができる． また、切換スイッチ回路２０の可動接点２０Ｃを他方の
固定接点２０Ｂに接続することによって、最終段の順序
回路４。の出力端子Ｑを初段の順序回路４ｌの第２のデ
ータ入力端子Ｄ２に接続することができるので、システ
ムとして動作させている途中で、順序回路４１〜４。の
内容をスキャンアウト端子６に順次、読み出して、回路
試験を行う場合に、この読み出した内容を順次、初段の
順序回路４１の第２のデータ入力端子Ｄ２に供給し、順
序回路４１〜４ｎの内容を自動的に読出し前の状態に戻
すことができる．即ち、スキャンアウト端子６に読み出
した順序回路４１〜４。の内容を保持しておき、再度こ
れをスキャンイン端子５に供給する必要がない。

［実施例］ 以下、第１図を参照して、本発明の一実施例につき説明
する．なお、この第１図において第２図に対応する部分
には同一符号を付し、その重複説明は省略する． 第１図は本発明の一実施例の要部を示す回路図である．
本実施例においては、切換スイッチ回路２０と、切換制
御信号入力端子２１とを設け、切換制御信号入力端子２
１を切換スイッチ回路２０の切換制御端子２０Ｄに接続
し、切換制御信号入力端子２１に所定の切換制御信号Ｓ
Ｃを供給することによって、切換スイッチ回路２０の切
換動作を制御することができるように構成されている．
また、切換スイッチ回路２０は、その一方の固定接点２
ＯＡをスキャンイン端子５に接続され、その他方の固定
接点２０Ｂを最終段のフリップフロップ４ｎの出力端子
Ｑに接続され、その可動接点２０Ｃを初段のフリップフ
ロップ４１の第２のデータ入力端子Ｄ２に接続され、ス
キャンイン端子５から入力されるデータ及び最終段のフ
リップフロップ４ｆｉから出力されるデータを択一的に
初段のフリップフロップ４１の第２のデータ入力端子Ｄ
２に供給できるように構成されている。

その他については、第２図従来例と同様に構成されてい
る． かかる本実施例の半導体集積回路装置においては、切換
スイッチ回路２０の可動接点２０Ｃを一方の固定接点２
ＯＡに接続することによって、スキャンイン端子５を初
段のフリップフロップ４１の第２のデータ入力端子Ｄ２
に接続し、その回路構成を第２図従来例と同一にするこ
とができるので、第２図従来例の場合と同様にして試験
信号による通常の回路試験を行うことができる．また、
切換スイッチ回路２０の可動接点２０Ｃを他方の固定接
点２０Ｂに接続することによって最終段のフリップフロ
ップ４。の出力端子Ｑを初段のフリップフロップ４１の
第２のデータ入力端子Ｄ２に接続することができるので
、システムとして動作をさせている途中で、フリップ７
ロッ１４１〜４．の内容をスキャンアウト端子６に順次
読み出して、回路試験を行う場合に、この読み出した内
容を順次、初段のフリップフロップ４ｌの第２のデータ
入力端子Ｄ２に供給し、フリップフロップ４１〜４。の
内容を自動的に読出し前の状態に戻すことができる．即
ち、第２図従来例の場合のようにスキャンアウト端子６
に読み出したフリップフロツプ４１〜４．の内容を保持
しておき再度、これをスキャンイン端子５に供給すると
いう手順をとる必要がない． したがって、本実施例によれば、システムとして動作さ
せている途中でフリップフロップ４ｌ〜４．，の内容を
読み出し、これを診断して回路試験を行う場合における
手順の簡略化を図ることができる。

［発明の効果］ 以上のように、本発明によれば、システムとして動作さ
せている途中で順序回路の内容を読み出し、これを診断
して回路試験を行う場合、内部回路（切換スイッチ回路
）によって順序回路の内容を自動的に読出し前の状態に
戻すことができるので、かかる回路試験における手順の
簡略化を図ることができる．

【図面の簡単な説明】

第１図は本発明による半導体集積回路装置の一実施例の
要部を示す回路図、 第２図は従来例の半導体集積回路装置の一例の要部を示
す回路図、 第３図は組合せ回路の一例の一部分を具体的に示した第
２図従来例の半導体集積回路装置を示す回路図である． １・・・組合せ回路 ２１〜２ｋ・・・システム用の信号入力端子３１〜３．
・・・システム用の信号出力端子４１〜４ｌｌ・・・フ
リップフロップ ５・・・スキャンイン端子 ６・・・スキャンアウト端子 ７・・・第１のクロック信号入力端子 ８・・・第２のクロック信号入力端子 ２０・・・切換スイッチ回路 ２ｌ・・・切換制御信号入力端子

Claims (1)

1. 【特許請求の範囲】 組合せ回路と、 第１のクロック信号に同期してデータを取り込む第１の
   データ入力端子及び第２のクロック信号に同期してデー
   タを取り込む第２のデータ入力端子を有し、前記第１の
   データ入力端子を前記組合せ回路との接続に使用し、か
   つ、前記第２のデータ入力端子を使用してシフトレジス
   タとして構成された複数の順序回路と、 これら複数の順序回路のうち、前記シフトレジスタを構
   成する初段の順序回路の第２のデータ入力端子に接続す
   べきスキャンイン端子と、 前記シフトレジスタを構成する最終段の順序回路の出力
   端子に接続されたスキャンアウト端子と、一方の固定接
   点、他方の固定接点及び可動接点をそれぞれ前記スキャ
   ンイン端子、前記最終段の順序回路の出力端子及び前記
   初段の順序回路の第２のデータ入力端子に接続され、か
   つ、外部から供給される切換制御信号によって、その切
   換動作を制御される切換スイッチ回路とを 具備してなることを特徴とする半導体集積回路装置。