CN116820836A - 一种芯片、模式切换方法和电子设备 - Google Patents
一种芯片、模式切换方法和电子设备 Download PDFInfo
- Publication number
- CN116820836A CN116820836A CN202310659035.5A CN202310659035A CN116820836A CN 116820836 A CN116820836 A CN 116820836A CN 202310659035 A CN202310659035 A CN 202310659035A CN 116820836 A CN116820836 A CN 116820836A
- Authority
- CN
- China
- Prior art keywords
- mode
- signal
- chip
- reset
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000012360 testing method Methods 0.000 claims abstract description 72
- 230000004044 response Effects 0.000 claims description 14
- 230000006870 function Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 11
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 9
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 9
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 9
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 9
- 230000003068 static effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
本申请实施例公开了一种芯片、电子设备和模式切换方法,该芯片包括:功能模块,用于在复位信号有效的情况下,进入复位状态,以及,在所述复位信号有效的情况下,响应于模式切换信号,将工作模式从第一工作模式切换至第二工作模式,所述第二工作模式下能够通过测试接口获取芯片内部数据。
Description
技术领域
本申请涉及半导体技术领域,尤其涉及一种芯片、模式切换方法和电子设备。
背景技术
目前,芯片测试时通常需要将切换至测试模式,在测试模式下,芯片内部寄存器的数据可以通过移位读取。为了芯片数据的安全性,在芯片量产后,通常需要永久关闭测试模式,减少芯片数据泄露。然而,永久关闭测试模式后芯片将无法再次进行测试,导致芯片测试的灵活性差。
发明内容
本申请实施例提供一种芯片、芯片测试方法和电子设备,能够提高芯片测试的灵活性。
本申请的技术方案是这样实现的:
本申请实施例提供了一种芯片,包括:
功能模块,用于在复位信号有效的情况下,进入复位状态,以及,在所述复位信号有效的情况下,响应于模式切换信号,将工作模式从第一工作模式切换至第二工作模式,所述第二工作模式下能够通过测试接口获取芯片内部数据。
本申请实施例提供了一种电子设备,包括上述芯片。
本申请实施例提供了一种模式切换方法,包括:
在芯片复位状态下,响应于模式切换信号,将工作模式从第一工作模式切换至第二工作模式,所述第二工作模式下,能够通过测试接口获取芯片内部数据。
本申请实施例所提供的一种芯片、电子设备和模式切换方法,由于功能模块只有在复位信号有效的情况下,才能响应模式切换信号,将工作模式切换至第二工作模式,且复位信号有效的情况下,功能模块会进入复位状态;如此,即在第二工作模式下,已经复位的功能模块中的数据已经被初始化,能够提高芯片内数据的安全性。因此,芯片可以在不同的工作模式之间切换,从而提高芯片测试的灵活性。
附图说明
图1为本申请实施例提供的一种可选的芯片结构示意图;
图2为本申请实施例提供的一种可选的芯片结构示意图;
图3为本申请实施例提供的一种可选的芯片结构示意图;
图4为本申请实施例提供的一种可选的目标存储单元的结构示意图;
图5为本申请实施例提供的一种可选的芯片结构示意图;
图6为本申请实施例提供的一种可选的芯片结构示意图;
图7为本申请实施例提供的一种可选的芯片结构示意图;
图8为本申请实施例提供的一种可选的电子设备的结构示意图;
图9为本申请实施例提供的一种可选的电子设备的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请作进一步地详细描述,所描述的实施例不应视为对本申请的限制,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
在以下的描述中,涉及到“一些实施例”,其描述了所有可能实施例的子集,但是可以理解,“一些实施例”可以是所有可能实施例的相同子集或不同子集,并且可以在不冲突的情况下相互结合。
在以下的描述中,所涉及的术语“第一\第二\第三”仅仅是是区别类似的对象,不代表针对对象的特定排序,可以理解地,“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序,以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的,不是旨在限制本申请。
为便于理解本方案,在对本申请实施例进行说明之前,对本申请实施例中的应用背景进行说明。
相关技术中,通常芯片会具有内部扫描链或者存储器内建自测试(Memory Build-In-Self Test,MBIST)等可测试性技术(Design For Testability,DFT)的功能,如此,芯片在测试模式下,可以将芯片中寄存器的数据移出,得到移出数据;这样,芯片测试时可以输入测试数据,并获取移出数据,得到芯片测试结果。这里,芯片可以通过一个控制接口接收使能控制信号,在使能控制信号有效的情况下,切换至测试模式,由此,芯片内数据的安全性会受到影响。为了提高芯片内数据的安全性,芯片在量产后可以通过一次性可编程或者熔断控制位来永久关闭测试模式,如此,测试模式无法再打开,影响芯片测试的灵活性。
本申请实施例提供一种芯片、电子设备和模式切换方法,在数据安全的前提下,可以提高芯片测试的灵活性。下面说明本申请实施例提供的电子设备的示例性应用,本申请实施例提供的电子设备可以实施为笔记本电脑,平板电脑,台式计算机,机顶盒,移动设备(例如,移动电话,便携式音乐播放器,个人数字助理,专用消息设备,便携式游戏设备)等各种类型的用户终端。
参见图1,图1是本申请实施例提供的一种可选的芯片结构示意图,将结合图1示出的结构进行说明。如图1所示,芯片10包括功能模块101;功能模块101用于在复位信号external_reset有效的情况下,进入复位状态,以及,在复位信号external_reset有效的情况下,响应于模式切换信号test_mode,将工作模式从第一工作模式切换至第二工作模式,在第二工作模式下,能够通过测试接口获取芯片10内部数据。
在本申请实施例中,芯片10中的功能模块101是实现芯片10的功能逻辑的模块。这里,功能模块101可以为片上系统(System On Chip,SOC)芯片,也可以为集成在SOC芯片内的中央处理器(Central Processing Unit,CPU)、网络处理器(Neural-network ProcessUnits,NPU)或者微处理器(Micro Processor Unit,MCU)等处理器芯片,对此,本申请实施例不作限制。
在本申请实施例中,功能模块101可以接收复位信号external_reset和模式切换信号test_mode;其中,在复位信号external_reset有效的情况下,功能模块101可以进入复位状态;在复位状态下,功能模块101中的数据被复位至初始状态,完成数据初始化。并且,功能模块101只有在复位信号有效的情况下,才可以响应模式切换信号test_mode,切换至第二工作模式。
在本申请实施例中,功能模块101的工作模式可以包括功能模式和测试模式。在功能模式下,功能模块101实现自身逻辑功能。在测试模式,也即第二工作模式下,功能模块101可以通过测试接口移出内部数据。在一些实施例中,功能模块101处于复位状态,数据已经被初始化后,才会响应模式切换信号test_mode,切换工作模式;也就是说,功能模块101的工作模式从功能模式切换至测试模式时,功能模块101处于复位状态,不会造成芯片10数据的泄露。在一些实施例中,第二工作模式为测试模式,第一工作模式为正常模式;如此,只有芯片10内功能模块101已经处于复位状态,数据被初始化后,功能模块101才能响应模式切换信号,将工作模式切换至测试模式。在测试模式下,可以通过测试接口对芯片10进行测试,以检测芯片10状态。此时,芯片10已经被复位,即便在测试模式下,可以获取其内部数据,也不会造成芯片10数据的泄露。
需要说明的是,复位信号external_reset可以为高电平有效,也可以为低电平有效,本申请实施例对此不作限制。模式切换信号test_mode可以为高电平信号,也可以为低电平信号。在一些实施例中,模式切换信号test_mode高电平表征工作模式需要切换至第一工作模式,模式切换信号test_mode低电平表征工作模式需要切换至第二工作模式。在一些实施例中,模式切换信号test_mode高电平有效,功能模块101在模式切换信号test_mode为高电平的情况下,可切换工作模式。
在本申请实施例中,测试接口为测试模式下,用于获取芯片内部数据的接口。这里,测试接口的接口类型可以根据需要设置,例如联合测试工作组(Joint Test ActionGroup,JTAG)接口,对此,本申请实施例不作限制。
可以理解的是,由于功能模块101只有在复位信号有效的情况下,才能响应模式切换信号test_mode,将工作模式切换至第二工作模式,且复位信号external_reset有效的情况下,功能模块101会进入复位状态;如此,即在第二工作模式下,已经复位的功能模块101中的数据已经被初始化,能够提高芯片10内数据的安全性。因此,芯片10可以在不同的工作模式之间切换,从而提高芯片10测试的灵活性。
基于图1,图2还示出了一种可选的芯片结构示意图,如图2所示,芯片20可以包括功能模块101和模式切换模块201;其中,模式切换模块201,用于接收模式切换触发信号test_mode_pin以及复位信号external_reset,在复位信号external_reset有效的情况下,响应于模式切换触发信号test_mode_pin有效,向功能模块101发送模式切换信号test_mode。
在本申请实施例中,模式切换模块201可以在复位信号external_reset有效的情况下,响应模式切换触发信号test_mode_pin,向功能模块101发送模式切换信号test_mode。如此,功能模块101在实现芯片20的功能逻辑的情况下,可以从模式切换模块201接收模式切换信号test_mode,在复位信号external_reset有效的情况下,进入复位状态,以及,响应模式切换信号test_mode,将工作模式从第一工作模式切换至第二工作模式。
可以理解的是,芯片20可以在功能模块101的基础上,额外设置模式切换模块201的硬件结构,使功能模块101可以通过模式切换模块201接收模式切换信号test_mode;从而简化芯片20的实现方式。在其他实施例中,也可以复用功能模块101内的电路结构,实现模式切换模块201的功能。
基于图1,图3还示出了一种可选的芯片结构示意图,如图3所示,功能模块101可以包括目标存储单元1011。功能模块101在复位状态下,目标存储单元1011的数据被复位至初始状态。
在本申请实施例中,功能模块101可以包括目标存储单元1011。在一些实施例中,所述目标存储单元1011可以是芯片处理器内部的存储单元,例如可以包括至少一个寄存器,每个寄存器的输入接口包括:功能数据接口、时钟接口和复位接口,每个输入接口通过信号选择模块接收信号。目标存储单元1011在芯片10的功能模块101工作过程中,用来临时存储参与运算的数据以及运算结果、芯片状态、控制指令等重要数据,这些数据在测试模式下,如果被黑客通过测试接口被移出,芯片10内数据安全性将受到威胁。信号选择模块可以在模式切换信号test_mode的触发下,从功能模式切换为测试模式,或者,从测试模式切换至功能模式。
在本申请的一些实施例中,目标存储单元1011可以包括至少一个寄存器,每个寄存器可以通过功能数据接口接收功能数据信号或测试数据信号,通过时钟接口接收功能时钟信号或测试时钟信号,以及,通过复位接口接收功能复位信号或者测试复位信号。
在其他实施例中,所述目标存储单元1011还可以包括是其他类型的存储有芯片工作过程数据的器件,例如缓存等。
示例性的,如图4所示,该实施例中,目标存储单元1011包括第一寄存器DFF1和第二寄存器DFF2。其中,第一寄存器DFF1通过功能数据接口D1接收信号选择模块M1的输出信号,通过时钟接口clk1接收信号选择模块M2的输出信号,通过复位接口rstn1接收信号选择模块M3的输出信号。第二寄存器DFF2通过功能数据接口D2接收信号选择模块M4的输出信号,通过时钟接口clk2接收信号选择模块M5的输出信号,通过复位接口rstn2接收信号选择模块M6的输出信号。在复位信号external_reset有效的情况下,func1_rstn/test_rstn有效,第一寄存器DFF1和第二寄存器DFF2进入复位状态,完成数据初始化;此时,若模式切换信号test_mode有效,第一寄存器DFF1和第二寄存器DFF2处于测试模式;若模式切换信号test_mode无效,第一寄存器DFF1和第二寄存器DFF2处于功能模式。在功能模式下,第一寄存器DFF1在功能数据信号func1_data_i、功能时钟信号1:func1_clk和功能复位信号1:func1_rstn的作用下工作,从数据输出接口Q1输出func1_data_o;第二寄存器DFF2在功能数据信号func2_data_i、功能时钟信号2:func2_clk和功能复位信号2:func2_rstn的作用下工作,从数据输出接口Q2输出func2_data_o。在测试模式下,第一寄存器DFF1在测试数据信号SI1、测试时钟信号1:test1_clk和测试复位信号1:test1_rstn的作用下工作,从数据输出接口Q1输出SO1;第二寄存器DFF2在测试数据信号SI2、测试时钟信号2:test2_clk和测试复位信号2:test2_rstn的作用下工作,从数据输出接口Q2输出SO2。在测试模式下,第一寄存器DFF1的输出信号SO1为第二寄存器DFF2的测试数据信号SI2,第一寄存器DFF1和第二寄存器DFF2组成内部扫描链。
基于图3,图5还示出了一种可选的芯片结构示意图,如图5所示,模式切换模块201可以包括切换使能单元2011和切换控制单元2012;切换使能单元2011用于在复位信号external_reset有效external_reset的情况下,向切换控制单元2012输出使能信号enable;切换控制单元2012用于接收使能信号enable和模式切换触发信号test_mode_pin,并在使能信号enable有效的情况下,响应于模式切换触发信号test_mode_pin有效,向功能模块101发送模式切换信号test_mode。
在本申请实施例中,切换控制单元2012可以接收来自切换使能单元2011的使能信号enable,在使能信号enable有效的情况下,切换控制单元2012才可以响应模式切换触发信号test_mode_pin,在模式切换触发信号test_mode_pin有效的情况下,向功能模块101发送模式切换信号test_mode。在使能信号enable无效的情况下,切换控制单元2012对任何信号均不作响应。如此,只有复位信号external_reset有效的情况下功能模块101才可能收到模式切换信号test_mode。
在本申请的一些实施例中,模式切换模块201,还用于在模式切换触发信号test_mode_pin的电平发生变化的情况下,确定模式切换触发信号test_mode_pin有效。
在本申请实施例中,模式切换触发信号test_mode_pin的电平包括高电平和低电平。模式切换触发信号test_mode_pin从高电平切换至低电平时,模式切换模块201可以确定模式切换触发信号有效,可以向功能模块101发送模式切换信号test_mode。模式切换触发信号test_mode_pin低电平切换至高电平时,模式切换模块201可以确定模式切换触发信号有效,可以向功能模块101发送模式切换信号test_mode。
可以理解的是,通过变换模式切换触发信号test_mode_pin的电平,可以使功能模块201的工作模式发生变化,提高控制工作模式切换的效率。
基于图5,图6还示出了一种可选的芯片结构示意图,如图6所示,切换使能单元2012包括反相器20120,反相器20120的输入端用于接收复位信号external_reset,将复位信号external_reset反相后作为使能信号enable输出至切换控制单元2011;复位信号external_reset有效时,反相器20120的输出端输出的使能信号enable有效;切换控制单元2011包括触发器20110,触发器20110的使能端ena连接至反相器20120的输出端,数据输入端D用于接收模式切换信号test_mode,数据输出端Q连接至功能模块101,用于在模式切换信号test_mode_pin有效时输出模式切换信号test_mode。
在本申请实施例中,切换控制单元2011包括触发器20110,触发器20110包括三个输入端:数据输入端D、时钟端clk和使能端ena,以及一个数据输出端Q。切换使能单元2012包括反相器20120。反相器20120接收复位信号external_reset,输出使能信号enable至触发器20110的使能端;复位信号有效时,使能信号enable有效,触发器20110正常工作。触发器20110的时钟端clk接收外部时钟信号external_clk,在外部时钟信号external_clk的触发下,如果通过数据输入端D接收到的模式切换触发信号test_mode_pin有效,则通过输入输出端Q输出模式切换信号test_mode至功能模块101。
在本申请实施例中,复位信号external_reset低电平有效,模式切换信号test_mode和模式切换触发信号test_mode_pin均为高电平有效。模式切换触发信号test_mode_pin、复位信号external_reset和模式切换信号test_mode的状态与对应的芯片工作状态描述见表1,其中,1表示高电平,0表示低电平。
表1
test_mode_pin | external_reset | test_mode | 工作模式 |
1 | 0 | 1 | 切换工作模式 |
0 | 0 | 0 | 工作模式不变 |
1 | 1 | 不变 | 工作模式不变 |
0 | 1 | 不变 | 工作模式不变 |
从表1中可以看出,芯片10在复位信号external_reset有效的情况下,使能信号enable有效,触发器20110被使能;此时,如果模式切换触发信号test_mode_pin也有效,则模式切换信号test_mode有效,功能模块101可以切换工作模式。如果模式切换触发信号test_mode_pin无效,则模式切换信号test_mode无效,功能模块101不会切换工作模式。而在复位信号external_reset无效的情况下,使能信号enable无效,触发器20110接收到的模式切换触发信号test_mode_pin无论是否有效,功能模块101不会切换工作模式。
可以理解的是,基于反相器20120实现切换使能单元2012,可以减少复位信号external_reset毛刺对触发器20110的影响,提高触发器20110响应复位信号external_reset的准确性。并且,切换控制单元2011通过触发器20110实现,可以更方便快捷。同时,反相器20120对于信号有一定的缓冲延时作用,在复位信号external_reset有效的情况下,首先会使得功能模块101复位,使能信号enable将落后于复位信号external_reset,从而使得在功能模块101复位之后,触发器20110才能被使能;以确保在功能模块101复位后,才能进行模式切换。enable信号通过复位信号external_reset生成,容易控制两者的时序关系和逻辑关系。
在其他实施例中,可以分别提供enable信号(用于使能切换控制单元2011)和external-reset信号,两者之间具有固定的逻辑关系,即reset有效,enable有效;reset信号无效,则enable无效。
基于图3,图7还示出了一种可选的芯片结构示意图,如图7所示,功能模块101还包括可测性单元1012;在功能模块101的工作模式为第二工作模式的情况下,可测性单元1012被使能,以能够通过测试接口,经由可测性单元1012获取芯片内部数据。
在本申请实施例中,可测性单元1012被使能的情况下,可以向目标存储单元1011发送控制信号,控制目标存储单元1011通过测试接口输出芯片内部数据;也就是说,目标存储单元1011响应控制信号,可以通过测试接口输出芯片内部数据。
在本申请的一些实施例中,可测性单元1012可以实施为测试访问口(test accessport,TAP)控制器,测试接口可以实施为JTAG接口。TAP控制器被使能的情况下,目标存储单元1011可以通过JTAG接口输出芯片内部数据。如此,外部设备可以通过JTAG接口访问芯片10,获取芯片10的内部数据。
可以理解的是,通过可测性单元1012可以控制目标存储单元1011采用专用的测试接口输出芯片内部数据,可以提高芯片内部数据输出的安全性。
基于本申请实施例的芯片,本申请实施例还提供一种电子设备,如图8所示,图8为本申请实施例提供的一种可选的电子设备的结构示意图,该电子设备900包括上述芯片10。
基于本申请实施例的芯片,本申请实施例还提供一种模式切换方法,应用于芯片,该方法可以包括:
S101、在芯片复位状态下,响应于模式切换信号,将芯片工作模式从第一工作模式切换至第二工作模式,第二工作模式下,能够通过芯片的测试接口获取芯片内部数据。
在本申请实施例中,芯片在复位状态下,可以响应模式切换信号,将工作模式从第一工作模式切换至第二工作模式。其中,第二工作模式为芯片的测试模式,在测试模式下,芯片内部数据可以通过测试接口移出。
需要说明的是,芯片处于复位状态下,芯片内部数据会被初始化。而测试模式是可以获取芯片内部数据的模式。由于只有在芯片处于复位状态下,才能将工作模式切换至第二工作模式,此时,芯片内部数据已经被初始化,可以减少芯片在测试模式下内部数据暴露的风险,提高芯片内部数据的安全性。
在一些实施例中,芯片包括功能模块和模式切换模块;该方法可以包括:S201-S201。
S201、通过模式切换模块,接收模式切换触发信号以及所述复位信号,在所述复位信号有效的情况下,响应于模式切换触发信号有效,向所述功能模块发送模式切换信号;
S202、在复位信号有效的情况下,进入复位状态,以及,在所述复位信号有效的情况下,通过功能模块响应于模式切换信号,将工作模式从第一工作模式切换至第二工作模式,所述第二工作模式下能够通过测试接口获取芯片内部数据。
在一些实施例中,功能模块包括目标存储单元,所述方法还包括:所述芯片在所述复位状态下,所述目标存储单元数据被复位至初始状态,且,所述第二工作模式为测试模式,芯片内的可测性单元功能被启动。
在一些实施例中,所述模式切换模块包括:切换使能单元和切换控制单元;所述方法还包括:在复位信号有效的情况下,通过所述切换使能单元,向所述切换控制单元输出使能信号;通过所述切换控制单元接收所述使能信号和模式切换触发信号,并在所述使能信号有效的情况下,响应于所述模式切换触发信号有效,向所述功能模块发送所述模式切换信号。
在一些实施例中,所述方法还包括:通过所述模式切换模块,还在所述模式切换触发信号的电平发生变化的情况下,确定所述模式切换触发信号有效。
在一些实施例中,所述切换使能单元包括反相器;所述切换控制单元包括触发器;所述方法还包括:通过所述反相器接收所述复位信号,将复位信号反相后作为使能信号输出至所述切换控制单元;所述复位信号有效时,通过所述反相器输出的使能信号有效;通过所述触发器接收模式切换信号,在模式切换触发信号有效时输出所述模式切换信号。
在一些实施例中,所述功能模块还包括可测性单元;所述方法还包括:在所述工作模式为所述第二工作模式的情况下,所述可测性单元被使能,通过所述可测性单元控制所述目标存储单元通过测试接口输出所述芯片内部数据。
基于本申请实施例的芯片,本申请实施例还提供一种电子设备,如图9所示,电子设备110包括存储器1107、处理器1108及存储在存储器1107上并可在处理器1108上运行的计算机程序;其中,处理器1108用于运行所述计算机程序时,执行如前述实施例中的模式切换方法。
可以理解,电子设备110还包括总线系统1109;电子设备110中的各个组件通过总线系统1109耦合在一起。可理解,总线系统1109用于实现这些组件之间的连接通信。总线系统1109除包括数据总线之外,还包括电源总线、控制总线和状态信号总线。
可以理解,本申请实施例中的存储器可以是易失性存储器或非易失性存储器,也可包括易失性和非易失性存储器两者。其中,非易失性存储器可以是只读存储器(ReadOnly Memory,ROM)、可编程只读存储器(Programmable Read-Only Memory,PROM)、可擦除可编程只读存储器(Erasable Programmable Read-Only Memory,EPROM)、电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory,EEPROM)、磁性随机存取存储器(Ferromagnetic Random Access Memory,FRAM)、快闪存储器(FlashMemory)、磁表面存储器、光盘、或只读光盘(Compact Disc Read-Only Memory,CD-ROM)。易失性存储器可以是随机存取存储器(Random Access Memory,RAM),其用作外部高速缓存。通过示例性但不是限制性说明,许多形式的RAM可用,例如静态随机存取存储器(StaticRandom Access Memory,SRAM)、同步静态随机存取存储器(Synchronous Static RandomAccess Memory,SSRAM)、动态随机存取存储器(Dynamic Random Access Memory,DRAM)、同步动态随机存取存储器(Synchronous Dynamic Random Access Memory,SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data Rate Synchronous Dynamic Random AccessMemory,DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced Synchronous DynamicRandom Access Memory,ESDRAM)、同步连接动态随机存取存储器(SyncLink DynamicRandom Access Memory,SLDRAM)、直接内存总线随机存取存储器(Direct Rambus RandomAccess Memory,DRRAM)。本申请实施例描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
上述本申请实施例揭示的方法可以应用于处理器中,或者由处理器实现。处理器可能是一种集成电路芯片,具有信号的处理能力。在实现过程中,上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、DSP,或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤,可以直接体现为硬件译码处理器执行完成,或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中,该存储介质位于存储器,处理器读取存储器中的信息,结合其硬件完成前述方法的步骤。
本申请实施例提供了一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现上述方法中的步骤。
在本申请所提供的几个实施例中,应该理解到,所揭露的设备和方法,可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,如:多个模块或组件可以结合,或可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口,设备或模块的间接耦合或通信连接,可以是电性的、机械的或其它形式的。
以上所述,仅为本申请的实施例而已,并非用于限定本申请的保护范围。凡在本申请的精神和范围之内所作的任何修改、等同替换和改进等,均包含在本申请的保护范围之内。
Claims (10)
1.一种芯片,包括:
功能模块,用于在复位信号有效的情况下,进入复位状态,以及,在所述复位信号有效的情况下,响应于模式切换信号,将工作模式从第一工作模式切换至第二工作模式,所述第二工作模式下能够通过测试接口获取芯片内部数据。
2.根据权利要求1所述的芯片,其特征在于,所述芯片还包括模式切换模块;
所述模式切换模块,用于接收模式切换触发信号以及所述复位信号,在所述复位信号有效的情况下,响应于模式切换触发信号有效,向所述功能模块发送模式切换信号。
3.根据权利要求2所述的芯片,所述功能模块包括目标存储单元,所述复位状态下,所述目标存储单元数据被复位至初始状态。
4.根据权利要求2所述的芯片,所述模式切换模块包括:切换使能单元和切换控制单元;
所述切换使能单元用于在复位信号有效的情况下,向所述切换控制单元输出使能信号;
所述切换控制单元用于接收所述使能信号和模式切换触发信号,并在所述使能信号有效的情况下,响应于所述模式切换触发信号有效,向所述功能模块发送所述模式切换信号。
5.根据权利要求2所述的芯片,
所述模式切换模块,还用于在所述模式切换触发信号的电平发生变化的情况下,确定所述模式切换触发信号有效。
6.根据权利要求4所述的芯片,
所述切换使能单元包括反相器,所述反相器的输入端用于接收复位信号,将复位信号反相后作为使能信号输出至所述切换控制单元;所述复位信号有效时,所述反相器的输出端输出的使能信号有效;
所述切换控制单元包括触发器,触发器的使能端连接至所述反相器的输出端,数据输入端用于接收模式切换信号,数据输出端连接至所述功能模块,用于在模式切换触发信号有效时输出所述模式切换信号。
7.根据权利要求1-6任一项所述的芯片,所述功能模块还包括可测性单元;在所述工作模式为所述第二工作模式的情况下,所述可测性单元被使能,以能够通过测试接口,经由所述可测性单元获取芯片内部数据。
8.一种电子设备,包括权利要求1-7任一项所述的芯片。
9.一种模式切换方法,包括:
在芯片复位状态下,响应于模式切换信号,将芯片工作模式从第一工作模式切换至第二工作模式,所述第二工作模式下,能够通过芯片的测试接口获取芯片内部数据。
10.根据权利要求9所述的方法,包括:
所述芯片在复位状态下,芯片内部的目标存储单元内数据被复位至初始状态,且,所述第二工作模式为测试模式,芯片内的可测性单元功能被启动。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310659035.5A CN116820836A (zh) | 2023-06-05 | 2023-06-05 | 一种芯片、模式切换方法和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310659035.5A CN116820836A (zh) | 2023-06-05 | 2023-06-05 | 一种芯片、模式切换方法和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116820836A true CN116820836A (zh) | 2023-09-29 |
Family
ID=88128507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310659035.5A Pending CN116820836A (zh) | 2023-06-05 | 2023-06-05 | 一种芯片、模式切换方法和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116820836A (zh) |
-
2023
- 2023-06-05 CN CN202310659035.5A patent/CN116820836A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108228526B (zh) | 电源隔离电路以及多电源域多电源隔离系统 | |
JP3823087B2 (ja) | 組み込み型メモリを含むシステム及びビルトイン・セルフテスト機構を備える集積回路及びこれのテスト方法。 | |
US7369453B2 (en) | Multi-port memory device and method of controlling the same | |
US7502267B2 (en) | Clock frequency doubler method and apparatus for serial flash testing | |
US20100313092A1 (en) | Technique for initializing data and instructions for core functional pattern generation in multi-core processor | |
US10451674B2 (en) | Apparatus and method for at-speed scan test | |
US7159046B2 (en) | Method and apparatus for configuring communication between devices in a computer system | |
KR100436805B1 (ko) | 프로그래머블 메모리 bist 결합 마이크로코드 및 유한상태 머신 자체 테스트 | |
US20040216018A1 (en) | Direct memory access controller and method | |
Kong et al. | An efficient March (5N) FSM-based memory built-in self test (MBIST) architecture | |
EP1763677B1 (en) | Circuit arrangement and method of testing an application circuit provided in said circuit arrangement | |
US7149944B2 (en) | Semiconductor integrated circuit device equipped with read sequencer and write sequencer | |
US20150046763A1 (en) | Apparatus and Method for Controlling Internal Test Controllers | |
US7117394B2 (en) | Built-in self-test circuit | |
CN111352492A (zh) | 数字上电复位电路、方法、装置及存储介质 | |
US20070288810A1 (en) | Semiconductor memory, and testing method thereof | |
CN116820836A (zh) | 一种芯片、模式切换方法和电子设备 | |
US7526691B1 (en) | System and method for using TAP controllers | |
US8949756B2 (en) | Debug access with programmable return clock | |
US7178077B2 (en) | Integrated circuit test apparatus | |
US7227810B2 (en) | Semiconductor device and testing method for semiconductor device | |
US7082513B2 (en) | Integrated memory and method for checking the functioning of an integrated memory | |
CN117031256B (zh) | 一种芯片测试系统和测试方法 | |
JP2001514784A (ja) | メモリとテスト回路とを備えた集積回路 | |
JP2004022014A (ja) | 半導体装置およびそのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |