CN111352492A - 数字上电复位电路、方法、装置及存储介质 - Google Patents

数字上电复位电路、方法、装置及存储介质 Download PDF

Info

Publication number
CN111352492A
CN111352492A CN202010147605.9A CN202010147605A CN111352492A CN 111352492 A CN111352492 A CN 111352492A CN 202010147605 A CN202010147605 A CN 202010147605A CN 111352492 A CN111352492 A CN 111352492A
Authority
CN
China
Prior art keywords
reset
porn
signal
characteristic value
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010147605.9A
Other languages
English (en)
Inventor
王锐
张良臣
莫军
李岳峥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unicmicro Guangzhou Co ltd
Original Assignee
Unicmicro Guangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unicmicro Guangzhou Co ltd filed Critical Unicmicro Guangzhou Co ltd
Priority to CN202010147605.9A priority Critical patent/CN111352492A/zh
Publication of CN111352492A publication Critical patent/CN111352492A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本申请实施例公开了一种数字上电复位电路、方法、装置及存储介质。本申请实施例提供的技术方案，在上电时通过第一比较器将对应寄存器组的默认值与特征值进行比较，输出对应比较结果的PORn_x信号，将各个PORn_x信号通过逻辑与操作得到对应的PORn信号，通过PORn信号对接寄存器复位端以复位各个寄存器组的默认值为特征值。另一方面，通过复位扩展计数器实时接收PORn信号进行复位或计数，并在计数为特征值时，将对应的PORn信号输入第二比较器与特征值进行比较，根据比较结果赋值上电复位信号并输出。采用上述技术手段，利用寄存器上电瞬间值的随机性，通过数字电路的逻辑运算最终生成上电复位信号，以此来适应不同工艺平台的使用，减少开发成本。

Description

数字上电复位电路、方法、装置及存储介质
技术领域
本申请实施例涉及上电复位电路设计技术领域，尤其涉及一种数字上电复位电路、方法、装置及存储介质。
背景技术
上电复位电路用以实现各种复杂的数字系统(如单片机芯片等)在一次通电或断电后再通电时，将数字系统中的各计数器或寄存器组等重新置位的功能。由于芯片外部上电的过程是一个缓慢的过程，往往需要几毫秒的时间。而在芯片上电过程中，芯片内部电路要保持复位状态，芯片上电完成后，才同时释放芯片内部电路的复位信号，芯片内部各电路同时工作。因此，芯片内部需要上电复位电路(POR)，在芯片的上电过程中维持芯片复位状态。
目前，传统的上电复位电路POR是使用模拟电路的实现方式，其虽能较好的满足芯片上电时对芯片的复位需求，但是由于使用模拟电路的实现方式，在不同的工艺平台不可重复使用。当芯片在不同的工艺平台进行迁移时，模拟上电复位电路需要根据不同的工艺平台的需求重新设计，而上电复位电路重新设计显然会影响开发时间，增加开发成本。
发明内容
本申请实施例提供一种数字上电复位电路、方法、装置及存储介质，能够适应不同工艺平台的使用，减少开发成本。
在第一方面，本申请实施例提供了一种数字上电复位电路，包括：多个寄存器组、多个第一比较器、复位扩展计数器及第二比较器；
所述寄存器组包括寄存器复位端，所述寄存器复位端用于复位所述寄存器组；
所述第一比较器用于在上电时接收所述寄存器组的输出端输出的默认值，以及所述寄存器的特征值，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号，各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，并实时通过所述PORn信号对接所述寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值；
所述复位扩展计数器用于根据所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入所述第二比较器；
所述第二比较器用于将对应的所述PORn信号与所述特征值进行比较，根据比较结果赋值上电复位信号并输出。
进一步的，所述复位扩展计数器包括计数端及计数器复位端，所述计数器复位端用于接收所述PORn信号，当所述PORn信号为第一电平状态时，将所述复位扩展计数器复位，当所述PORn信号为第二电平状态时，通过所述计数端开始进行计数。
进一步的，所述第一电平状态为0，所述第二电平状态为1；或者，
所述第一电平状态为1，所述第二电平状态为0。
在第二方面，本申请实施例提供了一种数字上电复位方法，包括：
在上电时通过第一比较器接收寄存器组的输出端输出的默认值以及寄存器的特征值，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号；
将各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，并通过所述PORn信号对接寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值；
通过复位扩展计数器实时接收所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器；
通过第二比较器将对应的所述PORn信号与所述特征值进行比较，根据比较结果赋值上电复位信号并输出。
进一步的，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号，包括：
若所述默认值与所述特征值不相等，则输出第一电平状态的PORn_x信号，若所述默认值与所述特征值相等，则输出第二电平状态的PORn_x信号。
进一步的，将各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，包括：
若存在不同的所述PORn_x信号，则得到第一电平状态的PORn信号，若各个所述PORn_x信号均相同，则得到第二电平状态的PORn信号；
对应的，通过所述PORn信号对接寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值，包括：
基于第一电平状态的PORn信号将各个所述寄存器组的所述默认值复位为所述特征值，所述特征值为第二电平状态。
进一步的，所述通过复位扩展计数器实时接收所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器，包括：
通过复位扩展计数器的计数器复位端接收所述PORn信号，当所述PORn信号为第一电平状态时，将所述复位扩展计数器复位，当所述PORn信号为第二电平状态时，通过所述计数端开始进行计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器。
进一步的，所述第一电平状态为0，所述第二电平状态为1；或者，
所述第一电平状态为1，所述第二电平状态为0。
在第三方面，本申请实施例提供了一种数字上电复位装置，包括：
比较模块，用于在上电时通过第一比较器接收寄存器组的输出端输出的默认值以及寄存器的特征值，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号；
复位模块，用于将各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，并通过所述PORn信号对接寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值；
扩展模块，用于通过复位扩展计数器实时接收所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器；
输出模块，用于通过第二比较器将对应的所述PORn信号与所述特征值进行比较，根据比较结果赋值上电复位信号并输出。
在第四方面，本申请实施例提供了一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行如第一方面所述的数字上电复位方法。
本申请实施例在上电时通过第一比较器将对应寄存器组的默认值与特征值进行比较，输出对应比较结果的PORn_x信号，将各个PORn_x信号通过逻辑与操作得到对应的PORn信号，通过PORn信号对接寄存器复位端以复位各个寄存器组的默认值为特征值。另一方面，通过复位扩展计数器实时接收PORn信号进行复位或计数，并在计数为特征值时，将对应的PORn信号输入第二比较器与特征值进行比较，根据比较结果赋值上电复位信号并输出。采用上述技术手段，利用寄存器上电瞬间值的随机性，通过数字电路的逻辑运算最终生成上电复位信号，以此来适应不同工艺平台的使用，减少开发成本。
附图说明
图1是本申请实施例一提供的一种数字上电复位电路示意图；
图2是本申请实施例一提供的一种数字上电复位方法的流程图；
图3是本申请实施例一中各个组件的电平状态示意图；
图4是本申请实施例一提供的一种数字上电复位装置的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面结合附图对本申请具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
本申请提供的数字上电复位电路及方法，旨在通过数字电路的逻辑运算生成上电复位信号，以此来适应不同工艺平台的使用。利用寄存器组在上电时输出默认值的随机性，通过寄存器组上电瞬间和复位后不同的输出值来进行比较运算，最终生成上电复位信号。由于数字电路可直接通过EDA工具生成，且不同于模拟电路，数字上电复位电路无需进行重新绘制。因为数字上电复位电路不管使用什么工艺平台，都可以使用RTL语言去描述，不同工艺平台RTL对这个POR的描述是相同的。而对于传统的模拟电路而言，在进行系统开发时，根据系统需求的不同，为了保障上电复位电路的可靠性，需要设置相应的模拟上电复位电路来适应系统开发的需求。基于此，提供本申请实施例的数字上电复位电路及方法，以解决现有模拟上电复位电路无法适应不同工艺平台，低可靠性的技术问题。
实施例一：
图1给出了本申请实施例一提供的一种数字上电复位电路，参照图1，该数字上电复位电路包括：多个寄存器组、多个第一比较器、复位扩展计数器及第二比较器；所述寄存器组包括寄存器复位端，所述寄存器复位端用于复位所述寄存器组；所述第一比较器用于在上电时接收所述寄存器组的输出端输出的默认值，以及所述寄存器的特征值，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号，各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，并实时通过所述PORn信号对接所述寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值；所述复位扩展计数器用于根据所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入所述第二比较器；所述第二比较器用于将对应的所述PORn信号与所述特征值进行比较，根据比较结果赋值上电复位信号并输出。
具体的，如图1所示，本申请实施例的数字上电复位电路包含多组寄存器组(RegGroup x，即Reg Group0～Reg GroupN)。每组寄存器组(Reg Group x)后均对应连接一个比较器(Comp x，即Comp0～CompN)，定义该比较器为第一比较器。第一比较器用于将寄存器组(Reg Group x)的输出端输出的默认值与寄存器组(Reg Group x)的特征值(Datax，即Data0～DataN)做“等于”比较。可以理解的是，比较器可对两个或多个数据项进行比较，以确定它们是否相等，或确定它们之间的大小关系及排列顺序。对应比较器的两路输入信号，其输出则为二进制信号0或1，且当两路输入的差值增大或减小且正负符号不变时，其输出保持恒定。对应上述默认值与特征值的比较结果，将比较结果命名为PORn_x(即PORn_0～PORn_N)，PORn_x为二进制信号0或1，可表示为不同的电平状态。进一步的，对各个第一比较器的输出信号PORn_x之间做逻辑与操作，得到信号PORn。逻辑与操作对应的符号为“&&”，其特点是只有两个操作数都是真时，结果才是真。逻辑与操作属于短路操作，既如果第一个操作数能够决定结果，那么就不会对第二个操作数求值。对于逻辑与操作而言，如果第一个操作数是假，则无论第二个操作数是什么值，结果都不可能是真。更进一步的，对应通过逻辑与操作得到的PORn信号，该PORn信号一方面对接各个寄存器组的复位端Rstn，一方面对接一个复位扩展计数器Counter的复位端Rstn。通过连接各个寄存器组的复位端，PORn信号可将各个寄存器组的输出值复位为特征值Data x。而通过对接复位扩展计数器Counter的复位端，PORn信号同样可对复位扩展计数器Counter进行复位。而复位扩展计数器Counter则用于对PORn信号进行扩展，并通过与第二比较器Comp E连接，产生扩展后的上电复位信号PORn_EXT，以此来实现上电复位信号的产生。复位扩展计数器通过一个时钟CLK将PORn信号处于对应电平状态的时间延长，以此来实现复位扩展的目的。当复位扩展计数器停止计数后，输出此时由于寄存器复位而变换电平状态的PORn信号至第二比较器，通过第二比较器输出最终的上电复位信号PORn_EXT。
更具体的，图2给出了本申请实施例一提供的一种数字上电复位方法的流程图，本实施例中提供的数字上电复位方法可以由上述数字上电复位电路执行，该数字上电复位电路可以通过软件和/或硬件的方式实现。
下述以上述上电复位电路为执行数字上电复位方法的主体为例，进行描述。参照图2，该数字上电复位方法具体包括：
S110、在上电时通过第一比较器接收寄存器组的输出端输出的默认值以及寄存器的特征值，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号。
示例性的，本申请实施例利用不经过复位的寄存器在上电时其值是随机的这一技术原理来生成上电复位信号。举例而言，若各个寄存器组Reg Group x的特征值为1，在上电时各个寄存器组Reg Group x输出的默认值可能为1或0。而第一比较器在进行默认值与特征值比较时，若所述默认值与所述特征值不相等，则输出第一电平状态的PORn_x信号，若所述默认值与所述特征值相等，则输出第二电平状态的PORn_x信号。可以理解的是，此时第一电平状态为0，第二电平状态为1。由于第一比较器在比较寄存器组输出的默认值以及寄存器的特征值时，若默认值为0，即默认值0与特征值1不相等，根据比较器的特性，其会输出一个二进制信号0(即第一电平状态)。
需要说明的是，在上电瞬间，寄存器输出的默认值是随机的，即默认值可以是0或者1，也就是说通过比较器输出的对应比较结果的PORn_x信号，其电平状态可能是0也可能是1。
S120、将各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，并通过所述PORn信号对接寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值。
具体的，本申请实施例中每个寄存器组Reg Group x的内部含有多个寄存器。以每个寄存器组内含有32个寄存器为例，由于寄存器上电输出默认值的随机性。则每个寄存器上电时的默认值刚好等于对应特征值的概率为1/232，N个寄存器组的默认值都等于特征值的概率为(1/232)N。显然，这个概率是非常小的，其近似为0。所以在这种情况下，各个寄存器组的默认值与特征值经过第一比较器Comp x(即Comp0～CompN)进行“等于”比较后的结果信号PORn_x(即PORn_0～PORn_N)中，利用第一比较器做“等于”比较的原理，各个PORn_x信号的值全为1的概率近似为0。进一步根据逻辑与操作的原理，此时由各个PORn_x信号通过逻辑与操作得到对应的PORn信号值应该为0。
进一步的，PORn信号还对接寄存器组的复位端，通过所述PORn信号对接寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值。可以理解的是，由于各组寄存器组Reg Group x的复位端Rstn连接的是PORn信号，而PORn信号是由Reg Group x的默认值与特征值的比较结果决定的，所以在上电时，如果PORn信号不为1，为0，则各组Reg Group x在上电后的值是随机值。此时则通过该PORn信号将寄存器组输出的默认值0复位为特征值1。
可以理解的是，在进行逻辑与操作中，若存在不同的所述PORn_x信号，则得到第一电平状态的PORn信号，若各个所述PORn_x信号均相同，则得到第二电平状态的PORn信号。并且，在通过所述PORn信号复位各个所述寄存器组的所述默认值为所述特征值时，基于第一电平状态的PORn信号将各个所述寄存器组的所述默认值复位为所述特征值，所述特征值为第二电平状态。可以理解的是，此时第一电平状态为0，第二电平状态为1。
需要说明的是，在寄存器组复位后，其输出的默认值等于其特征值，则每一个PORn_x信号的值都为1，后续通过逻辑与操作得到的PORn信号也为1。PORn信号会实时输出至复位扩展计数器，则复位扩展计数器一开始接收到的PORn信号的值为0，之后接收到的PORn信号的值为1。
S130、通过复位扩展计数器实时接收所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器。
进一步的，复位扩展计数器内包括一个复位端，并连接一个时钟以进行计数。通过PORn信号对接复位扩展计数器的复位端，以对复位扩展计数器进行复位及计数，以此来实现PORn信号的扩展。其中，通过复位扩展计数器的计数器复位端接收所述PORn信号，当所述PORn信号为第一电平状态时，将所述复位扩展计数器复位，当所述PORn信号为第二电平状态时，通过所述计数端开始进行计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器。可以理解的是，此时第一电平状态为0，第二电平状态为1。由于PORn信号连接后面复位扩展计数器Counter的复位端Rstn，参照上述步骤S120，复位扩展计数器Counter的复位端Rstn首先接收到的PORn信号的值为0，之后接收到的复位扩展信号为1。则当PORn信号为0时，复位扩展计数器Counter会被复位。当PORn信号为1时，复位扩展计数器Counter的复位被释放，此时复位扩展计数器Counter开始计数。而当复位扩展计数器Counter的计数值等于其特征值DATA_C(即1)时，则复位扩展计数器Counter停止计数。此时复位扩展计数器将对应的PORn信号(电平状态为1)输入第二比较器。
S140、通过第二比较器将对应的所述PORn信号与所述特征值进行比较，根据比较结果赋值上电复位信号并输出。
最终，当复位扩展计数器的计数值为扩展特征值DATA_C(即1)时，第二比较器CompE对PORn_EXT信号赋值为1，PORn_EXT信号即为上电复位信号。PORn_EXT信号作为芯片内部的上电复位信号，供给其它各个电路使用。需要说明的是，如若在上电时，PORn信号为0，则直接经过Counter扩展后产生PORn_EXT信号。
具体的，参照图3，提供各个组件的电平状态示意图。图3中，在VCC缓慢上电过程中，开始时PORn信号的值默认为1。而各个寄存器组Reg Group x输出的默认值在上电时是随机的，故其经过比较器Comp x，在图3中的点“1”处，会产生一个低电平脉冲“0”。进一步的，由于PORn信号连接各个寄存器组Reg Group x的复位端，则各个寄存器组中的寄存器此时会被复位为特征值DATAx。同样的，复位扩展计数器Counter在接入PORn信号的同时也被复位为0。并且，在寄存器组Reg Group x被复位为特征值DATAx后，PORn信号会被释放，其值又变为1。随后，复位扩展计数器Counter对PORn信号进行扩展，当其计数值为扩展特征值DATA_C时，第二比较器Comp E对PORn_EXT信号赋值为1，PORn_EXT信号即为上电复位信号，供芯片中的其它逻辑使用。可以理解的是，由于PORn信号一开始为0，在寄存器组复位后被释放，其值变为1，则在PORn信号进行扩展时，PORn_EXT信号的值为0，并在扩展停止时，其值变为1。可以理解的是，由于芯片上电复位时，芯片内部要保持复位状态，在芯片上电完成后，才同时释放芯片内部电路的上电复位信号，此时芯片内部开始各电路工作。而本申请实施例则利用复位扩展计数器进行计数扩展，以拉长0电平PORn_EXT信号的持续时间。即在本申请实施例的数字上电复位电路中，其是在上电的一段时间内输出0电平，以复位除POR外的所有数字电路。而在过了0电平PORn信号扩展的这段时间后，此时电源电压已经稳定，则上电复位电路输出高电平，释放复位，以此让所有的电路正常工作。
需要说明的是，在实际应用中，本申请实施例的所述第一电平状态为0，所述第二电平状态为1；或者，所述第一电平状态为1，所述第二电平状态为0。也就是说，本申请实施例的上电复位电路，参照上述实施例，可以是通过在上电的一段时间内持续输出0电平，并在释放复位时输出1电平。在另一方面，可以设置寄存器组的特征值为0，通过第一比较器比较以及逻辑与操作之后，一开始输出值为1的PORn信号，并在后续寄存器组复位后，输出值为0的PORn信号。则对应上电复位信号PORn_EXT，其一开始是持续一段时间的高电平信号(即1)，并在释放复位之后，输出低电平(即0)的上电复位信号PORn_EXT，以此让所有的电路正常工作。在实际应用中，可以定义成高电平复位也可以定义为低电平复位，本申请实施例不做固定限制，在此不多赘述。
上述，在上电时通过第一比较器将对应寄存器组的默认值与特征值进行比较，输出对应比较结果的PORn_x信号，将各个PORn_x信号通过逻辑与操作得到对应的PORn信号，通过PORn信号对接寄存器复位端以复位各个寄存器组的默认值为特征值。另一方面，通过复位扩展计数器实时接收PORn信号进行复位或计数，并在计数为特征值时，将对应的PORn信号输入第二比较器与特征值进行比较，根据比较结果赋值上电复位信号并输出。采用上述技术手段，利用寄存器上电瞬间值的随机性，通过数字电路的逻辑运算最终生成上电复位信号，以此来适应不同工艺平台的使用，减少开发成本。
实施例二：
在上述实施例的基础上，图4为本申请实施例二提供的一种数字上电复位装置的结构示意图。参考图4，本实施例提供的数字上电复位装置具体包括：比较模块21、复位模块22、扩展模块23及输出模块24。
其中，比较模块，用于在上电时通过第一比较器接收寄存器组的输出端输出的默认值以及寄存器的特征值，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号；
复位模块，用于将各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，并通过所述PORn信号对接寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值；
扩展模块，用于通过复位扩展计数器实时接收所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器；
输出模块，用于通过第二比较器将对应的所述PORn信号与所述特征值进行比较，根据比较结果赋值上电复位信号并输出。
上述，在上电时通过第一比较器将对应寄存器组的默认值与特征值进行比较，输出对应比较结果的PORn_x信号，将各个PORn_x信号通过逻辑与操作得到对应的PORn信号，通过PORn信号对接寄存器复位端以复位各个寄存器组的默认值为特征值。另一方面，通过复位扩展计数器实时接收PORn信号进行复位或计数，并在计数为特征值时，将对应的PORn信号输入第二比较器与特征值进行比较，根据比较结果赋值上电复位信号并输出。采用上述技术手段，利用寄存器上电瞬间值的随机性，通过数字电路的逻辑运算最终生成上电复位信号，以此来适应不同工艺平台的使用，减少开发成本。
本申请实施例二提供的数字上电复位装置可以用于执行上述实施例一提供的数字上电复位方法，具备相应的功能和有益效果。
实施例三：
本申请实施例还提供一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行一种数字上电复位方法，该数字上电复位方法包括：在上电时通过第一比较器接收寄存器组的输出端输出的默认值以及寄存器的特征值，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号；将各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，并通过所述PORn信号对接寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值；通过复位扩展计数器实时接收所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器；通过第二比较器将对应的所述PORn信号与所述特征值进行比较，根据比较结果赋值上电复位信号并输出。
存储介质——任何的各种类型的存储器设备或存储设备。术语“存储介质”旨在包括：安装介质，例如CD-ROM、软盘或磁带装置；计算机系统存储器或随机存取存储器，诸如DRAM、DDR RAM、SRAM、EDO RAM，兰巴斯(Rambus)RAM等；非易失性存储器，诸如闪存、磁介质(例如硬盘或光存储)；寄存器或其它相似类型的存储器元件等。存储介质可以还包括其它类型的存储器或其组合。另外，存储介质可以位于程序在其中被执行的第一计算机系统中，或者可以位于不同的第二计算机系统中，第二计算机系统通过网络(诸如因特网)连接到第一计算机系统。第二计算机系统可以提供程序指令给第一计算机用于执行。术语“存储介质”可以包括驻留在不同位置中(例如在通过网络连接的不同计算机系统中)的两个或更多存储介质。存储介质可以存储可由一个或多个处理器执行的程序指令(例如具体实现为计算机程序)。
当然，本申请实施例所提供的一种包含计算机可执行指令的存储介质，其计算机可执行指令不限于如上所述的数字上电复位方法，还可以执行本申请任意实施例所提供的数字上电复位方法中的相关操作。
上述实施例中提供的数字上电复位装置、存储介质及电子设备可执行本申请任意实施例所提供的数字上电复位方法，未在上述实施例中详尽描述的技术细节，可参见本申请任意实施例所提供的数字上电复位方法。
上述仅为本申请的较佳实施例及所运用的技术原理。本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由权利要求的范围决定。

Claims (10)

1.一种数字上电复位电路，其特征在于，包括：多个寄存器组、多个第一比较器、复位扩展计数器及第二比较器；
所述寄存器组包括寄存器复位端，所述寄存器复位端用于复位所述寄存器组；
所述第一比较器用于在上电时接收所述寄存器组的输出端输出的默认值，以及所述寄存器的特征值，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号，各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，并实时通过所述PORn信号对接所述寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值；
所述复位扩展计数器用于根据所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入所述第二比较器；
所述第二比较器用于将对应的所述PORn信号与所述特征值进行比较，根据比较结果赋值上电复位信号并输出。
2.根据权利要求1所述的一种数字上电复位电路，其特征在于：所述复位扩展计数器包括计数端及计数器复位端，所述计数器复位端用于接收所述PORn信号，当所述PORn信号为第一电平状态时，将所述复位扩展计数器复位，当所述PORn信号为第二电平状态时，通过所述计数端开始进行计数。
3.根据权利要求2所述的一种数字上电复位电路，其特征在于：所述第一电平状态为0，所述第二电平状态为1；或者，
所述第一电平状态为1，所述第二电平状态为0。
4.一种数字上电复位方法，应用于如权利要求1-3任一所述的数字上电复位电路，其特征在于，包括：
在上电时通过第一比较器接收寄存器组的输出端输出的默认值以及寄存器的特征值，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号；
将各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，并通过所述PORn信号对接寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值；
通过复位扩展计数器实时接收所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器；
通过第二比较器将对应的所述PORn信号与所述特征值进行比较，根据比较结果赋值上电复位信号并输出。
5.根据权利要求4所述的数字上电复位方法，其特征在于，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号，包括：
若所述默认值与所述特征值不相等，则输出第一电平状态的PORn_x信号，若所述默认值与所述特征值相等，则输出第二电平状态的PORn_x信号。
6.根据权利要求5所述的数字上电复位方法，其特征在于，将各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，包括：
若存在不同的所述PORn_x信号，则得到第一电平状态的PORn信号，若各个所述PORn_x信号均相同，则得到第二电平状态的PORn信号；
对应的，通过所述PORn信号对接寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值，包括：
基于第一电平状态的PORn信号将各个所述寄存器组的所述默认值复位为所述特征值，所述特征值为第二电平状态。
7.根据权利要求6所述的数字上电复位方法，其特征在于，所述通过复位扩展计数器实时接收所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器，包括：
通过复位扩展计数器的计数器复位端接收所述PORn信号，当所述PORn信号为第一电平状态时，将所述复位扩展计数器复位，当所述PORn信号为第二电平状态时，通过所述计数端开始进行计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器。
8.根据权利要求5-7任一所述的数字上电复位方法，其特征在于，所述第一电平状态为0，所述第二电平状态为1；或者，
所述第一电平状态为1，所述第二电平状态为0。
9.一种数字上电复位装置，其特征在于，包括：
比较模块，用于在上电时通过第一比较器接收寄存器组的输出端输出的默认值以及寄存器的特征值，将所述默认值与所述特征值进行比较，输出对应比较结果的PORn_x信号；
复位模块，用于将各个所述PORn_x信号通过逻辑与操作得到对应的PORn信号，并通过所述PORn信号对接寄存器复位端以复位各个所述寄存器组的所述默认值为所述特征值；
扩展模块，用于通过复位扩展计数器实时接收所述PORn信号进行复位或计数，并在计数为所述特征值时，将对应的所述PORn信号输入第二比较器；
输出模块，用于通过第二比较器将对应的所述PORn信号与所述特征值进行比较，根据比较结果赋值上电复位信号并输出。
10.一种包含计算机可执行指令的存储介质，其特征在于，所述计算机可执行指令在由计算机处理器执行时用于执行如权利要求4-8任一所述的数字上电复位方法。
CN202010147605.9A 2020-03-05 2020-03-05 数字上电复位电路、方法、装置及存储介质 Withdrawn CN111352492A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010147605.9A CN111352492A (zh) 2020-03-05 2020-03-05 数字上电复位电路、方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010147605.9A CN111352492A (zh) 2020-03-05 2020-03-05 数字上电复位电路、方法、装置及存储介质

Publications (1)

Publication Number Publication Date
CN111352492A true CN111352492A (zh) 2020-06-30

Family

ID=71192528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010147605.9A Withdrawn CN111352492A (zh) 2020-03-05 2020-03-05 数字上电复位电路、方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN111352492A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113792509A (zh) * 2021-11-16 2021-12-14 苏州浪潮智能科技有限公司 一种复位信号平衡方法和装置
US11430503B2 (en) * 2019-09-19 2022-08-30 Micron Technology, Inc. Semiconductor device performing implicit precharge operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430503B2 (en) * 2019-09-19 2022-08-30 Micron Technology, Inc. Semiconductor device performing implicit precharge operation
CN113792509A (zh) * 2021-11-16 2021-12-14 苏州浪潮智能科技有限公司 一种复位信号平衡方法和装置

Similar Documents

Publication Publication Date Title
JP6921206B2 (ja) データベース状態決定方法およびデバイスならびに整合性検証方法およびデバイス
CN113127302A (zh) 一种板卡gpio的监控方法和装置
CN111352492A (zh) 数字上电复位电路、方法、装置及存储介质
JP2008009721A (ja) 評価システム及びその評価方法
US5933381A (en) Semiconductor integrated circuit having DRAM mounted on semiconductor chip
US8042074B2 (en) Circuit design device, circuit design program, and circuit design method
CN111949513A (zh) 一种配置文件加载方法、装置、电子设备和可读存储装置
CN117910398A (zh) 仿真逻辑系统设计的方法、电子装置和存储介质
CN117291145A (zh) 片上系统的验证方法、系统和电子装置
CN117494407A (zh) 一种加速中央处理单元验证的方法及计算设备
CN112187252A (zh) 接口识别电路、方法、设备和电子设备
Khalifa Extendable generic base verification architecture for flash memory controllers based on UVM
KR102646630B1 (ko) 시스템 런타임 환경에서 dram 셀 상의 라이트 보호 커맨드를 발행하는 방법
US20120042117A1 (en) Boot system
CN103902301A (zh) 读取bios的方法、装置以及处理器
US11455261B2 (en) First boot with one memory channel
US6550015B1 (en) Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead
US12073159B2 (en) Computing device and method for detecting clock domain crossing violation in design of memory device
CN115269199A (zh) 数据处理方法、装置、电子设备及计算机可读存储介质
US5623674A (en) Method for determining steerable interrupt request lines used by PCMCIA controllers
CN112416444B (zh) 一种板卡切换控制方法、装置、设备及介质
US8726206B1 (en) Deadlock detection method and related machine readable medium
CN113160875A (zh) 芯片测试系统和测试方法
CN115176313A (zh) 内存启动和初始化系统和方法
US7278015B2 (en) Methods and devices for DRAM initialization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200630

WW01 Invention patent application withdrawn after publication