KR20090042295A - 콘텍스트 스위치 장치 및 콘텍스트 스위칭 방법을 갖는 레지스터 - Google Patents

콘텍스트 스위치 장치 및 콘텍스트 스위칭 방법을 갖는 레지스터 Download PDF

Info

Publication number
KR20090042295A
KR20090042295A KR1020097004634A KR20097004634A KR20090042295A KR 20090042295 A KR20090042295 A KR 20090042295A KR 1020097004634 A KR1020097004634 A KR 1020097004634A KR 20097004634 A KR20097004634 A KR 20097004634A KR 20090042295 A KR20090042295 A KR 20090042295A
Authority
KR
South Korea
Prior art keywords
context
input
data
shadow
latch
Prior art date
Application number
KR1020097004634A
Other languages
English (en)
Other versions
KR101130424B1 (ko
Inventor
젠트성 린
에이-신 알프레드 쿠오
드 듀오 수
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20090042295A publication Critical patent/KR20090042295A/ko
Application granted granted Critical
Publication of KR101130424B1 publication Critical patent/KR101130424B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits
    • G01R31/31853—Test of registers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30116—Shadow registers, e.g. coupled registers, not forming part of the register space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30141—Implementation provisions of register files, e.g. ports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G06F9/462—Saving or restoring of program or task context with multiple register sets

Abstract

실행 콘텍스트들을 변경하는 방법이 제공되는데, 상기 방법은 콘텍스트 선택 입력을 수신하는 단계를 포함한다. 제 1 클록 단계에서, 상기 방법은 정상 실행 콘텍스트의 제 1 래치 엘리먼트로부터의 데이터를 정상 실행 콘텍스트의 제 2 래치 엘리먼트로 시프트시키는 단계, 및 섀도우 실행 콘텍스트의 제 3 래치 엘리먼트로부터의 섀도우 데이터를 상기 섀도우 실행 콘텍스트의 제 4 래치 엘리먼트로 시프트시키는 단계를 포함한다. 제 2 클록 단계에서, 상기 방법은 섀도우 실행 콘텍스트의 제 4 래치 엘리먼트의 섀도우 데이터를 정상 실행 콘텍스트의 제 1 래치 엘리먼트로 시프트시키는 단계, 및 정상 실행 콘텍스트의 제 2 래치 엘리먼트의 데이터를 섀도우 실행 콘텍스트의 제 3 래치 엘리먼트로 시프트시키는 단계를 포함한다. 특정 실시예에서는, 상기 방법이 테스트 모드 선택을 수신하는 단계, 및 스캔 테스트 또는 자동 테스트 패턴 생성 데이터와 같은 테스트 데이터를 테스트 출력에 시프트시키는 단계를 포함할 수 있다.

Description

콘텍스트 스위치 장치 및 콘텍스트 스위칭 방법을 갖는 레지스터{REGISTER WITH A CONTEXT SWITCH DEVICE AND METHOD OF CONTEXT SWITCHING}
본 발명은 전반적으로 정상 콘텍스트, 섀도우 콘텍스트 및 테스트 콘텍스트 사이에서 스위칭하는 방법들과 같은 콘텍스트 스위치에 관한 것이다.
기술의 진보로 인해서 더 작으면서도 더 강력한 개인용 컴퓨팅 장치들이 도래하였다. 예컨대, 휴대용 무선 전화기들, PDA들(personal digital assistants), 및 페이징 장치들과 같은 무선 컴퓨팅 장치들을 포함하는 다양한 휴대용 개인 컴퓨팅 장치들은 작고 가벼워서 사용자들이 쉽게 휴대하게 되었다. 더 상세하게는, 셀룰러(아날로그 및 디지털) 전화기들 및 IP 전화기들과 같은 휴대용 무선 전화기들이 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 게다가, 많은 이러한 무선 전화기들은 그 내부에 포함되는 다른 타입들의 장치들을 구비한다. 예컨대, 무선 전화기는 또한 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 레코더, 및 오디오 파일 플레이어를 구비할 수 있다. 또한, 이러한 무선 전화기들은 인터넷에 액세스하는데 사용될 수 있는 웹 인터페이스를 구비할 수 있다. 그로 인해서, 이러한 무선 전화기들은 상당한 컴퓨팅 성능들을 구비한다.
다수의 기능들을 제공하기 위해, 이러한 휴대용 개인 컴퓨팅 장치들은 종종 다중-스레디드 프로세서(multi-threaded processor)(예컨대 하나보다 많은 수의 프로그램 또는 처리를 동시에 처리할 수 있는 프로세서)와 같은 다중-처리 시스템을 구비한다. 다중-스레디드 처리 시스템에서는, 운영 시스템이 그 프로세서를 여러 스레드들(처리들)에 공유시킨다. 스레드들(처리들)은 운영 시스템에 의해서 구성된다. 이러한 공유는 통상적으로 처리들 사이에서 스위칭함으로써 구현되는데, 여기서 각각의 처리는 콘텍스트를 나타낸다.
일반적으로, 다중-스레디드 처리 시스템은 통상 레지스터 셀들의 어레이를 포함할 수 있는 레지스터 파일을 구비한다. 각각의 레지스터 셀은 통상적으로 콘텍스트들(처리들) 중에서 선택하기 위해 출력 멀티플렉서를 구비하는데, 선택되는 콘텍스트들(처리들)은 예컨대 레지스터 파일 내의 데이터 세트들/행들 중에서 선택하기 위해 레지스터 셀들의 어레이를 위한 멀티플렉서에 제공될 수 있다. 이러한 경우에, 콘텍스트 스위치가 레지스터 셀들의 어레이를 위한 멀티플렉서에 선택된 콘텍스트를 제공하기 위해서 각각의 셀의 출력 멀티플렉서를 제어함으로써 구현된다. 특정 예에서, 레지스터는 로직 래치-기반 저장 레지스터나 또는 SRAM(static random access memory)-기반 저장 레지스터일 수 있다. 각 저장 레지스터 셀의 출력 멀티플렉서는 전체 레지스터 셀 어레이를 위한 다른 출력 멀티플렉서로 피드(feed)된다.
반도체 제조 기술들의 진보로 인해서, 프로세서들과 같은 집적 회로 장치들은 크기에 있어 감소되었고, 이러한 집적 회로들의 밀도 및 복잡성이 증가되었다. 이러한 더 증가된 회로 밀도는 테스팅을 더 어렵고 또한 비용이 많이 들게 한다. DFT(design-for-testability)는 테스트 로직 및 이러한 테스트 로직에 액세스하기 위한 액세스 포인트들을 집적 회로 장치 내에 포함시킴으로써 설계 테스팅과 연관된 복잡성을 감소시키기 위한 기술을 지칭한다. 현대의 집적 회로들은 일반적으로 그들의 테스트능력을 개선시키기 위해서 다양한 DFT(design-for-test) 구조들을 포함한다. 통상적으로, DFT 구조들은 스캔 설계 또는 자동 테스트 패턴 생성(ATPG) 설계에 기초하는데, 그 설계들에서는 스캔 테스트 또는 ATPG 테스트 데이터가 테스트 핀에 제공될 수 있거나 혹은 다수의 외부적으로 액세스가능한 스캔 체인들이 집적 회로에 삽입될 수 있다. 통상적으로, 스캔 테스트 설계는 제작 테스트 및 프로토타이프 디버그 처리들을 위한 제작 및 진단 테스트 패턴들을 생성하기 위해서 결함 시뮬레이션(fault simulation) 및 조합형 자동 테스트 패턴 생성(ATPG)와 함께 사용된다.
DFT 기능을 제공하기 위해서, 회로는 테스트 입력을 가질 수 있고, 그 테스트 입력은 테스트 모드 동안에 액세스될 수 있으며, 정상의 비-테스트 동작 동안에는 로직 레벨에 연결될 수 있다. 멀티플렉서는 테스팅 모드와 비-테스팅 모드 상에서 선택기 위해 그리고 어레이 출력 멀티플렉서에 데이터 패턴을 제공하기 위해 삽입될 수 있다.
스태틱 래치-기반 레지스터 파일들의 경우, 이러한 레지스터 셀-기반 출력 멀티플렉서는 종종 정상 데이터 콘텍스트(현재 처리) 및 섀도우 데이터 콘텍스트(제 2 처리)와 같은 두 가지의 실행 데이터 콘텍스트들을 제공하기 위해서 정상 콘텍스트나 섀도우 콘텍스트 중에서 선택하기 위해 활용된다. 테스트 용량을 추가하 기 위해서, 추가적인 2:1 멀티플렉서가 추가적인 스캔 테스트 데이터를 위한 레지스터 래치의 입력에 추가될 수 있다. SRAM(static random access memory) 타입의 레지스터 파일의 경우, 정상 데이터 콘텍스트 및 섀도우 데이터 콘텍스트 양쪽 모두를 지원하기 위해 이중-포트 메모리 셀이 필요할 수 있다. 게다가, 테스트용이성을 위해서, MEM BIST(memory built-in self-test)를 지원하기 위해 추가적인 로직이 필요할 수 있다. 이러한 추가적인 로직은 정상 및 섀도우 데이터 콘텍스트들의 액세스 시간에 원하지 않는 지연들을 발생시킨다.
따라서, 래치-기반 레지스터 파일에 대한 향상된 콘텍스트 스위치 메커니즘 및 DFT(design-for-testability) 성능을 제공하는 것이 유리할 것이다.
특정 실시예에서는, 콘텍스트 선택 입력을 수신하는 단계를 포함하는 실행 콘텍스트 변경 방법이 제공된다. 제 1 클록 단계에서는, 상기 방법이 정상 실행 콘텍스트의 제 1 래치 엘리먼트로부터의 데이터를 제 2 래치 엘리먼트로 시프트시키는 단계, 및 섀도우 실행 콘텍스트의 제 3 래치 엘리먼트로부터의 섀도우 데이터를 상기 섀도우 실행 콘텍스트의 제 4 래치 엘리먼트로 시프트시키는 단계를 포함한다. 제 2 클록 단계에서는, 상기 방법이 섀도우 실행 콘텍스트의 제 4 래치 엘리먼트의 섀도우 데이터를 정상 실행 콘텍스트의 제 1 래치 엘리먼트로 시프트시키는 단계, 및 정상 실행 콘텍스트의 제 2 래치 엘리먼트의 데이터를 섀도우 실행 콘텍스트의 제 3 래치 엘리먼트로 시프트시키는 단계를 포함한다.
다른 특정 실시예에서는, 제 1 데이터 콘텍스트 로직, 제 2 데이터 콘텍스트 로직, 및 피드백 접속을 포함하는 레지스터 파일의 콘텍스트 스위치 메커니즘이 제공된다. 제 1 데이터 콘텍스트 로직은 제 1 입력 멀티플렉서 및 제 1 데이터 래치 쌍을 포함한다. 제 1 입력 멀티플렉서는 데이터 입력 및 섀도우 입력을 포함한다. 제 1 입력 멀티플렉서는 콘텍스트 선택 입력에 응하여, 데이터 입력이나 섀도우 입력 중 어느 하나를 제 1 데이터 래치의 입력에 선택적으로 연결한다. 제 1 데이터 래치 쌍은 회로 장치에 연결되는 제 1 데이터 래치 출력을 포함한다. 제 2 데이터 콘텍스트 로직은 제 2 입력 멀티플렉서 및 제 2 데이터 래치 쌍을 포함한다. 제 2 데이터 콘텍스트 로직의 출력은 제 1 입력 멀티플렉서의 섀도우 입력에 연결된다. 제 2 입력 멀티플렉서는 스캔 테스트 입력 및 피드백 입력을 포함하며, 모드 선택 입력에 응하여, 스캔 테스트 입력이나 피드백 입력 중 어느 하나를 제 2 데이터 래치의 입력에 선택적으로 연결한다. 피드백 접속은 제 1 데이터 콘텍스트 로직의 출력을 제 1 입력 멀티플렉서의 피드백 입력에 연결한다.
데이터 실행 콘텍스트들 중에서 선택하기 위해 출력 멀티플렉서를 필요로 하지 않고도 둘 이상의 데이터 실행 콘텍스트들이 연관된 회로 장치에 데이터를 제공하기 위해서 설정될 수 있다는 한 가지 특별한 장점이 제공된다. 출력 멀티플렉서를 생략함으로써, 설계 복잡성이 감소되고, 보다 적은 레이아웃 영역이 사용되며, 레지스터 파일의 속도/성능이 증가된다.
출력 멀티플렉서를 생략함으로써, 데이터 입력부터 데이터 출력까지의 레지스터 파일의 액세스 시간이 감소된다는 다른 특별한 장점이 제공된다.
정상 데이터 콘텍스트 및 섀도우 데이터 콘텍스트의 피드백 배치가 기존의 로직 장치들을 갖는 정상 및 섀도우 콘텍스트 로직들의 내부 및 외부에서의 테스트 패턴 데이터 스캔을 허용한다는 또 다른 특별한 장점이 제공된다.
본 발명은 첨부 도면들을 참조함으로써 더 잘 이해될 것이고, 또한 본 발명의 특징들 및 장점들이 당업자에게 자명해질 것이다.
도 1은 삽입된 DFT(design-for-testability) 기능을 포함하는 레지스터 셀의 콘텍스트 스위치 장치에 대한 특정의 예시적인 실시예를 블록도로 나타낸다.
도 2는 정상 데이터 콘텍스트로부터 섀도우 데이터 콘텍스트로의 제 1 전환 단계에 대한 특정 실시예를 나타내는 도 1의 콘텍스트 스위치 장치를 블록도로 나타낸다.
도 3은 정상 데이터 콘텍스트로부터 섀도우 데이터 콘텍스트로의 제 2 전환 단계에 대한 특정 실시예를 나타내는 도 1의 콘텍스트 스위치 장치를 블록도로 나타낸다.
도 4는 스캔 테스트 동작 동안의 데이터 콘텍스트를 나타내는 도 1의 콘텍스트 스위치 장치를 블록도로 나타낸다.
도 5는 현재 입력 데이터, 섀도우 입력 데이터, 또는 스캔 입력 데이터 중 하나를 회로 장치에 선택적으로 제공하기 위해 정상 콘텍스트와 섀도우 콘텍스트 중에서 선택하는데 있어서 콘텍스트 스위치 장치를 활용하는 방법에 대한 특정의 예시적인 실시예를 흐름도로 나타낸다.
도 6은 다수의 콘텍스트들을 포함하는 콘텍스트 스위치 메커니즘에 대한 특 정의 예시적인 실시예를 블록도로 나타낸다.
도 7은 도 1 내지 도 6의 시스템들 및 방법들에 대해 설명된 바와 같이 콘텍스트 스위치 장치를 통해 입력 레지스터 파일을 활용할 수 있는 프로세서를 포함하는 예시적인 휴대용 통신 장치의 일반적인 도면을 나타낸다.
여러 상이한 도면들에서 동일한 참조심볼들의 사용은 유사하거나 동일한 아이템들을 나타낸다.
도 1은 다수:1 멀티플렉서(many-to-one multiplexer)일 수 있는 어레이 출력 멀티플렉서(103)에 연결된 콘텍스트 스위치 장치(102)를 포함하는 시스템(100)에 대한 특정의 예시적인 실시예를 블록도로 나타낸다. 콘텍스트 스위치 장치(102)는 레지스터 파일을 정하는 레지스터 셀들의 어레이에 있는 레지스터 셀과 연관될 수 있다. 시스템(100)은 예컨대 다중-스레디드 디지털 신호 프로세서(DSP)일 수 있는 프로세서의 일부로서 기능할 수 있다. 콘텍스트 스위치 장치(102)는 정상 데이터 콘텍스트(104)와 같은 제 1 데이터 콘텍스트 로직, 및 섀도우 데이터 콘텍스트(106)와 같은 제 2 데이터 콘텍스트 로직을 포함한다. 정상 데이터 콘텍스트(104)는 제 1 처리와 연관되는 데이터를 저장할 수 있고, 섀도우 데이터 콘텍스트(106)는 제 2 처리와 연관되는 데이터를 저장할 수 있다. 정상 데이터 콘텍스트(104)는 제 1 입력 멀티플렉서(108), 제 1 데이터 래치(110), 및 제 2 데이터 래치(112)를 포함한다. 섀도우 데이터 콘텍스트(106)는 제 2 입력 멀티플렉서(114), 제 3 데이터 래치(116), 및 제 4 데이터 래치(118)를 포함한다. 제 1 입력 멀티플 렉서(108)는 데이터 입력(120), 피드백 입력(122), 콘텍스트 선택 입력(124), 및 제 1 데이터 래치(110)의 입력에 접속된 출력을 포함한다. 제 1 데이터 래치(110)는 정상 클록 입력(126), 및 라인(130)을 통해 어레이 출력 멀티플렉서(103)에 연결된 출력(128)을 포함한다. 제 2 데이터 래치(112)는 제 1 데이터 래치(110)의 출력(128)에 접속된 입력, 클록 입력(132), 스캔 테스트 출력(134), 및 피드백 출력(136)을 포함한다.
제 2 입력 멀티플렉스(114)는 피드백 출력(136)에 연결된 입력(138), 스캔 테스트 데이터를 수신하는 스캔 테스트 입력(140), 모드 선택 입력(142), 및 제 3 데이터 래치(116)의 입력에 접속된 출력을 포함한다. 제 3 데이터 래치(116)는 섀도우 클록 입력(144), 및 제 4 데이터 래치(118)의 입력에 접속된 출력을 포함한다. 제 4 데이터 래치(118)는 클록 입력(146) 및 섀도우 피드백 출력(148)을 포함하는데, 상기 섀도우 피드백 출력(148)은 제 1 입력 멀티플렉서(108)의 피드백 입력(122)에 연결된다.
일반적으로, 시스템(100)은 어레이로 배열될 수 있는 다수의 레지스터 셀들(미도시)을 포함할 수 있다. 각각의 레지스터 셀은 어레이 출력 멀티플렉서(103)의 입력에 데이터 콘텍스트 출력 중 하나를 제공하기 위해서 콘텍스트 스위치 장치(102)를 포함할 수 있다. 예컨대, 콘텍스트 스위치 장치(102)는 레지스터 셀 0의 콘텍스트 스위치 장치를 나타낼 수 있고, 출력(130)은 어레이 출력 멀티플렉서(103)의 입력들(150) 중 하나에 연관된 출력(R0)을 전달할 수 있다. 레지스터 셀 들의 어레이에 있는 다른 레지스터 셀들은 어레이 출력 멀티플렉서(103)의 각 입력들(R1,...,Rn-1)에 연결될 수 있다. 로직(미도시)이 입력들(R0, R1,..., RN-1) 중에서 선택하기 위해 출력 선택 라인들(152)을 통해 어레이 출력 멀티플렉서(103)에 연결될 수 있다. 어레이 출력 멀티플렉서(103)는 출력 선택에 응하여 래치(154) 및 출력(156)에 특정 입력을 제공하도록 적응될 수 있다.
콘텍스트 스위치 장치(102)는 제 1 처리를 포함할 수 있는 제 1 동작 모드에서 데이터 입력(120)을 출력(128) 및 어레이 출력 멀티플렉서(103)에 연결하도록 적응된다. 데이터 입력(120)으로부터 제 1 입력 멀티플렉서(108) 및 제 1 입력 래치(110)를 통해 출력(128)으로 그리고 이어서 출력 라인(130)을 통해 어레이 출력 멀티플렉서(103)로의 경로는 정상 데이터 콘텍스트로 지칭될 수 있으며, 굵은 선들로 표시되어 있다. 출력(128)은 어레이 출력 멀티플렉서(103)의 입력에 연결될 수 있다. 시스템(100)이 섀도우 데이터 콘텍스트로 스위칭될 때, 콘텍스트 스위치 장치(102)는 섀도우 데이터 콘텍스트(106)로부터 정상 데이터 콘텍스트(104)의 출력(128)으로 섀도우 데이터를 제공하도록 적응된다. 정상 콘텍스트(예컨대, 현재 처리)로부터 섀도우 콘텍스트(예컨대, 제 2 처리)로의 전환은 콘텍스트 스위치 또는 정상-섀도우 스왑(swap)(예컨대, 정상 데이터 콘텍스트(104)로부터 섀도우 데이터 콘텍스트(106)로의 스왑)으로서 지칭될 수 있으며, 2-단계 정상-섀도우 콘텍스트 스와핑 처리를 사용함으로써 모드 선택 출력 멀티플렉서의 도움없이도 수행될 수 있다.
2-단계 정상-섀도우 콘텍스트 스와핑 처리의 제 1 클록 단계에서는, 정상 데이터(예컨대, 제 1 처리 데이터)가 제 1 데이터 래치(110)로부터 제 2 데이터 래치(112)로 시프트되고, 섀도우 데이터(예컨대, 제 2 처리 데이터)가 제 3 데이터 래치(116)로부터 제 4 데이터 래치(118)로 시프트된다. 제 2 클록 단계에서는, 제 2 데이터 래치(112)로부터의 정상 데이터가 피드백 출력(136), 입력 단자(138), 및 제 2 입력 멀티플렉서(114)를 통해 제 3 데이터 래치(116)로 스와핑 또는 시프트된다. 제 4 데이터 래치(118)로부터의 섀도우 데이터는 섀도우 피드백 출력(148), 피드백 입력(122), 및 제 1 입력 멀티플렉서(108)를 통해 제 1 데이터 래치(110)로 스와핑(시프트)된다. 따라서, 콘텍스트 스위치 장치(102)는 정상 데이터 콘텍스트(예컨대, 제 1 처리)와 섀도우 데이터 콘텍스트(예컨대, 제 2 처리) 사이에서 스위칭한다. 다음으로, 어레이 출력 멀티플렉서(103)는 특정 콘텍스트의 특정 레지스터 셀들 행들/세트들(예컨대, R0, R1,...,R(n-1))을 선택하는데 활용될 수 있다.
일반적으로, 정상 데이터 콘텍스트(104)와 섀도우 데이터 콘텍스트(106) 사이의 상호-연결된 피드백 배치를 활용함으로써, 각각의 레지스터 셀은 데이터 콘텍스트들 중에서 선택하기 위해 추가적인 2:1 출력 멀티플렉서를 필요로하지 않고도 어레이 출력 멀티플렉서(103)에 두 실행 콘텍스트들 중 하나를 제공할 수 있다. 콘텍스트 선택 입력(124)은 정상 데이터 콘텍스트(104)와 섀도우 데이터 콘텍스트(106) 중에서 선택하도록 제 1 입력 멀티플렉서(108)를 제어하기 위해 정상 콘텍스트 선택 또는 섀도우 콘텍스트 선택을 지시할 수 있다. 모드 선택 입력(142)은 입력 단자(138) 또는 스캔 테스트 입력(140)에 있는 피드백 데이터 중에서 선택하 도록 제 2 입력 멀티플렉서(114)를 제어하기 위해 정상 기능 모드 또는 테스트 모드를 지시할 수 있다.
스캔 테스트 데이터를 사용하여 어레이 출력 멀티플렉서(103)를 테스트하기 위해서, 모드 선택 입력(142)은 스캔 테스트 입력(140)을 제 3 데이터 래치(116)에 연결하도록 활성된다. 모드 선택 입력(142)은 테스트 모드 선택을 지시할 수 있다. 콘텍스트 선택 입력(124)은 피드백 입력(122)을 선택하도록 활성되고, 스캔 테스트 데이터는 제 3 데이터 래치(116)로부터 제 4 데이터 래치(118)로 그리고 섀도우 피드백 출력(148), 피드백 입력(122), 및 제 1 입력 멀티플렉서(108)를 통해 제 1 데이터 래치(110)로 래치된다. 다음으로, 스캔 테스트 데이터는 출력(128)으로 그리고 제 2 데이터 래치(112)를 통해 스캔 테스트 출력(134)으로 제공될 수 있다. 따라서, 콘텍스트 스위치 장치(102)는 3가지의 선택가능한 콘텍스트들, 즉, 정상 데이터 콘텍스트, 섀도우 데이터 콘텍스트, 및 테스트 데이터 콘텍스트를 제공한다.
특정 실시예에서는, 클록 로직(160)이 정상 클록 입력(126)으로의 클록 신호, 클록 입력(132)으로의 클록 신호, 섀도우 클록 입력(144)으로의 클록 신호 및 클록 입력(146)으로의 클록 신호와 같은 클록 신호들을 제어하기 위해서 제공될 수 있다. 특정 실시예에서는, 정상-섀도우 콘텍스트 스와핑 처리의 제 1 클록 단계 동안에, 클록 로직(160)이 제 1 데이터 래치(110)의 정상 클록 입력(126)으로의 클록 신호 및 제 2 데이터 래치(112)의 클록 입력(132)으로의 클록 신호를 선택적으로 활성시키거나 제어하여 데이터를 제 2 데이터 래치(112)로 선택적으로 보내거나 래치할 수 있다. 클록 로직(160)은 제 3 데이터 래치(116)의 섀도우 클록 입력(144)으로의 클록 신호 및 제 4 데이터 래치(118)의 클록 입력(146)으로의 클록 신호를 제어하여 제 3 데이터 래치(116)로부터의 섀도우 데이터를 제 4 데이터 래치(118)로 보낼 수 있다. 제 2 전환 단계 동안에는, 클록 로직(160)이 정상 클록 입력(126), 클록 입력(132), 섀도우 클록 입력(144), 및 클록 입력(146)으로의 클록 신호들을 제어하여, 제 4 데이터 래치(118)로부터의 데이터를 제 1 데이터 래치(110)로 시프트시키고 제 2 데이터 래치(112)로부터의 데이터를 제 3 데이터 래치(116)로 시프트시킬 수 있다. 클록 로직(160)은 구현에 따라서, 콘텍스트 스위치 장치(102)의 일부로서 포함될 수 있거나 또는 외부 제어 로직에 의해서 제공될 수 있다. 따라서, 콘텍스트 스위치 장치(102)는 정상 데이터 콘텍스트(104) 및 섀도우 데이터 콘텍스트(106)를 포함하는 두 세트들의 콘텍스트 레지스터들을 동시에 포함하며, 디지털 신호 프로세서나 다른 처리 장치와 같은 시스템의 현재 처리에 따라 콘텍스트들을 스위칭하도록 적응된다.
제 1, 제 2, 제 3 및 제 4와 같은 용어들은 예시적인 것이며 이해를 쉽게 하기 위해서 본 명세서에 사용된다는 것을 알아야 한다. 그 용어들은 엘리먼트들의 임의의 특정 순서를 지시하도록 의도되지 않는다.
도 2는 정상 콘텍스트 실행으로부터 섀도우 콘텍스트 실행으로의 전환에 대한 제 1 클록 단계(200) 동안에 특정 실시예를 나타내는 도 1의 콘텍스트 스위치 장치(102)를 블록도로 나타낸다. 제 1 처리와 연관된 정상 콘텍스트 동안에는, 데이터 입력(120)에서 수신되는 데이터 콘텍스트가 멀티플렉서(108)를 통해 제 1 데 이터 래치(110)로 전달되며, 출력(128)으로 및 출력 라인(130)을 통해 어레이 출력 멀티플렉서(103)로 제공된다. 그 데이터 콘텍스트는 또한 제 2 래치(112)로 시프트될 수 있다.
정상-섀도우 콘텍스트 스와팡 처리의 제 1 클록 단계(200)에서는, 섀도우 콘텍스트 선택이 피드백 입력(122)을 선택하기 위해 입력 멀티플렉서(108)의 콘텍스트 선택 입력(124)에 수신된다. 클록 로직(160)은 데이터 전환 화살표(202)에 의해 일반적으로 지시된 바와 같이, 데이터 콘텍스트 D1를 정상 데이터 콘텍스트(104)의 제 2 데이터 래치(112)로 시프트시키기 위해서 상기 제 2 데이터 래치(112)를 활성시킬 수 있다. 클록 로직(160)은 데이터 전환 화살표(204)에 의해서 일반적으로 지시된 바와 같이, 제 3 데이터 래치(116)로부터의 섀도우 데이터 콘텍스트 D2를 섀도우 데이터 콘텍스트(106)의 제 4 데이터 래치(118)로 시프트시키기 위해서 상기 제 4 데이터 래치(118)를 활성시킬 수 있다.
도 3은 콘텍스트 스위치 장치(102)가 정상 실행 콘텍스트(104)로부터 섀도우(제 2) 실행 콘텍스트(106)로 바뀌는 전환의 제 2 클록 단계(300) 동안에 도 1의 콘텍스트 스위치 장치(102)를 블록도로 나타낸다. 제 2 클록 단계(300)에서는, 정상 데이터 콘텍스트(104) 및 섀도우 데이터 콘텍스트(106)가 그들의 각 데이터 콘텍스트를 스와핑한다. 특히, 데이터 콘텍스트 D1은 데이터 전환 화살표(302)에 의해 일반적으로 지시된 바와 같이, 정상 데이터 콘텍스트(104)의 제 2 데이터 래치(112)로부터 섀도우 데이터 콘텍스트(106)의 제 3 데이터 래치(116)로 시프트된다. 섀도우 데이터 콘텍스트 D2는 데이터 전환 화살표(304)에 의해 일반적으로 도 시된 바와 같이, 섀도우 데이터 콘텍스트(106)의 제 4 데이터 래치(118)로부터 정상 데이터 콘텍스트(104)의 제 1 데이터 래치(108)로 시프트된다. 다음으로, 그 섀도우 데이터 콘텍스트 D2는 제 1 데이터 래치(110)에 의해서 출력(128)으로 그리고 출력 라인(130)을 통해 어레이 출력 멀티플렉서(103)로 전달될 수 있다.
데이터는 피드백 출력들(136 및 148)을 통해서 정상 데이터 콘텍스트(104)와 섀도우 데이터 콘텍스트(106) 사이에서 스와핑된다는 것을 알아야 한다. 예컨대, 클록 로직(160)은 제 2 데이터 래치(112)로부터의 데이터 콘텍스트 D1을 피드백 출력(136)을 통해 제 2 입력 멀티플렉서(114)로 및 제 3 데이터 래치(116)로 보내는 것을 제어할 수 있다. 마찬가지로, 클록 로직(160)은 제 4 데이터 래치(118)로부터의 섀도우 데이터 콘텍스트 D2를 섀도우 출력(148)을 통해서 제 1 입력 멀티플렉서(108)로 및 제 1 데이터 래치(110)로 보내거나 시프트하기 위한 클록을 제어할 수 있다.
정상 데이터 콘텍스트(104)와 섀도우 데이터 콘텍스트(106) 간의 피드백 배치를 활용함으로써, 섀도우 데이터 콘텍스트(106)의 처리는 출력 멀티플렉서를 사용하지 않고도 선택되어 어레이 출력 멀티플렉서(103)에 제공될 수 있다. 따라서, 콘텍스트 스위치 장치(102)는 추가적인 로직 장치들이 필요없이도 실행 콘텍스트 선택(콘텍스트 스와핑)을 수행할 수 있으며, 그로인해 칩 설계에 있어서 속도를 증가시키고 라우팅 및 배치 복잡성을 감소시킨다.
특정 실시예에서는, 집적 회로 장치가 콘텍스트 스위치 장치(102) 및 어레이 출력 멀티플렉서(103)를 구비할 수 있다. 특정 실시예에서, 그 집적 회로 장치는 디지털 신호 프로세서(DSP)일 수 있고, 콘텍스트 스위치 장치(102)는 그 DSP의 레지스터 파일의 레지스터 셀의 일부일 수 있다. 콘텍스트 스위치 장치(102)는 정상 데이터 콘텍스트(104)와 같은 포워드 래치 회로 및 섀도우 데이터 콘텍스트(106)와 같은 섀도우 래치 회로를 구비한다. 포워드 래치 회로는, 콘텍스트 선택 입력(124)에 응하여 콘텍스트 선택 입력(124)데이터 입력(12) 및 피드백 입력(122)과 같은 섀도우 래치 데이터 입력 중 하나를 출력(128)과 같은 포워드 래치 회로 출력에 선택적으로 연결하는 제 1 입력 멀티플렉서(108)를 포함할 수 있다. 섀도우 래치 회로는, 모드 선택 입력(142)에 응하여 스캔 테스트 입력(140)과 입력(138)과 같은 피드백 입력 중 하나를 포워드 래치 회로 출력에 선택적으로 연결하는 제 2 입력 멀티플렉서(114)를 포함할 수 있다. 특정 실시예에서, 섀도우 래치 데이터 입력(예컨대, 피드백 입력(122))은 모드 선택 입력(142)이 정상 기능 모드 선택을 지시할 때 섀도우 데이터를 포함할 수 있다. 섀도우 데이터는 포워드 래치 회로 출력(예컨대, 출력(136))으로부터 섀도우 데이터 콘텍스트(106)로 래치되는 피드백 데이터를 포함할 수 있다. 다른 특정 실시예에서, 피드백 입력(122)과 같은 섀도우 래치 입력은 모드 선택 입력(142)이 테스트 모드 선택을 지시할 때 스캔 테스트 입력(140)에 대해 지연되는 스캔 테스트 데이터를 포함한다.
또 다른 특정 실시예에서는, 콘텍스트 스위치 장치(102)와 같은 로직 장치가 멀티플렉서(108) 및 데이터 래치(110)와 같은 적어도 하나의 래치 엘리먼트를 포함하는 정상 데이터 콘텍스트(104)와 같은 포워드 래치 회로를 구비할 수 있으며, 출력(128)과 같은 출력을 구비할 수 있다. 콘텍스트 스위치 장치(102)는 또한 섀도 우 데이터 콘텍스트(106)와 같은 섀도우 래치 회로를 구비할 수 있다. 섀도우 래치 회로는 포워드 래치 회로로부터의 출력 데이터를 수신하기 위해서 그리고 그 출력 데이터를 섀도우 콘텍스트로서 래치하기 위해서 상기 포워드 래치 회로에 연결될 수 있다. 멀티플렉서(108)는 콘텍스트 선택 입력(124)과 같은 콘텍스트 선택 입력에 응하여 데이터 콘텍스트나 혹은 섀도우 콘텍스트 중 어느 하나를 적어도 한 래치 엘리먼트의 입력에 선택적으로 연결하도록 적응된다.
도 4는 스캔 테스트 또는 자동 테스트 패턴 생성기(ATPG) 모드와 같은 테스트 동작 동안에 데이터 콘텍스트를 나타내는 도 1의 콘텍스트 스위치 장치(102)를 블록도로 나타낸다. 정상 데이터 콘텍스트(104)로부터 스캔 테스트 데이터 콘텍스트로 스위칭하기 위해, 콘텍스트 스위치 장치(102)는 위의 도 2 및 도 3에 대해 설명된 콘텍스트 스위치와 유사하게 다중-단계 전환을 수행할 수 있다. 테스트 모드 선택은 스캔 테스트 입력(140)을 선택하기 위해서 제 2 멀티플렉서(114)의 모드 선택 입력(142)에서 수신된다. 제 1 클록 단계에서는, 제 2 멀티플렉서(114)로부터의 테스트 데이터가 제 3 데이터 래치(116)로 시프트된다. 제 2 클록 단계에서는, 테스트 데이터가 제 3 데이터 래치(116)로부터 제 4 데이터 래치(118)로 시프트된다. 제 3 클록 단계에서는, 테스트 데이터가 제 1 멀티플렉서(108)를 통해 제 4 데이터 래치(118)로부터 제 1 데이터 래치(110)로 시프트된다. 제 4 클록 단계에서는, 테스트 데이터가 제 1 데이터 래치(110)로부터 제 2 데이터 래치(112)를 통해 테스트 출력(134)으로 시프트되거나 또는 출력(128)을 통해 어레이 출력 멀티플렉서(103)로 시프트되고, 선택적으로는 어레이 출력 멀티플렉서(103)의 출력(도 1 의 출력(156)과 같은 출력)으로 시프트된다.
따라서, 레지스터 셀의 콘텍스트 스위치 장치(102)는 정상 콘텍스트의 데이터 콘텍스트, 섀도우 콘텍스트의 섀도우 콘텍스트, 또는 테스트 콘텍스트의 스캔 테스트 데이터나 ATPG 데이터를 콘텍스트 선택 입력(124) 및 모드 선택 입력(142)에 기초하여 출력들(128 및 134)에 선택적으로 제공하도록 적응될 수 있다. 제 1 모드(정상 콘텍스트 모드)에서는, 데이터 콘텍스트가 출력(128)을 통해 어레이 출력 멀티플렉서(103)에 제공된다. 제 2 모드(섀도우 콘텍스트 모드)에서는, 섀도우 데이터 콘텍스트가 출력(128)을 통해 어레이 출력 멀티플렉서(103)에 제공된다. 상기 섀도우 데이터 콘텍스트는 테스트 패턴 데이터로서 활용될 수 있다. 제 3 모드(테스트 콘텍스트 모드)에서는, 테스트 데이터가 제 2 데이터 래치(112)를 통해 출력(128) 및 테스트 출력(134)에 제공된다. 따라서, 제 1 입력 멀티플렉서(108)는 결합된 정상 및 섀도우 출력 멀티플렉서 및 ATPG(automatic test pattern generator)/RLBIST(random logic built-in self-test) 멀티플렉서로서 동작할 수 있다. 섀도우 데이터 콘텍스트(106)와 정상 데이터 콘텍스트(104) 사이의 피드백 배치를 사용하고 또한 제 1 멀티플렉서(108) 및 제 2 멀티플렉서(114)를 통해 입력들 중에 선택함으로써, 콘텍스트 스위치 장치(102)는 DFT 기능을 통해서 그리고 감소된 반도체 칩 영역을 통해서 고속의 래칭을 제공한다.
도 5는 정상 콘텍스트와 섀도우 콘텍스트 중에 선택하기 위해서 레지스터 셀의 콘텍스트 스위치 장치를 활용하는 방법에 대한 특정의 예시적인 실시예를 흐름도로 나타낸다. 콘텍스트 선택 입력이 섀도우 데이터 콘텍스트를 선택하기 위해 수신된다(블록 500). 제 1 단계에서는, 데이터가 정상 데이터 콘텍스트의 제 1 데이터 래치로부터 정상 데이터 콘텍스트의 제 2 데이터 래치로 시프트된다(블록 502). 제 1 단계에서는, 섀도우 데이터가 섀도우 데이터 콘텍스트의 제 3 데이터 래치로부터 섀도우 데이터 콘텍스트의 제 4 데이터 래치로 시프트된다(블록 504). 제 2 단계에서는, 섀도우 데이터 콘텍스트의 제 4 데이터 래치의 섀도우 데이터가 정상 데이터 콘텍스트의 제 1 데이터 래치로 시프트되고(블록 506), 정상 데이터 콘텍스트의 제 2 데이터 래치의 데이터가 섀도우 실행 콘텍스트의 제 3 데이터 래치로 시프트된다(블록 508). 섀도우 데이터는 예컨대 어레이 출력 멀티플렉서(103)에 출력될 수 있다(블록 510).
도 5의 방법은 정상 및 섀도우 데이터 콘텍스트들 사이에서의 스위칭을 나타낸다는 것을 당업자는 알아야 한다. 그러나, 만약 테스트 콘텍스트가 선택된다면, 블록(508)이 수행되지 않고 테스트 데이터(스캔 테스트 데이터나 자동 테스트 패턴 생성기 데이터 중 어느 하나)가 대신에 제 3 데이터 래치로 시프트된다는 점을 제외하고는 동일한 스위칭이 발생한다. 추가적으로, 스캔 테스트의 경우에, 테스트 데이터는 제 1 데이터 래치의 출력, 제 2 데이터 래치(112)의 출력(134), 또는 이들의 임의의 결합으로부터 출력될 수 있다.
도 6은 다중-처리(다중-스레딩) 환경에서 사용될 수 있는 여러 콘텍스트들을 포함하는 콘텍스트 스위치 장치(600)에 대한 특정의 예시적인 실시예를 블록도로 나타낸다. 콘텍스트 스위치 장치(600)는 도 1의 어레이 출력 멀티플렉서(103)와 같은 어레이 출력 멀티플렉서에 연결되는 레지스터 어레이의 레지스터 셀의 일부일 수 있다. 콘텍스트 스위치 장치(600)는 정상 콘텍스트(602) 및 섀도우 콘텍스트들(604, 606, 608, 및 610)을 포함할 수 있다. 일반적으로, 콘텍스트 스위치 장치(600)는 여러 프로그램들 또는 처리들을 저장하기 위해서 정상 콘텍스트(602)와 동시에 여러 섀도우 콘텍스트들을 포함할 수 있다. 정상 콘텍스트(602)는 데이터 입력(612), 피드백 입력(614), 및 출력(616)을 포함한다. 정상 콘텍스트(602)는 또한 테스트 출력(618)을 포함할 수 있는데, 그 테스트 출력(618)은 예컨대 출력(616)에 연결될 수 있거나 혹은 도 1에 도시된 바와 같이 별도의 테스트 출력일 수 있다.
섀도우 콘텍스트(604)는 출력(616)에 연결된 입력(620), 피드백 입력(622), 정상 콘텍스트(602)의 피드백 입력(614)에 연결된 출력(624)을 포함할 수 있다. 섀도우 콘텍스트(606)는 출력(624)에 연결된 입력(626), 피드백 입력(628), 및 섀도우 콘텍스트(604)의 피드백 입력(622)에 연결되는 출력(630)을 포함할 수 있다. 피드백 입력(628)은 다른 섀도우 콘텍스트에 연결될 수 있다.
섀도우 콘텍스트(608)는 입력(632), 피드백 입력(634), 및 출력(636)을 포함할 수 있다. 섀도우 콘텍스트(610)는 출력(636)에 연결된 입력(638), 테스트 입력(640), 및 섀도우 콘텍스트(608)의 피드백 입력(634)에 연결된 출력(642)을 포함할 수 있다. 일반적으로, 콘텍스트 스위치 장치(600)는 정상 콘텍스트(602)나 혹은 섀도우 콘텍스트들(604, 606, 608 및 610) 중 하나를 선택할 수 있으며, 선택된 섀도우 콘텍스트를 출력(616)에 제공할 수 있다. 특정 실시예에서, 콘텍스트 스위치 장치(600)는 테스트 입력(640)을 출력(616)(도 1의 피드백 출력(136)과 같은 출 력), 테스트 출력(618)(도 1의 테스트 출력(134)과 같은 출력), 및 레지스터 어레이의 출력 멀티플렉서(도 1의 어레이 출력 멀티플렉서(103)와 같은 멀티플렉서)로의 출력(617)(도 1의 출력(128)과 같은 출력)에 제공할 수 있다. 따라서, 콘텍스트 스위치 장치(600)는 두 개 이상의 처리들 또는 프로그램들을 포함하는 다중-처리 환경에서 사용될 수 있다.
도 7은 전체적으로 참조번호 700으로 지정된 휴대용 통신 장치의 예시적일 뿐 비제한적인 실시예를 나타낸다. 도 7에 도시된 바와 같이, 휴대용 통신 장치는 처리 유닛(710)을 구비하는 온-칩 시스템(722)을 포함하는데, 상기 처리 유닛(710)은 범용 프로세서, 디지털 신호 프로세서, 개선된 감소 명령 세트 기계 프로세서, 또는 이들의 임의의 결합일 수 있다. 특정 실시예에서는, 처리 유닛(710)이 여러 실행 콘텍스트들을 지원하기 위해서 다중-스레디드 프로세서를 포함할 수 있다. 도 7은 또한 처리 유닛(710) 및 디스플레이(728)에 연결되는 디스플레이 제어기(726)를 나타낸다. 게다가, 입력 장치(730)는 처리 유닛(710)에 연결된다. 도시된 바와 같이, 메모리(732)는 처리 유닛(710)에 연결된다. 게다가, 코더/디코더(CODEC)(734)도 처리 유닛(710)에 연결된다. 스피커(736) 및 마이크로폰(738)이 CODEC(730)에 연결될 수 있다. 특정 실시예에서, 처리 유닛(710)은 예컨대 범용 프로세서나 디지털 신호 프로세서(DSP)일 수 있는데, 이들은, 도 1 내지 도 6에 도시되고 본 명세서에서 설명된 바와 같이, 다중-스레디드 처리를 위해 적응되며, 콘텍스트 스위치 처리를 수행하도록 적응된 콘텍스트 스위치 장치를 갖는 레지스터 셀들을 포함하고 있는 레지스터 어레이를 구비한다.
도 7은 또한 무선 제어기(740)가 처리 유닛(710) 및 무선 안테나(742)에 연결될 수 있다는 것을 나타낸다. 특정 실시예에서는, 전원(744)이 온-칩 시스템(722)에 연결된다. 게다가, 특정 실시예에서는, 도 7에 도시된 바와 같이, 디스플레이(728), 입력 장치(730), 스피커(736), 마이크로폰(738), 무선 안테나(742), 및 전원(744)이 온-칩 시스템(722)에 외장된다. 그러나, 이들 각각은 온-칩 시스템(722)의 소자에 연결된다. 온-칩 시스템(722)은 전력 관리 집적 회로(757)를 포함할 수 있는데, 상기 전력 관리 집적 회로(757)는 전원(744)에 연결되며, 무선 제어기(740), 메모리(732), 처리 유닛(710), CODEC(734) 및 디스플레이 제어기(726)와 같은 온-칩 시스템(722)의 여러 소자들에 트레이스들(미도시)를 통해 연결된다.
특정 실시예에서는, 처리 유닛(710)이 휴대용 통신 장치(700)의 여러 소자들에 의해 요구되는 기능 및 동작들을 수행하는데 필요한 프로그램들과 연관된 명령들을 처리할 수 있다. 예컨대, 무선 통신 세션이 무선 안테나를 통해 설정될 때, 사용자는 마이크로폰(738)에 대고 말할 수 있다. 사용자의 음성을 나타내는 전자 신호들이 인코딩되기 위해서 CODEC(734)에 전송될 수 있다. 처리 유닛(710)은 마이크로폰(738)으로부터의 전자 신호들을 인코딩하기 위해서 CODEC(734)을 위한 데이터 처리과정을 수행할 수 있다. 게다가, 무선 안테나(742)를 통해 수신되는 인입 신호들은 디코딩되어 스피커(736)에 전송되도록 무선 제어기(740)에 의해서 CODEC(734)에 전송될 수 있다. 처리 유닛(710)은 또한 무선 안테나(742)를 통해 수신되는 신호를 디코딩할 때 CODEC(734)를 위한 데이터 처리를 수행할 수 있다.
또한, 무선 통신 세션 이전에, 무선 세션 통신 동안에, 또는 무선 세션 통신 이후에, 처리 유닛(710)은 입력 장치(730)로부터 수신되는 입력들을 처리할 수 있다. 예컨대, 무선 통신 세션 동안에, 사용자는 휴대용 통신 장치(700)의 메모리(732) 내에 삽입되어 있는 웹 브라우저를 통해 인터넷을 서핑하기 위해서 입력 장치(730) 및 디스플레이(728)를 사용할 수 있다. 게다가, 사용자는 삽입된 메뉴들을 네비게이팅하고, 전화기-기반 메뉴들(자동 전화 시스템 메뉴들과 같은 메뉴들)을 네비게이팅하며, 전화 번호들, 텍스트-주소들, 및 다른 정보를 입력하기 위해서 입력 장치(730)를 활용할 수 있다.
본 명세서에 기재된 실시예들과 관련하여 설명된 여러 예시적인 논리 블록들, 구성들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 결합으로서 구현될 수 있다. 하드웨어 및 소프트웨어의 이러한 교환가능성을 명확히 설명하기 위해서, 여러 예시적인 소자들, 블록들, 구성들, 모듈들, 회로들, 및 단계들은 그들의 기능을 통해 일반적으로 위에서 설명되었다. 이러한 기능은 하드웨어로 구현되는지 혹은 소프트웨어로 구현되는지 여부는 전체적인 시스템에 부과되는 특정 애플리케이션 및 설계 제약들에 따라 좌우된다. 당업자들은 각각의 특정 애플리케이션에 대해 여러 방법들로 상기 설명된 기능을 구현할 수 있지만, 이러한 구현 결정들은 본 발명의 범위로부터 벗어나는 것으로 해석되지 않아야 한다.
본 명세서에 기재된 실시예들과 관련하여 설명되어진 방법 또는 알고리즘의 단계들은 하드웨어, 프로세서에 의해서 실행되는 소프트웨어 모듈, 또는 이 둘의 결합을 통해 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모 리, ROM 메모리, PROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드디스크, 제거가능한 디스크, CD-ROM, 또는 해당 분야에 공지된 임의의 다른 형태의 저장 매체에 존재할 수 있다. 이러한 저장 장치들은 이동 전화기들을 포함하는 휴대용 전자 장치들 내에 포함될 수 있지만, 이동 전화기들로 제한되지는 않는다. 예시적인 저장 매체가 프로세서에 연결됨으로써, 상기 프로세서는 저장 매체로부터 정보를 판독하고 또한 저장 매체에 정보를 기록할 수 있다. 대안으로, 그 저장 매체는 프로세서에 포함될 수 있다. 프로세서 및 저장 매체는 ASIC(application-specific integrated circuit)에 존재할 수 있다. 그 ASIC는 컴퓨팅 장치 또는 사용자 단말기 내에 존재할 수 있다. 대안으로, 프로세서 및 저장 매체는 컴퓨팅 장치 또는 사용자 단말기 내에 이산적인 소자들로서 존재할 수 있다.
기재된 실시예들에 대한 앞선 설명은 당업자라면 이러한 기재된 실시예들을 실시하거나 사용할 수 있을 정도로 제공되었다. 이러한 실시예들에 대한 여러 변경들이 당업자들에게는 쉽게 자명할 것이고, 본 명세서에서 정의된 포괄적인 원리들은 본 발명의 사상 또는 범위로부터 벗어나지 않고 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 본 명세서에서 제시된 실시예들로 제한되도록 의도되지 않고, 이후의 청구항들에 의해서 정의되는 원리들 및 신규한 특징들에 부합하는 가장 넓은 범위로 제공되어야 한다.

Claims (29)

  1. 콘텍스트 스위치 장치(context switch device)로서,
    제 1 입력 멀티플렉서 및 제 1 데이터 래치(latch)를 포함하는 제 1 데이터 콘텍스트 로직 - 상기 제 1 입력 멀티플렉서는 데이터 입력 및 섀도우(shadow) 입력을 구비하고, 상기 제 1 입력 멀티플렉서는 콘택스트 선택 입력에 응하여 상기 데이터 입력 및 상기 섀도우 입력 중 하나를 상기 제 1 데이터 래치의 입력에 선택적으로 연결하며, 상기 제 1 데이터 래치는 회로 장치에 연결된 제 1 데이터 래치 출력을 구비함 -;
    제 2 입력 멀티플렉서, 제 2 데이터 래치 및 제 2 데이터 콘텍스트 로직 출력을 포함하는 제 2 데이터 콘텍스트 로직 - 상기 제 2 데이터 콘텍스트 로직 출력은 상기 제 1 입력 멀티플렉서의 섀도우 입력에 연결되고, 상기 제 2 입력 멀티플렉서는 스캔 테스트 입력 및 피드백 입력을 구비하며, 상기 제 2 입력 멀티플렉서는 모드 선택 입력에 응하여 상기 스캔 테스트 입력 및 상기 피드백 입력 중 하나를 상기 제 2 데이터 래치의 입력에 선택적으로 연결함 -; 및
    상기 제 1 데이터 콘텍스트 로직의 출력을 상기 제 2 입력 멀티플렉서의 피드백 입력에 연결하기 위한 피드백 접속을 포함하는,
    콘텍스트 스위치 장치.
  2. 제 1항에 있어서, 상기 제 1 데이터 콘텍스트 로직은 제 1 데이터 래치 출력 에 연결되는 입력과 출력을 구비하는 제 3 데이터 래치를 더 포함하는,
    콘텍스트 스위치 장치.
  3. 제 2항에 있어서, 상기 제 2 데이터 콘텍스트 로직은 제 4 데이터 래치를 더 포함하는,
    콘텍스트 스위치 장치.
  4. 제 3항에 있어서, 정상 데이터 콘텍스트 모드로부터 섀도우 데이터 콘텍스트 모드로의 실행 콘텍스트의 전환 동안에, 상기 콘텍스트 선택 입력에 응하여, 상기 제 4 데이터 래치로부터 상기 제 1 데이터 래치로 그리고 상기 제 3 데이터 래치로부터 상기 제 2 데이터 래치로 데이터 콘텍스트를 선택적으로 보내기 위해 정상 클록 및 섀도우 클록을 제공하는 클록 로직을 더 포함하는,
    콘텍스트 스위치 장치.
  5. 제 4항에 있어서, 상기 콘텍스트 선택 입력 및 상기 모드 선택 입력은 정상 데이터 콘텍스트 모드와 섀도우 데이터 콘텍스트 모드 중에서 선택하게 되는,
    콘텍스트 스위치 장치.
  6. 제 1항에 있어서, 상기 콘텍스트 선택 입력은 정상 콘텍스트 선택 또는 섀도우 콘텍스트 선택을 포함하는,
    콘텍스트 스위치 장치.
  7. 제 1항에 있어서, 상기 모드 선택 입력은 기능 모드 선택 또는 테스트 모드 선택을 포함하는,
    콘텍스트 스위치 장치.
  8. 제 1항에 있어서, 상기 제 1 데이터 콘텍스트 로직은 스캔 테스트 출력을 구비하는,
    콘텍스트 스위치 장치.
  9. 제 1항에 있어서,
    상기 제 2 데이터 콘텍스트 로직은 다수의 섀도우 데이터 콘텍스트 로직 장치들을 포함하고,
    다수의 콘텍스트들 중에서 선택하기 위해 다중-처리 환경에서 동작하도록 콘텍스트 스위치가 적응되는,
    콘텍스트 스위치 장치.
  10. 실행 콘텍스트들을 변경하는 방법으로서,
    콘텍스트 선택 입력을 수신하는 단계;
    제 1 단계에서:
    정상 실행 콘텍스트의 제 1 래치 엘리먼트로부터의 데이터를 상기 정상 실행 콘텍스트의 제 2 래치 엘리먼트로 시프트시키는 단계;
    섀도우 실행 콘텍스트의 제 3 래치 엘리먼트로부터의 섀도우 데이터를 상기 섀도우 실행 콘텍스트의 제 4 래치 엘리먼트로 시프트시키는 단계;
    제 2 단계에서:
    상기 섀도우 실행 콘텍스트의 제 4 래치 엘리먼트의 섀도우 데이터를 상기 정상 실행 콘텍스트의 제 1 래치 엘리먼트로 시프트시키는 단계; 및
    상기 정상 실행 콘텍스트의 제 2 래치 엘리먼트의 데이터를 상기 섀도우 실행 콘텍스트의 제 3 래치 엘리먼트로 시프트시키는 단계를 포함하는,
    실행 콘텍스트들 변경 방법.
  11. 제 10항에 있어서, 상기 제 1 래치 엘리먼트로부터의 섀도우 데이터를 회로 장치의 입력으로 출력하는 단계를 더 포함하는,
    실행 콘텍스트들 변경 방법.
  12. 제 10항에 있어서,
    상기 콘텍스트 선택 입력에 기초하여 상기 섀도우 실행 콘텍스트로부터의 섀도우 입력과 데이터 입력 중에서 선택하도록 상기 정상 실행 콘텍스트의 제 1 입력 멀티플렉서를 제어하는 단계; 및
    모드 선택 입력에 기초하여 상기 정상 실행 콘텍스트로부터의 피드백 입력과 스캔 테스트 입력 중에서 선택하도록 상기 섀도우 실행 콘텍스트의 제 2 입력 멀티플렉서를 제어하는 단계를 더 포함하는,
    실행 콘텍스트들 변경 방법.
  13. 제 10항에 있어서, 상기 제 1 단계 동안에는 제 2 래치 엘리먼트 및 제 4 래치 엘리먼트로 데이터를 선택적으로 래칭하고 또한 상기 제 2 단계 동안에는 제 1 래치 엘리먼트 및 제 3 래치 엘리먼트로 데이터를 선택적으로 래칭하도록 제 1 클록 및 제 2 클록을 제어하는 단계를 더 포함하는,
    실행 콘텍스트들 변경 방법.
  14. 제 10항에 있어서, 모드 선택 입력이 테스트 모드 선택을 포함할 때 제 2 래치 엘리먼트로부터 스캔 테스트 출력을 출력하는 단계를 더 포함하는,
    실행 콘텍스트들 변경 방법.
  15. 집적 회로 장치로서,
    어레이 출력 멀티플렉서; 및
    회로 엘리먼트의 입력에 연결되는 콘텍스트 스위치 로직을 포함하고,
    상기 콘텍스트 스위치 로직은 포워드 래치 회로 및 섀도우 래치 회로를 구비하고,
    상기 포워드 래치 회로는 콘텍스트 선택 입력에 응하여 데이터 입력 및 섀도 우 래치 데이터 입력 중 하나를 포워드 래치 회로 출력에 선택적으로 연결하는 제 1 멀티플렉서를 구비하며,
    상기 섀도우 래치 회로는 모드 선택 입력에 응하여 포워드 래치 회로 출력에 따라 스캔 테스트 입력 및 피드백 입력 중 하나를 선택하는 제 2 멀티플렉서를 구비하는,
    집적 회로 장치.
  16. 제 15항에 있어서, 상기 섀도우 래치 데이터 입력은 상기 모드 선택 입력이 정상 기능 모드 선택을 포함할 때 포워드 래치 회로 출력에 대해 지연된 피드백 데이터를 포함하는,
    집적 회로 장치.
  17. 제 15항에 있어서, 상기 섀도우 래치 데이터 입력은 상기 모드 선택 입력이 테스트 모드 선택을 포함할 때 스캔 테스트 입력에 대해 지연된 스캔 테스트 데이터를 포함하는,
    집적 회로 장치.
  18. 제 15항에 있어서, 상기 콘텍스트 스위치 로직은 섀도우 콘텍스트 선택을 포함하는 콘텍스트 선택 입력에 응하여 회로 엘리먼트의 입력에 자동적으로 생성된 테스트 패턴을 제공하는,
    집적 회로 장치.
  19. 제 15항에 있어서,
    상기 포워드 래치 회로는 스캔 테스트 출력을 포함하고,
    상기 포워드 래치 회로는 상기 모드 선택 입력이 테스트 모드 선택을 포함할 때 그리고 상기 콘텍스트 선택 입력이 섀도우 콘텍스트 선택을 포함할 때 상기 스캔 테스트 입력을 상기 스캔 테스트 출력에 연결하는,
    집적 회로 장치.
  20. 제 15항에 있어서,
    상기 콘텍스트 스위치 로직은 다수의 섀도우 래치 회로들을 구비하고,
    상기 콘텍스트 스위치 로직은 상기 포워드 래치 회로나 또는 상기 다수의 섀도우 래치 회로들 중 하나를 상기 포워드 래치 회로 출력에 선택적으로 연결하도록 적응되는,
    집적 회로 장치.
  21. 로직 장치로서,
    출력을 갖는 적어도 하나의 래치 엘리먼트와 멀티플렉서를 구비하는 포워드 래치 회로; 및
    상기 포워드 래치 회로에 연결되는 섀도우 래치 회로를 포함하고,
    상기 섀도우 래치 회로는 상기 포워드 래치 회로로부터의 출력 데이터를 수신하고 또한 상기 출력 데이터를 섀도우 콘텍스트로서 래칭하며,
    상기 멀티플렉서는 콘텍스트 선택 입력에 응하여 데이터 콘텍스트나 또는 섀도우 콘텍스트 중 어느 하나를 상기 적어도 하나의 래치 엘리먼트의 입력에 선택적으로 연결하도록 적응되는,
    로직 장치.
  22. 제 21항에 있어서, 상기 멀티플렉서는 콘텍스트 선택 입력을 수신하고 또한 데이터 콘텍스트 및 섀도우 콘텍스트 중 하나를 적어도 하나의 래치 엘리먼트를 통해 회로 장치의 입력에 선택적으로 제공하기 위해서 콘텍스트 선택 모드 입력을 구비하는,
    로직 장치.
  23. 제 21항에 있어서, 상기 적어도 하나의 래치 엘리먼트는 클록에 응하는,
    로직 장치.
  24. 제 21항에 있어서, 상기 멀티플렉서는 콘텍스트 선택 입력에 응하여 포워드 래치 회로의 데이터 콘텍스트를 섀도우 래치 회로의 섀도우 콘텍스트로 선택적으로 바꾸는,
    로직 장치.
  25. 제 21항에 있어서, 상기 멀티플렉서는 데이터 입력에 연결된 제 1 입력, 섀도우 래치 회로의 출력에 연결된 제 2 입력, 적어도 하나의 래치 엘리먼트에 연결된 출력, 및 상기 콘텍스트 선택 입력에 응하는 콘텍스트 선택 모드 입력을 구비하는,
    로직 장치.
  26. 로직 장치로서,
    콘텍스트 선택 입력에 응하여 데이터 입력 및 피드백 입력 중 하나를 데이터 래치를 구비한 콘텍스트 스위치 장치의 출력에 선택적으로 연결하기 위한 수단 - 상기 출력은 어레이 출력 멀티플렉서의 입력에 연결됨 -; 및
    테스트 모드 선택 입력에 응하여 스캔 테스트 데이터를 상기 피드백 입력에 선택적으로 연결하기 위한 수단을 포함하는,
    로직 장치.
  27. 제 26항에 있어서, 상기 콘텍스트 선택 입력은 정상 데이터 콘텍스트 선택 또는 섀도우 데이터 콘텍스트 선택 중 어느 하나를 포함하는,
    로직 장치.
  28. 통신 장치로서,
    무선 신호에 응하는 안테나; 및
    상기 안테나에 연결되는 집적 회로를 포함하고,
    상기 집적 회로는,
    어레이 출력 멀티플렉서, 및
    회로 엘리먼트의 입력에 연결되는 콘텍스트 스위치 로직을 포함하고,
    상기 콘텍스트 스위치 로직은 포워드 래치 회로 및 섀도우 래치 회로를 구비하고,
    상기 포워드 래치 회로는 콘텍스트 선택 입력에 응하여 데이터 입력 및 섀도우 래치 데이터 입력 중 하나를 포워드 래치 회로 출력에 선택적으로 연결하는 제 1 멀티플렉서를 구비하고,
    상기 섀도우 래치 회로는 모든 선택 입력에 응하여 포워드 래치 회로 출력에 따라 테스트 입력 및 피드백 입력 중 하나를 선택하는 제 2 멀티플렉서를 구비하는,
    통신 장치.
  29. 제 28항에 있어서,
    상기 콘텍스트 스위치 로직은 테스트 출력을 구비하고,
    상기 콘텍스트 스위치 로직은 섀도우 콘텍스트 선택 입력 및 테스트 모드 선택 입력에 응하여 상기 테스트 입력을 상기 테스트 출력에 연결하는,
    통신 장치.
KR1020097004634A 2006-08-07 2007-08-02 콘텍스트 스위치 장치를 갖는 레지스터 및 콘텍스트 스위칭 방법 KR101130424B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/500,767 2006-08-07
US11/500,767 US7979684B2 (en) 2006-08-07 2006-08-07 Method and context switch device for implementing design-for-testability functionality of latch-based register files
PCT/US2007/075048 WO2008021739A2 (en) 2006-08-07 2007-08-02 Register with a context switch device and method of context switching

Publications (2)

Publication Number Publication Date
KR20090042295A true KR20090042295A (ko) 2009-04-29
KR101130424B1 KR101130424B1 (ko) 2012-04-12

Family

ID=39030646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004634A KR101130424B1 (ko) 2006-08-07 2007-08-02 콘텍스트 스위치 장치를 갖는 레지스터 및 콘텍스트 스위칭 방법

Country Status (6)

Country Link
US (1) US7979684B2 (ko)
EP (1) EP2054799B1 (ko)
JP (2) JP5461183B2 (ko)
KR (1) KR101130424B1 (ko)
CN (1) CN101501633B (ko)
WO (1) WO2008021739A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010058248A1 (en) * 2008-11-24 2010-05-27 Freescale Semiconductor, Inc. Logic built-in self-test system and method for applying a logic built-in self-test to a device under test
US8423845B2 (en) * 2008-12-01 2013-04-16 Mentor Graphics Corporation On-chip logic to log failures during production testing and enable debugging for failure diagnosis
US20140019990A1 (en) * 2011-03-30 2014-01-16 Freescale Semiconductor, Inc. Integrated circuit device and method for enabling cross-context access
WO2015112906A1 (en) * 2014-01-23 2015-07-30 Riggs Rory Stratified composite portfolios of investment securities
US10802866B2 (en) * 2015-04-30 2020-10-13 Microchip Technology Incorporated Central processing unit with DSP engine and enhanced context switch capabilities
CN106291313B (zh) * 2015-06-10 2021-06-11 恩智浦美国有限公司 用于测试集成电路的方法和设备
US11487316B2 (en) * 2018-10-24 2022-11-01 Magic Leap, Inc. Asynchronous ASIC
US11216277B2 (en) * 2019-09-26 2022-01-04 Arm Limited Apparatus and method of capturing a register state

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280616A (en) * 1989-02-27 1994-01-18 International Business Machines Corporation Logic circuit for task processing
EP0892344B1 (en) * 1989-05-04 2002-08-21 Texas Instruments Incorporated Data processing device with context switching capability
US5298431A (en) * 1991-09-30 1994-03-29 Olin Corporation Process for producing low viscosity isocyanate trimers
US6081849A (en) * 1996-10-01 2000-06-27 Lsi Logic Corporation Method and structure for switching multiple contexts in storage subsystem target device
JP2996213B2 (ja) * 1997-08-28 1999-12-27 日本電気株式会社 テスト容易化設計方法および装置、情報記憶媒体、集積回路装置
US6298431B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Banked shadowed register file
US6691268B1 (en) * 2000-06-30 2004-02-10 Oak Technology, Inc. Method and apparatus for swapping state data with scan cells
CN1230740C (zh) * 2000-10-18 2005-12-07 皇家菲利浦电子有限公司 数字信号处理装置
US20070136564A1 (en) * 2005-12-14 2007-06-14 Intel Corporation Method and apparatus to save and restore context using scan cells

Also Published As

Publication number Publication date
JP5559126B2 (ja) 2014-07-23
US20080034192A1 (en) 2008-02-07
WO2008021739A3 (en) 2008-08-14
JP2012069137A (ja) 2012-04-05
WO2008021739A2 (en) 2008-02-21
CN101501633B (zh) 2013-02-20
KR101130424B1 (ko) 2012-04-12
EP2054799A2 (en) 2009-05-06
JP5461183B2 (ja) 2014-04-02
US7979684B2 (en) 2011-07-12
JP2010500658A (ja) 2010-01-07
CN101501633A (zh) 2009-08-05
EP2054799B1 (en) 2019-02-20

Similar Documents

Publication Publication Date Title
KR101130424B1 (ko) 콘텍스트 스위치 장치를 갖는 레지스터 및 콘텍스트 스위칭 방법
JP5318984B2 (ja) 走査試験をサポートする論理装置と方法
US7665003B2 (en) Method and device for testing memory
US20080120058A1 (en) Multi-cpu mobile terminal and multi-cpu test system and method
JP2010152939A (ja) 半導体装置とテスト方法
EP1303815A2 (en) System initialization of microcode-based memory built-in self-test
WO2005088325A1 (en) Test circuit and method for hierarchical core
US7500162B2 (en) Sourcing internal signals to output pins of an integrated circuit through sequential multiplexing
JP5167975B2 (ja) 半導体装置
JP3987585B2 (ja) コアのテスト制御
CN115236493A (zh) Dft测试电路、测试系统以及测试方法
JPH11258304A (ja) システムロジックのテスト回路およびテスト方法
JP2012007910A (ja) 半導体集積回路装置
JP2006132992A (ja) ストレス印加方法
KR100504688B1 (ko) 반도체칩테스트회로
JP2010025703A (ja) 半導体装置およびそのテスト方法
JPH07301662A (ja) ビルトインテスト回路
JP2001257312A (ja) 半導体集積回路装置
JP2008298618A (ja) 半導体装置
JPH11134898A (ja) メモリ搭載半導体装置及びメモリテスト方法
JPH10332788A (ja) フリップフロップ回路および集積回路装置
JPH03160378A (ja) 半導体集積回路装置
JP2004258000A (ja) スキャンテスト回路および半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee