JP2001257312A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2001257312A JP2001257312A JP2000065838A JP2000065838A JP2001257312A JP 2001257312 A JP2001257312 A JP 2001257312A JP 2000065838 A JP2000065838 A JP 2000065838A JP 2000065838 A JP2000065838 A JP 2000065838A JP 2001257312 A JP2001257312 A JP 2001257312A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- signal
- input
- output
- scan path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 スキャンパステスト専用のスキャンパスの追
加に伴う端子数および素子数の増加を抑えることがで
き、かつ通常動作時の接続状態に対応したメガマクロの
入力信号と出力信号の接続テストを行うことができる半
導体集積回路装置を提供する。 【解決手段】 スキャンパステスト時には、入力信号
（Ａ）として、セレクタ１０３によりスキャン時設定信
号を選択し、この入力信号（Ａ）により、入力信号
（Ｂ）がそのまま出力信号（Ａ）として出力されるよう
に、スキャン時設定信号を設定して、入力信号（Ｂ）と
出力信号（Ａ）とにスキャンチェーンとしての機能を持
たせることにより、前段のスキャンＦＦ１０１と入力信
号（Ｂ）と出力信号（Ａ）と後段のスキャンＦＦ１０２
とから成るスキャンパス（Ａ）により、スキャンパステ
ストを実行する。
加に伴う端子数および素子数の増加を抑えることがで
き、かつ通常動作時の接続状態に対応したメガマクロの
入力信号と出力信号の接続テストを行うことができる半
導体集積回路装置を提供する。 【解決手段】 スキャンパステスト時には、入力信号
（Ａ）として、セレクタ１０３によりスキャン時設定信
号を選択し、この入力信号（Ａ）により、入力信号
（Ｂ）がそのまま出力信号（Ａ）として出力されるよう
に、スキャン時設定信号を設定して、入力信号（Ｂ）と
出力信号（Ａ）とにスキャンチェーンとしての機能を持
たせることにより、前段のスキャンＦＦ１０１と入力信
号（Ｂ）と出力信号（Ａ）と後段のスキャンＦＦ１０２
とから成るスキャンパス（Ａ）により、スキャンパステ
ストを実行する。
Description
【０００１】
【発明の属する技術分野】本発明は、メガマクロを内蔵
しスキャンパステストを必要とする半導体集積回路装置
に関するものである。
しスキャンパステストを必要とする半導体集積回路装置
に関するものである。
【０００２】
【従来の技術】従来から、ハードマクロ、アナログブロ
ックやメモリブロック等のメガセルからなるメガマクロ
を内蔵した半導体集積回路装置が広く使用されており、
このような半導体集積回路装置では、メガマクロの周辺
をスキャンチェーンやセレクタ等で囲み、それらに対し
てスキャンパステストが一般的に行われているが、この
スキャンパステストの際に必ず装置の外部から直接テス
トできるように設計されている。
ックやメモリブロック等のメガセルからなるメガマクロ
を内蔵した半導体集積回路装置が広く使用されており、
このような半導体集積回路装置では、メガマクロの周辺
をスキャンチェーンやセレクタ等で囲み、それらに対し
てスキャンパステストが一般的に行われているが、この
スキャンパステストの際に必ず装置の外部から直接テス
トできるように設計されている。
【０００３】以下に、メガマクロを内蔵した従来の半導
体集積回路装置におけるスキャンパステストについて説
明する。図３は従来の半導体集積回路装置の構成を示す
ブロック図である。図３において、３００はメガマク
ロ、３０１はメガマクロ３００の前段側に配置接続され
たスキャンフリップフロップ（以下、スキャンＦＦと略
記する）、３０２はメガマクロ３００の後段側に配置接
続されたスキャンＦＦ、３０３はスキャンパステスト実
施のために追加されたスキャンチェーン（Ｂ）と通常動
作時の出力信号（Ｃ）とを切換えるためのセレクタ、３
０４は入力信号（Ｄ）をメガマクロ３００の外部に出力
するために追加されたスキャンＦＦ、３０５は出力信号
（Ｃ）の代わりにメガマクロ３００の外部から入力する
ために追加されたスキャンＦＦである。
体集積回路装置におけるスキャンパステストについて説
明する。図３は従来の半導体集積回路装置の構成を示す
ブロック図である。図３において、３００はメガマク
ロ、３０１はメガマクロ３００の前段側に配置接続され
たスキャンフリップフロップ（以下、スキャンＦＦと略
記する）、３０２はメガマクロ３００の後段側に配置接
続されたスキャンＦＦ、３０３はスキャンパステスト実
施のために追加されたスキャンチェーン（Ｂ）と通常動
作時の出力信号（Ｃ）とを切換えるためのセレクタ、３
０４は入力信号（Ｄ）をメガマクロ３００の外部に出力
するために追加されたスキャンＦＦ、３０５は出力信号
（Ｃ）の代わりにメガマクロ３００の外部から入力する
ために追加されたスキャンＦＦである。
【０００４】以上のように構成された半導体集積回路装
置は、メガマクロ３００に対する複数の入力信号（Ｄ）
と複数の出力信号（Ｃ）の全てにおいて、スキャンチェ
ーン（Ａ）とスキャンチェーン（Ｂ）とスキャンＦＦ３
０４とスキャンＦＦ３０５とセレクタ３０３とを装備
し、スキャンパステスト時は、メガマクロ３００への入
力信号（Ｄ）をスキャンチェーン（Ａ）とスキャンＦＦ
３０４から成るスキャンパス（Ｃ）によってメガマクロ
３００の外部に出力させ、またメガマクロ３００の出力
信号（Ｃ）の出力先には、スキャンチェーン（Ｂ）とス
キャンＦＦ３０５とセレクタ３０３から成るスキャンパ
ス（Ｄ）によって、メガマクロ３００の外部から入力さ
せることによって、スキャンパステストが行なわれてい
る。
置は、メガマクロ３００に対する複数の入力信号（Ｄ）
と複数の出力信号（Ｃ）の全てにおいて、スキャンチェ
ーン（Ａ）とスキャンチェーン（Ｂ）とスキャンＦＦ３
０４とスキャンＦＦ３０５とセレクタ３０３とを装備
し、スキャンパステスト時は、メガマクロ３００への入
力信号（Ｄ）をスキャンチェーン（Ａ）とスキャンＦＦ
３０４から成るスキャンパス（Ｃ）によってメガマクロ
３００の外部に出力させ、またメガマクロ３００の出力
信号（Ｃ）の出力先には、スキャンチェーン（Ｂ）とス
キャンＦＦ３０５とセレクタ３０３から成るスキャンパ
ス（Ｄ）によって、メガマクロ３００の外部から入力さ
せることによって、スキャンパステストが行なわれてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の半導体集積回路装置では、メガマクロがデュ
アルポートＲＡＭ（ＤＰＲＡＭ）などのメガセルからな
る場合に、スキャンパステスト専用のスキャンパス
（Ｃ）およびスキャンパス（Ｄ）の追加により、スキャ
ンパス（Ｃ）からの外部出力用およびスキャンパス
（Ｄ）への外部入力用の端子数が増加し、その端子毎に
スキャンパス用の回路の増設が必要となって、スキャン
ＦＦ３０４およびスキャンＦＦ３０５とセレクタ３０３
などのようなスキャンパステスト専用の素子数が増加す
るという問題点を有していた。
うな従来の半導体集積回路装置では、メガマクロがデュ
アルポートＲＡＭ（ＤＰＲＡＭ）などのメガセルからな
る場合に、スキャンパステスト専用のスキャンパス
（Ｃ）およびスキャンパス（Ｄ）の追加により、スキャ
ンパス（Ｃ）からの外部出力用およびスキャンパス
（Ｄ）への外部入力用の端子数が増加し、その端子毎に
スキャンパス用の回路の増設が必要となって、スキャン
ＦＦ３０４およびスキャンＦＦ３０５とセレクタ３０３
などのようなスキャンパステスト専用の素子数が増加す
るという問題点を有していた。
【０００６】また、スキャンパステスト専用のスキャン
パス（Ｃ）およびスキャンパス（Ｄ）などの各スキャン
パスが、メガマクロ３００を全く含んでいないため、通
常動作時の接続状態に対応したメガマクロ３００の入力
信号（Ｄ）と出力信号（Ｃ）の接続テストができないと
いう問題点も有していた。
パス（Ｃ）およびスキャンパス（Ｄ）などの各スキャン
パスが、メガマクロ３００を全く含んでいないため、通
常動作時の接続状態に対応したメガマクロ３００の入力
信号（Ｄ）と出力信号（Ｃ）の接続テストができないと
いう問題点も有していた。
【０００７】本発明は、上記従来の問題点を解決するも
ので、メガマクロを有する場合のスキャンパステストを
容易化するとともに、そのスキャンパステスト専用のス
キャンパスの追加に伴う端子数および素子数をその増加
を抑えて軽減することができ、かつ通常動作時の接続状
態に対応したメガマクロの入力信号と出力信号の接続テ
ストを行うことができる半導体集積回路装置を提供す
る。
ので、メガマクロを有する場合のスキャンパステストを
容易化するとともに、そのスキャンパステスト専用のス
キャンパスの追加に伴う端子数および素子数をその増加
を抑えて軽減することができ、かつ通常動作時の接続状
態に対応したメガマクロの入力信号と出力信号の接続テ
ストを行うことができる半導体集積回路装置を提供す
る。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに本発明の半導体集積回路装置は、スキャンパステス
ト時には、メガマクロへの入力信号（Ａ）として、セレ
クタによりスキャン時設定信号を選択し、この入力信号
（Ａ）により、メガマクロへの入力信号（Ｂ）がそのま
まメガマクロからの出力信号として出力されるように、
スキャン時設定信号を設定して、入力信号（Ｂ）と出力
信号とにスキャンチェーンとしての機能を持たせること
により、メガマクロの前段で入力信号（Ｂ）を出力する
前段スキャンフリップフロップと入力信号（Ｂ）と出力
信号とメガマクロの後段で出力信号が入力される後段ス
キャンフリップフロップとから成るスキャンパスによ
り、スキャンパステストを実行することを特徴とする。
めに本発明の半導体集積回路装置は、スキャンパステス
ト時には、メガマクロへの入力信号（Ａ）として、セレ
クタによりスキャン時設定信号を選択し、この入力信号
（Ａ）により、メガマクロへの入力信号（Ｂ）がそのま
まメガマクロからの出力信号として出力されるように、
スキャン時設定信号を設定して、入力信号（Ｂ）と出力
信号とにスキャンチェーンとしての機能を持たせること
により、メガマクロの前段で入力信号（Ｂ）を出力する
前段スキャンフリップフロップと入力信号（Ｂ）と出力
信号とメガマクロの後段で出力信号が入力される後段ス
キャンフリップフロップとから成るスキャンパスによ
り、スキャンパステストを実行することを特徴とする。
【０００９】以上により、メガマクロを有する場合のス
キャンパステストを容易化するとともに、そのスキャン
パステスト専用のスキャンパスの追加に伴う端子数およ
び素子数をその増加を抑えて軽減することができ、かつ
通常動作時の接続状態に対応したメガマクロの入力信号
と出力信号の接続テストを行うことができる。
キャンパステストを容易化するとともに、そのスキャン
パステスト専用のスキャンパスの追加に伴う端子数およ
び素子数をその増加を抑えて軽減することができ、かつ
通常動作時の接続状態に対応したメガマクロの入力信号
と出力信号の接続テストを行うことができる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の半導体
集積回路装置は、複数の入出力端子を有するメガマクロ
を内蔵し、前記複数の入出力端子に接続されたスキャン
動作可能なスキャンフリップフロップに対してスキャン
パステストを行う半導体集積回路装置において、前記複
数の入出力端子のうち複数の入力端子に、前記メガマク
ロの動作状態を通常動作時とスキャンパステスト時で切
り換えるための入力信号（Ａ）と、前記メガマクロの入
力端子側のスキャンフリップフロップからの入力信号
（Ｂ）とを供給し、前記複数の入出力端子のうち複数の
出力端子から前記メガマクロの出力端子側のスキャンフ
リップフロップへの出力信号を出力し、前記入力信号
（Ａ）として、通常動作用の通常動作時信号または前記
スキャンパステスト用のスキャン時設定信号を切り換え
選択するセレクタを備え、前記スキャンパステスト時に
は、前記セレクタにより前記入力信号（Ａ）としてスキ
ャン時設定信号を選択して、前記入力信号（Ｂ）と出力
信号との間にスキャンチェーンを形成し、前記入力信号
（Ｂ）を出力信号として直接出力するよう構成する。
集積回路装置は、複数の入出力端子を有するメガマクロ
を内蔵し、前記複数の入出力端子に接続されたスキャン
動作可能なスキャンフリップフロップに対してスキャン
パステストを行う半導体集積回路装置において、前記複
数の入出力端子のうち複数の入力端子に、前記メガマク
ロの動作状態を通常動作時とスキャンパステスト時で切
り換えるための入力信号（Ａ）と、前記メガマクロの入
力端子側のスキャンフリップフロップからの入力信号
（Ｂ）とを供給し、前記複数の入出力端子のうち複数の
出力端子から前記メガマクロの出力端子側のスキャンフ
リップフロップへの出力信号を出力し、前記入力信号
（Ａ）として、通常動作用の通常動作時信号または前記
スキャンパステスト用のスキャン時設定信号を切り換え
選択するセレクタを備え、前記スキャンパステスト時に
は、前記セレクタにより前記入力信号（Ａ）としてスキ
ャン時設定信号を選択して、前記入力信号（Ｂ）と出力
信号との間にスキャンチェーンを形成し、前記入力信号
（Ｂ）を出力信号として直接出力するよう構成する。
【００１１】この構成によると、スキャンパステスト時
には、メガマクロへの入力信号（Ａ）として、セレクタ
によりスキャン時設定信号を選択し、この入力信号
（Ａ）により、メガマクロへの入力信号（Ｂ）がそのま
まメガマクロからの出力信号として出力されるように、
スキャン時設定信号を設定して、入力信号（Ｂ）と出力
信号とにスキャンチェーンとしての機能を持たせること
により、メガマクロの前段で入力信号（Ｂ）を出力する
前段スキャンフリップフロップと入力信号（Ｂ）と出力
信号とメガマクロの後段で出力信号が入力される後段ス
キャンフリップフロップとから成るスキャンパスによ
り、スキャンパステストの実行を可能にする。
には、メガマクロへの入力信号（Ａ）として、セレクタ
によりスキャン時設定信号を選択し、この入力信号
（Ａ）により、メガマクロへの入力信号（Ｂ）がそのま
まメガマクロからの出力信号として出力されるように、
スキャン時設定信号を設定して、入力信号（Ｂ）と出力
信号とにスキャンチェーンとしての機能を持たせること
により、メガマクロの前段で入力信号（Ｂ）を出力する
前段スキャンフリップフロップと入力信号（Ｂ）と出力
信号とメガマクロの後段で出力信号が入力される後段ス
キャンフリップフロップとから成るスキャンパスによ
り、スキャンパステストの実行を可能にする。
【００１２】請求項２に記載の半導体集積回路装置は、
複数の入出力端子を有するメガマクロを内蔵し、前記複
数の入出力端子に接続されたスキャン動作可能なスキャ
ンフリップフロップに対してスキャンパステストを行う
半導体集積回路装置において、前記複数の入出力端子の
うち１つの入力端子に、前記メガマクロの動作状態を通
常動作時とスキャンパステスト時で切り換えるための制
御信号を供給し、前記複数の入出力端子のうち残りの入
力端子に、前記メガマクロの入力端子側のスキャンフリ
ップフロップからの入力信号を供給し、前記複数の入出
力端子のうち複数の出力端子から前記メガマクロの出力
端子側のスキャンフリップフロップへの出力信号を出力
し、前記スキャンパステスト時には、前記制御信号によ
り、前記入力信号と出力信号との間にスキャンチェーン
を形成し、前記入力信号を出力信号として直接出力する
よう構成する。
複数の入出力端子を有するメガマクロを内蔵し、前記複
数の入出力端子に接続されたスキャン動作可能なスキャ
ンフリップフロップに対してスキャンパステストを行う
半導体集積回路装置において、前記複数の入出力端子の
うち１つの入力端子に、前記メガマクロの動作状態を通
常動作時とスキャンパステスト時で切り換えるための制
御信号を供給し、前記複数の入出力端子のうち残りの入
力端子に、前記メガマクロの入力端子側のスキャンフリ
ップフロップからの入力信号を供給し、前記複数の入出
力端子のうち複数の出力端子から前記メガマクロの出力
端子側のスキャンフリップフロップへの出力信号を出力
し、前記スキャンパステスト時には、前記制御信号によ
り、前記入力信号と出力信号との間にスキャンチェーン
を形成し、前記入力信号を出力信号として直接出力する
よう構成する。
【００１３】この構成によると、スキャンパステスト時
には、１つの制御信号のみで、メガマクロへの入力信号
がそのままメガマクロからの出力信号として出力される
ようにして、入力信号と出力信号とにスキャンチェーン
としての機能を持たせることにより、制御信号以外の入
力信号を全て活用して、メガマクロの前段で入力信号を
出力する前段スキャンフリップフロップと入力信号と出
力信号とメガマクロの後段で出力信号が入力される後段
スキャンフリップフロップとから成るスキャンパスによ
り、スキャンパステストの実行を可能にする。
には、１つの制御信号のみで、メガマクロへの入力信号
がそのままメガマクロからの出力信号として出力される
ようにして、入力信号と出力信号とにスキャンチェーン
としての機能を持たせることにより、制御信号以外の入
力信号を全て活用して、メガマクロの前段で入力信号を
出力する前段スキャンフリップフロップと入力信号と出
力信号とメガマクロの後段で出力信号が入力される後段
スキャンフリップフロップとから成るスキャンパスによ
り、スキャンパステストの実行を可能にする。
【００１４】以下、本発明の実施の形態を示す半導体集
積回路装置について、図面を参照しながら具体的に説明
する。 （実施の形態１）本発明の実施の形態１に係る半導体集
積回路装置を説明する。
積回路装置について、図面を参照しながら具体的に説明
する。 （実施の形態１）本発明の実施の形態１に係る半導体集
積回路装置を説明する。
【００１５】図１は本実施の形態１の半導体集積回路装
置の構成を示すブロック図である。図１において、１０
０はメガマクロ、１０１はメガマクロ１００の入力側で
ある前段に配置接続され、メガマクロ１００に入力信号
（Ｂ）を出力するスキャンフリップフロップ（以下、ス
キャンＦＦと略記する）、１０２はメガマクロ１００の
出力側である後段に配置接続され、メガマクロ１００か
らの出力信号（Ａ）が入力されるスキャンＦＦ、１０３
は通常動作時とスキャンパステスト時の入力信号（Ａ）
を切り換え制御するためのセレクタである。
置の構成を示すブロック図である。図１において、１０
０はメガマクロ、１０１はメガマクロ１００の入力側で
ある前段に配置接続され、メガマクロ１００に入力信号
（Ｂ）を出力するスキャンフリップフロップ（以下、ス
キャンＦＦと略記する）、１０２はメガマクロ１００の
出力側である後段に配置接続され、メガマクロ１００か
らの出力信号（Ａ）が入力されるスキャンＦＦ、１０３
は通常動作時とスキャンパステスト時の入力信号（Ａ）
を切り換え制御するためのセレクタである。
【００１６】以上のように構成された半導体集積回路装
置は、メガマクロ１００に入力する入力信号（Ａ）とし
て、通常動作時信号とスキャン時設定信号とを切換えら
れるセレクタ１０３を備えており、入力信号（Ｂ）がそ
のまま出力信号（Ａ）に出力されるように、スキャン時
設定信号を設定することで、スキャンパステスト時は入
力信号（Ｂ）と出力信号（Ａ）とはスキャンチェーンと
しての機能を兼ね備えるため、スキャンＦＦ１０１と入
力信号（Ｂ）と出力信号（Ａ）とスキャンＦＦ１０２か
ら成るスキャンパス（Ａ）により、スキャンパステスト
を行なうことが可能となる。
置は、メガマクロ１００に入力する入力信号（Ａ）とし
て、通常動作時信号とスキャン時設定信号とを切換えら
れるセレクタ１０３を備えており、入力信号（Ｂ）がそ
のまま出力信号（Ａ）に出力されるように、スキャン時
設定信号を設定することで、スキャンパステスト時は入
力信号（Ｂ）と出力信号（Ａ）とはスキャンチェーンと
しての機能を兼ね備えるため、スキャンＦＦ１０１と入
力信号（Ｂ）と出力信号（Ａ）とスキャンＦＦ１０２か
ら成るスキャンパス（Ａ）により、スキャンパステスト
を行なうことが可能となる。
【００１７】ここで、メガマクロ１００を、リード側／
ライト側アドレス端子、チップセレクト端子やリード／
ライトイネーブル端子などの端子を有するＤＰＲＡＭメ
ガセルとした場合、スキャン時設定信号は、ＤＰＲＡＭ
メガセルのリード側／ライト側アドレス端子、チップセ
レクト端子およびリード／ライトイネーブル端子に対し
て、スキャンパステスト時に、ＤＰＲＡＭメガセルのリ
ード側とライト側のアドレスを同一にし、チップセレク
ト端子およびリード／ライトイネーブル端子が常にアク
ティブな状態になるような信号とする。
ライト側アドレス端子、チップセレクト端子やリード／
ライトイネーブル端子などの端子を有するＤＰＲＡＭメ
ガセルとした場合、スキャン時設定信号は、ＤＰＲＡＭ
メガセルのリード側／ライト側アドレス端子、チップセ
レクト端子およびリード／ライトイネーブル端子に対し
て、スキャンパステスト時に、ＤＰＲＡＭメガセルのリ
ード側とライト側のアドレスを同一にし、チップセレク
ト端子およびリード／ライトイネーブル端子が常にアク
ティブな状態になるような信号とする。
【００１８】このように、本実施の形態１の半導体集積
回路装置によれば、通常動作時は入力信号（Ｂ）と出力
信号（Ａ）は、それぞれメガマクロ１００の入力信号と
出力信号としての機能を持ち、なおかつ、スキャンパス
テスト時は、入力信号（Ｂ）と出力信号（Ａ）とによ
り、スキャンチェーンの機能を兼ね備えることができ
る。 （実施の形態２）本発明の実施の形態２に係る半導体集
積回路装置を説明する。
回路装置によれば、通常動作時は入力信号（Ｂ）と出力
信号（Ａ）は、それぞれメガマクロ１００の入力信号と
出力信号としての機能を持ち、なおかつ、スキャンパス
テスト時は、入力信号（Ｂ）と出力信号（Ａ）とによ
り、スキャンチェーンの機能を兼ね備えることができ
る。 （実施の形態２）本発明の実施の形態２に係る半導体集
積回路装置を説明する。
【００１９】図２は本実施の形態２の半導体集積回路装
置の構成を示すブロック図である。図２において、２０
０はメガマクロ、２０１はメガマクロ２００の前段側に
配置接続され、メガマクロ２００に入力信号（Ｃ）を出
力する前段のスキャンＦＦ、２０２はメガマクロ２００
の後段側に配置接続され、メガマクロ２００からの出力
信号（Ｂ）が入力される後段のスキャンＦＦである。
置の構成を示すブロック図である。図２において、２０
０はメガマクロ、２０１はメガマクロ２００の前段側に
配置接続され、メガマクロ２００に入力信号（Ｃ）を出
力する前段のスキャンＦＦ、２０２はメガマクロ２００
の後段側に配置接続され、メガマクロ２００からの出力
信号（Ｂ）が入力される後段のスキャンＦＦである。
【００２０】以上のように構成された半導体集積回路装
置は、制御信号（Ａ）によってメガマクロ２００の通常
動作時の動作とスキャンパステスト時の動作を切換え、
スキャンパステスト時は入力信号（Ｃ）を出力信号
（Ｂ）にスルー接続（直接接続）することで、入力信号
（Ｃ）と出力信号（Ｂ）とがスキャンチェーンとしての
機能を成すため、スキャンＦＦ２０１と入力信号（Ｃ）
と出力信号（Ｂ）とスキャンＦＦ２０２とから成るスキ
ャンパス（Ｂ）により、スキャンパステストを行なうこ
とを可能とする。
置は、制御信号（Ａ）によってメガマクロ２００の通常
動作時の動作とスキャンパステスト時の動作を切換え、
スキャンパステスト時は入力信号（Ｃ）を出力信号
（Ｂ）にスルー接続（直接接続）することで、入力信号
（Ｃ）と出力信号（Ｂ）とがスキャンチェーンとしての
機能を成すため、スキャンＦＦ２０１と入力信号（Ｃ）
と出力信号（Ｂ）とスキャンＦＦ２０２とから成るスキ
ャンパス（Ｂ）により、スキャンパステストを行なうこ
とを可能とする。
【００２１】ここでも、メガマクロ２００を、リード側
／ライト側アドレス端子、チップセレクト端子やリード
／ライトイネーブル端子などの端子を有するＤＰＲＡＭ
メガセルとした場合、制御信号（Ａ）は、ＤＰＲＡＭメ
ガセルのリード側／ライト側アドレス端子、チップセレ
クト端子およびリード／ライトイネーブル端子に対し
て、スキャンパステスト時に、ＤＰＲＡＭメガセルのリ
ード側とライト側のアドレスを同一にし、チップセレク
ト端子およびリード／ライトイネーブル端子が常にアク
ティブな状態になるような信号とする。
／ライト側アドレス端子、チップセレクト端子やリード
／ライトイネーブル端子などの端子を有するＤＰＲＡＭ
メガセルとした場合、制御信号（Ａ）は、ＤＰＲＡＭメ
ガセルのリード側／ライト側アドレス端子、チップセレ
クト端子およびリード／ライトイネーブル端子に対し
て、スキャンパステスト時に、ＤＰＲＡＭメガセルのリ
ード側とライト側のアドレスを同一にし、チップセレク
ト端子およびリード／ライトイネーブル端子が常にアク
ティブな状態になるような信号とする。
【００２２】このように、本実施の形態２の半導体集積
回路装置によれば、制御信号（Ａ）のみで、メガマクロ
２００の動作を、通常動作時とスキャンパステスト時に
切換えることが可能となり、通常動作時は入力信号
（Ｃ）と出力信号（Ｂ）はそれぞれメガマクロ２００の
入力信号および出力信号としての機能を持ち、なおか
つ、スキャンパステスト時は入力信号（Ｃ）と出力信号
（Ｂ）とがスキャンチェーンの機能を兼ね備えることが
できる。
回路装置によれば、制御信号（Ａ）のみで、メガマクロ
２００の動作を、通常動作時とスキャンパステスト時に
切換えることが可能となり、通常動作時は入力信号
（Ｃ）と出力信号（Ｂ）はそれぞれメガマクロ２００の
入力信号および出力信号としての機能を持ち、なおか
つ、スキャンパステスト時は入力信号（Ｃ）と出力信号
（Ｂ）とがスキャンチェーンの機能を兼ね備えることが
できる。
【００２３】以上の各実施の形態の構成により、メガマ
クロを有する場合のスキャンパステストを容易化すると
ともに、そのスキャンパステスト専用のスキャンパスの
追加に伴う端子数および素子数をその増加を抑えて軽減
することができ、かつ通常動作時の接続状態に対応した
メガマクロの入力信号と出力信号の接続テストを行うこ
とができる。
クロを有する場合のスキャンパステストを容易化すると
ともに、そのスキャンパステスト専用のスキャンパスの
追加に伴う端子数および素子数をその増加を抑えて軽減
することができ、かつ通常動作時の接続状態に対応した
メガマクロの入力信号と出力信号の接続テストを行うこ
とができる。
【００２４】
【発明の効果】以上のように請求項１に記載の発明によ
れば、スキャンパステスト時には、メガマクロへの入力
信号（Ａ）として、セレクタによりスキャン時設定信号
を選択し、この入力信号（Ａ）により、メガマクロへの
入力信号（Ｂ）がそのままメガマクロからの出力信号と
して出力されるように、スキャン時設定信号を設定し
て、入力信号（Ｂ）と出力信号とにスキャンチェーンと
しての機能を持たせることにより、メガマクロの前段で
入力信号（Ｂ）を出力する前段スキャンフリップフロッ
プと入力信号（Ｂ）と出力信号とメガマクロの後段で出
力信号が入力される後段スキャンフリップフロップとか
ら成るスキャンパスにより、スキャンパステストを実行
することができる。
れば、スキャンパステスト時には、メガマクロへの入力
信号（Ａ）として、セレクタによりスキャン時設定信号
を選択し、この入力信号（Ａ）により、メガマクロへの
入力信号（Ｂ）がそのままメガマクロからの出力信号と
して出力されるように、スキャン時設定信号を設定し
て、入力信号（Ｂ）と出力信号とにスキャンチェーンと
しての機能を持たせることにより、メガマクロの前段で
入力信号（Ｂ）を出力する前段スキャンフリップフロッ
プと入力信号（Ｂ）と出力信号とメガマクロの後段で出
力信号が入力される後段スキャンフリップフロップとか
ら成るスキャンパスにより、スキャンパステストを実行
することができる。
【００２５】また、請求項２に記載の発明によれば、ス
キャンパステスト時には、１つの制御信号のみで、メガ
マクロへの入力信号がそのままメガマクロからの出力信
号として出力されるようにして、入力信号と出力信号と
にスキャンチェーンとしての機能を持たせることによ
り、制御信号以外の入力信号を全て活用して、メガマク
ロの前段で入力信号を出力する前段スキャンフリップフ
ロップと入力信号と出力信号とメガマクロの後段で出力
信号が入力される後段スキャンフリップフロップとから
成るスキャンパスにより、スキャンパステストを実行す
ることができる。
キャンパステスト時には、１つの制御信号のみで、メガ
マクロへの入力信号がそのままメガマクロからの出力信
号として出力されるようにして、入力信号と出力信号と
にスキャンチェーンとしての機能を持たせることによ
り、制御信号以外の入力信号を全て活用して、メガマク
ロの前段で入力信号を出力する前段スキャンフリップフ
ロップと入力信号と出力信号とメガマクロの後段で出力
信号が入力される後段スキャンフリップフロップとから
成るスキャンパスにより、スキャンパステストを実行す
ることができる。
【００２６】以上のため、メガマクロを有する場合のス
キャンパステストを容易化するとともに、そのスキャン
パステスト専用のスキャンパスの追加に伴う端子数およ
び素子数をその増加を抑えて軽減することができ、かつ
通常動作時の接続状態に対応したメガマクロの入力信号
と出力信号の接続テストを行うことができる。
キャンパステストを容易化するとともに、そのスキャン
パステスト専用のスキャンパスの追加に伴う端子数およ
び素子数をその増加を抑えて軽減することができ、かつ
通常動作時の接続状態に対応したメガマクロの入力信号
と出力信号の接続テストを行うことができる。
【図１】本発明の実施の形態１に係る半導体集積回路装
置の構成を示すブロック図
置の構成を示すブロック図
【図２】本発明の実施の形態２に係る半導体集積回路装
置の構成を示すブロック図
置の構成を示すブロック図
【図３】従来の半導体集積回路装置の構成を示すブロッ
ク図
ク図
【符号の説明】 １００ メガマクロ １０１、１０２ スキャンＦＦ １０３ セレクタ ２００ メガマクロ ２０１、２０２ スキャンＦＦ ３００ メガマクロ ３０１、３０２ スキャンＦＦ ３０３ セレクタ ３０４、３０５ 追加スキャンＦＦ
フロントページの続き Ｆターム(参考） 2G032 AA07 AB01 AC03 AC10 AG07 AK14 AK15 AK16 AL00 AL05 5B018 GA03 JA23 NA01 NA07 PA01 QA13 5B048 AA20 CC18 FF01 5F038 BE05 DF05 DF12 DT06 EZ20 9A001 BB04 BB05 JJ45 LL08
Claims (2)
- 【請求項１】 複数の入出力端子を有するメガマクロを
内蔵し、前記複数の入出力端子に接続されたスキャン動
作可能なスキャンフリップフロップに対してスキャンパ
ステストを行う半導体集積回路装置において、前記複数
の入出力端子のうち複数の入力端子に、前記メガマクロ
の動作状態を通常動作時とスキャンパステスト時で切り
換えるための入力信号（Ａ）と、前記メガマクロの入力
端子側のスキャンフリップフロップからの入力信号
（Ｂ）とを供給し、前記複数の入出力端子のうち複数の
出力端子から前記メガマクロの出力端子側のスキャンフ
リップフロップへの出力信号を出力し、前記入力信号
（Ａ）として、通常動作用の通常動作時信号または前記
スキャンパステスト用のスキャン時設定信号を切り換え
選択するセレクタを備え、前記スキャンパステスト時に
は、前記セレクタにより前記入力信号（Ａ）としてスキ
ャン時設定信号を選択して、前記入力信号（Ｂ）と出力
信号との間にスキャンチェーンを形成し、前記入力信号
（Ｂ）を出力信号として直接出力するよう構成したこと
を特徴とする半導体集積回路装置。 - 【請求項２】 複数の入出力端子を有するメガマクロを
内蔵し、前記複数の入出力端子に接続されたスキャン動
作可能なスキャンフリップフロップに対してスキャンパ
ステストを行う半導体集積回路装置において、前記複数
の入出力端子のうち１つの入力端子に、前記メガマクロ
の動作状態を通常動作時とスキャンパステスト時で切り
換えるための制御信号を供給し、前記複数の入出力端子
のうち残りの入力端子に、前記メガマクロの入力端子側
のスキャンフリップフロップからの入力信号を供給し、
前記複数の入出力端子のうち複数の出力端子から前記メ
ガマクロの出力端子側のスキャンフリップフロップへの
出力信号を出力し、前記スキャンパステスト時には、前
記制御信号により、前記入力信号と出力信号との間にス
キャンチェーンを形成し、前記入力信号を出力信号とし
て直接出力するよう構成したことを特徴とする半導体集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000065838A JP2001257312A (ja) | 2000-03-10 | 2000-03-10 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000065838A JP2001257312A (ja) | 2000-03-10 | 2000-03-10 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001257312A true JP2001257312A (ja) | 2001-09-21 |
Family
ID=18585300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000065838A Pending JP2001257312A (ja) | 2000-03-10 | 2000-03-10 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001257312A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006234512A (ja) * | 2005-02-23 | 2006-09-07 | Nec Electronics Corp | 半導体集積回路および半導体集積回路のテスト方法 |
-
2000
- 2000-03-10 JP JP2000065838A patent/JP2001257312A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006234512A (ja) * | 2005-02-23 | 2006-09-07 | Nec Electronics Corp | 半導体集積回路および半導体集積回路のテスト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5305284A (en) | Semiconductor memory device | |
| JP2002196846A (ja) | Ｌｓｉのリーク電流低減方法 | |
| JPH10290147A (ja) | 遅延量可変回路 | |
| US6301182B1 (en) | Semiconductor memory device | |
| US6313655B1 (en) | Semiconductor component and method for testing and operating a semiconductor component | |
| JP2001257312A (ja) | 半導体集積回路装置 | |
| US8039274B2 (en) | Multi-chip package semiconductor device and method of detecting a failure thereof | |
| JP2000022072A (ja) | マルチチップモジュール | |
| JP2002197900A (ja) | 半導体集積回路および半導体集積回路のメモリテスト方法 | |
| JPH11258304A (ja) | システムロジックのテスト回路およびテスト方法 | |
| US11404334B1 (en) | Testing circuit with shared testing pads located on the scribe line and testing method thereof | |
| KR20030031789A (ko) | 복수의 반도체 집적 회로들을 병렬로 테스트하기 위한테스트 장치 | |
| KR100213216B1 (ko) | 동기식 반도체 메모리 장치(sdram)를 위한 병렬 비트 테스트(pbt) 제어 회로 및 그 제어 방법 | |
| JPH05166391A (ja) | メモリ装置 | |
| JP2004053438A (ja) | 半導体集積回路 | |
| JPH10123213A (ja) | 半導体集積回路 | |
| JPH07312384A (ja) | 信号線切替回路 | |
| JP2006118995A (ja) | 半導体集積回路 | |
| JPH11134898A (ja) | メモリ搭載半導体装置及びメモリテスト方法 | |
| JPH05144289A (ja) | 半導体記憶装置 | |
| JPH11203162A (ja) | 半導体集積回路装置 | |
| JPH0498684A (ja) | 半導体記憶装置 | |
| JPH10153641A (ja) | スキャンセル | |
| JPH0784001A (ja) | 半導体集積回路 | |
| JPS63138600A (ja) | Ｒａｍテスト用補助回路 |