CN101501633A - 具有上下文切换装置的寄存器及上下文切换方法 - Google Patents

具有上下文切换装置的寄存器及上下文切换方法 Download PDF

Info

Publication number
CN101501633A
CN101501633A CNA2007800291999A CN200780029199A CN101501633A CN 101501633 A CN101501633 A CN 101501633A CN A2007800291999 A CNA2007800291999 A CN A2007800291999A CN 200780029199 A CN200780029199 A CN 200780029199A CN 101501633 A CN101501633 A CN 101501633A
Authority
CN
China
Prior art keywords
context
input
data
multiplexer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800291999A
Other languages
English (en)
Other versions
CN101501633B (zh
Inventor
林任从
爱辛·阿尔弗雷德·郭
徐迪藻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101501633A publication Critical patent/CN101501633A/zh
Application granted granted Critical
Publication of CN101501633B publication Critical patent/CN101501633B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits
    • G01R31/31853—Test of registers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30116—Shadow registers, e.g. coupled registers, not forming part of the register space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30141—Implementation provisions of register files, e.g. ports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G06F9/462—Saving or restoring of program or task context with multiple register sets

Abstract

本发明提供一种改变执行上下文的方法，其包含接收上下文选择输入。在第一时钟相位中，所述方法包含将数据从正常执行上下文的第一锁存器元件移位到所述正常执行上下文的第二锁存器元件及将阴影数据从阴影执行上下文的第三锁存器元件移位到所述阴影执行上下文的第四锁存器元件。在第二时钟相位中，所述方法包含将所述阴影执行上下文的第四锁存器元件的所述阴影数据移位到所述正常执行上下文的所述第一锁存器元件中及将所述正常执行上下文的所述第二锁存器元件的所述数据移位到所述阴影执行上下文的所述第三锁存器元件中。在特定实施例中，所述方法可包含接收测试模式选择及将例如扫描测试或自动测试型式所生成的数据等测试数据移位到测试输出。

Description

具有上下文切换装置的寄存器及上下文切换方法
技术领域
本发明揭示内容大体来说涉及上下文切换，例如在正常、阴影及测试上下文中间切换。
背景技术
技术的进步已经形成了更小且功能更强的个人计算装置。例如，各种便携式个人计算装置(其中包含例如便携式无线电话、个人数字助理(PDA)及寻呼装置等无线计算装置)均为小型、质轻且便于用户携带。更具体来说，便携式无线电话(例如，蜂窝式(模拟及数字)电话及IP电话)可经由无线网络传送话音及数据包。此外，许多此类无线电话均包含并入本文中的其它类型的装置。例如，无线电话还可包含数字照相机、数字摄像机、数字录音机及音频文件播放器。同样，此类无线电话可包含用于接入因特网的web接口。同样，这些无线电话包含显著的计算能力。
为提供多种功能，此类便携式个人计算装置通常包含多进程系统，例如多线程处理器(例如，能够一次处理一个以上程序或进程的处理器)。在多线程处理系统中，所述操作系统在各种线程(进程)中间共享所述处理器。所述线程(进程)由所述操作系统构造。此共享通常通过在进程之间切换来实施，其中每一进程表示一上下文。
一般来说，多线程处理系统通常具有可包含寄存器单元阵列的寄存器文件。每一寄存器单元通常包含在上下文(进程)之间选择的输出多路复用器，所述上下文可提供给所述寄存器单元阵列的多路复用器以在(例如)寄存器堆内的数据组/行中间选择。在此实例中，通过控制每一单元的输出多路复用器来实施上下文切换以将选定的上下文提供给寄存器单元阵列的多路复用器。在特定实例中，寄存器可以是基于逻辑锁存器的存储寄存器或基于静态随机存取存储器(SRAM)的存储寄存器。将每一存储寄存器单元的输出多路复用器馈送到整个寄存器单元阵列的另一输出多路复用器中。
由于半导体制造技术的进步，例如处理器等集成电路装置在大小上已减小，且此类集成电路的密度及复杂性已增加。此较大电路密度已使测试更为困难及昂贵。可测性设计(DFT)是指一种用于通过在集成电路装置内包含测试逻辑及用于接入此测试逻辑的接入点来减小与设计测试相关联的复杂性的技术。现代集成电路通常并入各种测试设计(DFT)结构以增强其固有可测性。通常，所述DFT结构基于扫描设计或自动测试型式生成(ATPG)设计，其中可将扫描测试或ATPG测试数据提供给测试引脚，或其中可将多个外部可接入扫描链嵌入到集成电路中。通常，扫描测试设计与故障模拟及组合自动测试型式生成(ATPG)联合使用以生成用于产生测试及原型除错进程的制造及诊断测试型式。
为提供DFT功能，电路可具有测试输入，所述测试输入可在测试模式期间被接入且可在正常非测试操作期间被连结到逻辑电平。可引入多路复用器以在测试与非测试模式之间选择且将数据型式提供给阵列输出多路复用器。
对于基于静态锁存器的寄存器堆，此类基于寄存器单元的输出多路复用器通常被用来在正常或阴影上下文之间选择以提供两个执行数据上下文，例如正常数据上下文(当前进程)及阴影数据上下文(第二进程)。为添加测试容量，可将额外的二到一多路复用器添加到用于额外的扫描测试数据的寄存器锁存器的输入。对于静态随机存取存储器(SRAM)类型的寄存器堆，可需要双端口存储器单元来支持正常数据上下文与阴影数据上下文两者。此外，为实现可测性，可需要额外的逻辑来支持存储器嵌入式自测试(MEM BIST)。此额外逻辑在正常及阴影数据上下文存取时间中引入不期望的延迟。
因此，可有利地为基于锁存器的寄存器堆提供一种改善的上下文切换机构及DFT(可测性设计)能力。
发明内容
在特定实施例中，提供一种改变执行上下文的方法，其包含接收上下文选择输入。在第一时钟相位中，所述方法包含将数据从正常执行上下文的第一锁存器元件移位到第二锁存器元件及将阴影数据从阴影执行上下文的第三锁存器元件移位到所述阴影执行上下文的第四锁存器元件。在第二时钟相位中，所述方法包含将阴影执行上下文的第四锁存器元件的阴影数据移位到正常执行上下文的第一锁存器元件中及将正常执行上下文的第二锁存器元件的数据移位到阴影执行上下文的第三锁存器元件中。
在另一特定实施例中，提供一种上下文切换机构或寄存器堆，其包含第一数据上下文逻辑、第二数据上下文逻辑及反馈连接。所述第一数据上下文逻辑包含第一输入多路复用器及第一数据锁存器对。所述第一输入多路复用器包含数据输入及阴影输入。所述第一输入多路复用器响应于上下文选择输入以将数据输入或阴影输入选择性地耦合到第一数据锁存器的输入。所述第一数据锁存器对包含耦合到电路装置的第一数据锁存器输出。所述第二数据上下文逻辑包含第二输入多路复用器、第二数据锁存器对。所述第二数据上下文逻辑输出耦合到第一输入多路复用器的阴影输入。所述第二输入多路复用器包含扫描测试输入及反馈输入，且响应于模式选择输入以将扫描测试输入或反馈输入选择性地耦合到第二数据锁存器的输入。反馈连接将第一数据上下文逻辑的输出耦合到第二输入多路复用器的反馈输入。
所提供的一个特定优点在于，可建立两个或两个以上数据执行上下文以向相关联的电路装置提供数据而不需要输出多路复用器在数据执行上下文之间选择。通过省去输出多路复用器，可减小设计复杂性，使用较少布局面积并增大寄存器堆的速度/性能。
另一特定优点是，通过省去输出多路复用器，减少了寄存器堆从数据输入到数据输出的存取时间。
所提供的另一特定优点在于，正常数据上下文及阴影数据上下文的反馈布置允许借助现有的逻辑装置将测试型式数据扫描进及扫描出正常及阴影上下文逻辑。
附图说明
通过参照附图，所属技术领域的技术人员可更好地了解本发明揭示内容，且其许多特征及优点变得显而易见。
图1是包含嵌入式可测性设计(DFT)功能的寄存器单元的上下文切换装置的特定说明性实施例的方块图。
图2是图解说明从正常数据上下文到阴影数据上下文的转变的第一相位的特定实施例的图1的上下文切换装置的方块图。
图3是图解说明从正常数据上下文到阴影数据上下文的转变的第二相位的特定实施例的图1的上下文切换装置的方块图。
图4是图解说明扫描测试操作期间的数据上下文的图1的上下文切换装置的方块图。
图5是一种利用上下文切换装置以在正常上下文与阴影上下文之间选择以将当前输入数据、阴影输入数据或扫描输入数据选择性地提供给电路装置的方法的特定说明性实施例的方块图。
图6是一种包含多个上下文的上下文切换机构的特定说明性实施例的方块图。
图7是包含处理器的例示性便携式通信装置的一般示意图，所述装置可利用具有上下文切换装置的输入寄存器堆，例如针对图1-6的系统及方法所描述的上下文切换装置。
在不同图式中，使用相同的参考符号来指示相似或相同的物项。
具体实施方式
图1是包含耦合到阵列输出多路复用器103的上下文切换装置102的系统100的特定说明性实施例的方块图，所述多路复用器可以是多到一多路复用器。上下文切换装置102可与界定寄存器堆的寄存器单元阵列的寄存器单元相关联。系统100可充当处理器的一部分，例如，所述处理器可以是多线程数字信号处理器(DSP)。上下文切换装置102包含第一数据上下文逻辑，例如正常数据上下文104，及第二数据上下文逻辑，例如阴影数据上下文106。正常数据上下文104可存储与第一进程相关联的数据，且阴影数据上下文106可存储与第二进程相关联的数据。正常数据上下文104包含第一输入多路复用器108、第一数据锁存器110及第二数据锁存器112。阴影数据上下文106包含第二输入多路复用器114、第三数据锁存器116及第四数据锁存器118。第一输入多路复用器108包含数据输入120、反馈输入122、上下文选择输入124及耦合到第一数据锁存器110的输入的输出。第一数据锁存器110包含正常时钟输入126及经由线130耦合到阵列输出多路复用器103的输出128。第二数据锁存器112包含连接到第一数据锁存器110的输出128的输入、时钟输入132、扫描测试输出134及反馈输出136。
第二输入多路复用器114包含耦合到反馈输出136的输入138、接收扫描测试数据的扫描测试输入140、模式选择输入142及连接到第三数据锁存器116的输入的输出。第三数据锁存器116包含阴影时钟输入144及连接到第四时钟锁存器118的输入的输出。第四数据锁存器118包含时钟输入146及阴影反馈输出148，阴影反馈输出148耦合到第一输入多路复用器108的反馈输入122。
一般来说，系统100可包含可布置成阵列的多个寄存器堆(未显示)。每一寄存器单元可包含上下文切换装置102以将数据上下文输出的一者提供到阵列输出多路复用器103的输入。例如，上下文切换装置102可表示寄存器单元0的上下文切换装置，且输出130可将相关联的输出(R0)载送到阵列输出多路复用器103的输入150中的一者。寄存器单元阵列中的其它寄存器单元可耦合到阵列输出多路复用器103的相应输入(R1、...、Rn-1)。可经由输出选择线152将逻辑(未显示)耦合到阵列输出多路复用器103以在输入(R0、R1、...、RN-1)之间选择。阵列输出多路复用器103可适于响应于输出选择向锁存器154且向输出156提供特定输入。
上下文切换装置102适于在第一操作模式中将数据输入120耦合到输出128且耦合到阵列输出多路复用器103，所述第一操作模式可包含第一进程。经由输出线130从数据输入120通过第一输入多路复用器108及第一输入锁存器110到输出128且到阵列输出多路复用器103的路径可称为正常数据上下文、正常上下文执行或当前数据或执行上下文，且由粗线来图解说明。输出128可耦合到阵列输出多路复用器103的输入。当系统100切换到阴影数据上下文时，上下文切换装置102适于将阴影数据从阴影数据上下文106提供到正常数据上下文104的输出128。从正常上下文(例如当前进程)到阴影上下文(例如第二进程)的转变可称为上下文切换或正常-阴影交换(例如，从正常数据上下文104到阴影数据上下文106)，且可在没有模式选择输出多路复用器协助的情况下通过使用二相位正常-阴影上下文交换进程来执行。
在二相位正常-阴影上下文交换进程的第一时钟相位中，正常数据(例如第一进程数据)从第一数据锁存器110移位到第二数据锁存器112且阴影数据(例如第二进程数据)从第三数据锁存器116移位到第四数据锁存器118。在第二时钟相位中，来自第二数据锁存器112的正常数据经由反馈输出136、输入终端138及第二输入多路复用器114交换或移位到第三数据锁存器116中。来自第四数据锁存器118的阴影数据经由阴影反馈输出148、反馈输入122及第一输入多路复用器108交换(移位)到第一数据锁存器110中。因此，上下文切换装置102在正常数据上下文(例如第一进程)与阴影数据上下文(例如第二进程)之间切换。可接着利用阵列输出多路复用器103来选择特定上下文的寄存器单元的特定行/组(例如，R0、R1、...、R(n-1))。
一般来说，通过利用正常数据上下文104与阴影数据上下文106之间的交叉耦合反馈布置，每一寄存器单元可在不需要额外的二到一输出多路复用器的情况下向阵列输出多路复用器103提供两个执行上下文中的一者以在数据上下文之间选择。上下文选择输入124可指示正常上下文选择或阴影上下文选择以控制第一输入多路复用器108以在正常数据上下文104与阴影数据上下文106之间选择。模式选择输入142可指示正常功能模式或测试模式以控制第二输入多路复用器114以在输入终端138或扫描测试输入140处的反馈数据之间选择。
为使用扫描测试数据来测试阵列输出多路复用器103，激活模式选择输入142以将扫描测试输入140耦合到第三数据锁存器116。模式选择输入142可指示测试模式选择。激活上下文选择输入124以选择反馈输入122，且将扫描测试数据从第三数据锁存器116锁存到第四数据锁存器118，且经由阴影反馈输出148、反馈输入122及第一输入多路复用器108锁存到第一数据锁存器110中。可接着经由第二数据锁存器112将扫描测试数据提供到输出128且提供到扫描测试输出134。因此，上下文切换装置102提供三个可选择上下文：正常数据上下文、阴影数据上下文及测试数据上下文。
在特定实施例中，可提供时钟逻辑160来控制时钟信号，例如到正常时钟输入126、到时钟输入132、到阴影时钟输入144及到时钟输入146的时钟信号。在特定实施例中，在正常-阴影上下文交换进程的第一时钟相位期间，时钟逻辑160可选择性地激活或控制到第一数据锁存器110的正常时钟输入126及到第二数据锁存器112的时钟输入132的时钟信号以选择性地将数据前移或锁存到第二数据锁存器112中。时钟逻辑160可控制到第三数据锁存器116的阴影时钟输入144及到第四数据锁存器118的时钟输入146的时钟信号以将阴影数据从第三数据锁存器116前移到第四数据锁存器118。在转变的第二相位期间，时钟逻辑160可控制到正常时钟输入126、时钟输入132、阴影时钟输入144及时钟输入146的控制信号以将数据从第四数据锁存器118移位到第一数据锁存器110中且从第二数据锁存器112移位到第三数据锁存器116中。视实施方案而定，时钟逻辑160可作为上下文切换装置102的一部分而被包含，或可由外部控制逻辑提供。因此，上下文切换装置102包含两组平行的上下文寄存器，其中包含正常数据上下文104及阴影数据上下文106，且适于根据系统(例如数字信号处理器或其它处理装置)的当前进程来切换上下文。
应了解，术语第一、第二、第三及第四是说明性的且在本文中用于促进理解。所述术语不打算指示任何特定的元件次序。
图2是图解说明在从正常上下文执行到阴影上下文执行的转变的第一时钟相位200期间的特定实施例的图1的上下文切换装置102的方块图。在与第一进程相关联的正常上下文期间，经由多路复用器108将在数据输入120处接收的数据上下文传递到第一数据锁存器110，且经由输出线130将其提供到输出128且提供到阵列输出多路复用器103。还可将所述数据上下文移位到第二锁存器112中。
在正常-阴影上下文交换进程的第一时钟相位200中，在输入多路复用器108的上下文选择输入124处接收阴影上下文选择以选择反馈输入122。时钟逻辑160可激活正常数据上下文104的第二数据锁存器112以将数据上下文D1移位到第二数据锁存器112中，如数据转变箭头202所大概指示。时钟逻辑160可激活阴影数据上下文106的第四数据锁存器118以将阴影数据上下文D2从第三数据锁存器116移位到第四数据锁存器118，如数据转变箭头204所大概指示。
图3是在其中上下文切换装置102从正常执行上下文104改变为阴影(辅助)执行上下文106的转变的第二时钟相位300期间图1的上下文切换装置102的方块图。在第二时钟相位300中，正常数据上下文104及阴影数据上下文106交换其相应的数据上下文。特定来说，将数据上下文D1从正常数据上下文104的第二数据锁存器112移位到阴影数据上下文106的第三数据锁存器116，如数据转变箭头302所大概指示。将阴影数据上下文D2从阴影数据上下文106的第四数据锁存器118移位到正常数据上下文104的第一数据锁存器108，如数据转变箭头304所大概指示。可接着由第一数据锁存器110经由输出线130将阴影数据上下文D2传递到输出128且传递到阵列输出多路复用器103。
应了解，数据经由反馈输出136及148在正常数据上下文104与阴影数据上下文106之间交换。例如，时钟逻辑160可控制经由反馈输出136将数据上下文D1从第二数据锁存器112前移到第二输入多路复用器114中及前移到第三数据锁存器116中。类似地，时钟逻辑160可控制时钟以经由阴影输出148将阴影数据上下文D2从第四数据锁存器118前移或移位到第一输入多路复用器108且移位到第一数据锁存器110中。
通过利用正常数据上下文104与阴影数据上下文106之间的反馈布置，可选定阴影数据上下文106的进程并在不使用输出多路复用器的情况下提供给阵列输出多路复用器103。因此，上下文切换装置102可在不需要额外的逻辑装置的情况下实施执行上下文选择(上下文交换)，借此增大速度且减小芯片设计中的路由及布局复杂性。
在特定实施例中，集成电路装置可包含上下文切换装置102及阵列输出多路复用器103。在特定实施例中，集成电路装置可以是数字信号处理器(DSP)，且上下文切换装置102可以是所述DSP的寄存器堆中的寄存器单元的一部分。上下文切换装置102包含正向锁存器电路，例如正常数据上下文104，及阴影锁存器电路，例如阴影数据上下文106。所述正向锁存器电路可包含第一输入多路复用器108，其响应于上下文选择输入124以将数据输入120及阴影锁存器数据输入(例如反馈输入122)中的一者选择性地耦合到正向锁存器电路输出，例如输出128。所述阴影锁存器电路可包含第二输入多路复用器114，其响应于模式选择输入142以响应于所述正向锁存器电路输出而选择性地耦合扫描测试输入140及反馈输入(例如输入138)中的一者。在特定实施例中，当模式选择输入142指示正常功能模式选择时，阴影锁存器数据输入(例如反馈输入122)可包含阴影数据。阴影数据可包含从正向锁存器电路输出(例如输出136)锁存到阴影数据上下文106中的反馈数据。在另一特定实施例中，当模式选择输入142指示测试模式选择时，阴影锁存器输入(例如反馈输入122)包含相对于扫描测试输入140而延迟的扫描测试数据。
在另一特定实施例中，逻辑装置(例如上下文切换装置102)可包含正向锁存器电路，例如正常数据上下文104，其包含多路复用器108及至少一个锁存器元件，例如数据锁存器110，且可具有输出，例如输出128。上下文切换装置102还可包含阴影锁存器电路，例如阴影数据上下文106。阴影锁存器电路可耦合到正向锁存器电路以从正向锁存器电路接收输出数据并锁存输出数据作为阴影上下文。多路复用器108可适于响应于上下文选择输入(例如上下文选择输入124)将数据上下文或阴影上下文选择性地耦合到至少一个锁存器单元的输入。
图4是图解说明测试操作(例如扫描测试或自动测试型式生成程序(ATPG)模式)期间的数据上下文的图1的上下文切换装置102的方块图。为从正常数据上下文104切换到扫描测试数据上下文，上下文切换装置102可执行多相位转变，其类似于上文针对图2及3所描述的上下文切换。在第二多路复用器114的模式选择输入142处接收测试模式选择以选择扫描测试输入140。在第一时钟相位中，将测试数据从第二多路复用器114移位到第三数据锁存器116中。在第二时钟相位中，将测试数据从第三数据锁存器116移位到第四时钟锁存器118。在第三时钟相位中，经由第一多路复用器108将测试数据从第四数据锁存器118移位到第一时钟锁存器110。在第四时钟相位中，经由第二数据锁存器112将测试数据从第一数据锁存器110移位到测试输出134或经由输出128移位到阵列输出多路复用器103，且任选地移位到阵列输出多路复用器103的输出(例如图1的输出156)。
因此，寄存器单元的上下文切换装置102可适于基于上下文选择输入124及模式选择输入142向输出128及134选择性地提供正常上下文中的数据上下文、阴影上下文中的阴影上下文或测试上下文中的扫描测试数据或ATPG数据。在第一模式中(正常上下文模式)，经由输出128将数据上下文提供给阵列输出多路复用器103。在第二模式(阴影上下文模式)，经由输出128将阴影数据上下文提供给阵列输出多路复用器103。可将阴影数据上下文用作测试型式数据。在第三模式(测试上下文模式)中，经由第二数据锁存器112将测试数据提供到输出128且提供到测试输出134。因此，第一输入多路复用器108可操作为组合的正常与阴影输出多路复用器及自动测试型式生成程序(ATPG)/随机逻辑嵌入式自测试(RLBIST)多路复用器。使用阴影数据上下文106与正常数据上下文104之间的反馈布置且通过在经由第一多路复用器108及第二多路复用器114的输入之间选择，上下文切换装置102提供具有DFT功能且具有减小的半导体芯片区域的高速锁存。
图5是一种利用寄存器单元的上下文切换装置在正常上下文与阴影上下文之间选择的方法的特定说明性实施例的流程图。接收上下文选择输入来选择阴影数据上下文(方块500)。在第一相位中，将数据从正常数据上下文的第一数据锁存器移位到正常数据上下文的第二数据锁存器(方块502)。在所述第一相位中，将阴影数据从阴影数据上下文的第三数据锁存器移位到阴影数据上下文的第四数据锁存器(方块504)。在第二相位中，将阴影数据上下文的第四数据锁存器的阴影数据移位到正常数据上下文的第一数据锁存器中(方块506)，且将正常数据上下文的第二数据锁存器的数据移位到阴影执行上下文的第三数据锁存器中(方块508)。例如，可将阴影数据输出(方块510)到阵列输出多路复用器103。
所属技术领域的技术人员应了解，图5的方法描述了在正常与阴影数据上下文之间切换。然而，如果选定测试上下文，则发生相同的切换，除了不执行方块508及替代地将测试数据(扫描测试数据或自动测试型式生成程序数据)移位到第三数据锁存器中之外。另外，在扫描测试的情况下，可将测试数据从第一数据锁存器的输出、从第二数据锁存器112的扫描测试输出134或其任何组合输出。
图6是可用于多进程(多线程)环境中的包含多个上下文的上下文切换装置600的特定说明性实施例的方块图。上下文切换装置600可以是耦合到阵列输出多路复用器(例如图1的阵列输出多路复用器103)的寄存器阵列的寄存器单元的一部分。上下文切换装置600可包含正常上下文602及阴影上下文604、606、608及610。一般来说，上下文切换装置600可包含与正常上下文602并行的多个阴影上下文以存储多个程序或进程。正常上下文602包含数据输入612、反馈输入614及输出616。正常上下文602还可包含测试输出618，其可耦合到输出616或可以是(例如)如图1所示的单独的测试输出。
阴影上下文604可包含耦合到输出616的输入620、反馈输入622及耦合到正常上下文602的反馈输入614的输出624。阴影上下文606可包含耦合到输出624的输入626、反馈输入628及耦合到阴影上下文604的反馈输入622的输出630。反馈输入628可耦合到另一阴影上下文。
阴影上下文608可包含输入632、反馈输入634及输出636。阴影上下文610可包含耦合到输出636的输入638、测试输入640及耦合到阴影上下文608的反馈输入634的输出642。一般来说，上下文切换装置600可选择正常上下文602或阴影上下文604、606、608及610中的一者并将选定的阴影上下文提供到输出616。在特定实施例中，上下文切换装置600可将测试输入640提供给输出616(例如图1的反馈输出136)、提供给测试输出618(例如图1的测试输出134)，且提供给到寄存器阵列的输出多路复用器(例如图1中的阵列输出多路复用器103)的输出617(例如图1中的输出128)。因此，上下文切换装置600可用于包含两个以上进程或程序的多进程环境中。
图7图解说明便携式通信装置的例示性非限定性实施例，其总体标记为700。如图7中所图解说明，便携式通信装置包含芯片上系统722，其包含处理单元710，处理单元710可以是通用处理器、数字信号处理器、高级精简指令集机器处理器或其任何组合。在特定实施例中，处理单元710可包括多线程处理器以支持多个执行上下文。图7还显示耦合到处理单元710及显示器728的显示器控制器726。此外，输入装置730耦合到处理单元710。如图所示，存储器732耦合到处理单元710。另外，编码器/解码器(CODEC)734可耦合到处理单元710。扬声器736及麦克风738可耦合到CODEC 730。在特定实施例中，处理单元710可以是通用处理器或数字信号处理器(DSP)，例如，其适于多线程处理且其包含其中包含寄存器单元的寄存器阵列，所述寄存器阵列具有适于执行上下文切换进程的上下文切换装置，如图1-6中所示及本文中所描述。
图7还指示无线控制器740可耦合到处理单元710且耦合到无线天线742。在特定实施例中，电源744耦合到芯片上系统722。此外，在特定实施例中，如在图7中所示，显示器728、输入装置730、扬声器736、麦克风738、无线天线742及电源744均处于芯片上系统722的外部。然而，每一者均耦合到芯片上系统722的组件。芯片上系统722可包含功率管理集成电路757，其耦合到电源744且经由迹线(未显示)耦合到芯片上系统722的各种组件，例如无线控制器740、存储器732、处理单元710、CODEC 734及显示器控制器726。
在特定实施例中，处理单元710可处理与执行便携式通信装置700的各种组件需要的功能及操作所必需的程序相关联的指令。例如，当经由无线天线建立无线通信会话时，用户可对着麦克风738讲话。可将代表用户的话音的电子信号发送到CODEC734以便进行编码。处理单元710可执行CODEC 734的数据处理以对来自麦克风738的电子信号进行编码。此外，可由无线控制器740将经由无线天线742接收的传入信号发送到CODEC 734以进行解码并发送到扬声器736。处理单元710还可在对经由无线天线742接收的信号进行解码时执行CODEC 734的数据处理。
此外，在所述无线通信会话之前、期间或之后，处理单元710可处理从输入装置730接收的输入。例如，在所述无线通信会话期间，用户可使用输入装置730及显示器728以经由web浏览器在因特网上冲浪，所述web浏览器嵌入在便携式通信装置700的存储器732内。另外，用户可利用输入装置730来导航嵌入式菜单、导航基于电话的菜单(例如自动电话系统菜单)并输入电路号码、文本地址及其它信息。
结合本文所揭示实施例而描述的各种说明性逻辑块、配置、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为清晰地图解说明此硬件与软件的可互换性，上文已大致在其功能方面描述了各种说明性组件、块、配置、模块、电路及步骤。此功能实施为硬件还是软件取决于施加在整体系统上的特定应用及设计约束条件。所属技术领域的技术人员可针对每一特定应用以不同方式实施所描述的功能，但此类实施决定不应被解释为导致背离本发明的范围。
结合本文中所揭示实施例而描述的方法或算法的步骤可直接包含在硬件中、由处理器执行的软件模块中或两者的组合中。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、PROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬磁盘、可抽换式磁盘、CD-ROM或所属技术领域中已知的任何其它形式的存储媒体。此类存储装置可包含在便携式电子装置内，其中包含但不限于移动电话。可将例示性存储媒体耦合到处理器，以使所述处理器可从存储媒体读取信息及向所述存储媒体写入信息。或者，存储媒体可与处理器成一体。处理器及存储媒体可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算装置或用户终端中。或者，处理器及存储媒体可作为离散组件驻留在计算装置或用户终端中。
提供对所揭示实施例的以上说明以使所属领域的技术人员能够制作或使用此类所揭示实施例。所属技术领域的技术人员将易知对这些实施例的各种修改，且本文所界定的一般原理也可应用于其它实施例，此并不背离本发明的精神或范围。因此，本发明并不打算限定于本文中所示的实施例，而应赋予其与以上权利要求书所界定的原理及新颖特性相一致的最宽广范围。

Claims (29)

1、一种上下文切换装置，其包括：
第一数据上下文逻辑，其包括第一输入多路复用器及第一数据锁存器，所述第一输入多路复用器包含数据输入及阴影输入，所述第一输入多路复用器响应于上下文选择输入而将所述数据输入及所述阴影输入中的一者选择性地耦合到所述第一数据锁存器的输入，所述第一数据锁存器包含耦合到电路装置的第一数据锁存器输出；
第二数据上下文逻辑，其包括第二输入多路复用器、第二数据锁存器及第二数据上下文逻辑输出，所述第二数据上下文逻辑输出耦合到所述第一输入多路复用器的所述阴影输入，所述第二输入多路复用器包含扫描测试输入及反馈输入，所述第二输入多路复用器响应于模式选择输入而将所述扫描测试输入及所述反馈输入中的一者选择性地耦合到所述第二数据锁存器的输入；及
反馈连接，其将所述第一数据上下文逻辑的输出耦合到所述第二输入多路复用器的所述反馈输入。
2、如权利要求1所述的上下文切换装置，其中所述第一数据上下文逻辑进一步包括第三数据锁存器，所述第三数据锁存器包含耦合到所述第一数据锁存器输出的输入且包含所述输出。
3、如权利要求2所述的上下文切换，其中所述第二数据上下文逻辑进一步包括第四数据锁存器。
4、如权利要求3所述的上下文切换，其进一步包括时钟逻辑，所述时钟逻辑响应于所述上下文选择输入而提供正常时钟及阴影时钟以在执行上下文从正常数据上下文模式到阴影数据上下文模式的转变期间将数据上下文从所述第四数据锁存器选择性地前移到所述第一数据锁存器且从所述第三数据锁存器前移到所述第二数据锁存器。
5、如权利要求4所述的上下文切换，其中所述上下文选择输入及所述模式选择输入将在所述正常数据上下文模式与所述阴影数据上下文模式之间进行选择。
6、如权利要求1所述的上下文切换装置，其中所述上下文选择输入包括正常上下文选择或阴影上下文选择。
7、如权利要求1所述的上下文切换装置，其中所述模式选择输入包括功能模式选择或测试模式选择。
8、如权利要求1所述的上下文切换，其中所述第一数据上下文逻辑包含扫描测试输出。
9、如权利要求1所述的上下文切换，其中所述第二数据上下文逻辑包括多个阴影数据上下文逻辑装置，且其中上下文切换适于在多进程环境中操作以在多个上下文之间进行选择。
10、一种改变执行上下文的方法，其包括：
接收上下文选择输入；
在第一相位中：
将数据从正常执行上下文的第一锁存器元件移位到所述正常执行上下文的第二锁存器元件；
将阴影数据从阴影执行上下文的第三锁存器元件移位到所述阴影执行上下文的第四锁存器元件；及
在第二相位中：
将所述阴影执行上下文的所述第四锁存器元件的所述阴影数据移位到所述正常执行上下文的所述第一锁存器元件中；及
将所述正常执行上下文的所述第二锁存器元件的所述数据移位到所述阴影执行上下文的所述第三锁存器元件中。
11、如权利要求10所述的方法，其进一步包括：
将所述阴影数据从所述第一锁存器元件输出到电路装置的输入。
12、如权利要求10所述的方法，其进一步包括：
控制所述正常执行上下文的第一输入多路复用器以基于所述上下文选择输入在来自所述阴影执行上下文的阴影输入与数据输入之间进行选择；及
控制所述阴影执行上下文的第二输入多路复用器以基于模式选择输入在扫描测试输入与来自所述正常执行上下文的反馈输入之间进行选择。
13、如权利要求10所述的方法，其进一步包括：
控制第一时钟及第二时钟以在所述第一相位期间将数据选择性地锁存到所述第二锁存器元件及所述第四锁存器元件中且在所述第二相位期间将数据选择性地锁存到所述第一锁存器元件及所述第三锁存器元件中。
14、如权利要求10所述的方法，其进一步包括：
当所述模式选择输入包括测试模式选择时，从所述第二锁存器元件输出扫描测试输出。
15、一种集成电路装置，其包括：
阵列输出多路复用器；及
上下文切换逻辑，其耦合到所述电路元件的输入，所述上下文切换逻辑包含正向锁存器电路及阴影锁存器电路，所述正向锁存器电路包含第一多路复用器，所述第一多路复用器响应于上下文选择输入而将数据输入及阴影锁存器数据输入中的一者选择性地耦合到正向锁存器电路输出，所述阴影锁存器电路包含第二多路复用器，所述第二多路复用器响应于模式选择输入以响应于所述正向锁存器电路输出而选择扫描测试输入及反馈输入中的一者。
16、如权利要求15所述的电路装置，所述阴影锁存器数据输入包括反馈数据，所述反馈数据在所述模式选择输入包括正常功能模式选择时相对于所述正向锁存器电路输出而延迟。
17、如权利要求15所述的电路装置，其中所述阴影锁存器数据输入包括扫描测试数据，所述扫描测试数据在所述模式选择输入包括测试模式选择时相对于所述扫描测试输入而延迟。
18、如权利要求15所述的电路装置，其中所述上下文切换逻辑响应于包括阴影上下文选择的所述上下文选择输入将自动生成的测试型式提供给所述电路元件的所述输入。
19、如权利要求15所述的电路装置，其中所述正向锁存器电路包含扫描测试输出，当所述模式选择输入包括测试模式选择且当所述上下文选择输入包括阴影上下文选择时所述正向锁存器电路将所述扫描测试输入耦合到所述扫描测试输出。
20、如权利要求15所述的电路装置，其中所述上下文切换逻辑包含多个阴影锁存器电路，且其中所述上下文切换逻辑适于将所述正向锁存器电路或所述多个阴影锁存器电路中的一者选择性地耦合到所述正向锁存器电路输出。
21、一种逻辑装置，其包括：
正向锁存器电路，其包含多路复用器及至少一个具有输出的锁存器元件；及
阴影锁存器电路，其耦合到所述正向锁存器电路，所述阴影锁存器电路从所述正向锁存器电路接收输出数据并锁存所述输出数据作为阴影上下文；
其中所述多路复用器适于响应于上下文选择输入而将数据上下文或所述阴影上下文选择性地耦合到所述至少一个锁存器元件的输入。
22、如权利要求21所述的逻辑装置，其中所述多路复用器包含上下文选择模式输入以接收所述上下文选择输入并经由所述至少一个锁存器元件将所述数据上下文及所述阴影上下文中的一者选择性地提供给电路装置的输入。
23、如权利要求21所述的逻辑装置，其中所述至少一个锁存器元件响应于时钟。
24、如权利要求21所述的逻辑装置，其中所述多路复用器响应于上下文选择输入而选择性地交换所述正向锁存器电路的数据上下文与所述阴影锁存器电路的所述阴影上下文。
25、如权利要求21所述的逻辑装置，其中所述多路复用器包括耦合到所述数据输入的第一输入、耦合到所述阴影锁存器电路的所述输出的第二输入、耦合到所述至少一个锁存器元件的输出及响应于所述上下文选择输入的上下文选择模式输入。
26、一种逻辑装置，其包括：
耦合装置，其用于响应于上下文选择输入而将数据输入及反馈输入中的一者选择性地耦合到包含数据锁存器的上下文切换装置的输出，所述输出耦合到阵列输出多路复用器的输入；及
耦合装置，其用于响应于测试模式选择输入而将扫描测试数据选择性地耦合到所述反馈输入。
27、如权利要求26所述的逻辑装置，其中所述上下文选择输入包括正常数据上下文选择或阴影数据上下文选择。
28、一种通信装置，其包括：
天线，其响应于无线信号；
集成电路，其耦合到所述天线，所述集成电路包括：
阵列输出多路复用器；及
上下文切换逻辑，其耦合到所述电路元件的输入，所述上下文切换逻辑包含正向锁存器电路及阴影锁存器电路，所述正向锁存器电路包含第一多路复用器，所述第一多路复用器响应于上下文选择输入而将数据输入及阴影锁存器数据输入中的一者选择性地耦合到正向锁存器电路输出，所述阴影锁存器电路包含第二多路复用器，所述第二多路复用器响应于模式选择输入以响应于所述正向锁存器电路输出而选择测试输入及反馈输入中的一者。
29、如权利要求28所述的通信装置，其中所述上下文切换逻辑包含测试输出，所述上下文切换逻辑响应于阴影上下文选择输入及测试模式选择输入而将所述测试输入耦合到所述测试输出。
CN2007800291999A 2006-08-07 2007-08-02 具有上下文切换装置的寄存器及上下文切换方法 Expired - Fee Related CN101501633B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/500,767 2006-08-07
US11/500,767 US7979684B2 (en) 2006-08-07 2006-08-07 Method and context switch device for implementing design-for-testability functionality of latch-based register files
PCT/US2007/075048 WO2008021739A2 (en) 2006-08-07 2007-08-02 Register with a context switch device and method of context switching

Publications (2)

Publication Number Publication Date
CN101501633A true CN101501633A (zh) 2009-08-05
CN101501633B CN101501633B (zh) 2013-02-20

Family

ID=39030646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800291999A Expired - Fee Related CN101501633B (zh) 2006-08-07 2007-08-02 具有上下文切换装置的寄存器及上下文切换方法

Country Status (6)

Country Link
US (1) US7979684B2 (zh)
EP (1) EP2054799B1 (zh)
JP (2) JP5461183B2 (zh)
KR (1) KR101130424B1 (zh)
CN (1) CN101501633B (zh)
WO (1) WO2008021739A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106291313A (zh) * 2015-06-10 2017-01-04 飞思卡尔半导体公司 用于测试集成电路的方法和设备
CN107548488A (zh) * 2015-04-30 2018-01-05 密克罗奇普技术公司 具有dsp引擎及增强上下文切换能力的中央处理单元

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010058248A1 (en) * 2008-11-24 2010-05-27 Freescale Semiconductor, Inc. Logic built-in self-test system and method for applying a logic built-in self-test to a device under test
US8423845B2 (en) * 2008-12-01 2013-04-16 Mentor Graphics Corporation On-chip logic to log failures during production testing and enable debugging for failure diagnosis
US20140019990A1 (en) * 2011-03-30 2014-01-16 Freescale Semiconductor, Inc. Integrated circuit device and method for enabling cross-context access
WO2015112906A1 (en) * 2014-01-23 2015-07-30 Riggs Rory Stratified composite portfolios of investment securities
US11487316B2 (en) * 2018-10-24 2022-11-01 Magic Leap, Inc. Asynchronous ASIC
US11216277B2 (en) * 2019-09-26 2022-01-04 Arm Limited Apparatus and method of capturing a register state

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280616A (en) * 1989-02-27 1994-01-18 International Business Machines Corporation Logic circuit for task processing
EP0892344B1 (en) * 1989-05-04 2002-08-21 Texas Instruments Incorporated Data processing device with context switching capability
US5298431A (en) * 1991-09-30 1994-03-29 Olin Corporation Process for producing low viscosity isocyanate trimers
US6081849A (en) * 1996-10-01 2000-06-27 Lsi Logic Corporation Method and structure for switching multiple contexts in storage subsystem target device
JP2996213B2 (ja) * 1997-08-28 1999-12-27 日本電気株式会社 テスト容易化設計方法および装置、情報記憶媒体、集積回路装置
US6298431B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Banked shadowed register file
US6691268B1 (en) * 2000-06-30 2004-02-10 Oak Technology, Inc. Method and apparatus for swapping state data with scan cells
CN1230740C (zh) * 2000-10-18 2005-12-07 皇家菲利浦电子有限公司 数字信号处理装置
US20070136564A1 (en) * 2005-12-14 2007-06-14 Intel Corporation Method and apparatus to save and restore context using scan cells

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107548488A (zh) * 2015-04-30 2018-01-05 密克罗奇普技术公司 具有dsp引擎及增强上下文切换能力的中央处理单元
CN107548488B (zh) * 2015-04-30 2021-09-03 密克罗奇普技术公司 具有dsp引擎及增强上下文切换能力的中央处理单元
CN106291313A (zh) * 2015-06-10 2017-01-04 飞思卡尔半导体公司 用于测试集成电路的方法和设备

Also Published As

Publication number Publication date
JP5559126B2 (ja) 2014-07-23
US20080034192A1 (en) 2008-02-07
WO2008021739A3 (en) 2008-08-14
JP2012069137A (ja) 2012-04-05
WO2008021739A2 (en) 2008-02-21
KR20090042295A (ko) 2009-04-29
CN101501633B (zh) 2013-02-20
KR101130424B1 (ko) 2012-04-12
EP2054799A2 (en) 2009-05-06
JP5461183B2 (ja) 2014-04-02
US7979684B2 (en) 2011-07-12
JP2010500658A (ja) 2010-01-07
EP2054799B1 (en) 2019-02-20

Similar Documents

Publication Publication Date Title
CN101501633B (zh) 具有上下文切换装置的寄存器及上下文切换方法
US7551107B2 (en) Multiplexer for controlling data output sequence and parallel-to-serial converter using the same
JP4076946B2 (ja) 先入れ先出しメモリ・システム及びその方法
US7365566B2 (en) Programmable logic circuit
AU3823499A (en) Sequence generator
JP2003316566A (ja) パイプラインプロセッサ
JPH0715800B2 (ja) 記憶回路
JP3837135B2 (ja) プログラマブル論理回路
JP3963158B2 (ja) 半導体回路装置及びそのテスト方法
JP2006252144A (ja) リコンフィギュラブル回路およびそのコンフィギュレーション方法
KR20160058501A (ko) 반도체 장치 및 동작 방법
JP3818863B2 (ja) 不揮発性半導体記憶装置
JP3837136B2 (ja) プログラマブル論理回路
JP2002139557A (ja) 半導体装置
JP3057728B2 (ja) 半導体記憶装置
JPH0546386A (ja) データプロセツサ
US6459298B1 (en) Structure of controlled pipeline logic
JPH0815392A (ja) テストモード設定回路
JP2007102973A (ja) 半導体集積回路
JPH08329671A (ja) 半導体遅延装置
JPH03179925A (ja) パスメモリ回路
JPH07146338A (ja) 半導体集積回路の入出力端子セルおよび半導体集積回路装置
Zheng et al. Ethernet controller SoC design and its low-power DFT considerations
JP2003223237A (ja) クロック切替回路
JP2004053438A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130220

Termination date: 20210802

CF01 Termination of patent right due to non-payment of annual fee