JP3837136B2 - プログラマブル論理回路 - Google Patents
プログラマブル論理回路 Download PDFInfo
- Publication number
- JP3837136B2 JP3837136B2 JP2004035043A JP2004035043A JP3837136B2 JP 3837136 B2 JP3837136 B2 JP 3837136B2 JP 2004035043 A JP2004035043 A JP 2004035043A JP 2004035043 A JP2004035043 A JP 2004035043A JP 3837136 B2 JP3837136 B2 JP 3837136B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- setting information
- unit
- logic circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
図1は、本発明の一実施の形態に係るプログラマブル論理回路の構成を示すブロック図である。
101 プロセッサエレメント
101a 接続線
102 メモリ装置
103 入出力制御部
104 制御バス
105 入力バス
106 出力バス
111 インデクスバス
200 ロジックエレメント
201 メモリ制御部
300 ロジックセル
301 クロスコネクトスイッチ
302 フリップフロップ
Claims (8)
- 並列に接続されている複数の単位論理回路と、外部から受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記入力信号制御手段は、前記入力信号に基づいて制御信号を前記複数の単位論理回路に与える手段と、インデクス指示信号を受けた時にインデクス情報を前記複数の単位論理回路に与える手段と、を有し、前記複数の単位論理回路の各々は、第1の設定情報のいずれかに基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報のいずれかに基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、前記制御信号及び前記インデクス情報のいずれかを受けた時に当該制御信号及び当該インデクス情報のいずれかに基づいて前記記憶手段における前記第1及び第2の設定情報の格納位置アドレスの先頭位置を示す先頭位置アドレスを記憶するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前記メモリ制御手段に記憶されている前記先頭位置アドレスに基づいて前記記憶手段から順次に読み出す前記第1及び第2の設定情報のいずれかに基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うプログラマブル論理回路。
- 前記論理演算手段は、前記第1の設定情報に基づいて機能の変更が可能であって前記入力信号に所定の論理演算処理を行って前記データを生成するロジックセルを具備する請求項1に記載のプログラマブル論理回路。
- 前記データ処理手段は、前記第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行って前記データを生成するクロスコネクトスイッチを具備する請求項1又は請求項2に記載のプログラマブル論理回路。
- 前記データ処理手段は、前記クロスコネクトスイッチからの前記データを保持し前記出力信号として前記出力信号制御手段に与えるフリップフロップを具備する請求項3に記載のプログラマブル論理回路。
- 並列に接続されている複数の単位論理回路と、前記複数の単位論理回路における一の前記単位論理回路と当該一の前記単位論理回路に対して物理的配置上で隣接する他の前記単位論理回路とを接続する接続手段と、外部から受け取る入力信号を前記複数の単位論理回路に供給する入力信号制御手段と、前記複数の単位論理回路の出力信号を外部に供給する出力信号制御手段と、を具備し、前記入力信号制御手段は、前記入力信号に基づいて制御信号を前記複数の単位論理回路に与える手段と、インデクス指示信号を受けた時にインデクス情報を前記複数の単位論理回路に与える手段と、を有し、前記複数の単位論理回路の各々は、第1の設定情報のいずれかに基づいて機能の変更が可能であって前記入力信号又は隣接の前記他の単位論理回路からのデータに所定の論理演算処理を行ってデータを生成する論理演算手段と、第2の設定情報のいずれかに基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成して前記出力信号として前記出力信号制御手段に与えるデータ処理手段と、前記第1及び第2の設定情報を記憶する記憶手段と、前記制御信号及び前記インデクス情報のいずれかを受けた時に当該制御信号及び当該インデクス情報のいずれかに基づいて前記記憶手段における前記第1及び第2の設定情報の格納位置アドレスの先頭位置を示す先頭位置アドレスを記憶するメモリ制御手段と、を具備し、前記複数の単位論理回路の各々は、前記メモリ制御手段に記憶されている前記先頭位置アドレスに基づいて前記記憶手段から順次に読み出す前記第1及び第2の設定情報のいずれかに基づいて前記論理演算手段と前記データ処理手段の一部又は全ての機能を順次に変更して所定の順序回路の動作を行うプログラマブル論理回路。
- 前記論理演算手段は、前記第1の設定情報に基づいて機能の変更が可能であって前記入力信号又は隣接の前記他の単位論理回路からの前記データに所定の論理演算処理を行って前記データを生成するロジックセルを具備する請求項5に記載のプログラマブル論理回路。
- 前記データ処理手段は、前記第2の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行って前記データを生成するクロスコネクトスイッチを具備する請求項5又は請求項6に記載のプログラマブル論理回路。
- 前記データ処理手段は、前記クロスコネクトスイッチからの前記データを保持し前記出力信号として前記出力信号制御手段に与えるフリップフロップを具備する請求項7に記載のプログラマブル論理回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004035043A JP3837136B2 (ja) | 2004-02-12 | 2004-02-12 | プログラマブル論理回路 |
US10/589,078 US7365566B2 (en) | 2004-02-12 | 2005-02-08 | Programmable logic circuit |
PCT/JP2005/001837 WO2005078933A1 (ja) | 2004-02-12 | 2005-02-08 | プログラマブル論理回路 |
KR1020067016161A KR100840030B1 (ko) | 2004-02-12 | 2005-02-08 | 프로그래머블 논리 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004035043A JP3837136B2 (ja) | 2004-02-12 | 2004-02-12 | プログラマブル論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005229276A JP2005229276A (ja) | 2005-08-25 |
JP3837136B2 true JP3837136B2 (ja) | 2006-10-25 |
Family
ID=35003658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004035043A Expired - Fee Related JP3837136B2 (ja) | 2004-02-12 | 2004-02-12 | プログラマブル論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3837136B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5045036B2 (ja) * | 2006-09-05 | 2012-10-10 | 富士ゼロックス株式会社 | データ処理装置 |
JP5438358B2 (ja) * | 2009-04-13 | 2014-03-12 | キヤノン株式会社 | データ処理装置及びその制御方法 |
-
2004
- 2004-02-12 JP JP2004035043A patent/JP3837136B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005229276A (ja) | 2005-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4971998B2 (ja) | 半導体集積回路、プログラム変換装置及びマッピング装置 | |
JP4484756B2 (ja) | リコンフィギュラブル回路および処理装置 | |
JP2012208948A (ja) | シリアルで相互接続されたデバイス用にデバイス識別子を確立するための装置および方法 | |
JP2004523056A5 (ja) | ||
KR19980050045A (ko) | 역이산 코사인 변환기의 데이타 포멧 변환 회로 | |
KR100840030B1 (ko) | 프로그래머블 논리 회로 | |
CN112486453A (zh) | 一种异步先入先出寄存器以及芯片 | |
JP3837136B2 (ja) | プログラマブル論理回路 | |
JP2005057452A (ja) | プログラマブル論理回路 | |
JP3837135B2 (ja) | プログラマブル論理回路 | |
TWI502603B (zh) | 積體電路 | |
US7742469B2 (en) | Data input circuit and semiconductor device utilizing data input circuit | |
US8451022B2 (en) | Integrated circuit and input data controlling method for reconfigurable circuit | |
CN101351770B (zh) | 从装置和主装置、包含这些装置的系统和从装置操作方法 | |
JP2004200311A (ja) | 論理検証装置 | |
JP2005057451A (ja) | プログラマブル論理回路 | |
JP6493044B2 (ja) | マルチプロセッサシステム | |
US4538260A (en) | Electronic time switch | |
JP2008219728A (ja) | 再構成可能な演算処理回路 | |
JP4826403B2 (ja) | 同期化回路 | |
JPH08329671A (ja) | 半導体遅延装置 | |
JP4252406B2 (ja) | データ変換装置 | |
KR20090049349A (ko) | 데이터 처리장치 및 그 제어방법 | |
JP2003337694A (ja) | シフト回路 | |
JP2007067292A (ja) | 半導体装置、入力パッドセル群および出力パッドセル群 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060728 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |