KR19980050045A - 역이산 코사인 변환기의 데이타 포멧 변환 회로 - Google Patents

역이산 코사인 변환기의 데이타 포멧 변환 회로 Download PDF

Info

Publication number
KR19980050045A
KR19980050045A KR1019960068798A KR19960068798A KR19980050045A KR 19980050045 A KR19980050045 A KR 19980050045A KR 1019960068798 A KR1019960068798 A KR 1019960068798A KR 19960068798 A KR19960068798 A KR 19960068798A KR 19980050045 A KR19980050045 A KR 19980050045A
Authority
KR
South Korea
Prior art keywords
data
memory
input
clock
memory block
Prior art date
Application number
KR1019960068798A
Other languages
English (en)
Other versions
KR100239349B1 (ko
Inventor
허원준
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960068798A priority Critical patent/KR100239349B1/ko
Priority to JP35088097A priority patent/JP3108672B2/ja
Priority to US08/994,543 priority patent/US6353633B1/en
Publication of KR19980050045A publication Critical patent/KR19980050045A/ko
Application granted granted Critical
Publication of KR100239349B1 publication Critical patent/KR100239349B1/ko
Priority to US09/940,533 priority patent/US6404816B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4084—Scaling of whole images or parts thereof, e.g. expanding or contracting in the transform domain, e.g. fast Fourier transform [FFT] domain scaling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/60—Rotation of whole images or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H04N19/126—Details of normalisation or weighting functions, e.g. normalisation matrices or variable uniform quantisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Image Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 역이산 코사인 변환기이 데이타 포멧 변환 회로에 관한 것으로 특히, 1개의 메모리 블럭을 사용하여 데이타 저장/출력 방향을 그 메모리 블럭의 저장 용량에 해당하는 주기마다 반복하여 데이타 저장/출력 방향을 변환함으로써 고속 동작함은 물론 칩 설계 면적을 감소시키도록 창안한 것이다. 이러한 본 발명은 입력 데이타를 일시 저장하여 출력하는 메모리(203)와, 이 메모리(203)의 2개 출력 단자중 하나를 선택하여 트랜스버스된 데이타를 전송하는 데이타 전송부(204)와, 인에이블 신호(EN)가 온되면 클럭(CP)을 입력으로 상기 메모리(203)의 저장 용량이 풀(full)이 되는 주기마다 그 메모리(203)의 입출력 방향을 변환시키는 라이트 제어부(201)와, 인에이블 신호(EN)가 온 되면 클럭(CP)을 입력으로 상기 데이타 전송부(204)의 절환 동작을 제어하는 리드 제어부(202)로 구성한다.

Description

역이산 코사인 변환기의 데이타 포멧 변환 회로
본 발명은 디지탈 신호처리에 관한 것으로 특히, 역이산 코사인 변환을 고속으로 처리하기 적당하도록 한 역이산 코사인 변환기의 데이타 포멧 변환 회로에 관한 것이다. 종래의 기술은 도 1의 블럭도에 도시된 바와 같이, 인에이블 신호(EN)가 온되면 클럭(CP)을 입력으로 리드/라이트 제어 신호(R/W) 및 동작 모드 선택 신호(CS)를 출력하는 리드/라이트 제어부(101)와, 이 리드/라이트 제어부(101)의 선택 신호(CS)에 동작 모드가 설정되어 리드/라이트 클럭 신호(R/W)에 따라 각각의 데이타(DATA1)(DATA2)를 교대로 저장 출력하는 메모리(102)(103)와, 상기 메모리(102)(103)에서 교대로 출력하는 데이타를 트랜스포스(transpose)하여 포멧을 변환하는 플립플롭(104)(105)으로 구성된다. 상기 메모리(102)(103)는 16비트 * 64 워드의 크기를 갖는는 스태틱 램(SRAM), Muxed 플립플롭 또는 레지스터 파일로 구성되며, 만일 메모리(102)가 리드 동작을 수행중이라면 메모리(103)는 라이트 동작을 수행하게 된다. 상기 플립플롭(104)(105)은 Muxed 플립플롭으로 메모리(102 또는 103)의 2개의 출력 신호를 각기 입력으로 하여 데이타 트랜스포스를 수행하게 된다.
이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.
IDCT 블럭에서 데이타 트랜스포스 동작을 위하여 인에이블 신호(EN)가 온되면 리드/라이트 제어부(10)는 선택 신호(CS)를 출력하여 메모리(102)(103)의 동작 모드를 선택한 후 크럭(CP)을 입력으로 리드/라이트 클럭 신호(R/W)를 메모리(102)(103)에 출력하게 된다. 먼저, 메모리(102)ㄱ 라이트 동작을 하고 메모리(102)는 리드 동작을 한다고 가정하면 상기 메모리(102)는 리드/라이트 제어부(101)의 클럭 신호(R/W)에 다라 데이타(DATA1)를 순차적으로 저장하고 상기 메모리(103)는 상기 리드/라이트 제어부(101)의 클럭 신호(R/W)에 따라 저장 데이타를 순차적으로 출력하게 된다. 이에 따라, 플립플롭(104)(105)은 메모리(103)의 2개으 출력 단자에서의 데이타를 각기 입력으로 하여 트랜스포스(transpose)함에 의해 데이타 포멧을 변환하게 된다. 이 후, 메모리(103)의 저장 데이타의 출력이 종료됨과 동시에 메모리(102)에 16비트 * 64워드의 데이타 모두 저장되어지면 리드/라이트 제어부(101)는 동작 모드 선택 신호(CS)를 출력하여 상기 메모리(102)는 리드 동작 모드로 설정하고 상기 메모리(103)는 라이트 동작 모드로 설정하게 된다. 이때, 메모리(102)는 리드/라이트 제어부(101)의 클럭 신호(R/W)에 따라 저장 데이타를 출력하고 메모리(102)는 리드/라이트 제어부(101)의 클럭 신호(R/W)에 따라 저장 데이타를 출력하고 메모리(103)는 상기 클럭 신호(R/W)에 따라 데이타(DATA2)를 순차적으로 저장하게 된다. 이에 따라, 플립플롭(104)(105)은 메모리(102)의 2개의 출력 단자에서의 데이타를 입력으로 하여 트랜스포스함에 의해 데이타 포멧을 변환하게 된다. 이러한 동작은 16비트 * 64워드의 데이타가 트랜스포스될 때마다 반복적으로 수행되어 진다.
그러나, 이러한 종래의 기술은 데이타의 트랜스포스를 위하여 2개의 메모리 블럭을 사용하므로 칩 설계 면적이 커지는 단점이 있다.
본 발명의 종래 기술의 단점을 개선하기 위하여 1개의 메모리 블럭을 사용하여 데이타 저장/출력 방향을 그 메모리 블럭의 저장 용량에 해당하는 주기마다 반복하여 데이타 저장/출력 방향을 변환함으로써 고속 동작함은 물론 칩 설계 면적을 감소시키도록 창안한 역이산 코사인 변환기의 데이타 포멧 변환 회로를 제공함을 목적으로 한다.
도 1은 종래 기술의 블럭도.
도 2는 본 발명에 따른 데이타 포멧 변환 회로의 블록도.
도 3 내지 도 5는 본 발명에서의 데이타 트랜스포스(transpose)를 보인 예시도.
* 도면의 주요 부분에 대한 부호의 설명 *
201:라이트 제어부, 202:리드 제어부, 203:메모리, 204:데이타 전송부
본 발명은 상기의 목적을 달성하기 위하여 입력 데이타의 입출력 방향을 저장 용량이 풀(full)이 되는 주기마다 변환하여 트랜스버스된 데이타를 출력하는 메모리 블럭과 , 이 메모리 블럭의 2개 출력 단자중 하나를 선택하여 트랜스버스된 데이타를 전송하는 데이타 전송 수단과, 상기 메모리 블럭의 입출력 방향을 제어하는 라이트 제어수단과, 상기 데이타 전송 수단의 절환 동작을 제어하는 리드 제어 수단으로 구성한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
본 발명의 실시예는 도 2의 도시한 바와 같이, 입력 데이타를 일시 저장하여 출력하는 메모리(203)와, 이 메모리(203)의 2개 출력 단자중 하나를 선택하여 트랜스버스된 데이타를 전송하는 데이타 전송부(204)와, 인에이블 신호(EN)가 온되면 클럭(CP)을 입력으로 상기 메모리(203)의 저장 용량이 풀(full)이 되는 주기마다 그 메모리(203)의 입출력 방향을 변환시키는 라이트 제어부(201)와, 인에이블 신호(EN)가 온 되면 클럭(CP)을 입력으로 상기 데이타 전송부(04)의 절환동작을 제어하는 리드제어부(202)로 구성한다.
상기 메모리(203)는 16비트 * 64워드의 Muxed 플립플롭으로, 16비트인 8개의 데이타에 대한 입출력 방향이 종횡으로 가변되어 진다. 상기 라이트 제어부(201)는 메모리(201)의 입출력 방향을 설정하기 위하여 8비트 카운터를 내장하여 구성한다. 상기 리드 제어부(202)는 데이타 전송부(204)의 절환 동작을 제어하기 위하여 8비트 카운터를 내장하여 구성한다. 상기 데이타 전송부(204)는 리드 제어부(202)의 출력 신호에 제어도어 2개의 입력단자(I0,I1)중 하나를 선택하는 8개의 멀티플렉서로 구성한다. 이와같이 구성한 본 발명의 실시에에 대한 동작 및 작용효과를 설명하면 다음과 같다.
리셋 신호(RST)가 액티브되어 시스템이 초기화된 후 디스에이블되면 라이트 제어부(201)는 인에이블 신호(EN) 및 클럭(CP)을 입력으로 입출력 방향 선택 신호(M/S)를 출력하여 메로리(203)의 데이타 입출력 방향을 선택하게 된다. 먼저, 라이트 제어부(201)는 입출력 방향 선택 신호(M/S)를 출력하여 메모리(203)의 데이타 입출력 방향을 상측에서 하측으로 진행시킨다고 가정한다. 이때, 메모리(203)는 16비트인 8개의 데이타(DATA)를 클럭(CP)에 따라 저장하여 시프트시키는 동작을 수행하며, 라이트 제어부(201)는 상기 클럭(CP)을 내장된 8비트 카운터로 계수하게 된다. 이에 따라, 메모리(203)에 도 3(a)와 같이 8개의 데이타를 동시에 저장하고 상기 클럭(CP)이 입력될 때마다 저장/시프트 동작을 수행하여 8개의 클럭(CP)이 입력되면 도 3(b)와 같이 풀(full) 상태가 된다. 이때, 라이트 제어부(201)는 8개의 클럭(CP)을 계수되었음을 판단하여 입출력 방향 선택 신호(M/S)를 출력함에 의해 메모리(203)의 데이타 입출력 방향을 좌측에서 우측으로 변환시키게 된다. 그리고, 리드 제어부(201)는 8개의 클럭(CP)을 계수함에 의해 절환 신호(I/S)를 데이타 전송부(204)에 출력하여 8개의 멀티플레서가 입력 단자(Io)로 절환되도록 한다. 이에 따라, 메모리(203)에서 매 클럭(CP)마다 도 4(a)와 같이 16비트인 8개의 데이타가 출력하면 데이타 전송부(204)를 통해 전송되어지며 동시에 그 메모리(203)에는 매 클럭(CP)마다 도 4(b)와 같이 16비트인 8개의 데이타가 저장/시프트된다. 따라서, 8개의 클럭(CP)가 입력되면 메모리(203)는 이전에 저장되었던 16비트 * 64워드의 데이타가 모두 출력함과 동시에 16비트 * 64워드의 새로운 데이타가 저장되어진다. 이때, 라이트 제어부(201)는 메모리(203)의 데이타 입출력 방향을 상측에서 하측으로 변환시키게 되고, 리드 제어부(202)는 데이타 전송부(204)에 절환 신호(I/S)를 출력하여 8개의 멀티플렉서를 입력 단자( )로 로 절환시키게 된다. 이에 따라, 메모리(203)에서 매 클럭(CP)마다 도 5(a)와 같이 16비트인 8개의 데이타가 출력하면 데이타 전송부(204)를 통해 전송되어지며 동시에 그 메모리(203)에는 매 클럭(CP)마다 도 5(b)와 같이 16비트인 데이타가 저장/시프트된다.
따라서, 다시 8개의 클럭(CP)가 입력되어 메모리(203)가 이전에 저장되었던 16비트 * 64워드의 데이타가 모두 출력됨과 동시에 16비트 * 64워드의 새로운 데이타를 저장하면 라이트 제어부(201)는 입출력 방향 선택 신호(M/S)를 출력하여 상기 메모리(203)의 데이타 입출력 방향을 상측에서 하측으로 변환시키게 되고, 리드 제어부(202)는 데이타 전송부(204)에 절환 신호(I/S)를 출력하여 8개의 멀티플렉서를 입력 단자(I0)로 절환시키게 되어 이전의 데이타 입출력 방향과는 다른 방향으로 절환시키게 된다.
즉, 본 발명은 8개의 클럭(CP)이 입력될 때마다 메모리(203)의 입출력 방향을 상하 또는 좌우로 교대로 변환하여 데이타의 트랜스포스를 수행하게 된다. 상기의 동작을 도 3 내지 도 5에서 설명하면 다음과 같다. 여기서, 초기에 메모리(203)에는 상측에서 하측으로 입력 데이타(DATA)가 저장된다고 가정한다. 먼저, 클럭(CP)에 의해 메모리(203)에는 도 3(a)와 같이 8개의 데이타가 저장되며, 다음 클럭(CP)에 의해 다음 8개의 데이타가 입력되면 이전 데이타는 다음 열로 시프트된다. 이에 따라, 클럭(CP)이 8싸이클 진행되었다면 메모리(203)는 도 3(b)와 같이 64개의 데이타가 모두 저장되어진다.
이 후, 메모리(203)에 저장된 데이타는 도 4(a)와 같이 8개씩 출력되며 동시에 다음 데이타가 도 4(b)와 같이 8개씩 저장되어 진다. 따라서, 클럭(CP)가 입력될 때마다 메모리(203)에서 시프트 동작이 수행되어 8개의 데이타가 출력됨과 동시에 8개의 데이타가 저장되어지며, 순차적으로 입력된 클럭(CP)이 8개가 되면 메모리(203)에는 도 5(a)와 같이 64개의 데이타가 저장되어진다. 이 후, 클럭(CP)가 입력될 때 메모리(203)는 도 5(a)와 같이 저장 데이타가 8개씩 출력되며 동시에 다음 8개의 데이타가 도 5(b)와 같이 입력되어 저장된다.
즉, 본 발명은 상기와 같이 메모리(203)의 데이타 입출력 방향을 8개의 클럭(CP)마다 제어하여 IDCT 블럭에서 데이타 트랜스포스 동작을 수행하게 된다.
상기에서 상세히 설명한 바와 같이 본 발명은 1개의 메모리 블럭의 데이타 입출력 방향을 소정 주기마다 변환시킴에 의해 데이타 트랜스포스(taanspose)를 수행할 수 있으므로 칩 구현시 집적 면적을 줄이고 처리 속도를 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 입력 데이타(DATA)를 일시 저장하여 출력하는 메모리 블럭과, 이 메모리 블럭의 2개 출력 단자중 하나를 선택하여 트랜스버스된 데이타를 전송하는 데이타 전송 수단과, 인에이블 신호(EN)가 온되면 클럭(CP)을 입력으로 상기 메모리 블럭의 저장 용량이 풀(full)이 될 때마다 그 메모리 블럭의 입출력 방향을 변환시키는 라이트 제어 수단과, 인에이블 신호(EN)가 온 되면 클럭(CP)을 입력으로 상기 데이타 전송 수단의 절환 동작을 제어하는 리드 제어 수단으로 구성한 것을 특징으로 하는 역이산 코사인 변환기의 데이타 포멧 변환 회로.
  2. 제 1항에 있어서, 메모리 블럭은 16비트 * 62워드의 Muxed 플립플롭으로 구성한 것을 특징으로 하는 역이산 코사인 변환기의 데이타 포멧 변환 회로.
  3. 제 1항에 있어서, 라이트 제어 수단은 메모리 블럭의 입출력 방향을 제어하기 위한 입출력 방향 선택 신호(M/S)를 생성하기 위하여 8비트 카운터를 포함하여 구성한 것을 특징으로 하는 역이산 코사인 변환기의 데이타 포멧 변환 회로.
  4. 제 1항에 있어서, 리드 제어 수단은 데이타 전송 수단의 절환 동작을 제어하기 위한 절환 신호(I/S)를 출력하기 위하여 8비트 카운터를 포함하여 구성한 것을 특징으로 하는 역이산 코사인 변환기의 데이타 포멧 변환 회로.
  5. 제 1항에 있어서, 데이타 전송 수단은 리드 제어 수단의 절환 신호(I/S)에 따라 2개의 입력단자(I0, I1)중 하나로 절환되는 8개의 멀티플렉서로 구성한 것을 특징으로 하는 역이산 코사인 변환기의 데이타 포멧 변환 회로.
KR1019960068798A 1996-12-20 1996-12-20 역이산 코사인 변환기의 데이타 포멧 변환 회로 KR100239349B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960068798A KR100239349B1 (ko) 1996-12-20 1996-12-20 역이산 코사인 변환기의 데이타 포멧 변환 회로
JP35088097A JP3108672B2 (ja) 1996-12-20 1997-12-19 マトリックス状の映像信号を転置する方法及び装置
US08/994,543 US6353633B1 (en) 1996-12-20 1997-12-19 Device and methods for transposing matrix of video signal and T.V. receiver employing the same
US09/940,533 US6404816B1 (en) 1996-12-20 2001-08-29 Device and method for transposing matrix of video signal and T.V. receiver employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960068798A KR100239349B1 (ko) 1996-12-20 1996-12-20 역이산 코사인 변환기의 데이타 포멧 변환 회로

Publications (2)

Publication Number Publication Date
KR19980050045A true KR19980050045A (ko) 1998-09-15
KR100239349B1 KR100239349B1 (ko) 2000-01-15

Family

ID=19489662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960068798A KR100239349B1 (ko) 1996-12-20 1996-12-20 역이산 코사인 변환기의 데이타 포멧 변환 회로

Country Status (3)

Country Link
US (2) US6353633B1 (ko)
JP (1) JP3108672B2 (ko)
KR (1) KR100239349B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11122624A (ja) * 1997-10-16 1999-04-30 Matsushita Electric Ind Co Ltd ビデオデコーダ処理量を低減する方法および装置
GB2343319B (en) * 1998-10-27 2003-02-26 Nokia Mobile Phones Ltd Video coding
EP1243141B1 (en) * 1999-12-14 2011-10-19 Scientific-Atlanta, LLC System and method for adaptive decoding of a video signal with coordinated resource allocation
JP2003168287A (ja) * 2001-07-24 2003-06-13 Toshiba Corp メモリモジュール、メモリシステム、および、データ転送方法
US20030084081A1 (en) * 2001-10-27 2003-05-01 Bedros Hanounik Method and apparatus for transposing a two dimensional array
US7068280B1 (en) * 2001-12-14 2006-06-27 Cirrus Logic, Inc. Method and apparatus to provide overlay buffering
US6877020B1 (en) * 2001-12-31 2005-04-05 Apple Computer, Inc. Method and apparatus for matrix transposition
US7034849B1 (en) 2001-12-31 2006-04-25 Apple Computer, Inc. Method and apparatus for image blending
US7681013B1 (en) 2001-12-31 2010-03-16 Apple Inc. Method for variable length decoding using multiple configurable look-up tables
US7274857B2 (en) * 2001-12-31 2007-09-25 Scientific-Atlanta, Inc. Trick modes for compressed video streams
US6931061B2 (en) * 2002-11-13 2005-08-16 Sony Corporation Method of real time MPEG-4 texture decoding for a multiprocessor environment
US8423597B1 (en) * 2003-08-29 2013-04-16 Nvidia Corporation Method and system for adaptive matrix trimming in an inverse discrete cosine transform (IDCT) operation
US7966642B2 (en) * 2003-09-15 2011-06-21 Nair Ajith N Resource-adaptive management of video storage
US8600217B2 (en) * 2004-07-14 2013-12-03 Arturo A. Rodriguez System and method for improving quality of displayed picture during trick modes
US20070047655A1 (en) * 2005-08-26 2007-03-01 Vannerson Eric F Transpose buffering for video processing
US7966509B2 (en) * 2006-05-30 2011-06-21 Nvidia Corporation System and method for performing low power dynamic trimming
US20090033791A1 (en) * 2007-07-31 2009-02-05 Scientific-Atlanta, Inc. Video processing systems and methods
US8300696B2 (en) * 2008-07-25 2012-10-30 Cisco Technology, Inc. Transcoding for systems operating under plural video coding specifications
US8971413B2 (en) * 2010-05-24 2015-03-03 Intel Corporation Techniques for storing and retrieving pixel data
US9798698B2 (en) 2012-08-13 2017-10-24 Nvidia Corporation System and method for multi-color dilu preconditioner
US9998750B2 (en) 2013-03-15 2018-06-12 Cisco Technology, Inc. Systems and methods for guided conversion of video from a first to a second compression format
JP2018132901A (ja) * 2017-02-14 2018-08-23 富士通株式会社 演算処理装置および演算処理装置の制御方法
US9952831B1 (en) 2017-02-16 2018-04-24 Google Llc Transposing in a matrix-vector processor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2084833A (en) * 1980-04-11 1982-04-15 Ampex System for spatially transforming images
JPS6238075A (ja) * 1985-08-13 1987-02-19 Fuji Xerox Co Ltd 行列デ−タの転置処理装置
JPH05798Y2 (ko) * 1986-11-29 1993-01-11
FR2617621B1 (fr) * 1987-07-03 1989-12-01 Thomson Semiconducteurs Memoire de transposition pour circuit de traitement de donnees
US5267185A (en) * 1989-04-14 1993-11-30 Sharp Kabushiki Kaisha Apparatus for calculating matrices
FR2646046B1 (fr) * 1989-04-18 1995-08-25 France Etat Procede et dispositif de compression de donnees d'image par transformation mathematique a cout reduit de mise en oeuvre, notamment pour la transmission a debit reduit de sequences d'images
JP2964172B2 (ja) * 1991-03-08 1999-10-18 富士通株式会社 Ｄｃｔマトリクス演算回路
US5226002A (en) * 1991-06-28 1993-07-06 Industrial Technology Research Institute Matrix multiplier circuit
JPH0573669A (ja) 1991-09-17 1993-03-26 Canon Inc 画像処理装置
US5418487A (en) 1992-09-04 1995-05-23 Benchmarg Microelectronics, Inc. Fuse state sense circuit
JP3340532B2 (ja) 1993-10-20 2002-11-05 株式会社日立製作所 ビデオの検索方法および装置
US5481487A (en) * 1994-01-28 1996-01-02 Industrial Technology Research Institute Transpose memory for DCT/IDCT circuit
US5550765A (en) * 1994-05-13 1996-08-27 Lucent Technologies Inc. Method and apparatus for transforming a multi-dimensional matrix of coefficents representative of a signal
JP2823809B2 (ja) 1995-01-26 1998-11-11 株式会社グラフィックス・コミュニケーション・ラボラトリーズ 画像復号化方法及び画像復号化装置
US5867601A (en) * 1995-10-20 1999-02-02 Matsushita Electric Corporation Of America Inverse discrete cosine transform processor using parallel processing
KR0175733B1 (ko) * 1995-11-01 1999-04-15 이준 비트-시리얼 메트릭스 전치를 위한 초대규모 집적회로
US5815421A (en) * 1995-12-18 1998-09-29 Intel Corporation Method for transposing a two-dimensional array
US5854757A (en) * 1996-05-07 1998-12-29 Lsi Logic Corporation Super-compact hardware architecture for IDCT computation
US6026217A (en) * 1996-06-21 2000-02-15 Digital Equipment Corporation Method and apparatus for eliminating the transpose buffer during a decomposed forward or inverse 2-dimensional discrete cosine transform through operand decomposition storage and retrieval
US6064404A (en) * 1996-11-05 2000-05-16 Silicon Light Machines Bandwidth and frame buffer size reduction in a digital pulse-width-modulated display system
JP3845920B2 (ja) * 1996-11-26 2006-11-15 ソニー株式会社 行列転置装置

Also Published As

Publication number Publication date
US6404816B1 (en) 2002-06-11
JP3108672B2 (ja) 2000-11-13
JPH10191239A (ja) 1998-07-21
US6353633B1 (en) 2002-03-05
KR100239349B1 (ko) 2000-01-15
US20020025002A1 (en) 2002-02-28

Similar Documents

Publication Publication Date Title
KR100239349B1 (ko) 역이산 코사인 변환기의 데이타 포멧 변환 회로
JPH03105789A (ja) 半導体記憶装置
US5319596A (en) Semiconductor memory device employing multi-port RAMs
US3781822A (en) Data rate-changing and reordering circuits
JPS5938769B2 (ja) Ｄ／ａ変換回路
US7742469B2 (en) Data input circuit and semiconductor device utilizing data input circuit
KR100840030B1 (ko) 프로그래머블 논리 회로
JP3837135B2 (ja) プログラマブル論理回路
JP2793728B2 (ja) シリアル／パラレル変換回路
JP3837136B2 (ja) プログラマブル論理回路
CA1191211A (en) Electronic time switch
KR0123068B1 (ko) 랜덤발생기
KR100200489B1 (ko) 데이타 인터페이스 장치
JPH08329671A (ja) 半導体遅延装置
JPH02266789A (ja) 容量拡張時間スイッチ
JP2623519B2 (ja) 時間スイツチ回路
JP4252406B2 (ja) データ変換装置
KR0159220B1 (ko) 직렬 인터페이스 회로
JPH01164141A (ja) 並列データ同期回路
JPH05252039A (ja) ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器
JPH03222539A (ja) スタートビット検出回路
JPH05143289A (ja) 加算回路
JPH0454044A (ja) ディジタル信号の速度変換回路
JPH03263686A (ja) 半導体記憶装置
JPH03189991A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961220

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961220

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990223

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990727

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991020

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991021

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020927

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030930

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040923

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050912

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060911

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070918

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20080926

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100910