JPH02266789A - 容量拡張時間スイッチ - Google Patents
容量拡張時間スイッチInfo
- Publication number
- JPH02266789A JPH02266789A JP1089377A JP8937789A JPH02266789A JP H02266789 A JPH02266789 A JP H02266789A JP 1089377 A JP1089377 A JP 1089377A JP 8937789 A JP8937789 A JP 8937789A JP H02266789 A JPH02266789 A JP H02266789A
- Authority
- JP
- Japan
- Prior art keywords
- time switch
- bit width
- word
- words
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 4
- 239000011295 pitch Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル通信やデータ伝送装置に関し、特に
同期端局装置の回線設定機能をもつ容量拡張時間スイッ
チに関する。
同期端局装置の回線設定機能をもつ容量拡張時間スイッ
チに関する。
従来の回路構成例を第２図に示す。第２図において、７
は１フレーム当りｍビット幅２ｎワードのシリアルデー
タ入力端子、８は分離回路、９〜１２はｍビット幅ｎワ
ードの時間スイッチ、１３．１４は２−１セレクタ、１
５は多重回路、１６は１フレーム当りｍビット幅２ｎワ
ードのシリアルデータ出力端子である。従来１ｍビット
幅ｎワードの時間スイッチ９〜１２により１ｍビット幅
２ｎワードの時間スイッチを実現するには、１フレーム
当りｍビット幅２ｎワードのシリアルデータ１本を１フ
レーム当りｍビット幅ｎワードのシリアルデータ２本に
分離し、それぞれを２個のｍビット幅ｎワード時間スイ
ッチに入力し、その出力を２個のセレクタ１３．１４に
より選択し、多重するという並列時間スイッチ構成とな
っていた。
は１フレーム当りｍビット幅２ｎワードのシリアルデー
タ入力端子、８は分離回路、９〜１２はｍビット幅ｎワ
ードの時間スイッチ、１３．１４は２−１セレクタ、１
５は多重回路、１６は１フレーム当りｍビット幅２ｎワ
ードのシリアルデータ出力端子である。従来１ｍビット
幅ｎワードの時間スイッチ９〜１２により１ｍビット幅
２ｎワードの時間スイッチを実現するには、１フレーム
当りｍビット幅２ｎワードのシリアルデータ１本を１フ
レーム当りｍビット幅ｎワードのシリアルデータ２本に
分離し、それぞれを２個のｍビット幅ｎワード時間スイ
ッチに入力し、その出力を２個のセレクタ１３．１４に
より選択し、多重するという並列時間スイッチ構成とな
っていた。
上述した従来の回路設定機能における時間スイッチ回路
は、入力データが１フレーム当りｍビット幅２ｎワード
であるのに対し、ｍビット幅ｎワード時間スイッチを動
作させるために与えるアドレスとして使用するｎビット
カウンタにて２ｎワード分のデータを処理することを意
識する必要がある。また、ｍビット幅２ｎワードの時間
スイッヂ＆ ｎ１ピツｈ ＠ ｎワードの時間スイッチ
で実現しようとすると、速度変換回路が必要となり、ｍ
ピッｌ＝幅ｎワード時間スイッチ４個を使用することに
なるため、入力データが２倍になるのに対して時間スイ
ッチの合計容量は４倍になるという欠点がある。
は、入力データが１フレーム当りｍビット幅２ｎワード
であるのに対し、ｍビット幅ｎワード時間スイッチを動
作させるために与えるアドレスとして使用するｎビット
カウンタにて２ｎワード分のデータを処理することを意
識する必要がある。また、ｍビット幅２ｎワードの時間
スイッヂ＆ ｎ１ピツｈ ＠ ｎワードの時間スイッチ
で実現しようとすると、速度変換回路が必要となり、ｍ
ピッｌ＝幅ｎワード時間スイッチ４個を使用することに
なるため、入力データが２倍になるのに対して時間スイ
ッチの合計容量は４倍になるという欠点がある。
本発明の目的は前記課題を解決した容最拡張時間スイッ
チを提供することにある。
チを提供することにある。
前記目的を達成するため５本発明に係る容量拡張時間ス
イッチは１７１ノー八当りｍビット幅２ｎワードのシリ
アルデータを直接入力するｍピッｌ＝幅ｎワード時間ス
イッチと５ｍピッ１−幅ｎ段のシフト１ノジスタを通過
した後の前記シリアルデータを入力するｍビット幅ｎワ
ード時間スイッチと、それらの出力を選択するセレクタ
とを有するものである。
イッチは１７１ノー八当りｍビット幅２ｎワードのシリ
アルデータを直接入力するｍピッｌ＝幅ｎワード時間ス
イッチと５ｍピッ１−幅ｎ段のシフト１ノジスタを通過
した後の前記シリアルデータを入力するｍビット幅ｎワ
ード時間スイッチと、それらの出力を選択するセレクタ
とを有するものである。
〔実施例〕
次に本発明について、図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。
第１図において、入力端子］より入力される】フ！ノー
ム当りｍビット輔２ｎワードのシリアルデー タを直接
入力するｍビット幅ｎワード時間スイッチ４と、ｍビッ
ト幅０段シフ１−１ノジスタ２を通過した後のデータを
入力するｍビット幅ｎワード時間スイッチ３があり、ｍ
ビット＠ｎワード時間スイッチ４は前記シリアルデータ
の後半ｎワードを処理し１ｍピッ１−幅ｎワード時間ス
イッチ３は前半ｎワ・−ドのデータを処理し、ｍビット
幅ｎワード時間スイッチ３，４の出力データをｚ−・１
セレクタ５で選択することにより、出力＠６には１−７
１ノーム当りｍピッ１−幅２ｎワードのシリアルデータ
をｍピッＩ−幅２ｎワードの時間スイッチで処理したの
と同じ結果のデータが出力される。ニオ１．は時間スイ
ッチ３及び４に対し、１フレーム当り■１ワード読出し
を２回行い、２ｎワードとして作用させ、１フレーム２
ｎワードの前半・後半のいずれのデータも、このセ１ノ
クタ５で選択するようにしたことによる。すなわち１、
ｎワード処理動作を行う時間スイッチ３，４を１フレー
ム当り２ｎワードの速度にて賽ぎ込み、読出しを行い、
等価的に２ｎワードの時間スイッチを実現している。
ム当りｍビット輔２ｎワードのシリアルデー タを直接
入力するｍビット幅ｎワード時間スイッチ４と、ｍビッ
ト幅０段シフ１−１ノジスタ２を通過した後のデータを
入力するｍビット幅ｎワード時間スイッチ３があり、ｍ
ビット＠ｎワード時間スイッチ４は前記シリアルデータ
の後半ｎワードを処理し１ｍピッ１−幅ｎワード時間ス
イッチ３は前半ｎワ・−ドのデータを処理し、ｍビット
幅ｎワード時間スイッチ３，４の出力データをｚ−・１
セレクタ５で選択することにより、出力＠６には１−７
１ノーム当りｍピッ１−幅２ｎワードのシリアルデータ
をｍピッＩ−幅２ｎワードの時間スイッチで処理したの
と同じ結果のデータが出力される。ニオ１．は時間スイ
ッチ３及び４に対し、１フレーム当り■１ワード読出し
を２回行い、２ｎワードとして作用させ、１フレーム２
ｎワードの前半・後半のいずれのデータも、このセ１ノ
クタ５で選択するようにしたことによる。すなわち１、
ｎワード処理動作を行う時間スイッチ３，４を１フレー
ム当り２ｎワードの速度にて賽ぎ込み、読出しを行い、
等価的に２ｎワードの時間スイッチを実現している。
以上説明したように本発明はｍピッｌ−幅２ｎワードの
時間スイッチをｍピッ１−幅ｎワードの時間スイッチを
用いて実現しようとする際に、ｍピッ１−幅ｎ段のシフ
トレジスタを用いることにより、ｍビット幅ｎワード時
間スイッチを使用しているにもかかわらず、２ｎビツト
力ウンタ動作として。
時間スイッチをｍピッ１−幅ｎワードの時間スイッチを
用いて実現しようとする際に、ｍピッ１−幅ｎ段のシフ
トレジスタを用いることにより、ｍビット幅ｎワード時
間スイッチを使用しているにもかかわらず、２ｎビツト
力ウンタ動作として。
２ｎワ一ド時間スイッチを使用しているのと全く同じア
ト１ノス制御が可能であるという効果を有ず机
ト１ノス制御が可能であるという効果を有ず机
第１、図は本発明の一実施例を示す回路構成図。
Claims (1)
- （１）１フレーム当りｍビット幅２ｎワードのシリアル
データを直接入力するｍビット幅ｎワード時間スイッチ
と、ｍビット幅ｎ段のシフトレジスタを通過した後の前
記シリアルデータを入力するｍビット幅ｎワード時間ス
イッチと、それらの出力を選択するセレクタとを有する
ことを特徴とする容量拡張時間スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089377A JPH02266789A (ja) | 1989-04-07 | 1989-04-07 | 容量拡張時間スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089377A JPH02266789A (ja) | 1989-04-07 | 1989-04-07 | 容量拡張時間スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02266789A true JPH02266789A (ja) | 1990-10-31 |
Family
ID=13968996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1089377A Pending JPH02266789A (ja) | 1989-04-07 | 1989-04-07 | 容量拡張時間スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02266789A (ja) |
-
1989
- 1989-04-07 JP JP1089377A patent/JPH02266789A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0327635A (ja) | デイジタル通信装置 | |
| JPH02266789A (ja) | 容量拡張時間スイッチ | |
| JPS6257190A (ja) | デイジタル信号遅延用回路装置 | |
| JPS5965376A (ja) | アドレス制御回路 | |
| CA1191211A (en) | Electronic time switch | |
| JPH04100429A (ja) | 時分割多重化装置 | |
| JP2509176B2 (ja) | デ−タ速度変換処理回路 | |
| JP2623519B2 (ja) | 時間スイツチ回路 | |
| JPH01216640A (ja) | 多重化方式 | |
| JPH01216639A (ja) | 多重化方式 | |
| JPS59211135A (ja) | 速度変換回路 | |
| JPH04257024A (ja) | 開平器 | |
| JPS62110323A (ja) | 周波数−ディジタル変換回路 | |
| SU1444962A1 (ru) | Преобразователь последовательно-параллельного кода в параллельный | |
| SU1152038A1 (ru) | Счетно-сдвиговое устройство | |
| JP2592672B2 (ja) | タイムスロット変換回路 | |
| JPH03253199A (ja) | タイムスロット変換回路 | |
| JPS61255120A (ja) | 位相調整回路 | |
| JP2871688B2 (ja) | ディジタル信号の多重化回路と多重分離回路 | |
| JPH03206798A (ja) | データ列変換方式 | |
| JPS5868341A (ja) | デ−タ信号多重変換回路 | |
| JPS61242497A (ja) | 多元時間スイツチ | |
| JPS6261117A (ja) | ランキング回路 | |
| JPH0738592B2 (ja) | 変換回路 | |
| JPH02185131A (ja) | カウンタ装置 |