JPH01216640A - 多重化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のディジタル信号をビット多重する多重
化方式に関し、特に高速信号を多重する多重化方式に関
する。

〔従来の技術〕

第４図は従来の多重化方式の一例のブロック図である。

第４図は４本のディジタル信号を多重化する４多賞の場
合である。すなわち、入力される４本の信号０〜３を、
４多重化手段１４の並列・直列変換回路により直接多重
化し出力端子１５に出力する。これはきわめて自然な回
路構成であり、広く用いられている。

〔発明が解決しようとする課題〕

上述した従来の多重化方式では、多重度ｎが大きくなる
と問題が生じる。すなわち、並列・直列変換回路は多重
度ｎが大きくなるに従い高速動作が困難であるという欠
点を有する。

〔課題を解決する手段〕

本発明の多重化方式は、ｎ本のディジタル信号を多重化
する方式において、ｎ＝ｆｌｓＸ！１ｇと因数分解でき
る場合に、チャネルを入れ換える手段と、その出力ｎｌ
多重化してからｎ２多重化する手段を有している。

〔作用〕

本発明の多重化方式は、ｎ＝ｎ１Ｘｎ２と因数分解でき
る場合には、ｎ多重化をｎ１多重化してからｎ雪多重化
するという手段を取る仁とができる。この場合、ｎｌ多
重化およびｎｓ多重化は多重度が小さいために直接ｎ多
重化する方式に比べ高速動作が可能である。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図、第２図は第１
図のタイムチャートである。第２図はｎ＝４の場合であ
る。第２図（ωに示す４本のディジタル信号が入力され
たとすると、それらはまず入れ換え手段によりチャネル
の順番の入れ替えがなされる。ここでチャネル番号を０
から数えることにすると、ｎが２のべき乗の場合には入
れ換えはビット逆順にすればよい。ただしビット逆順と
は、各チャネル番号の２進数表現においてビットの並び
を逆にすることを言う。ｎ＝４の場合は第１表に示すが
、 第１表 第１表においてたとえばチャネル番号の１は２進数表示
で０１であり、これをビット逆順にすれば１０でこれは
ｌＯ進数表示の２である。これに従い、第１チヤネルと
第２チヤネルを入れ換える。

チャネル入れ替えの結果、第２図伽）のようになる。

次に多重化を行うことになるが、４＝２Ｘ２なので、こ
こでは２多重化を２回行うことにする。ここで、順番に
２多重化を行うと第２図（ｃ）に示す２本の信号が得ら
れる。さらに２多重化を行うと第２図（φの信号が得ら
れるが、これはもとの４本の信号を４多重化したものと
なっている。

ことで、多重化はすべて２多霊のため、直接４多重化す
る場合にくらぺて高速動作が可能となっている。なお、
ここではｎ＝４の場合を例に説明したが、他のｎについ
ても本発明を適用できることはあきらかである。

〔発明の効果〕

以上に述べたように本発明は、ｎ本のディジタル信号を
多重化する方式において、ｎ＝ｎ１ｘｎｌと因数分解で
きる場合に、チャネルを入れ換える手段と、その出力を
ｎｌ多重化してからｎ２多重化する手段を有することに
より、高速信号の多重化が行えるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図のタイムチャート、第３図は従来の多重化方式の一例
のブロック図である。 θ〜３・・・・・・第０〜第３の信号入力端子、４・・
・・・・並び替え手段、５〜７・・・・・・２多重化手
段、８・・・・・・出力端子。 代理人　弁理士　　　内　原　　　晋 躬！図 第３図

Claims (1)

1. 【特許請求の範囲】 １、ｎ本のディジタル信号を多重化する方式において、
   ｎ＝ｎ＿１×ｎ＿２と因数分解できる場合に、チャネル
   を入れ換える手段と、その出力をｎ＿１多重化してから
   ｎ＿２多重化する手段を有することを特徴とする多重化
   方式。 ２、ｎが２のべき乗の場合に、前記チャネルの入れ替え
   をビット逆順に従って行うことを特徴とする請求項１記
   載の多重化方式。