KR19990047317A - 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치 - Google Patents

Abstract

본 발명은 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치에 관한 것으로, 디지탈 연산에 의한 컴바인이므로 기존 아날로그 방식의 컴바인 방식에서 발생하는 신호왜곡을 방지할 수 있는 잇점이 있고, 종래의 디지탈 컴바인 방식에서 필요한 다입력 포트를 갖는 디지탈 덧셈기와 mulit-to-one point 형식의 버스를 사용하지 않으므로 하드웨어 구현 비용이 크게 줄어 경제적인 잇점을 수반하는 기술이다.

Description

이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치

본 발명은 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치에 관한 것으로, 기존 아날로그 방식의 송신신호 컴바인이 갖는 비이상적인 동작을 방지하면서 동시에 기존 디지탈 방식에 비해 구현 비용을 절감시킨 기술에 관한 것이다.

일반적으로 이동통신 시스템의 기지국 구현시 사용자 트래픽 신호는 기지국의 채널카드(channel card : 이하 CC 라 칭한다)에서 처리된 후 기지국 송신부에서 컴바인(combine)되어 안테나를 통해 송신된다.

각 사용자를 위한 송신신호는 하나의 트래픽 채널에 할당되고 이 트래픽 채널은 각각의 채널 요소(channel element : 이하 CE 라 칭한다)에서 송신 시스템에서 요구되는 방식에 따라 알맞게 처리된다.

이때 다수의 CE를 CC 단위로 묶어 그 속에 포함되는 CE 갯수만큼의 사용자 트래픽 채널을 CC에서 처리하기도 한다.

기존의 아날로그 방식의 송신신호 컴바인 방식을 보면 도 1에 도시된 바와 같이, 각각의 CC에 대해 1 대 1 대응되는 변조기(1 ∼ N)(1)와;

상기 각 변조기(1)에서 출력된 변조된 신호를 아날로그 신호로 변환시키는 디지탈/아날로그 변환기(이하 DAC 라 칭한다)(2)와;

상기 다수의 DAC에서 출력되는 모든 신호를 입력받아 가산하는 아날로그 덧셈기(3)로 구성된다.

이와 같이 구성된 컴바인의 동작을 보면, 각 CC는 사용자의 트래픽 데이타를 처리하여 변조기(Mod)(1)를 통과시킨 후 송신신호를 출력한다.

N개의 CC로 부터 출력된 송신 신호는 디지탈/아날로그 변환기(이하 DAC 라 칭한다)(2)를 통하여 아날로그 신호로 변환된 후, N개의 입력을 갖는 아날로그 덧셈기(3)를 이용하여 백-플레인 상에서 컴바인 된다.

그러나 상기와 같은 아날로그 방식의 컴바인은 구현이 비교적 간단하지만 아날로그 덧셈기의 비이상적인 동작으로 인해 컴바인된 송신신호에는 위상의 불일치 등의 신호왜곡이 발생할 수 있고, 이로인해 전체 시스템의 성능이 저하되는 문제점이 있다.

상기와 같은 문제점을 해결하기 위해 종래 사용된 디지탈 컴바인 방식을 보면 이는 도 2에 도시된 바와 같이, 아날로그 덧셈기 대신 디지탈 덧셈기(4)를 사용하였다.

디지탈 덧셈기(4)를 사용하기 때문에 아날로그 덧셈기를 사용할 때 발생하는 비이상적인 왜곡은 생기지 않으나 CC의 갯수가 많아지면 고속의 다입력 디지탈 덧셈기(4)를 구현하는데 비용이 많이 드는 단점이 있다.

또한 각 CC로 부터 공통의 디지탈 덧셈기(4)까지 디지탈 신호를 전송하기 위한 버스가 필요하게 되므로 구현이 매우 어려운 난점이 있다.

본 발명에서는 상기에 기술한 바와 같은 종래 문제점을 감안하여, 데이지 체인 방식의 디지탈 기법을 제시하며, 제시된 시스템에서는 각 CC로 부터의 송신신호를 기존 시스템에서 처럼 다입력 디지탈 덧셈기를 사용하여 컴바인하는 대신, 2-입력 디지탈 덧셈기를 연속적으로 데이지 체인하여 사용하므로써, 글로발 형식의 버스를 사용하지 않고 효율적인 디지탈 컴바인을 수행할 수 있도록 하는 것을 목적으로 한다.

도 1은 일반적인 아날로그 방식의 컴바인 회로도.

도 2는 일반적인 디지탈 방식의 컴바인 회로도.

도 3은 본 발명에 의한 아날로그/디지탈 혼용 방식의 데이지체인 컴바인 회로도.

도 4는 본 발명의 다른 실시예인 데이지체인/디지탈 덧셈기 혼용 디지탈 컴바인 회로도.

도 5는 본 발명의 다른 실시예를 위한 처리요소(PE)를 나타내는 회로도.

도 6은 도 5를 이용한 본 발명의 다른 실시예인 얼라인 입력의 파이프 라인 방식의 데이지체인 디지탈 컴바인 회로도.

도 7은 도 5를 이용한 본 발명의 다른 실시예인 스큐(skew)된 입력의 파이프 라인 방식의 데이지체인 디지탈 컴바인 회로도.

< 도면의 주요부분에 대한 부호의 설명 >

1 : 변조기 2, 2-1 : 디지탈/아날로그 변환기

3 : 아날로그 덧셈기 4, 6 : 디지탈 덧셈기

5 : 가산기 7 : 가변 지연기

8 : 지연기

상기와 같은 목적을 달성하기 위해 본 발명에서는 아날로그 컴바인 방식과 디지탈 컴바인 방식을 혼용하여 사용할 수 있도록 하기 위해;

각 채널카드(CC)(1 ∼ N)로 부터의 신호를 각각 변조시키는 변조기와;

일측 입력단자는 현재의 변조기에 연결되고, 타측 입력단자는 데이지 체인 형식으로 연결되는 현재보다 한단계 전인 이전단계의 가산기 출력측에 연결되어 현재 입력되는 신호와, 이전에 입력된 신호를 가산하는 가산기와;

상기 각각의 변조기로 부터 출력된 신호를 아날로그 신호로 변환시키는 디지탈/아날로그 변환기(DAC)와;

상기 각 DAC에서 출력된 모든 신호를 합하여 최종 컴바인된 신호를 출력하는 아날로그 덧셈기와;

상기 데이지 체인 형식의 각 가산기에서 최종적으로 출력되는 마지막 신호를 아날로그 신호로 변환시켜 최종 컴바인된 신호를 출력하는 DAC를 포함하여 구성하는 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위해 본 발명에서는 전체 N개의 CC를 1 ∼ M개로 이루어지는 다수의 1 ∼ K의 소 그룹으로 나누고;

상기 각 소 그룹 중 제 1 그룹은 그룹내에 속하는 각 CC에 대응하여 신호를 변조하는 변조기와, 상기 변조기에서 출력된 신호와 동일 그룹내에서 데이지 체인 형식을 이루는 이전 가산기에서 출력된 신호를 컴바인하는 가산기로 구성하고;

상기 제 1 그룹과 동일 구성을 이루며, 제 1 그룹의 마지막 가산기 출력을 이전 CC의 출력으로 입력받는 가산기를 통해 각 그룹이 연결되는 다수의 K개 그룹을 구성하고;

상기 1 ∼ K의 그룹에서 각 그룹의 마지막 가산기의 출력인 K개 만을 입력으로 하여 가산하는 디지탈 덧셈기를 구성하고;

상기 디지탈 덧셈기에서 출력된 신호를 아날로그로 변환시켜 최종 컴바인된 신호를 출력하는 디지탈/아날로그 변환기를 포함하여 구성하여;

대량의 CC를 데이지 체인으로 컴바인할 때 발생하는 신호의 정도(precision)를 잃지 않도록 방지하는 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위해 본 발명에서는 각 CC의 입력이 시간 지연없이 얼라인(align)되어 입력될 경우, 데이지 체인 형식에서 발생하는 가산기의 지연을 제거하기 위해;

각 CC에서 입력된 신호를 변조기를 통해 입력받아 설정된 시간만큼 가변 지연시키는 가변지연기와,

상기 가변지연기를 통한 신호와 데이지 체인 형식의 이전 CC 가산기에서 입력된 신호를 가산하는 가산기와,

상기 가산기에서 출력된 신호를 일정시간 딜레이 시켜 다음 CC로 출력하는 지연기로 구성되는 제 1 그룹과;

상기 제 1 그룹과 동일 구성을 이루며, 제 1 그룹의 마지막 가산기 출력을 이전 CC의 출력으로 입력받는 가산기를 통해 각 그룹을 연결하는 다수의 N개 그룹과;

상기 N개 그룹의 N번째 마지막 지연기에서 최종적으로 출력되는 신호를 아날로그로 변환시켜 컴바인된 신호를 출력하는 디지탈/아날로그 변환기를 포함하여 구성하여;

파이프 라인 방식으로 컴바인을 수행하는 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위해 본 발명에서는 각 CC의 입력이 각각 일정시간 지연되어 입력되는 스큐(skew) 방식의 입력일 경우, 데이지 체인 형식에서 발생하는 가산기의 지연을 제거하기 위해;

각 CC에서 입력된 신호를 변조하는 변조기와,

상기 변조기를 통한 신호와 데이지 체인 형식의 이전 CC 가산기에서 입력된 신호를 가산하는 가산기와,

상기 가산기에서 출력된 신호를 일정시간 딜레이 시켜 다음 CC로 출력하는 지연기로 구성되는 제 1 그룹과;

상기 제 1 그룹과 동일 구성을 이루며, 제 1 그룹의 마지막 가산기 출력을 이전 CC의 출력으로 입력받는 가산기를 통해 각 그룹을 연결하는 다수의 N개 그룹과;

상기 N개 그룹의 N번째 마지막 지연기에서 최종적으로 출력되는 신호를 아날로그로 변환시켜 컴바인된 신호를 출력하는 디지탈/아날로그 변환기를 포함하여 구성하여;

파이프 라인 방식으로 컴바인을 수행하는 것을 특징으로 한다.

상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하며, 종래와 같은 구성은 동일 부호를 부여하여 설명한다.

도 3은 본 발명에 의해 구현된 혼용 컴바인 회로도로, 이 회로는 아날로그 컴바인 뿐만아니라 디지탈 컴바인도 함께 지원할 수 있는 데이지체인 방식의 디지탈 컴바인이다.

각 CC(1 ∼ N)로 부터의 신호를 각각 변조시키는 변조기(1)와;

일측 입력단자는 현재의 변조기(1)에 연결되고, 타측 입력단자는 현재보다 한단계 전인 이전단계의 가산기 출력측에 연결되어 현재 입력되는 신호와, 이전에 입력된 신호를 가산하는 가산기(5)와;

상기 각각의 변조기(1)로 부터 출력된 신호를 아날로그 신호로 변환시키는 DAC(2)와;

상기 각 DAC(2)에서 출력된 모든 신호를 합하는 아날로그 덧셈기(3)와;

상기 각각의 가산기(5)에서 최종적으로 출력되는 마지막 신호를 아날로그 신호로 변환시키는 DAC(2-1)로 구성된다.

이와 같은 컴바인은 기존의 방식에서와는 달리 각 CC의 송신단에서는 이전의 CC에서 생성된 송신신호와 현재의 CC에서 생성된 송신신호를 컴바인하여 컴바인된 신호를 다음 CC로 전송(도면에서 수직방향 출력임)한다.

또 필요에 따라 아날로그 컴바인을 사용하는 경우를 위해 현재의 CC에서 생성된 송신신호를 그대로 출력(도면에서 수평방향 출력임)한다.

N개의 CC를 데이지 체인으로 컴바인할 때 처음의 CC(도면에서는 CC#1)의 이전 CC로 부터의 입력단자(a)에는 '0'에 해당하는 디지탈 값을 입력한다.

이처럼 N개의 CC를 데이지 체인으로 연결하여 디지탈 컴바인을 하면 마지막 CC(도면에서는 CC#N)의 수직 방향 출력값이 전체 CC의 송신신호를 컴바인한 송신신호가 되며, 이 신호는 디지탈 방식으로 얻어진 신호가 된다.

상기와 같은 데이지체인 디지탈 컴바인에 있어서 컴바인가능한 CC의 최대 수는 데이지 체인을 위해 할당된 수직방향의 버스신호 폭에 의해 제한된다.

즉, CC의 출력신호에 할당된 비트수가 결정되어 있을 때 데이지체인을 위한 수직방향 버스 폭에는 데이지체인을 통해 디지탈 컴바인을 수행해도 신호의 정도(precision)를 잃지 않을 만큼의 가드비트(guard bit)를 포함하여야 하므로 무한정 많은 수의 CC를 데이지 체인으로 컴바인할 수가 없는 점이 있다.

이러한 경우를 대비하여 본 발명에서는 도 4에 도시한 바와 같이 데이지 체인 컴바인과 디지탈 덧셈기를 병행 사용하여 효과적으로 컴바인을 수행할 수 있도록 한 것으로, 상기 도 3에서는 N개의 CC를 하나의 그룹으로 삼아 전체를 한꺼번에 데이지체인으로 디지탈 컴바인한 반면, 도 4에서는 전체 N개의 CC를 K의 그룹(그룹 1 ∼ 그룹 K)으로 나누고 각 그룹별 송신신호를 데이지 체인 디지탈 컴바인(5)한 후 이 신호를 K개의 입력을 갖는 디지탈 덧셈기(6)를 사용하여 최종적으로 컴바인 한다.

즉, 1 ∼ M개로 이루어지는 그룹 1에 속하는 각 CC에 대응하는 변조기(1)와;

상기 변조기(1)에서 출력된 신호를 컴바인하는 가산기(5)를 포함하는 그룹 1이 있고, 이 그룹 1과 동일한 구조를 이루는 그룹이 K가 존재하는 것이다.

그리고 각 그룹 내에서 최종적으로 가산이 된 신호가 출력되면 이 신호는 곧 K가 되어 K의 입력을 가지는 디지탈 덧셈기(6)로 입력되어 가산된 후, 최종적으로 아날로그 신호로 변환된다.

이 방식은 너무 많은 CC를 데이지 체인으로 컴바인할 때 생기는 신호의 정도를 잃지 않으면서도 N이 K보다 훨씬 큰 경우 기존의 디지탈 체인 방식에 비해 구현 비용면에서 매우 유리한 점이 있다.

한편, 데이지체인 디지탈 컴바인을 위하여 많은 덧셈기를 신호가 연속적으로 통과할 경우 발생하는 처리시간 지연을 파이프라인 방식을 도입하여 해결한 방식을 제시한다.

먼저, 데이지 체인 디지탈 컴바인을 파이프 라인 방식으로 구현하기 위하여 도 5에 기본적인 처리요소(processing element : 이하 PE 라 칭한다)를 도시한다.

변조기(1)를 통해 출력된 신호를 가변 지연시키는 가변지연기(7)와;

상기 가변지연기(7)를 통한 신호와 이전 CC에서 입력된 신호를 가산하는 가산기(5)와;

상기 가산기(5)에서 출력된 신호를 일정시간 딜레이 시켜 다음 CC로 출력하는 지연기(8)를 포함하며,

상기 가변지연기(7)와 지연기(8)로는 파이프 라인 동작을 위해 필요한 클럭 신호가 수직 방향으로 함께 입력된다.

그리고 상기 가변지연기(7)는 0에서 N-1개 중에서 프로그램된 만큼의 샘플 지연을 설정할 수 있는 요소이고, 지연기(8)는 항상 1개의 샘플 지연을 더하는 요소이다.

현재의 CC의 송신출력은 이전 CC로 부터 생성되어 수직방향으로 입력되는 중간결과에 더해져서 현재 단계의 컴바인 결과를 만들고, 이 결과는 다음 CC로 전달되기 위하여 수직 방향으로 출력된다.

또한, 필요에 따라 아날로그 컴바인을 적용할 수 있도록 현재단의 송신신호는 수평방향으로 출력된다.

도 6은 상기 도 5에서 보인 파이프라인을 사용하여 파이프 라인 방식으로 N개의 CC를 데이지체인 디지탈 컴바인하는 하드웨어 구조를 보인 것으로, 모든 CC에서 사용자 트래픽 신호가 모두 같은 시각(t = n)에 입력되어 처리되는 경우를 나타낸다.

즉, 입력이 얼라인(align)된 경우이다.

CC#1은 변조기(1)와;

상기 변조기에서 출력된 신호와 '0'값을 가산하는 가산기(5)와;

상기 가산기(5)에서 출력된 신호를 정해진 시간만큼 딜레이 시키는 지연기(8)를 포함하여 구성된다.

그리고 다음 각 CC(CC#2 ∼ CC#N)에서는 각 변조기(1)에서 출력된 신호를 1에서 부터 (N-1)까지 딜레이시키는 가변지연기(7)를 통해 가산기(5)로 입력되는 구조이다.

그리고 최종적으로 CC#N의 지연기(8)에서 출력된 신호를 아날로그로 변환(2-1)시켜 출력한다.

도 7은 각 사용자 트래픽 신호가 일정한 샘플지연 만큼 지연되어 입력되는 경우에 대해 디지탈 컴바인을 행하는 회로를 도시하고 있다.

변조기(1)를 통해 출력된 신호와 이전 CC에서 입력된 신호를 가산하는 가산기(5)와;

상기 가산기(5)에서 출력된 신호를 일정시간 딜레이 시켜 다음 CC로 출력하는 지연기(8)를 포함하는 CC#1이 있고 나머지 CC(CC#2 ∼ CC#N)도 동일한 구조를 가진다.

상기 변조기(1)로 입력되는 신호는 N개의 CC에 대해 첫번째 입력되는 신호의 시간이 t = n 이라면, 다음 부터 입력되는 시간은 한배씩 지연된 시간에 입력된다.

즉, t = (n + D), t = (n + 2D), ····· t = (n + (N-1)D) 순으로 지연되어 입력된다.

이는 데이타를 출력하는 CPU(도면에는 도시하지 않음)등에서 소정의 지연시간을 두어 데이타를 입력하면 된다.

지연기(8)로는 파이프 라인 동작을 위해 필요한 클럭 신호가 수직 방향으로 함께 입력된다.

결과는 상기 각 회로와 마찬가지로 최종 CC#N의 가산기(5)에서 가산된 신호가 지연기(8)를 통해 출력되면 이 신호를 아날로그 변환(2-1)시켜 출력한다.

여기서 상기 도 6과 도 7의 다른점을 정리해보면, 도 6의 경우 PE(도 5 설명에서 나옴)의 가변지연기(7)는 CC#1 부터 CC#N 까지의 각 CC의 경우에 대하여 시간 지연을 0개에서 (N-1)개로 각각 설정하였기 때문에 모든 CC에 대하여 변조기(1) 등에서 필요한 신호처리는 모두 같은 시각에 수행될 수 가 있다.

그러나, 도 7의 경우는 각 PE의 신호 지연을 모두 0으로 설정하였기 때문에 사용자 트래픽 신호가 입력되는 시점을 각 CC에 대하여 일정한 시간만큼 지연시켜(즉, SKEW를 주어서) 입력하고 처리하여야한다.

그러나 결과적으로 볼때 도 6이나 도 7 어느 구조를 사용하더라도 데이지 체인 디지탈 컴바인된 최종 송신신호는 N개의 최초 시간지연 후부터 연속적으로 출력된다.

이상에서 상세히 설명한 바와 같이 본 발명은 디지탈 연산에 의한 컴바인이므로 기존 아날로그 방식의 컴바인 방식에서 발생하는 신호왜곡을 방지할 수 있는 잇점이 있고, 또한 종래의 디지탈 컴바인 방식에서 필요한 다입력 포트를 갖는 디지탈 덧셈기와 mulit-to-one point 형식의 버스를 사용하지 않으므로 하드웨어 구현 비용이 크게 줄어 경제적인 잇점을 수반한다.

그리고 본 발명에서 제시된 데이지 체인 디지탈 컴바인 방식에서 데이지 체인과 소수의 입력 포트를 갖는 디지탈 덧셈기를 혼용하여 많은 수의 CC로부터 송신신호를 효율적으로 결합해 낼 수 있으며, 데이지 체인으로 인해 생긴 덧셈기의 신호지연은 파이프라인 구조를 이용해 제거할 수 있고, 동시에 파이프 라인 처리를 이용하여 송신신호의 컴바인 속도를 향상시킬 수 있는 장점이 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (10)

1. 이동통신 기지국 시스템 구현을 위한 송신신호의 컴바인 장치에 있어서,

   아날로그 컴바인 방식과 디지탈 컴바인 방식을 혼용하여 사용할 수 있도록 하기 위해;

   각 채널카드(CC)(1 ∼ N)로 부터의 신호를 각각 변조시키는 변조기와;

   일측 입력단자는 현재의 변조기에 연결되고, 타측 입력단자는 데이지 체인 형식으로 연결되는 현재보다 한단계 전인 이전단계의 가산기 출력측에 연결되어 현재 입력되는 신호와, 이전에 입력된 신호를 가산하는 가산기와;

   상기 각각의 변조기로 부터 출력된 신호를 아날로그 신호로 변환시키는 디지탈/아날로그 변환기(DAC)와;

   상기 각 DAC에서 출력된 모든 신호를 합하여 최종 컴바인된 신호를 출력하는 아날로그 덧셈기와;

   상기 데이지 체인 형식의 각 가산기에서 최종적으로 출력되는 마지막 신호를 아날로그 신호로 변환시켜 최종 컴바인된 신호를 출력하는 DAC를 포함하여 구성하는 것을 특징으로 하는 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치.
2. 전체 N개의 CC를 1 ∼ M개로 이루어지는 다수의 1 ∼ K의 소 그룹으로 나누고;

   상기 각 소 그룹 중 제 1 그룹은 그룹내에 속하는 각 CC에 대응하여 신호를 변조하는 변조기와, 상기 변조기에서 출력된 신호와 동일 그룹내에서 데이지 체인 형식을 이루는 이전 가산기에서 출력된 신호를 컴바인하는 가산기로 구성하고;

   상기 제 1 그룹과 동일 구성을 이루며, 제 1 그룹의 마지막 가산기 출력을 이전 CC의 출력으로 입력받는 가산기를 통해 각 그룹이 연결되는 다수의 K개 그룹을 구성하고;

   상기 1 ∼ K의 그룹에서 각 그룹의 마지막 가산기의 출력인 K개 만을 입력으로 하여 가산하는 디지탈 덧셈기를 구성하고;

   상기 디지탈 덧셈기에서 출력된 신호를 아날로그로 변환시켜 최종 컴바인된 신호를 출력하는 디지탈/아날로그 변환기를 포함하여 구성하여;

   대량의 CC를 데이지 체인으로 컴바인할 때 발생하는 신호의 정도(precision)를 잃지 않도록 방지하는 것을 특징으로 하는 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치.
3. 제 2항에 있어서,

   상기 데이지 체인 형식을 이루는 가산기에서, 각 그룹내에서 최초로 시작되는 가산기의 이전 CC값 입력은 '0'값을 입력하는 것을 특징으로 하는 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치.
4. 각 CC의 입력이 시간 지연없이 얼라인(align)되어 입력될 경우, 데이지 체인 형식에서 발생하는 가산기의 지연을 제거하기 위해;

   각 CC에서 입력된 신호를 변조기를 통해 입력받아 설정된 시간만큼 가변 지연시키는 가변지연기와,

   상기 가변지연기를 통한 신호와 데이지 체인 형식의 이전 CC 가산기에서 입력된 신호를 가산하는 가산기와,

   상기 가산기에서 출력된 신호를 일정시간 딜레이 시켜 다음 CC로 출력하는 지연기로 구성되는 제 1 그룹과;

   상기 제 1 그룹과 동일 구성을 이루며, 제 1 그룹의 마지막 가산기 출력을 이전 CC의 출력으로 입력받는 가산기를 통해 각 그룹을 연결하는 다수의 N개 그룹과;

   상기 N개 그룹의 N번째 마지막 지연기에서 최종적으로 출력되는 신호를 아날로그로 변환시켜 컴바인된 신호를 출력하는 디지탈/아날로그 변환기를 포함하여 구성하여;

   파이프 라인 방식으로 컴바인을 수행하는 것을 특징으로 하는 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치.
5. 제 4항에 있어서,

   상기 제 1그룹 내의 첫번째 가산기의 이전 CC 값 입력단자에는 '0' 값을 입력하는 것을 특징으로 하는 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치.
6. 제 4항에 있어서,

   상기 가변지연기와 지연기로는 파이프 라인 동작을 위해 필요한 클럭 신호가 입력되는 것을 특징으로 하는 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치.
7. 제 4항에 있어서,

   상기 가변지연기는 0에서 N-1개 중에서 프로그램된 만큼의 샘플 지연을 가변적으로 설정할 수 있고;

   상기 지연기는 항상 1개의 샘플 지연을 더하도록 설정되는 것을 특징으로 하는 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치.
8. 각 CC의 입력이 각각 일정시간 지연되어 입력되는 스큐(skew) 방식의 입력일 경우, 데이지 체인 형식에서 발생하는 가산기의 지연을 제거하기 위해;

   각 CC에서 입력된 신호를 변조하는 변조기와,

   상기 변조기를 통한 신호와 데이지 체인 형식의 이전 CC 가산기에서 입력된 신호를 가산하는 가산기와,

   상기 가산기에서 출력된 신호를 일정시간 딜레이 시켜 다음 CC로 출력하는 지연기로 구성되는 제 1 그룹과;

   상기 제 1 그룹과 동일 구성을 이루며, 제 1 그룹의 마지막 가산기 출력을 이전 CC의 출력으로 입력받는 가산기를 통해 각 그룹을 연결하는 다수의 N개 그룹과;

   상기 N개 그룹의 N번째 마지막 지연기에서 최종적으로 출력되는 신호를 아날로그로 변환시켜 컴바인된 신호를 출력하는 디지탈/아날로그 변환기를 포함하여 구성하여;

   파이프 라인 방식으로 컴바인을 수행하는 것을 특징으로 하는 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치.
9. 제 8항에 있어서,

   상기 제 1그룹 내의 첫번째 가산기의 이전 CC 값 입력단자에는 '0' 값을 입력하는 것을 특징으로 하는 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치.
10. 제 8항에 있어서,

    상기 지연기로는 파이프 라인 동작을 위해 필요한 클럭 신호가 입력되며, 딜레이는 항상 1개의 샘플 지연을 더하도록 설정되는 것을 특징으로 하는 이동통신 기지국 시스템 구현을 위한 송신신호의 데이지체인 디지탈 컴바인 장치.