JPS6070896A - 通話路装置 - Google Patents
通話路装置Info
- Publication number
- JPS6070896A JPS6070896A JP17796883A JP17796883A JPS6070896A JP S6070896 A JPS6070896 A JP S6070896A JP 17796883 A JP17796883 A JP 17796883A JP 17796883 A JP17796883 A JP 17796883A JP S6070896 A JPS6070896 A JP S6070896A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- exchange
- frame
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1629—Format building algorithm
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1635—Format conversion, e.g. CEPT/US
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はディジタル交換機の通話路装置に係り、特に通
話路装置を通過するデータの遅延時間の制御に関する。
話路装置を通過するデータの遅延時間の制御に関する。
従来のディジタル交換機の通話路装置特に時間軸上で交
換を行なう時間スイッチにおいては、フレーム内の任意
のタイムスロットのデータが別のタイムスロットに変換
される際に、該フレーム内で処理される場合と、該フレ
ームの次のフレーム内で処理される場合とがあり、これ
らを１つに固定することができなかった。
換を行なう時間スイッチにおいては、フレーム内の任意
のタイムスロットのデータが別のタイムスロットに変換
される際に、該フレーム内で処理される場合と、該フレ
ームの次のフレーム内で処理される場合とがあり、これ
らを１つに固定することができなかった。
ここでフレームとはＰＣＭ多重データの１周期分をさす
。このため１フレーム内榎数タイムスロツトを使って交
換しようとするとデータ送出順序が入替ってしまうとい
う欠点があった。
。このため１フレーム内榎数タイムスロツトを使って交
換しようとするとデータ送出順序が入替ってしまうとい
う欠点があった。
従来技術の問題点を第１図および第２図を使ってさらに
説明する。
説明する。
第１図は従来技術における時間スイッチの構成であり、
第２図は第１図の構成によりタイムスロット変換を行な
った場合の入出力タイムスロットの対応を示したもので
ある。第２図において同一フレーム内で６タイムスロツ
トを使用して交換を行なった場合を示す。入カテータＩ
ＩＩＩ４序をＡ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇとすると、出
方順序は第２図から明らかなようにＡ、Ｂ、Ｄ、Ｅ、Ｃ
，Ｇ・・となり、データ順序が入れかわってしまう。
第２図は第１図の構成によりタイムスロット変換を行な
った場合の入出力タイムスロットの対応を示したもので
ある。第２図において同一フレーム内で６タイムスロツ
トを使用して交換を行なった場合を示す。入カテータＩ
ＩＩＩ４序をＡ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇとすると、出
方順序は第２図から明らかなようにＡ、Ｂ、Ｄ、Ｅ、Ｃ
，Ｇ・・となり、データ順序が入れかわってしまう。
即ち、１フレーム内で３タイムスロフトを使用し、通常
データの６倍の速度で交換を行なおうとすれば、交換は
行７“よりれるものの、送出順序が入れかわってしまう
。この不具合はタイムスロット番号の選び方でいろいろ
に変化するので、端末側で入れ替えるのは困難である。
データの６倍の速度で交換を行なおうとすれば、交換は
行７“よりれるものの、送出順序が入れかわってしまう
。この不具合はタイムスロット番号の選び方でいろいろ
に変化するので、端末側で入れ替えるのは困難である。
本発明のに）的は、下記不具合をな（し、タイムスロッ
ト変換波のデータ送出順序を保つことによって、１フレ
ーム内での複数タイムスロットを使用した交換を実現す
ることにある。
ト変換波のデータ送出順序を保つことによって、１フレ
ーム内での複数タイムスロットを使用した交換を実現す
ることにある。
任煎タイムスロットの時間変換が同一フレーム内で変換
でざるが否かは入力および出力タイムスロット番号の組
合せにより決定されるものであり、これを各組合せにお
（・て解析判定し、同一フレーム内で処理される組合せ
に対して１フレ一ム分遅延させる。したがってタイムス
ロットの時間変換は全て１フレーム遅れたフレーム内で
処理するように統一できる。
でざるが否かは入力および出力タイムスロット番号の組
合せにより決定されるものであり、これを各組合せにお
（・て解析判定し、同一フレーム内で処理される組合せ
に対して１フレ一ム分遅延させる。したがってタイムス
ロットの時間変換は全て１フレーム遅れたフレーム内で
処理するように統一できる。
以下、本発明の一実施例を第６図および第４図を用いて
説明する。
説明する。
第６図は本発明の一実施例を示す時間スイッチの構成図
、第４図は第６図の構成により時間変換を行なった場合
の入出力タイムスロットの対応図を示す。
、第４図は第６図の構成により時間変換を行なった場合
の入出力タイムスロットの対応図を示す。
第３図において比較回路２０は制御メモリ１５および計
数回路１４から通話路メ七す１０に送るアドレス情報を
入力し、大小関係を比較する。ここで１５の出力は入力
タイムスロット番号に、また１４の出力が出力タイムス
ロット査号に対応する場合（即ち書込み側ランダム、絖
出しｌｌ１１１ンーケンシヤルの場合）両者の大小関係
は四−フレーム内交換か否かの決定要因になる。同一タ
イムスロットにおいて１５の出力か１４の出力より先に
使用される例では１５出力値が１４出力値を上まわった
時のみ同一フレーム内交換が行なわれる。
数回路１４から通話路メ七す１０に送るアドレス情報を
入力し、大小関係を比較する。ここで１５の出力は入力
タイムスロット番号に、また１４の出力が出力タイムス
ロット査号に対応する場合（即ち書込み側ランダム、絖
出しｌｌ１１１ンーケンシヤルの場合）両者の大小関係
は四−フレーム内交換か否かの決定要因になる。同一タ
イムスロットにおいて１５の出力か１４の出力より先に
使用される例では１５出力値が１４出力値を上まわった
時のみ同一フレーム内交換が行なわれる。
したがってこの時、選択回路２１を切替え、遅延回路２
１の出力を選択する。ここで２１は入力フレームを単純
に１フレ一ム分遅延させる回路であり、具体的にはシフ
トレジスタ等により構成できる。
１の出力を選択する。ここで２１は入力フレームを単純
に１フレ一ム分遅延させる回路であり、具体的にはシフ
トレジスタ等により構成できる。
２２による切替によって該データは１フレーム遅延する
。
。
第４図の例においてはデータＡ、Ｂ、Ｄ、Ｅのときに１
フレーム遅延が行なわれる。したかって第４図から明ら
かなように入力データＡ、、Ｂ、Ｃ，Ｄ、Ｅ。
フレーム遅延が行なわれる。したかって第４図から明ら
かなように入力データＡ、、Ｂ、Ｃ，Ｄ、Ｅ。
Ｆ、Ｇの順序は出力においても保たれていることがわか
る。
る。
紀６図は書込み側ランダム、抗出し側シーケンシャルの
場合を示したが、逆に書込み側シーケンシャル、読出し
側ランダムの場合も本発明は実施できる。即ち、２１．
２２の回路が出力レジスタ１２の出力側に移る。
場合を示したが、逆に書込み側シーケンシャル、読出し
側ランダムの場合も本発明は実施できる。即ち、２１．
２２の回路が出力レジスタ１２の出力側に移る。
スロットを同時に使用してタイムスロット変換即ち交換
を行なうことにより、通常に倍する転送速度で交換づ−
ることかできる。したがって基本転送速度の整数倍にあ
たる各種転送連関の加入者同志の交俣が実現できる。
を行なうことにより、通常に倍する転送速度で交換づ−
ることかできる。したがって基本転送速度の整数倍にあ
たる各種転送連関の加入者同志の交俣が実現できる。
第１図は従来技術による時間スイッチの構成図、
第２図は第１図の構成による入出力タイムスロットの対
応図、 第６図は本発明の一実施例の時間スイッチの構成図、 第４図は第３図の構成による入出力タイムスロットの対
応図である。 １０・・通話路メモリ、 １１・・・入力レジスタ、１
２・・・出力レジスタ、 ＋３．２２ ・選択回路、１
４・・・計数回路、 １５・・・制御メモリ、２０・・
・比較回路、 ２１・遅延回路。 、ど−、 （） 代坤人升埋士 高 ４＃ 明−夫 第 ７図 第 ２図 第 ３ 図 第 ４肥
応図、 第６図は本発明の一実施例の時間スイッチの構成図、 第４図は第３図の構成による入出力タイムスロットの対
応図である。 １０・・通話路メモリ、 １１・・・入力レジスタ、１
２・・・出力レジスタ、 ＋３．２２ ・選択回路、１
４・・・計数回路、 １５・・・制御メモリ、２０・・
・比較回路、 ２１・遅延回路。 、ど−、 （） 代坤人升埋士 高 ４＃ 明−夫 第 ７図 第 ２図 第 ３ 図 第 ４肥
Claims (1)
- １、 ディジタル交換機の時間スイッチにおいて、通話
路メモリの書込みアドレス情報と読出しアドレス情報と
を比較する比較回路と、該通話路メモリに入力または該
通話路メモリより出力するデータを遅延させる遅延回路
と、該データと該遅延回路出力データとのいずれかを選
択する選択回路とを有し、該比較回路の比較結果を用い
て該選択回路を駆動し、データ遅延量を制御することに
よって、任意の入力タイムスロットと出力タイムスロッ
トの間の時間変換処理に一定の遅延期をもたすことを特
徴とする通話路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17796883A JPS6070896A (ja) | 1983-09-28 | 1983-09-28 | 通話路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17796883A JPS6070896A (ja) | 1983-09-28 | 1983-09-28 | 通話路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6070896A true JPS6070896A (ja) | 1985-04-22 |
Family
ID=16040223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17796883A Pending JPS6070896A (ja) | 1983-09-28 | 1983-09-28 | 通話路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070896A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242497A (ja) * | 1985-04-19 | 1986-10-28 | Nec Corp | 多元時間スイツチ |
| JPH03181289A (ja) * | 1989-12-08 | 1991-08-07 | Matsushita Electric Ind Co Ltd | 時分割交換装置 |
| JPH03181298A (ja) * | 1989-12-08 | 1991-08-07 | Matsushita Electric Ind Co Ltd | 時分割交換装置 |
| EP0503413A2 (de) * | 1991-03-09 | 1992-09-16 | Neumann Elektronik GmbH | Verfahren und Einrichtung zur Codierung und Decodierung eines analogen NF-Signals in ein PCM-Format, insbesondere zur Übertragung von Sprachinformation in einer Wechsel- oder Gegen-Lautsprechanlage |
-
1983
- 1983-09-28 JP JP17796883A patent/JPS6070896A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242497A (ja) * | 1985-04-19 | 1986-10-28 | Nec Corp | 多元時間スイツチ |
| JPH03181289A (ja) * | 1989-12-08 | 1991-08-07 | Matsushita Electric Ind Co Ltd | 時分割交換装置 |
| JPH03181298A (ja) * | 1989-12-08 | 1991-08-07 | Matsushita Electric Ind Co Ltd | 時分割交換装置 |
| EP0503413A2 (de) * | 1991-03-09 | 1992-09-16 | Neumann Elektronik GmbH | Verfahren und Einrichtung zur Codierung und Decodierung eines analogen NF-Signals in ein PCM-Format, insbesondere zur Übertragung von Sprachinformation in einer Wechsel- oder Gegen-Lautsprechanlage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1321383A3 (ru) | Цифровое коммутационное устройство | |
| CA1295040C (en) | Optical switching system | |
| CA1238402A (en) | Digital switching network for switching signals of different bit rates | |
| CA1064598A (en) | Memory operation for 3-way communications | |
| GB1491823A (en) | Time stages for pcm tdm switching networks | |
| JP2520585B2 (ja) | 時分割通話路における時間スイツチ | |
| KR890009131A (ko) | 전기통신 디지탈 교환장치 | |
| JPS6070896A (ja) | 通話路装置 | |
| JPS6298842A (ja) | パケツト交換システム | |
| De Bosio et al. | Deterministic and statistic circuit assignement architectures for optical switching systems | |
| JPH05268645A (ja) | Ｓｔｍ通信用スイッチ | |
| JP2003284103A (ja) | スイッチ装置、集積回路、ディジタル伝送システム及びオートスイッチ | |
| JP2852069B2 (ja) | 交換機 | |
| EP0078634B1 (en) | Switching network for use in a time division multiplex system | |
| JPH01176197A (ja) | 時分割多元交換方式 | |
| KR100220639B1 (ko) | Atm-pbx의 입력 버퍼형 atm스위치 | |
| JP2996368B2 (ja) | セルトラフィック監視回路 | |
| JPH0654908B2 (ja) | 多元交換方式 | |
| JPH01141499A (ja) | デイジタル交換装置 | |
| SU1661780A2 (ru) | Многоканальное устройство приоритета | |
| JPS63171095A (ja) | 時分割通話路装置 | |
| JPH01280945A (ja) | Ｉｓｕｐアウトパンドパケツトプロトコルにおけるロジカルチヤネル選択方式 | |
| JPS6224880B2 (ja) | ||
| JPS619095A (ja) | 時分割通話路 | |
| Jeng et al. | Buffer management in discrete time multiclass models with applications to high speed switching |