JP2003284103A - スイッチ装置、集積回路、ディジタル伝送システム及びオートスイッチ - Google Patents
スイッチ装置、集積回路、ディジタル伝送システム及びオートスイッチInfo
- Publication number
- JP2003284103A JP2003284103A JP2002355530A JP2002355530A JP2003284103A JP 2003284103 A JP2003284103 A JP 2003284103A JP 2002355530 A JP2002355530 A JP 2002355530A JP 2002355530 A JP2002355530 A JP 2002355530A JP 2003284103 A JP2003284103 A JP 2003284103A
- Authority
- JP
- Japan
- Prior art keywords
- binary
- decoder
- switch
- control signal
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/356—Switches specially adapted for specific applications for storage area networks
- H04L49/357—Fibre channel switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Electronic Switches (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 従来技術によるスイッチ装置よりも優れた性
能を有し、かつ実現化及び制御が容易である、高速用途
に使用する小容量のスイッチ装置を提供する。 【解決手段】 本発明は、相互接続点マトリクスにより
相互接続される複数の入力端及び出力端を備えて、所定
のスイッチング方法に従って前記入力端から前記出力端
に供給される電気信号を伝送路を介して伝送するスイッ
チ装置に関する。各伝送路は、電気信号を伝送するため
の信号経路と電圧基準経路とを備える。この装置は、制
御信号によりマトリクスの動作を制御するための制御部
材と、前記制御信号を局部的に復号し、前記相互接続点
のスイッチング状態を導き出すための局部復号化手段と
を備える。用途は光伝送におけるパケット交換である。
能を有し、かつ実現化及び制御が容易である、高速用途
に使用する小容量のスイッチ装置を提供する。 【解決手段】 本発明は、相互接続点マトリクスにより
相互接続される複数の入力端及び出力端を備えて、所定
のスイッチング方法に従って前記入力端から前記出力端
に供給される電気信号を伝送路を介して伝送するスイッ
チ装置に関する。各伝送路は、電気信号を伝送するため
の信号経路と電圧基準経路とを備える。この装置は、制
御信号によりマトリクスの動作を制御するための制御部
材と、前記制御信号を局部的に復号し、前記相互接続点
のスイッチング状態を導き出すための局部復号化手段と
を備える。用途は光伝送におけるパケット交換である。
Description
【０００１】
【発明の属する技術分野】本発明は高速伝送用の集積回
路に関する。詳細には、本発明は、相互接続点マトリク
スにより相互接続される複数の入力端及び出力端を備
え、所定のスイッチング方法に従って前記入力端から供
給される電気信号を前記出力端に切り換えるに当たり、
制御信号によりマトリクスの動作を制御するための制御
部材と、前記制御信号を復号し、前記相互接続点のスイ
ッチング状態を導き出すための復号化手段とを備えるス
イッチ装置に関する。
路に関する。詳細には、本発明は、相互接続点マトリク
スにより相互接続される複数の入力端及び出力端を備
え、所定のスイッチング方法に従って前記入力端から供
給される電気信号を前記出力端に切り換えるに当たり、
制御信号によりマトリクスの動作を制御するための制御
部材と、前記制御信号を復号し、前記相互接続点のスイ
ッチング状態を導き出すための復号化手段とを備えるス
イッチ装置に関する。
【０００２】本発明は、また、そのような装置を含む集
積回路に関する。本発明はまた、複数の送信機及び受信
機を相互接続するスイッチ装置を組み込んでいるオート
スイッチを備えた、ディジタル伝送システムに関する。
最後に、本発明はディジタル伝送システムのオートスイ
ッチに関する。
積回路に関する。本発明はまた、複数の送信機及び受信
機を相互接続するスイッチ装置を組み込んでいるオート
スイッチを備えた、ディジタル伝送システムに関する。
最後に、本発明はディジタル伝送システムのオートスイ
ッチに関する。
【０００３】本発明は多くの用途、特に光接続を使用す
る伝送システムでの用途に利用できる。本発明は、特
に、高速パケット交換への用途において有利である。
る伝送システムでの用途に利用できる。本発明は、特
に、高速パケット交換への用途において有利である。
【０００４】
【従来の技術】光伝送に使用される集積回路は、電気信
号を高速で、例えば、約１０ギガビット毎秒のオーダー
で伝送することができる。このような伝送速度では、回
路の入力端と出力端との間の接続には、回路性能に関し
て無視できない有害な影響を与える線路損が発生する。
回路サイズの減少及びこれに伴う接続線の数と長さを減
少させることは、線路損を減少させるための回路性能の
改良に寄与する。これらの効果は高速用途ではさらに顕
著である。なぜなら、高速伝送では、伝送路には高周波
電流が流れ、この高周波電流により表皮効果として公知
の特殊な効果が発生して、使用される材料の抵抗を増加
させるからである。
号を高速で、例えば、約１０ギガビット毎秒のオーダー
で伝送することができる。このような伝送速度では、回
路の入力端と出力端との間の接続には、回路性能に関し
て無視できない有害な影響を与える線路損が発生する。
回路サイズの減少及びこれに伴う接続線の数と長さを減
少させることは、線路損を減少させるための回路性能の
改良に寄与する。これらの効果は高速用途ではさらに顕
著である。なぜなら、高速伝送では、伝送路には高周波
電流が流れ、この高周波電流により表皮効果として公知
の特殊な効果が発生して、使用される材料の抵抗を増加
させるからである。
【０００５】最初の文節で述べたタイプの従来のスイッ
チ装置は、入力端及び出力端の数におけるスイッチング
・マトリクスのサイズとその容積の比を最適化しようと
するものである。この装置は、カスケード接続構成で配
置された複数のスイッチ素子を備え、各スイッチ素子が
２つの入力端と２つの出力端とを有する多段マトリクス
回路を形成している。スイッチ素子は、いくつかの部位
又はスイッチング段階においてカスケード接続構成で相
互に接続されており、それによりスイッチ素子のすべて
の入力端を、マトリクスの相互接続方式に応じて、１つ
又はいくつかのスイッチング段階を介して別のスイッチ
素子のすべての出力端に切り換えできるようにしている
（特許文献１参照。）。
チ装置は、入力端及び出力端の数におけるスイッチング
・マトリクスのサイズとその容積の比を最適化しようと
するものである。この装置は、カスケード接続構成で配
置された複数のスイッチ素子を備え、各スイッチ素子が
２つの入力端と２つの出力端とを有する多段マトリクス
回路を形成している。スイッチ素子は、いくつかの部位
又はスイッチング段階においてカスケード接続構成で相
互に接続されており、それによりスイッチ素子のすべて
の入力端を、マトリクスの相互接続方式に応じて、１つ
又はいくつかのスイッチング段階を介して別のスイッチ
素子のすべての出力端に切り換えできるようにしている
（特許文献１参照。）。
【０００６】
【特許文献１】欧州特許出願公開第１０１４６２５号明
細書
細書
【０００７】
【発明が解決しようとする課題】上述した多段スイッチ
ング・マトリクスは、実現化と制御が比較的複雑であ
る。なぜなら、マトリクスのすべての入力端とすべての
出力端との間の直接固有接続路が存在しないからであ
る。このようなマトリクスの実現、制御、及びプログラ
ムは、例えば高速パケット交換用途で使用する場合に
は、使用がかなり複雑になる。さらに、いくつかのステ
ージのカスケード接続構成におけるこのようなマトリク
スの構造は、回路の性能に対し、特にジッターの点で有
害である。
ング・マトリクスは、実現化と制御が比較的複雑であ
る。なぜなら、マトリクスのすべての入力端とすべての
出力端との間の直接固有接続路が存在しないからであ
る。このようなマトリクスの実現、制御、及びプログラ
ムは、例えば高速パケット交換用途で使用する場合に
は、使用がかなり複雑になる。さらに、いくつかのステ
ージのカスケード接続構成におけるこのようなマトリク
スの構造は、回路の性能に対し、特にジッターの点で有
害である。
【０００８】本発明の目的は、上述した従来の装置に比
べて優れた性能を有し、かつ実現化及び制御が容易であ
る、高速用途に使用する小容積のスイッチ装置を提供す
ることである。本発明では、マトリクスの個々の構成要
素の管理方法を変更することにより、既に存在している
特定の構成要素を、マトリクス上でそれらの構成要素を
繰返し利用することにより、個々の構成要素に適合させ
て再使用し、マトリクスで占有される全体スペースの大
幅な低減を図るようにしている。
べて優れた性能を有し、かつ実現化及び制御が容易であ
る、高速用途に使用する小容積のスイッチ装置を提供す
ることである。本発明では、マトリクスの個々の構成要
素の管理方法を変更することにより、既に存在している
特定の構成要素を、マトリクス上でそれらの構成要素を
繰返し利用することにより、個々の構成要素に適合させ
て再使用し、マトリクスで占有される全体スペースの大
幅な低減を図るようにしている。
【０００９】
【課題を解決するための手段】この目的のため、最初の
文節で述べたタイプの装置が提供される。この装置は、
前記復号化手段が相互接続点の対当り２つの出力端を有
する局部デコーダを備えて、前記相互接続点のレベルで
前記制御信号を局部的に復号することを特徴とする。制
御信号の局部的な復号化により、制御部材と相互接続点
との間に必要な制御接続点数の減少が可能になり、従っ
て、それら制御接続点により占有されるスペースが減少
する。さらにこの構成により、相互接続点の対当り２つ
の出力端を有する単一デコーダの使用が可能になる。こ
のデコーダは、同一の復号化動作を実現できる２つのデ
コーダ全体に比べて、大幅に小さいサイズにできる。
文節で述べたタイプの装置が提供される。この装置は、
前記復号化手段が相互接続点の対当り２つの出力端を有
する局部デコーダを備えて、前記相互接続点のレベルで
前記制御信号を局部的に復号することを特徴とする。制
御信号の局部的な復号化により、制御部材と相互接続点
との間に必要な制御接続点数の減少が可能になり、従っ
て、それら制御接続点により占有されるスペースが減少
する。さらにこの構成により、相互接続点の対当り２つ
の出力端を有する単一デコーダの使用が可能になる。こ
のデコーダは、同一の復号化動作を実現できる２つのデ
コーダ全体に比べて、大幅に小さいサイズにできる。
【００１０】本発明のこれら及びその他の態様は、以後
に述べる実施形態に関連する非限定的な事例により、明
らかになり、解明されるであろう。
に述べる実施形態に関連する非限定的な事例により、明
らかになり、解明されるであろう。
【００１１】
【発明の実施の形態】図１は、本発明に係るスイッチ装
置の構成例を示す。この装置はｎ×ｍタイプの長方形マ
トリクス１０で構成されており、ここでのｎはＩ０から
Ｉｎで示される入力端の数を表わし、ｍはＯ０からＯｍ
で示される入力端の数を表わす。各入力端及び各出力端
は別個の伝送路に接続されている。伝送路は、Ｃ００か
らＣｎ ｍで（第１の添え字は入力端Ｉ０からＩｎの添え
字を示し、第２の添え字は対応する出力端Ｏ０からＯｍ
の添え字を示す）示される、マトリクスのスイッチ要素
を構成する相互接続点の近傍で相互接続されている。マ
トリクスの入力端の添え字ｉを持つ各伝送路は、ＳＩｉ
で示される信号経路で構成されており、前記信号経路の
各々は電気信号をマトリクスの入力端Ｉｉから伝送す
る。また、マトリクスの出力端の添え字ｊを持つ各伝送
路は、ＳＯｊで示される信号経路で構成されており、前
記信号経路の各々は電気信号をマトリクスの出力端Ｏｊ
に伝送する。相互接続点又はスイッチ要素Ｃｉ、ｊは、
入力端Ｉｉに対応する信号経路ＳＩｉを出力端Ｏｊに対
応する信号経路ＳＯｊに切換接続する機能を有する。
置の構成例を示す。この装置はｎ×ｍタイプの長方形マ
トリクス１０で構成されており、ここでのｎはＩ０から
Ｉｎで示される入力端の数を表わし、ｍはＯ０からＯｍ
で示される入力端の数を表わす。各入力端及び各出力端
は別個の伝送路に接続されている。伝送路は、Ｃ００か
らＣｎ ｍで（第１の添え字は入力端Ｉ０からＩｎの添え
字を示し、第２の添え字は対応する出力端Ｏ０からＯｍ
の添え字を示す）示される、マトリクスのスイッチ要素
を構成する相互接続点の近傍で相互接続されている。マ
トリクスの入力端の添え字ｉを持つ各伝送路は、ＳＩｉ
で示される信号経路で構成されており、前記信号経路の
各々は電気信号をマトリクスの入力端Ｉｉから伝送す
る。また、マトリクスの出力端の添え字ｊを持つ各伝送
路は、ＳＯｊで示される信号経路で構成されており、前
記信号経路の各々は電気信号をマトリクスの出力端Ｏｊ
に伝送する。相互接続点又はスイッチ要素Ｃｉ、ｊは、
入力端Ｉｉに対応する信号経路ＳＩｉを出力端Ｏｊに対
応する信号経路ＳＯｊに切換接続する機能を有する。
【００１２】制御部材（図示せず）は、所定のスイッチ
ング方式に従って所定の制御信号を用いてマトリクスの
動作を制御する。その制御部材の制御によって、ある時
点では、１つの出力端だけが、アクティブ状態と呼ばれ
る第１のスイッチング状態に設定された特定の相互接続
点により単一入力端に接続可能となる。一方、同一出力
端に他の入力端を接続可能なその他の相互接続点のすべ
ては、イナクティブ状態と呼ばれる第２のスイッチング
状態に設定される。復号化手段（図示せず）はまた、制
御信号を復号化して、相互接続点のスイッチング状態を
導き出す。
ング方式に従って所定の制御信号を用いてマトリクスの
動作を制御する。その制御部材の制御によって、ある時
点では、１つの出力端だけが、アクティブ状態と呼ばれ
る第１のスイッチング状態に設定された特定の相互接続
点により単一入力端に接続可能となる。一方、同一出力
端に他の入力端を接続可能なその他の相互接続点のすべ
ては、イナクティブ状態と呼ばれる第２のスイッチング
状態に設定される。復号化手段（図示せず）はまた、制
御信号を復号化して、相互接続点のスイッチング状態を
導き出す。
【００１３】単純化のために、図１では、相互接続点は
単純な２方向スイッチで示している。しかし、相互接続
点の機能を実行するために使用されるスイッチのタイプ
は、図１に示すスイッチＣｉ、ｊに限定されない。図を
単純化する同一目的のため、信号経路は単一ラインで示
される。光伝送に対しては、各信号経路は２つの別個の
並列の差動経路で構成される。すべての図に関して述べ
る本発明の原理は、差動伝送路にも適用される。
単純な２方向スイッチで示している。しかし、相互接続
点の機能を実行するために使用されるスイッチのタイプ
は、図１に示すスイッチＣｉ、ｊに限定されない。図を
単純化する同一目的のため、信号経路は単一ラインで示
される。光伝送に対しては、各信号経路は２つの別個の
並列の差動経路で構成される。すべての図に関して述べ
る本発明の原理は、差動伝送路にも適用される。
【００１４】本発明の原理によれば、相互接続点Ｃ
ｉ、ｊはマトリクス中で対になるように配置される。す
なわち、伝送路は、考えられる２つの相互接続点又は対
のスイッチ要素を分離しない。図１では、一方ではスイ
ッチ要素Ｃ０、０及びＣ１、０、他方ではＣ２、０及び
Ｃ３、０は、連続する添え字を持つマトリクスの２つの
入力端Ｉ１及びＩ２に対応する伝送路により分離された
対にグループ化される。２つの対は、この場合、１つで
同一出力伝送路ＳＯ０に接続できる。同一構成は、連続
添え字を持つ入力端、例えば入力端Ｉ３とＩ４、次にＩ
５とＩ６等に接続されるスイッチ要素を、対にグループ
化することにより再現できる。また同一原理はマトリク
スの別の範囲にも適用できる。この適用は、一方ではタ
イプＣｉ、ｊ及びＣｉ、ｊ＋１、他方ではＣｉ、ｊ＋２
及びＣｉ、ｊ＋３の相互接続点（タイプＳＩｉの同一入
力伝送路と、一方では連続添え字ＳＯｊ及びＳ
Ｏｊ＋１、他方では字ＳＯｊ＋２及びＳＯｊ＋３とを持
つ出力端と接続可能な相互接続点）を対にグループ化す
ることによりなされる。
ｉ、ｊはマトリクス中で対になるように配置される。す
なわち、伝送路は、考えられる２つの相互接続点又は対
のスイッチ要素を分離しない。図１では、一方ではスイ
ッチ要素Ｃ０、０及びＣ１、０、他方ではＣ２、０及び
Ｃ３、０は、連続する添え字を持つマトリクスの２つの
入力端Ｉ１及びＩ２に対応する伝送路により分離された
対にグループ化される。２つの対は、この場合、１つで
同一出力伝送路ＳＯ０に接続できる。同一構成は、連続
添え字を持つ入力端、例えば入力端Ｉ３とＩ４、次にＩ
５とＩ６等に接続されるスイッチ要素を、対にグループ
化することにより再現できる。また同一原理はマトリク
スの別の範囲にも適用できる。この適用は、一方ではタ
イプＣｉ、ｊ及びＣｉ、ｊ＋１、他方ではＣｉ、ｊ＋２
及びＣｉ、ｊ＋３の相互接続点（タイプＳＩｉの同一入
力伝送路と、一方では連続添え字ＳＯｊ及びＳ
Ｏｊ＋１、他方では字ＳＯｊ＋２及びＳＯｊ＋３とを持
つ出力端と接続可能な相互接続点）を対にグループ化す
ることによりなされる。
【００１５】この実施形態では、マトリクス中の場所の
節約、特にスイッチング状態を制御するための制御部材
からスイッチ要素に供給される制御信号を復号化するレ
ベルにおける場所の節減が実現できる。この実施形態の
利点は、図３及び４に関する以下の説明で詳細に述べ
る。
節約、特にスイッチング状態を制御するための制御部材
からスイッチ要素に供給される制御信号を復号化するレ
ベルにおける場所の節減が実現できる。この実施形態の
利点は、図３及び４に関する以下の説明で詳細に述べ
る。
【００１６】図２に概略的に示す本発明による好ましい
実施形態によれば、相互接続点は、４つの相互接続点の
複合スイッチ要素２２にグループ化される。図２は、本
発明の好ましい実施形態による、４つの隣接複合スイッ
チ要素を含むスイッチング・マトリクス１０の一部分だ
けを示す。本発明の好適な実施形態によれば、図１に関
して述べた本発明の原理は、入力端及び出力伝送路の間
で、２次元のマトリクスに適用される。図１と同一の要
素には同一の参照符号が付されている。４つの相互接続
点の複合スイッチ要素の構成により、図４に関して述べ
る４つの相互接続点の複合スイッチ要素当りの局部デコ
ーダの対の場所を節減することができる。
実施形態によれば、相互接続点は、４つの相互接続点の
複合スイッチ要素２２にグループ化される。図２は、本
発明の好ましい実施形態による、４つの隣接複合スイッ
チ要素を含むスイッチング・マトリクス１０の一部分だ
けを示す。本発明の好適な実施形態によれば、図１に関
して述べた本発明の原理は、入力端及び出力伝送路の間
で、２次元のマトリクスに適用される。図１と同一の要
素には同一の参照符号が付されている。４つの相互接続
点の複合スイッチ要素の構成により、図４に関して述べ
る４つの相互接続点の複合スイッチ要素当りの局部デコ
ーダの対の場所を節減することができる。
【００１７】図３は、本発明の特定の実施形態による装
置の対を示す。図３は、図２に示す複合スイッチ要素２
２の半分を示す。この半分は、１つで同一出力伝送路Ｓ
Ｏｊに組み合わされた対の相互接続点又は基本スイッチ
要素Ｃｉ、ｊ及びＣｉ＋１、 ｊに相当する。制御部材Ｃ
ＴＲＬは、所定の制御信号を用いてマトリクスの動作を
制御するために設けられている。デコーダ３３は、制御
信号を復号して、相互接続点のスイッチング状態を導き
出すために設けられている。デコーダ３３は、相互接続
点に組み合わされた局部デコーダを備え、相互接続点の
レベルで、制御部材より供給される制御信号を局部的に
復号する。図示した例では、制御信号は２進信号であ
り、デコーダ３３は２進デコーダである。２進デコーダ
３３は、２進制御信号を制御部材ＣＴＲＬから２進デコ
ーダ３３に送る伝送路の個別の２進接続路により、制御
部材に接続される。図３に示す例では、制御部材からの
個別の２進接続路の数Ｎは、最大で２Ｎに等しい数の相
互接続点を制御するために設けられる。この例では、Ｎ
＝３である。
置の対を示す。図３は、図２に示す複合スイッチ要素２
２の半分を示す。この半分は、１つで同一出力伝送路Ｓ
Ｏｊに組み合わされた対の相互接続点又は基本スイッチ
要素Ｃｉ、ｊ及びＣｉ＋１、 ｊに相当する。制御部材Ｃ
ＴＲＬは、所定の制御信号を用いてマトリクスの動作を
制御するために設けられている。デコーダ３３は、制御
信号を復号して、相互接続点のスイッチング状態を導き
出すために設けられている。デコーダ３３は、相互接続
点に組み合わされた局部デコーダを備え、相互接続点の
レベルで、制御部材より供給される制御信号を局部的に
復号する。図示した例では、制御信号は２進信号であ
り、デコーダ３３は２進デコーダである。２進デコーダ
３３は、２進制御信号を制御部材ＣＴＲＬから２進デコ
ーダ３３に送る伝送路の個別の２進接続路により、制御
部材に接続される。図３に示す例では、制御部材からの
個別の２進接続路の数Ｎは、最大で２Ｎに等しい数の相
互接続点を制御するために設けられる。この例では、Ｎ
＝３である。
【００１８】図４は、図２に関してすでに述べた本発明
の好ましい実施形態を示す。図４は、図２の複合スイッ
チ要素２２に相当する部分の詳細を、参照符号４２で示
す。スイッチ要素４２は、相互接続点の２つの対に組み
合された２進デコーダＤＥＣの対を備える。相互接続点
の第１の対は、接続点Ｃｉ，ｊ及びＣｉ＋１、ｊを備え
る。第２の対は、接続点Ｃｉ、ｊ＋１及びＣ
ｉ＋１、ｊ＋１を備える。各デコーダＤＥＣは常に、Ｎ
個の入力端（図示せず）を備えるが、この場合、２進デ
コーダは２つの出力端を備えて、各対応する対の２つの
相互接続点に供給されるＮ個の２進接続路で受け取った
制御信号を復号する。各デコーダは、それぞれが各対の
第１の相互接続点を制御するための第１の結果Ｒ１ｊ又
はＲ１ｊ＋１を導き出す。デコーダはまた反転手段（図
示せず）を備えており、その反転手段は、第１の結果を
導き出すのに使用された制御信号に関するＮ個の２進接
続路の少なくとも１つの制御信号を反転する。したがっ
て、各デコーダは、それぞれが各対の第２の相互接続点
を制御するための第２の結果Ｒ２ｊ又はＲ２ｊ＋１を得
る。図を明瞭にするため、図４には、制御接続点及び制
御部材ＣＴＲＬの両方共が示されていない。しかしこれ
らの接続は、図３に示した相互接続点の１つの対に組み
合わされた各デコーダＤＥＣと制御部材ＣＴＲＬとの間
の相互接続点の各対に対して存在する。
の好ましい実施形態を示す。図４は、図２の複合スイッ
チ要素２２に相当する部分の詳細を、参照符号４２で示
す。スイッチ要素４２は、相互接続点の２つの対に組み
合された２進デコーダＤＥＣの対を備える。相互接続点
の第１の対は、接続点Ｃｉ，ｊ及びＣｉ＋１、ｊを備え
る。第２の対は、接続点Ｃｉ、ｊ＋１及びＣ
ｉ＋１、ｊ＋１を備える。各デコーダＤＥＣは常に、Ｎ
個の入力端（図示せず）を備えるが、この場合、２進デ
コーダは２つの出力端を備えて、各対応する対の２つの
相互接続点に供給されるＮ個の２進接続路で受け取った
制御信号を復号する。各デコーダは、それぞれが各対の
第１の相互接続点を制御するための第１の結果Ｒ１ｊ又
はＲ１ｊ＋１を導き出す。デコーダはまた反転手段（図
示せず）を備えており、その反転手段は、第１の結果を
導き出すのに使用された制御信号に関するＮ個の２進接
続路の少なくとも１つの制御信号を反転する。したがっ
て、各デコーダは、それぞれが各対の第２の相互接続点
を制御するための第２の結果Ｒ２ｊ又はＲ２ｊ＋１を得
る。図を明瞭にするため、図４には、制御接続点及び制
御部材ＣＴＲＬの両方共が示されていない。しかしこれ
らの接続は、図３に示した相互接続点の１つの対に組み
合わされた各デコーダＤＥＣと制御部材ＣＴＲＬとの間
の相互接続点の各対に対して存在する。
【００１９】図５には、図４に示すデコーダＤＥＣの１
つの実施形態を示すが、これは説明の目的で示すもので
あり、非限定的例である。デコーダは、ｂ０、ｂ１、ｂ
２で示す３つの入力端をＳ０、Ｓ１で示す２つの出力端
に接続する、５１から５３で示す２入力ＡＮＤゲートで
構成される。３つの入力端ｂ０、ｂ１、ｂ２は、図３に
示すＮ個の制御接続点を介して、制御部材（図示せず）
に接続される。２つの出力端Ｓ０とＳ１とは、一方では
２つの２進制御結果又はＲ１ｊ又はＲ１ｊ＋１を得、他
方ではＲ２ｊ又はＲ２ｊ＋１とを得ようとするものであ
り、前記制御結果を制御に利用し、伝送路を介して図４
に示す例に従うスイッチング・マトリクスＯｊ又はＯ
ｊ＋１の１つ又は同一出力端に接続可能な、相互接続点
Ｃｉ、ｊ及びＣｉ＋１、ｊの対、又はＣｉ、ｊ＋１及び
Ｃｉ＋１、ｊ＋１の対を制御する。２つの入力端ｂ０と
ｂ１とは第１のＡＮＤゲート５１の入力端に接続され、
このＡＮＤゲートの出力端は、第２及び第３のＡＮＤゲ
ート５２及び５３のそれぞれの入力端に接続されてい
る。第３の入力端ｂ２は第２のＡＮＤゲート５２の入力
端に接続され、このＡＮＤゲート５２は、第１のＡＮＤ
ゲート５１の出力と入力端ｂ２から受け取られた信号の
論理積演算をして、第１の相互接続点Ｃｉ、ｊに供給す
る第１の制御結果Ｒ１を出力する。反転手段５５は、第
３の入力端ｂ２から受け取られた信号を反転し、前記反
転信号を第３のＡＮＤゲート５３の入力端に供給する。
第３の入力端ｂ２から受け取られた信号は、第２のＡＮ
Ｄゲート５２の入力端に供給される信号に対して反転さ
れ、第１のＡＮＤゲート５１の出力信号との論理積演算
をして、第２の相互接続点Ｃｉ＋１、ｊに供給する第２
の制御結果Ｒ２を得る。これは、縮尺通りに表示されて
いない図３、４、５からは明らかでないが、図４と５に
示す２つの出力端を有するこのようなデコーダＤＥＣ
は、図３に示す２つのデコーダ３３の総和に比べて容積
が小さくなる。
つの実施形態を示すが、これは説明の目的で示すもので
あり、非限定的例である。デコーダは、ｂ０、ｂ１、ｂ
２で示す３つの入力端をＳ０、Ｓ１で示す２つの出力端
に接続する、５１から５３で示す２入力ＡＮＤゲートで
構成される。３つの入力端ｂ０、ｂ１、ｂ２は、図３に
示すＮ個の制御接続点を介して、制御部材（図示せず）
に接続される。２つの出力端Ｓ０とＳ１とは、一方では
２つの２進制御結果又はＲ１ｊ又はＲ１ｊ＋１を得、他
方ではＲ２ｊ又はＲ２ｊ＋１とを得ようとするものであ
り、前記制御結果を制御に利用し、伝送路を介して図４
に示す例に従うスイッチング・マトリクスＯｊ又はＯ
ｊ＋１の１つ又は同一出力端に接続可能な、相互接続点
Ｃｉ、ｊ及びＣｉ＋１、ｊの対、又はＣｉ、ｊ＋１及び
Ｃｉ＋１、ｊ＋１の対を制御する。２つの入力端ｂ０と
ｂ１とは第１のＡＮＤゲート５１の入力端に接続され、
このＡＮＤゲートの出力端は、第２及び第３のＡＮＤゲ
ート５２及び５３のそれぞれの入力端に接続されてい
る。第３の入力端ｂ２は第２のＡＮＤゲート５２の入力
端に接続され、このＡＮＤゲート５２は、第１のＡＮＤ
ゲート５１の出力と入力端ｂ２から受け取られた信号の
論理積演算をして、第１の相互接続点Ｃｉ、ｊに供給す
る第１の制御結果Ｒ１を出力する。反転手段５５は、第
３の入力端ｂ２から受け取られた信号を反転し、前記反
転信号を第３のＡＮＤゲート５３の入力端に供給する。
第３の入力端ｂ２から受け取られた信号は、第２のＡＮ
Ｄゲート５２の入力端に供給される信号に対して反転さ
れ、第１のＡＮＤゲート５１の出力信号との論理積演算
をして、第２の相互接続点Ｃｉ＋１、ｊに供給する第２
の制御結果Ｒ２を得る。これは、縮尺通りに表示されて
いない図３、４、５からは明らかでないが、図４と５に
示す２つの出力端を有するこのようなデコーダＤＥＣ
は、図３に示す２つのデコーダ３３の総和に比べて容積
が小さくなる。
【００２０】図１から５に示す装置は、集積回路に組み
込み、特に図６に示す遠隔通信ネットワークのオートス
イッチでの用途に利用できる。図６は本発明によるディ
ジタル遠隔通信システムの例を示す。このシステムは、
図１から５に示すタイプのスイッチ装置と、オートスイ
ッチ６３を介して送信機６１及び受信機６２を接続する
光ファイバ接続６５とを備えている。
込み、特に図６に示す遠隔通信ネットワークのオートス
イッチでの用途に利用できる。図６は本発明によるディ
ジタル遠隔通信システムの例を示す。このシステムは、
図１から５に示すタイプのスイッチ装置と、オートスイ
ッチ６３を介して送信機６１及び受信機６２を接続する
光ファイバ接続６５とを備えている。
【図１】本発明の第１の実施形態による装置の構成例を
示す機能図。
示す機能図。
【図２】本発明の第２の実施形態による装置の例を示す
機能図。
機能図。
【図３】本発明に従った装置の実施形態の詳細を示す機
能図。
能図。
【図４】図２に示す実施形態の詳細を示す機能図。
【図５】本発明による装置の局部デコーダの実施形態を
示す機能図。
示す機能図。
【図６】本発明の使用事例を示す機能図。
１０ スイッチング・マトリクス
２２ 複合スイッチ要素
３３ デコーダ
４２ スイッチ要素
４３ 復号化手段
５１〜５３ ＡＮＤゲート
５５ 反転手段
６１ 送信機
６２ 受信機
６３ オートスイッチ
６５ 光ファイバ
Ｃ００〜Ｃｎｍ 伝送路
Ｉ０〜Ｉｎ，Ｉｉ マトリクスの入力端
Ｏ０〜Ｏｍ，Ｏｊ マトリクスの出力端
ＳＩｉ、ＳＯｊ 信号経路
ＳＯ０ 同一出力伝送路
ＳＩ１、ＳＩ２ 信号経路
Ｉ３、Ｉ４、Ｉ５、Ｉ６ 入力端
ＣＴＲＬ 制御部材
ｂ０、ｂ１、ｂ２ 入力端
Ｓ０、Ｓ１ 出力端
Ｏｊ，Ｏｊ＋１ スイッチング・マトリクス
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 フィリップ、バール
フランス国ル、フレン、カミリ、レジダン
ス、ル、ロンデル、７
(72)発明者 セバスチャン、クラマジラン
フランス国ドゥーブル、ラ、ドリブラン
ド、リュ、ド、ラ、コルドリ、６
(72)発明者 ニコラ、ルカシャール
フランス国カーン、リュ、デュ、アーブ
ル、30
Ｆターム(参考） 5J055 AX37 AX44 BX09 CX24 EZ25
EZ38 FX18 GX02
5K069 CA02 DB07 DB31 DC04
5K102 AA35 AB10 AD11 AL07
Claims (6)
- 【請求項１】相互接続点マトリクスにより相互接続され
る複数の入力端及び出力端を備え、所定のスイッチング
方法に従って前記入力端から供給される電気信号を前記
出力端に切り換えるに当たり、 制御信号により前記マトリクスの動作を制御するための
制御手段と、 前記制御信号を復号し、相互接続点の開閉状態を導き出
すための復号化手段と、を備えたスイッチ装置におい
て、 前記復号化手段が、前記相互接続点の対当り２つの出力
端を有する局部デコーダを備え、前記相互接続点の近傍
で前記制御信号を局部的に復号することを特徴とするス
イッチ装置。 - 【請求項２】前記制御信号は２進信号であり、前記局部
デコーダは２進デコーダであって、前記２進デコーダ
は、前記２進制御信号を制御部材から前記２進デコーダ
に送るための伝送路の個別の２進接続路により前記制御
部材に接続され、 前記制御部材からの個別の２進接続路の数Ｎが、最大で
２Ｎ−１に等しい複数対の前記相互接続点を制御するた
めに設けられていることを特徴とする請求項１に記載の
スイッチ装置。 - 【請求項３】前記２進デコーダが、マトリクスの１つで
同一出力端に接続可能な前記相互接続点の対に接続され
た、Ｎ個の入力端及び２つの出力端を有し、前記制御部
材からＮ個の２進接続路で受け取られ、かつ前記相互接
続点の前記対に供給される制御信号を復号し、さらに前
記対の第１の前記相互接続点を制御するための第１の結
果を導き出す２進デコーダと、 前記第１の結果を導き出すのに使用された制御信号に関
するデコーダで受け取られるＮ個の２進接続路の少なく
とも１つの制御信号を反転し、かつ前記対の第２の前記
相互接続点を制御するための第２の結果を導き出す反転
手段と、を備えた請求項２に記載のスイッチ装置。 - 【請求項４】請求項１から３のいずれか１項に記載のス
イッチ装置を備えた集積回路。 - 【請求項５】オートスイッチにより相互接続された複数
の送信機と受信機とを備えたディジタル伝送システムに
おいて、 前記オートスイッチが請求項１から３のいずれか１項に
記載のスイッチ装置を備えたことを特徴とするディジタ
ル伝送システム。 - 【請求項６】オートスイッチにより相互接続された複数
の送信機と受信機とを備えるディジタル伝送システムの
オートスイッチにおいて、 前記オートスイッチが請求項１から３のいずれか１項に
記載のスイッチ装置を有するオートスイッチ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0115976 | 2001-12-11 | ||
| FR0115976A FR2833441A1 (fr) | 2001-12-11 | 2001-12-11 | Dispositif de commutation comportant des moyens de decodage local |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003284103A true JP2003284103A (ja) | 2003-10-03 |
| JP4161021B2 JP4161021B2 (ja) | 2008-10-08 |
Family
ID=8870324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002355530A Expired - Fee Related JP4161021B2 (ja) | 2001-12-11 | 2002-12-06 | スイッチ装置、集積回路、ディジタル伝送システム及びオートスイッチ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6995656B2 (ja) |
| EP (1) | EP1322076A1 (ja) |
| JP (1) | JP4161021B2 (ja) |
| CN (1) | CN1426181B (ja) |
| FR (1) | FR2833441A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2833449A1 (fr) * | 2001-12-11 | 2003-06-13 | Koninkl Philips Electronics Nv | Dispositif de commutation comportant une voie de reference en tension commune |
| TWI326158B (en) * | 2007-07-16 | 2010-06-11 | Au Optronics Corp | Differential signal transmission system |
| US8681794B2 (en) | 2011-11-30 | 2014-03-25 | Broadcom Corporation | System and method for efficient matching of regular expression patterns across multiple packets |
| US8724496B2 (en) * | 2011-11-30 | 2014-05-13 | Broadcom Corporation | System and method for integrating line-rate application recognition in a switch ASIC |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU9056391A (en) * | 1990-11-15 | 1992-06-11 | Nvision, Inc. | Switch composed of identical switch modules |
| US5179552A (en) * | 1990-11-26 | 1993-01-12 | Bell Communications Research, Inc. | Crosspoint matrix switching element for a packet switch |
| FR2726726A1 (fr) * | 1994-11-04 | 1996-05-10 | Guillemot Christian | Systeme de commutateur pour paquets optiques |
| US5991296A (en) * | 1996-02-22 | 1999-11-23 | Fujitsu, Ltd. | Crossbar switch and method with reduced voltage swing and no internal blocking data path |
| JP3391374B2 (ja) * | 1998-12-25 | 2003-03-31 | 富士通株式会社 | クロスポイントスイッチ回路および基本スイッチセル電子回路 |
| US6580359B1 (en) * | 1999-10-28 | 2003-06-17 | Analog Devices, Inc. | Selectable input buffer control system |
| FR2833449A1 (fr) * | 2001-12-11 | 2003-06-13 | Koninkl Philips Electronics Nv | Dispositif de commutation comportant une voie de reference en tension commune |
-
2001
- 2001-12-11 FR FR0115976A patent/FR2833441A1/fr active Pending
-
2002
- 2002-12-05 EP EP02080147A patent/EP1322076A1/fr not_active Withdrawn
- 2002-12-06 US US10/313,399 patent/US6995656B2/en not_active Expired - Lifetime
- 2002-12-06 JP JP2002355530A patent/JP4161021B2/ja not_active Expired - Fee Related
- 2002-12-06 CN CN02154036.5A patent/CN1426181B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1426181A (zh) | 2003-06-25 |
| FR2833441A1 (fr) | 2003-06-13 |
| EP1322076A1 (fr) | 2003-06-25 |
| US20030117271A1 (en) | 2003-06-26 |
| US6995656B2 (en) | 2006-02-07 |
| CN1426181B (zh) | 2010-09-29 |
| JP4161021B2 (ja) | 2008-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005106B1 (ko) | 배전 우선화 집신기 | |
| ATE274783T1 (de) | Kreuzvermittlungsschalter und vermittlungsknoten für ein multimedia-kommunikationsnetz | |
| US6154449A (en) | Switchless network | |
| US6433722B1 (en) | Differential current multiplexer for current switched DACs | |
| US5371621A (en) | Self-routing multi-stage photonic interconnect | |
| JP2003284103A (ja) | スイッチ装置、集積回路、ディジタル伝送システム及びオートスイッチ | |
| KR920011128A (ko) | 정보처리용 사용자 단말기를 갖는 디지탈 원격 통신 시스템 | |
| JPH07170541A (ja) | マルチステージ通信用スイッチング手段 | |
| US5285202A (en) | Broadband switch using deactivated crosspoints for establishing switching paths | |
| JP2003229885A (ja) | スイッチ装置、集積回路、ディジタル伝送システム及びオートスイッチ | |
| HU194667B (en) | Wide-band, space-split signal-switching apparatus | |
| De Bosio et al. | Deterministic and statistic circuit assignement architectures for optical switching systems | |
| US7130345B2 (en) | Configurable equalization apparatus for multicarrier communications | |
| JP2008042343A (ja) | スイッチ回路およびスイッチ装置 | |
| JPH05268645A (ja) | Ｓｔｍ通信用スイッチ | |
| KR0167901B1 (ko) | 비동기식 전송 모드 스위치 | |
| JPS6070896A (ja) | 通話路装置 | |
| US6625177B1 (en) | Circuit, method and/or architecture for improving the performance of a serial communication link | |
| JP3492539B2 (ja) | フロー制御方法 | |
| KR100246565B1 (ko) | 교환기의 스위칭 네트워크 | |
| KR200325540Y1 (ko) | 24×24 넌블록킹 스위칭 매트릭스 회로 | |
| JP3008966B2 (ja) | Ａｔｍ装置 | |
| KR0126853B1 (ko) | 에이티엠(atm) 멀티채널 스위칭용 채널 그룹핑 장치 | |
| KR100208948B1 (ko) | 비동기 전송모드 스위치 장치 | |
| KR970056079A (ko) | 광통신시스템에서의 자동경로 스위치 제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070514 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080529 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |