JPS63171095A - 時分割通話路装置 - Google Patents

時分割通話路装置

Info

Publication number
JPS63171095A
JPS63171095A JP268387A JP268387A JPS63171095A JP S63171095 A JPS63171095 A JP S63171095A JP 268387 A JP268387 A JP 268387A JP 268387 A JP268387 A JP 268387A JP S63171095 A JPS63171095 A JP S63171095A
Authority
JP
Japan
Prior art keywords
highway
time division
frame
time
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP268387A
Other languages
English (en)
Inventor
Takafumi Kobayashi
小林 孝文
Toshimasa Fukui
福井 敏正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP268387A priority Critical patent/JPS63171095A/ja
Publication of JPS63171095A publication Critical patent/JPS63171095A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 三組の時分割スイッチに、入ハイウェイから各フレーム
毎に到着する情報を循環的に切替え書込ませ、各時分割
スイッチに格納される情報を他の二組の時分割スイッチ
に書込処理を行っている期間内のフレーム内に読出し、
出ハイウェイ5に送出することにより、書込フレームと
読出しフレームと間の位相差に自由度を持たせる。
〔産業上の利用分野〕
本発明は、高速・広帯域情報を複数のタイムスロットを
用いて交換する時分割通話路装置の改良に関する。
音声情報を対象とするディジタル交換機においては、各
タイムスロット毎に毎秒64キロビツトの情報を交換す
る時分割通話路装置が広く採用されている。
かかるディジタル交換機により、画像情報等の高速・広
帯域の情報を伝送する為に、音声情報を対象とするタイ
ムスロットを複数個使用することが考慮される。
第6図は標準的な時分割通話路装置の一例を示す図であ
り、第7図は第6図における複数タイムスロットの交換
説明図である。
第6図において、工は入ハイウェイ4と出ハイウェイ5
との間でタイムスロット入替えを行う時分割スイッチ(
TSW) 、2はシーケンシャルな書込アドレスwaを
発生する書込アドレス発生部(WA) 、3は交換制御
情報に基づく続出アドレスraを発生する続出アドレス
発生部(RA)である。
第6図および第7図において、入ハイウエイ4上の二組
のタイムスロ・ノドTSaおよびTSbを使用して高速
・広帯域情報(Da+Db)が到着し、時分割スイッチ
1により出ハイウエイ5上の二組のタイムスロットTS
cおよびTSdに交換されるものとし、タイムスロット
TSaをタイムスロットTScに、タイムスロットTS
bをタイムスロットTSdに入替よる。
かかる場合に、タイムスロットTSaにおいて到着する
データDaは、それぞれ同一フレーム内のタイムスロッ
トTScに送出されるが、タイムスロットTSbにおい
て到着するデータDbは、それぞれ次フレームのタイム
スロットTSdに送出されることとなり、高速・広帯域
情報(Da+Db)が忠実に出ハイウェイ5に伝達され
ぬこととなる。
従って、時分割通話路装置内でタイムスロットの交換を
行った際も、前記複数個のタイムスロット相互間の順序
が常に保存可能とする特別の手段が必要ととなる。
〔従来の技術〕
第8図はかかる問題点を解決した従来ある時分割通話路
装置の一例を示す図であり、第9図は第8図における書
込続出過程を例示する図である。
第8図においては、二組の時分割スイッチ(TSW)l
aおよび1bと、各時分割スイッチ(TSW)laおよ
び1bに書込アドレスwaおよび続出アドレスraを供
給する書込アドレス発生部(WA)2および続出アドレ
ス発生部(RA)3と、時分割スイッチ1aおよびib
に書込許可信号weaおよびwebを供給する書込切替
回路(WS)61と、時分割スイッチ1aおよび1bに
読出許可信号reを供給すると共に、時分割スイッチ(
TSW)laおよび1bの出ハイウェイ5aおよび5b
の何れかを選択して出ハイウェイ5に接続する選択回路
7に選択信号s1を供給する続出切替回路(R3)62
とが設けられている。
書込切替回路61は、入ハイウエイ4上のフレームF1
、F3、・・・において時分割スイッチ1aに書込許可
信号weaを供給し、フレームF2、F4、・・・にお
いて時分割スイッチ1bに書込許可信号webを供給す
る。
その結果、フレームF1、F3、・・・において人ハイ
ウェイ4から到着するデータD1、D3、・・・は時分
割スイッチ(TSW)laに書込まれてフレームF2、
F4、・・・の間保持され、またフレームF2、F4、
・・・において到着するデータデータD2、D4、・・
・は時分割スイッチ(TSW)lbに書込まれてフレー
ムF3、F5、・・・の間保存される。
一方続出切替回路(R3)62は、各フレームF1、F
2、・・・において時分割スイッチ1aおよび1bに読
出許可信号reを供給すると共に、フレームF1、F3
、・・・において選択回路7に時分割スイッチ1bから
の出ハイウェイ5bを選択させ、フレームF2、F4、
・・・において選択回路7が時分割スイッチ1aからの
出ハイウェイ5aを選択させる如き選択信号S1を選択
回路7に供給する。
その結果、時分割スイッチ1aに保存されているデータ
D1、D3、・・・は、フレームF2、F4、・・・に
おいて出ハイウェイ5aに読出され、また時分割スイッ
チ1bに保存されているデータD2、D4、・・・は、
フレームF3、F5、・・・において出ハイウェイ5b
に読出され、選択回路7に伝達される。
選択回路7は、フレームF2、F4、・・・において出
ハイウェイ5bから伝達されるデータD1、D3、・・
・を出ハイウェイ5に送出し、フレームF3、F5、・
・・において出ハイウェイ5aから伝達されるデータD
2、D4、・・・を出ハイウェイ5に送出する。
以上により、フレームF1、F2、F3、F4、・・・
において人ハイウェイ4から到着した各データD1、D
2、D3、D4、・・・は、総てフレームF2、F3、
F4、F5、・・・において出ハイウェイ5に送信され
る為、各フレームF内でそれぞれ順序保存されて交換さ
れた複数のタイムスロット(第7図におけるタイムスロ
ットTS a、 TS bと、タイムスロットTScS
TSd、)により、高速・広帯域情報が交換可能となる
なお各データD1、D2、D3、D4、・・・が時分割
スイッチ1aおよびIb内に保持されている期間は、そ
れぞれフレームF2、F3、F4、F5、・・・であり
、その間にそれぞれ読出して出ハイウェイ5aまたは5
bに送信する必要がある為、入ハイウエイ4上のフレー
ムF1、F2、・・・と、出ハイウエイ5上のフレーム
F1、F2、とは完全に同位相であることが要求される
第10図は従来ある折返接続時分割通話路装置の一例を
示す図であり、第11図は第10図におけるフレーム位
相の一例を示す図である。
第10図においては、それぞれ第8図におけると同様の
構成を有する二組の時分割スイッチ(TSW)lfaお
よびlfbと、時分割スイッチ(TSW)lhaおよび
lbbとが設けられている。
なお、第8図に示される書込アドレス発生部2、続出ア
ドレス発生部3、書込切替回路61および続出切替回路
62に相当する回路は省略されている。
時分割スイッチIfaおよびlfbには、入ハイウェイ
として順方向加入者ハイウェイ4bが収容され、一部の
出ハイウェイ51faおよび51fbは選択回路71f
を介して順方向中継ハイウェイ8fに接続され、残部の
出ハイウェイ52faおよび52fbは選択回路72f
を介して折返ハイウェイ9に接続される。
また時分割スイッチlbaおよびibbには、入ハイウ
ェイとして逆方向中継ハイウェイ8bおよび折返ハイウ
ェイ9が収容され、出ハイウェイ5baおよび5bbは
選択回路7bを介して逆方向加入者ハイウェイ4bに接
続される。
なお順方向加入者ハイウェイ4fおよび逆方向加入者ハ
イウェイ4bは、同一伝送経路を構成している為、順方
向加入者ハイウェイ4fおよび逆方向加入者ハイウェイ
4b上のフレームFは、同位相であることが要求される
従って第11図に示す如く、時分割スイッチlbaおよ
びlbbに対する出ハイウェイ5baおよびSbb上の
フレームF’は、順方向加入者ハイウェイ4f上のフレ
ームFに比し、選択回路7b等の遅延時間に相当する位
相進みΔFが必要となる。
−力選択回路72fから折返ハイウェイ9に送信される
フレームF ITは、時分割スイッチlfaおよびlf
bの出ハイウェイ52faおよび52fb上のフレーム
F、即ち順方向加入者ハイウェイ4fのフレームFより
、選択回路72f等の遅延時間に相当する位相遅れΔF
“が生ずる。
従って、選択回路72fから出力される折返ハイウェイ
9を、直接人ハイウェイとして時分割スイッチlhaお
よびlbbに収容することは不可能であり、フレーム位
相を調整する記憶機能を有する折返回路10が必要とな
る。
〔発明が解決しようとする問題点〕
以上の説明から明らかな如く、従来ある時分割通話路装
置においては、二組の時分割スイッチ1fas 1 f
b、および1 ba、  1 bbを用いてタイムスロ
ット順序保存機能を実現させた時分割通話路装置は、入
ハイウェイおよび出ハイウエイ上のフレームに同位相が
要求される為、折返接続を行う為には、各折返ハイウェ
イに折返回路を設ける必要があり、当該時分割通話路装
置の経済性を損なう恐れがあった。
特に折返呼量が増加するに伴い、所要折返回路の所要数
が増加する。
〔問題点を解決するための手段〕
第1図は本発明の原理を示す図である。
第1図において、4は大ハイウェイ、5は出ハイウェイ
であり、Fl乃至F6は入ハイウエイ上におけるフレー
ム、Dl乃至D6は各フレームF1乃至F6毎に入ハイ
ウェイ4から到着するデータ、Fl’乃至F5’は出ハ
イウエイ5上におけるフレームである。
100a、100bおよび100cは、本発明により設
けられた時分割スイッチである。
200は本発明により設けられ、入ハイウェイ4から到
着するデータD1乃至D6を、各時分割スイッチ100
a、100b、100cに一フレーム毎に循環的に切替
え書込ませる書込切替手段である。
300は本発明により設けられ、各時分割スイッチ10
0 a、  100 b、  100 cに格納される
情1[aDl乃至D5を、書込切替手段200が他の二
組の時分割スイッチ100bおよび100C1100C
および100a、100aおよび100bに書込処理を
行っている期間内に読出し、出ハイウェイ5に送出する
読出切替手段である。
〔作用〕
書込切替手段200は、入ハイウェイ4からフレームF
1に到着するデータDIを時分割スイッチ100aに、
フレームF2に到着するデータD2を時分割スイッチ1
00bに、フレームF3に到着するデータD3を時分割
スイッチ100Cに順次書込ませ、次にフレームF4に
到着するデータD4、フレームF5に到着するデータD
5、フレームF6に到着するデータD6を、再び時分割
スイッチ100 a、 100 b、 100 cに順
次書込ませる。
従って、データD1は、時分割スイッチ100bおよび
100CにデータD2およびD3が書込まれているフレ
ームF2およびF3の間、時分割スイッチ100a内に
保持され続ける。データD2おびD3に就いても同様に
、それぞれフレームF2およびF3、並びにフレーム4
およびF5の間、それぞれ時分割スイッチ100bおよ
び100C内に保持され続ける。
その結果読出切替手段300は、フレームF1およびF
2の間に設けられた任意のフレームF19において、時
分割スイッチ100aからデータDiを読出し、出ハイ
ウェイ5に送出することが出来る。以下同様に、フレー
ムF2’およびF3゛において、時分割スイッチ100
bおよび100CからデータD2およびD3を順次読出
し、順次出ハイウェイ5に送出する。
以上により、入ハイウエイ4上のフレームF1乃至F6
と、出ハイウエイ5上のフレームFl乃至F5’との間
に、−フレーム以内の位相を適宜設定することが可能と
なる。
(実施例〕 以下、本発明の一実施例を図面により説明する。
第2図は本発明の一実施例による時分割通話路装置を示
す図であり、第3図は第2図における書込読出過程を例
示する図であり、第4図は本発明の一実施例による折返
接続時分割通話路装置を示す図であり、第5図は第4図
におけるフレーム位相を例示する図である。
第2図においては、書込切替手段200として、書込ア
ドレス発生部(WA)2および書込切替回路(WS)2
01が設けられ、また読出切替手段300として、続出
アドレス発生部(RA)3、続出切替回路(R3)30
1および選択回路302が設けられている。
書込アドレス発生部2および続出アドレス発生部3は、
各時分割スイッチ(TSW)100 a乃至100Cに
書込アドレスwaおよび続出アドレスraを供給する。
書込切替回路201は、入ハイウエイ4上のフレームF
1、F4、・・・において時分割スイッチ100aに書
込許可信号weaを供給し、フレームF2、F5、・・
・において時分割スイッチ100bに書込許可信号we
bを供給し、フレームF3、F6、・・・において時分
割スイッチ100cに書込許可信号wecを供給する。
その結果、フレームF1、F4、・・・において人ハイ
ウェイ4から到着するデータD1、D4、・・・は時分
割スイッチ100aに書込まれ、それぞれフレームF2
およびF3、フレームF5およびF6、・・・の間保持
され、またフレームF2、F5、・・・において到着す
るデータデータD2、D5、・・・は時分割スイッチ1
00bに書込まれ、それぞれフレームF3およびF4、
フレームF6およびF7 (図示されず)、・・・の間
保存され、更にフレームF3、F6、・・・において到
着するデータデータD3、D6、・・・は時分割スイッ
チ100cに書込まれ、それぞれフレームF4およびF
5、フレームF7およびF8(図示されず)、・・・の
間保存される。
一方続出切替回路301は、フレームF1、F2、・・
・に対して所要の位相差を有するフレームF1“、F2
”、・・・に、各時分割スイッチ100a乃至100c
に読出許可信号reを供給すると共に、フレームFl’
、F4′、・・・において選択回路302に時分割スイ
ッチ100aからの出ハイウェイ50aを選択させ、フ
レームF2’、F51、・・・において選択回路302
に時分割スイッチ100bからの出ハイウェイ50bを
選択させ、更にフレームF3’、F61、・・・におい
て選択回路302に時分割スイッチ100cからの出ハ
イウェイ50cを選択させる如き選択信号s2を選択回
路302に供給する。
その結果、時分割スイッチ100aに保存されているデ
ータD1、D4、・・・、時分割スイッチ100bに保
存されているデータD2、D5、・・・、並びに時分割
スイッチ100cに保存されているデータD3、D6(
図示されず)、・・・は、それぞれ出ハイウェイ50a
、50bおよび50cに読出され、選択回路302に伝
達される。
選択回路302は、フレームF1°、F4″、・・・に
おいて出ハイウェイ50aから伝達されるデータD1、
D4、・・・を出ハイウェイ5に送出し、フレームF2
’、F5′、・・・において出ハイウェイ50bから伝
達されるデータD2、D5、・・・を出ハイウェイ5に
送出し、更にフレームF3’、F6′、・・・において
出ハイウェイ50Cから伝達されるデータD3、D6、
・・・を出ハイウェイ5に送出する。
以上により、フレームF1、F2、F3、F4、F5、
F6、・・・において人ハイウェイ4から到着した各デ
ータD1、D2、D3、D4、D5、D6、・・・は、
総て所要の位相差を有するフレームF1′、F2’、F
3’、F4’、F5’、F6’、・・・において出ハイ
ウェイ5に送信される為、各フレームF内でそれぞれ順
序保存されて交換された複数のタイムスロット(第7図
におけるタイムスロットTSa、TSbと、タイムスロ
ットTSc。
TSd)により、高速・広帯域情報が交換可能となり、
然も入ハイウェイ4と出ハイウェイ5とのフレーム位相
差を適宜設定可能となる。
次に第4図においては、それぞれ第2図におけると同様
の構成を有する二組の時分割スイッチ(TSW)100
fa乃至100fcと、時分割スイッチ(T SW) 
 L OOba乃至100bcとが設けられている。
なお第2図に示される書込アドレス発生部(WA)2、
続出アドレス発生部(RA)3、書込切替回路(WS)
201および続出切替回路(R3)301に相当する回
路は省略されている。
時分割スイッチ100fa乃至100fcには、入ハイ
ウェイとして順方向加入者ハイウェイ4fが収容され、
一部の出ハイウエイ501fa乃至501fcは選択回
路302rを介して順方向中継ハイウェイ8fに接続さ
れ、残部の出ハイウエイ502fa乃至502fcは選
択回路303fを介して折返ハイウェイ9に接続される
また時分割スイッチ100ba乃至100bcには、人
ハイウェイとして逆方向中継ハイウェイ8bおよび折返
ハイウェイ9が収容され、出ハイウエイ50ha乃至5
0bcは選択回路70bを介して逆方向加入者ハイウェ
イ4bに接続される。
なお順方向加入者ハイウェイ4fおよび逆方同加入者ハ
イウェイ4bは、同一伝送経路を構成している為、順方
向加入者ハイウェイ4fおよび逆方向加入者ハイウェイ
4b上のフレームFfおよびFbは、同位相であること
が要求される。
今順方向加入者ハイウェイ4r上におけるフレームFf
lに到着するデータD1が総て逆方向加入者ハイウェイ
4bに折返すものとすると、データD1はフレームFf
2およびFf3の間、時分割スイッチ100faに格納
され続け、その間に出ハイウエイ502fa上に読出さ
れ、選択回路303fによる遅延時間の後、フレームF
l’に時分割スイッチ100baに書込まれ、フレーム
F2°およびF3’の間、保持され続ける。
従って、選択回路70bが、出ハイウエイ50ba上に
読出されたデータD1を選択するフレームFbl’がフ
レームF2’およびF3“の間にあれば、データD1は
選択回路70bによる遅延時間の後、順方向加入者ハイ
ウェイ4f上のフレームFf4fと同位相のフレームF
b4bに、逆方向加入者ハイウェイ4b上に送信される
従って、前述の如きフレームF2’およびF3゛と、フ
レームFblb’との位相関係を満足する如く、フレー
ムFflとフレームFl’との位相差を設定すれば、折
返ハイウェイ9に第10図に示す如く折返回路10を挿
入することが不要となる。
なおその間、データD1を伝送する各タイムスロットの
順序は、確実に保存されている。
順方向加入者ハイウェイ4fから他のフレームFf2以
降において到着するデータD2以降に就いても、同様の
過程で、逆方向加入者ハイウェイ4bに折返すことが出
来る。
以上の説明から明らかな如く、本実施例によれば、時分
割スイッチ100fa乃至100fc、並びに100B
a乃至100Bcに対する書込フレームおよび続出フレ
ーム間の位相が適宜設定可能となる為、タイムスロット
間の順序を保存し乍ら、順方向加入者ハイウェイ4fお
よび逆方向加入者ハイウェイ4b間の折返接続が、折返
回路10を用いること無く実行可能となる。
なお、第2図乃至第5図はあく迄本発明の一実施例に過
ぎず、例えば書込切替手段200および読出切替手段3
00は、書込切替回路201、続出切替回路301、選
択回路302等により構成するものに限定されることは
無く、他に幾多の変形が考慮されるが、何れの場合にも
本発明の効果は変わらない。また時分割通話路装置は順
方向加入者ハイウェイ4fおよび逆方向加入者ハイウェ
イ4b間を折返接続するものに限定されることは無く、
順方向中継ハイウェイ8fおよび逆方向中継ハイウェイ
8b間を折返接続することも考慮されるが、かかる場合
にも本発明の効果は変わらない。更に時分割通話路装置
に収容される入ハイウェイおよび出ハイウェイは、図示
されるものに限定されぬことは言う迄も無い。
〔発明の効果〕
以上、本発明によれば、時分割通話路装置における入ハ
イウェイのフレームと、出ハイウエイ上のフレームとの
間に、−フレーム以内の任意の位相を設定することが可
能となり、自由度が増加し、例えば折返接続の際の位相
調整用の付加回路が不要となり、当該時分割通話路装置
の経済性が向上する。
【図面の簡単な説明】
第1図は本発明の原理を示す図、第2図は本発明の一実
施例による時分割通話路装置を示す図、第3図は第2図
における書込続出過程を例示する図、第4図は本発明の
一実施例による折返接続時分割通話路装置を示す図、第
5図は第4図におけるフレーム位相を例示する図、第6
図は標準的な時分割通話路装置の一例を示す図、第7図
は第6図における複数タイムスロットの交換説明図、第
8図は従来ある時分割通話路装置の一例を示す図、第9
図は第8図における書込続出過程を例示する図、第10
図は従来ある折返接続時分割通話路装置の一例を示す図
、第11図は第10図におけるフレーム位相の一例を示
す図である。 図において、1.1a、lb、lfa、lfb、1ha
、 lbb、 100 a乃至100C1100fa乃
至100fcおよび100ba乃至100bcは時分割
スイッチ(TSW) 、2は書込アドレス発生部(WA
)、3は続出アドレス発生部(RA) 、4は入ハイウ
ェイ、4Fは順方向加入者ハイウェイ、4Bは逆方向加
入者ハイウェイ、5.5a、5b、5Ba、5Bb、5
0a乃至50c、50ha乃至50bc、 51fa、
 51fb、 52fa、52fb、501fa乃至5
01fc、 502fa乃至502fcは出ハイウェイ
、7.7b、70b、71f、72f。 302.302f、303fは選択回路、8fは順方向
中継ハイウェイ、8bは逆方向中継ハイウェイ、9は折
返ハイウェイ、10は折返回路、61および201は書
込切替回路(WS)、62および301は読出切替回路
(R3);、200は書込切替手段、300は読出切替
手段、を示す。 代理人 弁理士 井 桁 貞 − 木谷■1原理圀 筋 1 図 700よ 水容”日゛帽二よ3日子鏝1孟話■5ト^釘ゴ而4察 
2 @ 竿4@1てh旧フレームA立本目 察 5 図 困取埠6つなg奇外賓・1通5名古爵醍里卒6 図 「1牧りィムメJ1、yトf)友1灸こ答ギ叱g@  
@¥ 7 図 茅 9 曜 寮10 園 $、to  閣!τ力1丁37L−1\イ立、泪や I
I  lfl

Claims (1)

  1. 【特許請求の範囲】 三組の時分割スイッチ(100a、100b、100c
    )と、 入ハイウェイ(4)から各フレーム(F1、F2、F3
    、……)毎に到着するデータ(D1、D2、D3、……
    )を、前記各時分割スイッチ(100a、100b、1
    00c)にフレーム単位に循環的に書込ませる書込切替
    手段(200)と、前記各時分割スイッチ(100a、
    100b、100c)に格納される前記データ(D1、
    D2、D3、……)を、前記書込切替手段(200)が
    他の二組の時分割スイッチ(100bおよび100c、
    100cおよび100a、100aおよび100b)に
    書込処理を行っている期間内に定められたフレーム(F
    1′、F2′、F3′、……)内に読出し、出ハイウェ
    イ(5)に送出する読出切替手段(300)とを設ける
    ことを特徴とする時分割通話路装置。
JP268387A 1987-01-09 1987-01-09 時分割通話路装置 Pending JPS63171095A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP268387A JPS63171095A (ja) 1987-01-09 1987-01-09 時分割通話路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP268387A JPS63171095A (ja) 1987-01-09 1987-01-09 時分割通話路装置

Publications (1)

Publication Number Publication Date
JPS63171095A true JPS63171095A (ja) 1988-07-14

Family

ID=11536093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP268387A Pending JPS63171095A (ja) 1987-01-09 1987-01-09 時分割通話路装置

Country Status (1)

Country Link
JP (1) JPS63171095A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0454796A (ja) * 1990-06-25 1992-02-21 Hitachi Ltd 時分割スイッチのフレーム位相制御方法およびフレーム位相可変時分割スイッチ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0454796A (ja) * 1990-06-25 1992-02-21 Hitachi Ltd 時分割スイッチのフレーム位相制御方法およびフレーム位相可変時分割スイッチ

Similar Documents

Publication Publication Date Title
JPH0568158B2 (ja)
JPH06508485A (ja) 通信スイッチングネットワーク
WO1999025099A3 (en) Method and apparatus for switching data between bitstreams of a time division multiplexed network
JPS5854540B2 (ja) 放送能力を具えた会議システム
JPS6180994A (ja) 通信用スイツチングシステム
US4545053A (en) Time slot interchanger
JPS63171095A (ja) 時分割通話路装置
JPS6018095A (ja) 分岐・插入回路
KR880004661A (ko) 스위칭 시스템
JP3493221B2 (ja) 通信システム
JPS6316736A (ja) 時分割パケツト信号合成装置
KR920010221B1 (ko) 선로 집중화 시스템
JPH01177237A (ja) 双方向多重接続方式
KR100429072B1 (ko) 브이오아이피 게이트웨이에서 음성 트래픽 전달 시스템 및방법
JPS6121036B2 (ja)
JPH01176197A (ja) 時分割多元交換方式
JPS62125797A (ja) Pcm回線接続装置
JPS6079896A (ja) 通話路接続方式
JPS63240292A (ja) 時間スイツチ
JPS6282799A (ja) 時分割通話路接続方式
JPH08331643A (ja) 移動端末付加サービス提供システム及び基地局
JPS5939191A (ja) 制御信号分配方式
JPH0372763A (ja) 通信システム
JPH01268339A (ja) 交換装置
KR940023304A (ko) 종합정보 통신망 교환기의 디-채널(D-channel) 패킷 다중화 장치